CN110476245A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN110476245A
CN110476245A CN201880022973.1A CN201880022973A CN110476245A CN 110476245 A CN110476245 A CN 110476245A CN 201880022973 A CN201880022973 A CN 201880022973A CN 110476245 A CN110476245 A CN 110476245A
Authority
CN
China
Prior art keywords
component
mentioned
interarea
face
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880022973.1A
Other languages
English (en)
Other versions
CN110476245B (zh
Inventor
大坪喜人
松川喜孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110476245A publication Critical patent/CN110476245A/zh
Application granted granted Critical
Publication of CN110476245B publication Critical patent/CN110476245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明目的在于抑制伴随安装于基板的部件的使用时的温度上升的特性变动、给予部件的损伤。模块(1)具备：基板(2)；第一部件(3)，其是安装于基板(2)的一个主面(2a)的散热对象；密封树脂层(6)，其密封第一部件(3)；以及散热部件(7)，其具有第一散热部(21)以及第二散热部(22)，第一散热部(21)具有相对于第一部件(3)的上表面(3a)隔开间隔地设置于密封树脂层(6)的、在从与一个主面(2a)垂直的方向观察的俯视时与第一部件3的上表面(3a)重合的第一重合部(25)，第二散热部(22)从第一重合部(25)的下表面(25b)侧朝向第一部件(3)的上表面(3a)延伸至第一部件(3)的上表面(3a)，且包含第一重合部(25)的下表面(25b)的面上的第二散热部(22)的面积比第一重合部(25)的面积小。

Description

模块
技术领域
本发明涉及具有散热结构的模块。
背景技术
在基板的安装面安装了发热的部件的模块中，有为了防止伴随部件的使用时的温度上升的特性变动、部件的损伤，而实施散热对策的情况。作为这样的实施了散热对策的模块，例如有图8所示的专利文献1所记载的电子装置100。
电子装置100具备安装了电子部件102a、102b、102c的印刷电路基板101、将从电子部件102a、102b、102c产生的热量释放到外界的散热板103、以及填充在印刷电路基板101与散热板103之间的模制树脂104。而且，在散热板103与电子部件102a、102b、102c之间以压缩的状态排列有高度比电子部件102a、102b、102c的安装高度的阶梯差高的热传导性凸块105。热传导性凸块105将电子部件102a、102b、102c与散热板103热耦合。
专利文献1：日本专利第5544906号(参照段落0032、图1)
然而，在上述的电子装置100中，是在模制树脂104的上表面配置散热板103的结构，所以热传导性凸块105较长，由此，有从电子部件102a、102b、102c产生的热量经由热传导性凸块105传递到散热板103所需要的时间较长，而得不到足够的散热效果之虞。
发明内容
本发明是鉴于上述的课题而完成的，目的在于提供能够抑制伴随安装于基板的部件的使用时的温度上升的特性变动、给予部件的损伤，并实现散热效果的提高的模块。
为了实现上述的目的，本发明的模块的特征在于，具备：基板；第一部件，其为安装于上述基板的一个主面的散热对象；密封树脂层，其密封上述第一部件；以及散热部件，其具有第一散热部以及第二散热部，在上述密封树脂层，在与上述一个主面对置的面的相反侧的面设置有第一凹部和从该第一凹部向上述一个主面侧延伸的第二凹部，上述第一散热部配置在相对于上述第一部件的与安装侧的面相反侧的面隔开间隔地设置于上述密封树脂层的上述第一凹部，具有在从与上述一个主面垂直的方向观察的俯视时至少与上述第一部件的上述相反侧的面重合的第一重合部，上述第二散热部配置在设置于上述密封树脂层的上述第二凹部，从上述第一重合部的与上述第一部件对置的面侧朝向上述第一部件的上述相反侧的面延伸，且包含上述第一重合部的与上述第一部件对置的面的面上的上述第二散热部的面积比上述第一重合部的面积小。
根据该构成，在从与一个主面垂直的方向观察的俯视时，第二散热部与第一部件的相反侧的面重合的面积比第一散热部的第一重合部与第一部件的相反侧的面重合的面积小，所以能够抑制第二散热部的形成时的第一部件的损伤。并且，由于第一散热部的第一重合部配置在相对于第一部件的相反侧的面隔开间隔地设置在密封树脂层的第一凹部，所以与以往技术那样在密封树脂层的上表面配置散热板的情况相比，第一散热部的第一重合部与第一部件的距离变小。由此，从第一部件产生的热量经由第二散热部迅速地传递到表面积比第二散热部的表面积大的第一散热部，所以能够实现散热效果的提高。
另外，也可以还具备安装在上述一个主面的不为散热对象的第二部件，上述第一散热部隔开间隔地设置于上述第二部件的与安装侧的面相反侧的面，且具有在从与上述一个主面垂直的方向观察的俯视时至少与上述第二部件的上述相反侧的面重合的第二重合部，从上述第二重合部的与上述第二部件对置的面到上述第二部件的上述相反侧的面为止的最短距离比从上述第一重合部的与上述第一部件对置的面到上述第一部件的上述相反侧的面为止的最短距离大。根据该构成，第一散热部的表面积变大，能够实现散热效果的进一步的提高。另外，由于不使从第二重合部的与第二部件对置的面到第二部件的相反侧的面为止的最短距离与从第一重合部的与第一部件对置的面到第一部件的相反侧的面为止的最短距离相同而使其更大，所以从第一部件产生的热量不容易经由第二散热部以及第一散热部传递到第二部件，第二部件不容易受到从第一部件产生的热量的影响。
另外，也可以还具备安装在上述一个主面的不为散热对象的第二部件，上述第一散热部在从与上述一个主面垂直的方向观察的俯视时，存在于与上述一个主面重合的区域中的除了与上述第二部件的安装侧的面的相反侧的面重合的区域之外的大致全部。根据该构成，第一散热部的表面积增大，能够实现散热效果的进一步的提高。
另外，也可以还具备安装于上述一个主面的不为散热对象的第二部件，上述第一散热部具有与上述一个主面对置，且在从与上述一个主面垂直的方向观察的俯视时至少与上述第一部件和上述第二部件之间的区域重合的部件间重合部，上述散热部件还具备从上述部件间重合部的与上述一个主面对置的面侧朝向上述一个主面延伸至存在于上述第一部件与上述第二部件之间的导热部，上述第一部件与上述导热部的最短距离比上述第二部件与上述导热部的最短距离小。根据该构成，在第一部件与第二部件之间且与第二部件相比接近第一部件的位置存在导热部，所以从第一部件产生的热量被导热部吸收并从散热部件散热，第二部件不容易受到从第一部件产生的热量的影响。
另外，也可以上述第一散热部具有与上述一个主面对置，且在从与上述一个主面垂直的方向观察的俯视时至少与上述第一部件和上述第二部件之间的区域重合的部件间重合部，上述散热部件还具备从上述部件间重合部的与上述一个主面对置的面侧朝向上述一个主面延伸至存在于上述第一部件与上述第二部件之间的导热部，上述第一部件与上述导热部的最短距离比上述第二部件与上述导热部的最短距离小。根据该构成，在第一部件与第二部件之间且与第二部件相比接近第一部件的位置存在导热部，所以从第一部件产生的热量被导热部吸收并从散热部件散热，第二部件不容易受到从第一部件产生的热量的影响。
另外，也可以上述导热部是在从与上述一个主面垂直的方向观察的俯视时以至少存在于上述第一部件的与上述第二部件对置的边的外侧的方式包围上述第一部件的框状。根据该构成，通过导热部分隔第一部件与第二部件，所以第二部件不容易受到从第一部件产生的热量的影响。
根据本发明，第一散热部配置在相对于第一部件的相反侧的面隔开间隔地设置在密封树脂层的上述第一凹部，且具有在从与一个主面垂直的方向观察的俯视时至少与第一部件的相反侧的面重合的第一重合部，第二散热部从第一重合部的与第一部件对置的面侧朝向第一部件的相反侧的面延伸，且包含第一重合部的与第一部件对置的面的面上的第二散热部的面积比第一重合部的面积小。因此，在从与一个主面垂直的方向观察的俯视时，第二散热部与第一部件的相反侧的面重合的面积比第一散热部的第一重合部与第一部件的相反侧的面重合的面积小，所以能够抑制第二散热部的形成时的第一部件的损伤。并且，第一散热部的第一重合部配置在相对于第一部件的相反侧的面隔开间隔地设置于密封树脂层的上述第一凹部，所以与以往技术那样在密封树脂层的上表面配置散热板的情况相比，第一散热部的第一重合部与第一部件的距离变小。由此，从第一部件产生的热量经由第二散热部迅速地传递至表面积比第二散热部的表面积大的第一散热部，所以能够实现散热效果的提高。
附图说明
图1(a)是本发明的第一实施方式所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图1(b)是包含屏蔽层的上表面部分的情况下的图1(a)的A－A剖视图。
图2(a)是本发明的第二实施方式所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图2(b)是包含屏蔽层的上表面部分的情况下的图2(a)的B－B剖视图。
图3(a)是本发明的第二实施方式的变形例1所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图3(b)是包含屏蔽层的上表面部分的情况下的图3(a)的C－C剖视图。
图4(a)是本发明的第三实施方式所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图4(b)是包含屏蔽层的上表面部分的情况下的图4(a)的D－D剖视图。
图5(a)是本发明的第三实施方式的变形例1所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图5(b)是包含屏蔽层的上表面部分的情况下的图5(a)的E－E剖视图。
图6(a)是本发明的第三实施方式的变形例2所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图6(b)是包含屏蔽层的上表面部分的情况下的图6(a)的F－F剖视图。
图7(a)是本发明的第三实施方式的变形例3所涉及的模块的除去了屏蔽层的上表面部分的状态下的俯视图，图7(b)是包含屏蔽层的上表面部分的情况下的图7(a)的G－G剖视图。
图8是以往的模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1对本发明的第一实施方式所涉及的模块1进行说明。此外，图1(a)是第一实施方式所涉及的模块1的除去了屏蔽层8的上表面部分的状态下的俯视图，图1(b)是包含屏蔽层8的上表面部分的情况下的图1(a)的A－A剖视图。
第一实施方式所涉及的模块1例如安装于电子设备的母基板等。模块1具备基板2、安装于基板2的一个主面2a的两个第一部件3、一个第二部件4以及十三个第三部件5、密封各第一部件3、第二部件4以及各第三部件5等的密封树脂层6、设置于密封树脂层6的两个散热部件7、以及设置为覆盖密封树脂层6的后述的上表面6a以及侧面、各散热部件7的后述的第一散热部21的上表面21a及基板2的侧面的屏蔽层8。此外，第一部件3、第二部件4、第三部件5的个数是一个例子，并不限定于此。此外，屏蔽层8并不是必需的。
例如由低温共烧陶瓷或者玻璃环氧树脂等形成基板2。在基板2的一个主面2a形成有多个焊盘电极9，在另一主面2b形成有多个外部电极10，在内部形成有多个电极(布线电极、接地电极)11以及导通孔导体12。例如，焊盘电极9经由导通孔导体12与电极(布线电极、接地电极)11连接，外部电极10经由导通孔导体12与电极(布线电极、接地电极)11连接。此外，接地电极从基板2的侧面露出并与屏蔽层8接触。
各焊盘电极9、各外部电极10、各电极(布线电极、接地电极)11分别由Cu或者Ag、Al等一般作为电极采用的金属形成。另外，各导通孔导体12由Ag、Cu等金属形成。
各第一部件3是发热的部件，是作为需要散热的散热对象的部件。各第一部件3例如通过使用焊料13在形成在基板2的一个主面2a的焊盘电极9连接连接端子，在基板2的一个主面2a安装第一部件3。另外，第二部件4是不需要散热的不为散热对象的部件，例如是容易受到从第一部件3发出的热量的影响而特性变动的部件。例如通过使用焊料13在基板2的一个主面2a上的导通孔导体12的露出面连接连接端子，在基板2的一个主面2a安装第二部件4。另外，第三部件5是不需要散热的不为散热对象的部件，例如是容易受到从第一部件3发出的热量的影响而特性变动的部件。各第三部件5也与第二部件4相同，安装于基板2的一个主面2a。这里，作为发热的部件，有IC元件、功率放大器元件等半导体元件。另外，在IC元件中也根据电路设计、电路的功能而有发热量较大的情况和并非如此的情况。另外，电感器、电容器、滤波器等无源元件的发热量较小，它们的发热一般而言并不成为问题，但由于小型化的发展，释放热量的它们的表面积减少，所以有时根据部件的高密度安装化、电路设计而它们的发热成为问题。因此，第一部件3成为其发热成为问题的部件。
在密封树脂层6在与一个主面2a相反侧形成有配置各散热部件7的后述的第一散热部21的第一重合部25的凹部6A、和配置各散热部件7的后述的第二散热部22的凹部6B。而且，密封树脂层6以覆盖一个主面2a、各第一部件3、第二部件4以及各第三部件，并且除了各散热部件7的后述的第一散热部21的上表面21a之外覆盖各散热部件7的方式，将一个主面2a、各第一部件3、第二部件4、各第三部件5以及各散热部件7密封。能够利用加入二氧化硅填料的环氧树脂等一般作为密封树脂采用的树脂形成密封树脂层6。另外，为了高热传导，密封树脂层6也能够使用加入了氧化铝填料等热传导率较高的填料的环氧树脂等树脂。
各散热部件7具有第一散热部21和多个第二散热部22，由热传导性材料(例如，金属等高热传导性材料)形成。
第一散热部21在从与基板2的一个主面2a垂直的方向观察的俯视时，存在于与第一部件3的与一个主面2a对置的面即安装侧的面相反侧的面(以下，记载为“上表面”。)3a和该上表面3a的周边区域。而且，第一散热部21配置在相对于第一部件3的上表面3a隔开间隔地设置在密封树脂层6的凹部6A，具有在从与基板2的一个主面2a垂直的方向观察的俯视时，至少与第一部件3的上表面3a重合的第一重合部25。第一散热部21的与一个主面2a平行的面且最远离一个主面2a的面(以下，记载为“上表面”。)21a与密封树脂层6的与一个主面2a平行的面且最远离一个主面2a的面(以下，记载为“上表面”。)6a在同一平面上，并从密封树脂层6的上表面6a露出。另外，从一个主面2a到第一重合部25的下表面25b为止的距离比从一个主面2a到第一部件3的上表面3a为止的距离大，以使第一重合部25的与一个主面2a平行的面且最接近一个主面2a的面(以下，记载为“下表面”。)25b不与第一部件3的上表面3a接触。
而且，多个第二散热部22配置在设置于密封树脂层6的凹部6B，矩阵状地设置在第一重合部25的下表面25b侧。各第二散热部22大致呈圆柱状，从第一重合部25的下表面25b侧朝向第一部件3延伸至第一部件3的上表面3a，与第一部件3的上表面3a接触。此外，各第二散热部22也可以不与第一部件3的上表面3a接触。而且，对于各第二散热部22来说，包含第一重合部25的下表面25b的面上的各第二散热部22的面积比第一重合部25的面积小。此外，第一重合部25的下表面25b相当于本发明的“第一重合部的与第一部件对置的面”。即，本实施方式中的“散热部件”具有配置在设置在密封树脂层6的上表面6a的凹部6A的“第一散热部”、和配置在从该第一散热部进一步朝向第一部件部分地设置的凹部6B的“第二散热部”两个阶段的结构。这样，本实施方式中的散热部件成为阶段性的结构。
两个第一部件3中，在图1的大致中央图示的一方的第一部件3的上表面3a与同样地在图1的大致中央图示的一方的第一重合部25的下表面25b的最短距离比另一方的第一部件3的上表面3a与另一方的第一重合部25的下表面25b的最短距离小。这样，在散热对象的两个第一部件3中，根据散热的必要性的程度改变第一部件3的上表面3a与第一重合部25的下表面25b的距离，减小散热的必要性的程度较高的一方的距离。此外，在散热对象的两个第一部件3中，也可以不管散热的必要性的程度而使第一部件3的上表面3a与第一重合部25的下表面25b的距离相同。
另外，在模块1中，在从与一个主面2a垂直的方向观察的俯视时，在与第二部件4重合的部分没有散热部件7，在与各第三部件5重合的部分没有散热部件7。
此外，虽然在第一实施方式中，散热部件7具有的多个第二散热部22矩阵状地配置在第一重合部25的下表面25b侧，但也可以不配置为矩阵状。
另外，虽然第二散热部22的形状是大致圆柱状，但也可以是大致圆柱状以外的柱状，例如大致四棱柱状。
另外，也可以代替对两个第一部件3的每一个设置散热部件7，而具有在从与一个主面2a垂直的方向观察的俯视，与包含两个第一部件3的上表面3a双方的部件区域重合的一个散热部件。在这种情况下，使一个散热部件具有第一散热部和多个第二散热部。第一散热部对两个第一部件3的每一个，配置在相对于第一部件3的上表面3a隔开间隔地设置在密封树脂层6的凹部6A，具有在从与基板2的一个主面2a垂直的方向观察的俯视时至少与第一部件3的上表面3a重合的第一重合部。而且，也可以对两个第一重合部的每一个，在第一重合部的下表面侧矩阵状地设置多个第二散热部，各第二散热部从第一重合部的下表面侧朝向第一部件3的上表面3a延伸至第一部件3的上表面3a，并与第一部件3的上表面3a接触。此外，各第二散热部也可以不与第一部件3的上表面3a接触。
屏蔽层8覆盖为分别与密封树脂层6的上表面6a以及侧面、各散热部件7的第一散热部21的上表面21a及基板2的侧面接触。屏蔽层8用于减少从外部设备放射的无用电磁波到达模块1的各第一部件3、第二部件4、各第三部件5等的情况，或者减少从模块1的各第一部件3、第二部件4、各第三部件5等放射的无用电磁波向外部泄露。
例如能够利用具有与密封树脂层6的上表面6a以及侧面、各散热部件7的第一散热部21的上表面21a及基板2的侧面层叠的紧贴层、与紧贴层层叠的导电层、以及与导电层层叠的耐腐蚀层的多层结构形成屏蔽层8。为了提高导电层与密封树脂层6等的紧贴强度而设置紧贴层，例如能够利用SUS等金属形成。导电层是负责屏蔽层8的实际的屏蔽功能的层，例如能够利用Cu、Ag、Al中任意一种金属形成。为了防止导电层腐蚀，或者损伤而设置耐腐蚀层，例如能够利用SUS形成。屏蔽层8的形成例如能够使用溅射方式、蒸镀方式、旋涂方式等。
(模块的制造方法)
接下来，对模块1的制造方法进行说明。
首先，准备在一个主面2a形成多个焊盘电极9，在另一主面2b形成多个外部电极10，并且在内部形成了多个电极(布线电极、接地电极)11、多个导通孔导体12等的基板2的集合体。能够分别通过对含有Cu、Ag、Al等金属的导电性膏体进行丝网印刷等形成各焊盘电极9、各外部电极10、以及各电极(布线电极、接地电极)11。另外，能够在使用激光等形成导通孔之后，通过公知的方法形成各导通孔导体12。
接下来，使用公知的表面安装技术在基板2的一个主面2a安装两个第一部件3、一个第二部件4以及十三个第三部件5。例如，预先在焊盘电极9中所希望的焊盘电极9上形成焊料13，在形成了焊料13的焊盘电极9中的对应的焊盘电极9安装第一部件3，在安装第一部件3之后，进行回流处理。另外，例如，预先在形成在基板2内的导通孔导体12的从一个主面2a的露出面中所希望的露出面上形成焊料13，在形成了焊料13的导通孔导体12的从一个主面2a的露出面中的对应的露出面安装第二部件4，在安装之后，进行回流处理。另外，第三部件5也与第二部件4相同地进行安装，在安装之后，进行回流处理。此外，在回流处理后根据需要进行基板2的集合体的清洗。
接下来，在基板2的一个主面a将成为密封树脂层6的基础的暂时的密封树脂层形成为覆盖基板2的一个主面2a和安装在该一个主面2a的各第一部件3、第二部件4以及各第三部件5。暂时的密封树脂层的形成例如能够使用横浇道成型方式、压缩成型方式、液态树脂工法、片状树脂工法等。这里，暂时的密封树脂层能够使用加入了一般的二氧化硅填料的环氧树脂等一般作为密封树脂采用的树脂。此外，为了使暂时的密封树脂层具有较高的热传导性，能够使用加入了氧化铝填料等热传导率较高的填料的环氧树脂等树脂。此外，在暂时的密封树脂层的形成前，根据需要进行基板2的集合体的等离子体清洗。
接下来，向暂时的密封树脂层的与一个主面2a对置的面相反侧的面中的、在从与一个主面2a垂直的方向观察的俯视时，包含各第一部件3的上表面3a及其周边的区域照射激光，到未到达第一部件3的上表面3a的位置除去树脂，形成用于各配置第一散热部21的凹部6A。并且，向凹部6A的底面中、与第一部件3的上表面3a对置的部分的多处位置照射激光，除去树脂至到达各第一部件3的上表面3a为止，形成用于配置各第二散热部22的凹部6B。由此，形成设置了用于配置各散热部件7的凹部的密封树脂层6。这里，作为激光，例如能够使用UV激光、CO2激光、YAG激光、Green激光等。
接下来，在密封树脂层6的用于配置各散热部件7的凹部填充热传导性材料(例如，金属等高热传导性材料)。基本而言在凹部6A和凹部6B填充相同的热传导性材料。但是，也可以在凹部6A和凹部6B填充不同的热传导性材料。由此，对每个第一部件3，形成由第一散热部21和多个第二散热部22构成的散热部件7。
接下来，通过切片机或者激光加工，将屏蔽层8的形成前的模块1单片化。
接下来，针对单片化的屏蔽层8的形成前的模块1，将覆盖屏蔽层8形成为分别与密封树脂层6的上表面6a以及侧面、各散热部件7的第一散热部21的上表面21a及基板2的侧面接触。屏蔽层8的形成例如能够使用溅射方式、蒸镀方式、膏体涂覆方式等。
根据上述的第一实施方式，第一散热部21配置在相对于第一部件3的上表面3a隔开间隔地设置在密封树脂层6的凹部6A，具有在从与一个主面2a垂直的方向观察的俯视时至少与第一部件3的上表面3a重合的第一重合部25，各第二散热部22从第一重合部25的下表面25b侧朝向第一部件3的上表面3a延伸至该上表面3a，且包含第一重合部25的下表面25b的面上的第二散热部22的面积比第一重合部25的面积小。因此，与在第二部件3的上表面3a，整体切削相当于该上表面3a的密封树脂6的情况相比，能够抑制用于配置第二散热部22的凹部6B的形成时的第一部件3的损伤。另外，第一散热部21的第一重合部25配置在相对于第一部件3的上表面3a隔开间隔地设置在密封树脂层6的凹部6A，所以与以往技术那样在密封树脂层的上表面配置散热板的情况相比，第一散热部21的第一重合部25与第一部件3的距离变小。由此，从第一部件3产生的热量经由第二散热部22迅速地传递到表面积比第二散热部22的表面积大的第一散热部21，所以能够实现散热效果的提高。
另外，在从与一个主面2a垂直的方向观察的俯视时，散热部件7不与第二部件4的与一个主面2a对置的面的相反侧的面或者第三部件5的与一个主面2a对置的面的相反侧的面重合，所以从第一部件3产生的热量不容易经由第二散热部22以及第一散热部21传递到第二部件4以及第三部件5，第二部件4、第三部件5不容易受到从第一部件3产生的热量的影响。其结果，能够防止第二部件4、第三部件5的温度上升所引起的特性的变动、性能的劣化。
另外，能够根据需要散热的第一部件3适当地配置散热部件7，能够实现散热性的提高。另外，由于多个第二散热部22成为对密封树脂层6打进楔子那样的形态，所以能够抑制密封树脂层6与第二散热部22间的剥离，也能够抑制密封树脂层6与第二散热部22间的剥离所引起的屏蔽层8的断线。
另外，在专利文献1的结构中，热传导性凸块105在压缩的状态下与电子部件102a、102b、102c抵接，所以有热传导性凸块105的导电性成分绕入抵接的电子部件102a、102b、102c的安装面侧，在电子部件102a、102b、102c产生短路等不良情况，或者电子部件102a、102b、102c的可靠性降低的担心。在模块1中，第二散热部22的导电性成分不容易绕入第一部件3的电路形成面，所以不容易在第一部件3产生短路等不良情况。因此，也不容易引起第一部件3的可靠性的降低。
＜第二实施方式＞
参照图2对本发明的第二实施方式所涉及的模块1a进行说明。此外，图2(a)是第二实施方式所涉及的模块1a的除去了屏蔽层8的上表面部分的状态下的俯视图，图2(b)是包含屏蔽层8的上表面部分的情况下的图2(a)的B－B剖视图。
如图2所示，第二实施方式所涉及的模块1a与使用图1说明的第一实施方式所涉及的模块1不同的点在于在从与一个主面2a垂直的方向观察的俯视时，散热部件30具有与第二部件4的与一个主面2a对置的面的相反侧的面(以下，记载为“上表面”。)4a以及各第三部件5的与一个主面2a对置的面的相反侧的面(以下，记载为“上表面”。)重合的部分这一点。其它的构成与第一实施方式所涉及的模块1相同，通过附加同一附图标记省略其说明。
散热部件30具有第一散热部31和多个第二散热部22，由热传导性材料(例如，金属等高热传导性材料)形成。此外，第二实施方式的第二散热部22呈与第一实施方式的第二散热部22相同的结构。
第一散热部31在从与基板2的一个主面2a垂直的方向观察的俯视时，在一个主面2a，存在于除了其周边部之外的区域。而且，第一散热部31针对两个第一部件3的每一个，配置在相对于第一部件3的上表面3a隔开间隔地设置在密封树脂层6的凹部6A，具有在从与基板2的一个主面2a垂直的方向观察的俯视时至少与第一部件3的上表面3a重合的第一重合部25。另外，第一散热部31配置在相对于第二部件4的上表面4a隔开间隔地设置于密封树脂层6的凹部6A，具备在从与基板2的一个主面2a垂直的方向观察的俯视时至少与第二部件4的上表面4a重合的第二重合部36。另外，第一散热部31针对十三个第三部件5的每一个，配置在相对于第三部件5的上表面隔开间隔地设置在密封树脂层6的凹部，具有在从与基板2的一个主面2a垂直的方向观察的俯视时至少与第三部件5的上表面重合的第三重合部37。
第一散热部31的与一个主面2a平行的面，且最远离一个主面2a的面(以下，记载为“上表面”。)31a与密封树脂层6的上表面6a处于同一面上，并从密封树脂层6的上表面6a露出。另外，对于各第一重合部25来说，从一个主面2a到第一重合部25的下表面25b为止的距离比从一个主面2a到第一部件3的上表面3a为止的距离大，以使第一重合部25的下表面25b不与第一部件3的上表面3a接触。另外，从一个主面2a到第二重合部36的下表面36b为止的距离比从一个主面2a到第二部件4的上表面4a为止的距离大，以使第二重合部36的与一个主面2a平行的面且最接近一个主面2a的面(以下，记载为“下表面”。)36b不与第二部件4的上表面4a接触。另外，对于各第三重合部37来说，从一个主面2a到第三重合部37的下表面为止的距离比从一个主面2a到第三部件5的上表面为止的距离大，以使第三重合部37的与一个主面2a平行的面且最接近一个主面2a的面(以下，记载为“下表面”。)不与第三部件5的上表面接触。
从第二重合部36的下表面36b到第二部件4的上表面4a为止的最短距离比从第一重合部25的下表面25b到第一部件3的上表面3a为止的最短距离大。另外，从第三重合部37的下表面到第三部件5的上表面为止的最短距离比从第一重合部25的下表面25b到第一部件3的上表面3a为止的最短距离大。
另外，在模块1a中，没有从第二重合部36的下表面36b侧朝向第二部件4的上表面4a延伸的第二散热部22，没有从第三重合部37的下表面侧朝向第三部件5的上表面延伸的第二散热部22。
根据上述的第二实施方式，第一散热部31具有在从与一个主面2a垂直的方向俯视时至少与第二部件4的上表面4a重合的第二重合部36以及对于各第三部件5至少与第三部件5的上表面重合的第三重合部37，所以第一散热部31的表面积变大，能够实现散热效果的进一步的提高。另外，不使从第二重合部36的下表面36b到第二部件4的上表面4a为止的最短距离与从第一重合部25的下表面25b到第一部件3的上表面3a为止的最短距离相同，而使其比从第一重合部25的下表面25b到第一部件3的上表面3a为止的最短距离大，所以从第一部件3产生的热量不容易经由第二散热部22以及第一散热部31传递到第二部件4，第二部件4不容易受到从第一部件3产生的热量的影响。其结果，能够防止第二部件4的温度上升所引起的特性的变动、性能的劣化。另外，同样地，不使从第三重合部37的下表面到第三部件5的上表面为止的最短距离与从第一重合部25的下表面25b到第一部件3的上表面3a为止的最短距离相同，而使其比从第一重合部25的下表面25b到第一部件3的上表面3a为止的最短距离大，所以从第一部件3产生的热量不容易经由第二散热部22以及第一散热部31传递到第三部件5，第三部件5不容易受到从第一部件3产生的热量的影响。其结果，能够防止第三部件5的温度上升所引起的特性的变动、性能的劣化。
＜变形例1＞
参照图3对本发明的第二实施方式的变形例1所涉及的模块1b进行说明。此外，图3(a)是第二实施方式的变形例1所涉及的模块1b的除去了屏蔽层8的上表面部分的状态下的俯视图，图3(b)是包含屏蔽层8的上表面部分的情况下的图3(a)的C－C剖视图。
如图3所示，第二实施方式的变形例1所涉及的模块1b相对于使用图2说明的第二实施方式的模块1a，呈将散热部件30置换为具有呈从第一散热部31除去了在从与一个主面2a垂直的方向观察的俯视时与第二部件4的上表面4a重合的部分的结构的第一散热部41的散热部件40的结构。
散热部件40具有第一散热部41和多个第二散热部22，并由热传导性材料(例如，金属等高热传导性材料)形成。此外，第二实施方式的变形例1的第二散热部22呈与第一实施方式的第二散热部22相同的结构。
第一散热部41在从与基板2的一个主面2a垂直的方向观察的俯视时，在一个主面2a，存在于除了其周边部之外，并且除了第二部件4的上表面4a及该上表面4a的周边之外的区域。该第一散热部41在从与一个主面2a垂直的方向观察的俯视时，存在于与一个主面2a重合的区域中的除了与第二部件4的上表面4a重合的区域之外的大致全部。第一散热部41具有与各第一部件3对应的第一重合部25、和与各第三部件5对应的第三重合部37。第一散热部41的与一个主面2a平行的面且最远离一个主面2a的面41a与密封树脂层6的上表面6a处于同一面上，并从密封树脂层6的上表面6a露出。
＜第三实施方式＞
参照图4对本发明的第三实施方式所涉及的模块1c进行说明。此外，图4(a)是第三实施方式所涉及的模块1c的除去了屏蔽层8的上表面部分的状态下的俯视图，图4(b)是包含屏蔽层8的上表面部分的情况下的图4(a)的D－D剖视图。
如图4所示，第三实施方式所涉及的模块1c与使用图2说明的第二实施方式所涉及的模块1a不同的点在于散热部件50相对于散热部件30，呈在从与一个主面2a垂直的方向观察的俯视时在第一部件3与其它的部件(第一部件3，第二部件4，第三部件5)之间附加了大致呈圆柱状的多个导热部51的结构这一点。其它的构成与第二实施方式的模块1a相同，所以通过附加同一附图标记省略其说明。
散热部件50具有第一散热部31、多个第二散热部22以及多个导热部51，并由热传导性材料(例如，金属等高热传导性材料)形成。例如，第一散热部31、多个第二散热部22以及多个导热部51由相同的热传导性材料形成。此外，第三实施方式的第一散热部31呈与第二实施方式的第一散热部31相同的结构，在第一散热部31有与一个主面2a对置，且在从与一个主面2a垂直的方向观察的俯视时至少与第一部件3和其它的部件(第一部件3、第二部件4、第三部件5)之间的区域重合的部件间重合部55。此外，部件间重合部55中的至少与安装于一个主面2a的大致中央的第一部件3与第二部件4之间的区域重合的部分相当于本发明的“部件间重合部”。另外，第三实施方式的第二散热部22呈与第一实施方式的第二散热部22相同的结构。
多个导热部51在从与一个主面2a垂直的方向观察的俯视时，大致呈圆形。而且，多个导热部51在从与一个主面2a垂直的方向观察的俯视时，在部件间重合部55的与一个主面2a对置的面(以下，记载为“下表面”。)55b侧设置在第一部件3与其它的部件(第一部件3、第二部件4、第三部件5)之间。若进一步进行记载，则相对于安装在一个主面2a的大致中央的第一部件3，将多个导热部51设置为在从与一个主面2a垂直的方向观察的俯视时，包围该第一部件3的周围。另外，相对于配置在一个主面2a的边的附近的第一部件3，将多个导热断部51设置为在从与一个主面2a垂直的方向观察的俯视时，包围该第一部件3的除了与一个主面2a的相应边对置的边之外的周围。
各导热部51配置在设置于密封树脂层6的凹部6D，从部件间重合部55的下表面55b侧朝向一个主面2a延伸至存在于第一部件3与其它的部件(第一部件3、第二部件4、第三部件5)之间，且大致呈圆柱状。例如，各导热部51从部件间重合部55的下表面55b侧朝向一个主面2a，延伸至包含第一部件3的与一个主面2a对置的面的面与一个主面2a之间的规定位置。此外，各导热部51也可以从部件间重合部55的下表面55b侧朝向一个主面2a延伸至到达一个主面2a的位置，但为了不对基板2的一个主面2a造成损伤也可以延伸至不到达一个主面2a的位置。
对于设置在相邻的第一部件3与第二部件4或者第三部件5之间的各导热部51，导热部51与多个第一部件3中的最接近该导热部51的第一部件3的最短距离比该导热部51与第二部件4以及多个第三部件5中的最接近该导热部51的第二部件4或者第三部件5的最短距离小。例如，对于设置在安装于一个主面2a的大致中央的第一部件3与第二部件4之间的导热部51，该第一部件3与该导热部51的最短距离比该第二部件4与该导热部51的最短距离小。另外，例如，对于设置在配置在一个主面2a的边的附近的第一部件3与该第一部件3的相邻的第三部件5之间的导热部51，该第一部件3与该导热部51的最短距离比该第三部件5与该导热部51的最短距离小。
此外，虽然导热部51的形状大致呈圆柱状，但也可以是大致圆柱状以外的柱状例如大致四棱柱状。
根据上述的第三实施方式，从第一部件3产生的热量被导热部51吸收，并从导热部51传递到散热部件50进行散热。由此，第一部件3不容易受到从另一方的第一部件3产生的热量的影响，第二部件4、各第三部件5不容易受到从各第一部件3产生的热量的影响。其结果，能够防止第一部件3、第二部件4、第三部件5各自的温度上升所引起的特性的变动、性能的劣化。
＜变形例1＞
参照图5对本发明的第三实施方式的变形例1所涉及的模块1d进行说明。此外，图5(a)是第三实施方式的变形例1所涉及的模块1d的除去了屏蔽层8的上表面部分的状态下的俯视图，图5(b)是包含屏蔽层8的上表面部分的情况下的图5(a)的E－E剖视图。
如图5所示，第三实施方式的变形例1所涉及的模块1d相对于使用图4说明的第三实施方式所涉及的模块1c，呈将散热部件50置换为具有与导热部51的形状不同的形状的导热部61的散热部件60的结构。
散热部件60具有第一散热部31、多个第二散热部22以及导热部61，并由热传导性材料(例如，金属等高热传导性材料)形成。例如，第一散热部31、多个第二散热部22以及导热部61由相同的热传导性材料形成。此外，第三实施方式的变形例1的第一散热部31呈与第二实施方式的第一散热部31相同的结构。另外，第三实施方式的变形例1的第二散热部22呈与第一实施方式的第二散热部22相同的结构。
导热部61在从与一个主面2a垂直的方向观察的俯视时，在部件间重合部55的下表面55b侧设置为存在于第一部件3与其它的部件(第一部件3、第二部件4、第三部件5)之间。仅进一步进行记载，则在从与一个主面2a垂直的方向观察的俯视时，成为使针对安装在一个主面2a的大致中央的第一部件3包围该第一部件3的周围的矩形形状的框、和针对配置在一个主面2a的边的附近的第一部件3包围该第一部件3的除了与一个主面2a的相应边对置的边之外周围的コ字状的框成为一体的形状。
导热部61配置在设置于密封树脂层6的凹部6E，从部件间重合部55的下表面55b侧朝向一个主面2a延伸至存在于第一部件3与其它的部件(第一部件3、第二部件4、第三部件5)之间。例如，导热部61从部件间重合部55的下表面55b侧朝向一个主面2a，延伸至包含第一部件3的与一个主面2a对置的面的面与一个主面2a之间的规定位置。此外，虽然导热部61也可以从部件间重合部55的下表面55b侧朝向一个主面2a延伸至到达一个主面2a的位置，但为了不对基板2的一个主面2a造成损伤也可以延伸至不到达一个主面2a的位置。
对于设置在相邻的第一部件3与第二部件4或者第三部件5之间的导热部61的平板部分，导热部61的该平板部分与多个第一部件3中的最接近该平板部分的第一部件3的最短距离比导热部61的该平板部分与第二部件4以及多个第三部件5中的最接近该平板部分的第二部件4或者第三部件5的最短距离小。例如，对于设置在安装于一个主面2a的大致中央的第一部件3与第二部件4之间的导热部61的平板部分，该第一部件3与导热部61的该平板部分的最短距离比该第二部件4与导热部61的该平板部分的最短距离小。另外，例如，关于设置在配置在一个主面2a的边的附近的第一部件3与该第一部件3所相邻的第三部件5之间的导热部61的平板部分，该第一部件3与导热部61的该平板部分的最短距离比该第三部件5与导热部61的该平板部分的最短距离小。
根据上述的第三实施方式的变形例1，从第一部件3产生的热量被导热部61吸收，并从导热部61传递到散热部件60进行散热。由此，第一部件3不容易受到从另一方的第一部件3产生的热量的影响，第二部件4、各第三部件5不容易受到从各第一部件3产生的热量的影响。其结果，能够防止第一部件3、第二部件4、第三部件5各自的温度上升所引起的特性的变动、性能的劣化。
＜变形例2＞
参照图6对本发明的第三实施方式的变形例2所涉及的模块1e进行说明。此外，图6(a)是第三实施方式的变形例2所涉及的模块1e的除去了屏蔽层8的上表面部分的状态下的俯视图，图6(b)是包含屏蔽层8的上表面部分的情况下的图6(a)的F－F剖视图。
如图6所示，第三实施方式的变形例2所涉及的模块1e相对于使用图5说明的第三实施方式的变形例1所涉及的模块1d，呈将散热部件60置换为散热部件60A的结构，该散热部件60A具有在从与一个主面2a垂直的方向观察的俯视时存在于各第一部件3的配置区域，且不存在于第二部件4以及各第三部件5的配置区域的第一散热部31A。
散热部件60A具有第一散热部31A、多个第二散热部22以及导热部61，并由热传导性材料(例如，金属等高热传导性材料)形成。例如，第一散热部31A、多个第二散热部22以及导热部61由相同的热传导性材料形成。此外，第三实施方式的变形例2的第二散热部22呈与第一实施方式的第二散热部22相同的结构。另外，第三实施方式的变形例2的导热部61呈与第三实施方式的变形例1的导热部61相同的结构。
第一散热部31A在从与基板2的一个主面2a垂直的方向观察的俯视时，存在于各第一部件3、其上表面3a的周边区域以及第一部件3间的区域。此外，第一散热部31A在从与基板2的一个主面2a垂直的方向观察的俯视时，不存在于与第二部件4的上表面4a重合的区域，另外，不存在于与各第三部件5的上表面重合的区域。第一散热部31A具有与各第一部件3对应的第一重合部25。第一散热部31A的与一个主面2a平行的面且最远离一个主面2a的面31Aa与密封树脂层6的上表面6a处于同一面上，并从密封树脂层6的上表面6a露出。
＜变形例3＞
参照图7对本发明的第三实施方式的变形例3所涉及的模块1f进行说明。此外，图7(a)是第三实施方式的变形例3所涉及的模块1f的除去了屏蔽层8的上表面部分的状态下的俯视图，图7(b)是包含屏蔽层8的上表面部分的情况下的图7(a)的G－G剖视图。
如图7所示，第三实施方式的变形例3所涉及的模块1f相对于使用图5说明的第三实施方式的变形例1所涉及的模块1d，呈将散热部件60置换为散热部件60B的结构，该散热部件60B具有呈从第一散热部31除去了在从与一个主面2a垂直的方向观察的俯视时与第二部件4的上表面4a重合的部分的结构的第一散热部31B。
散热部件60B具有第一散热部31B、多个第二散热部22以及导热部61，并由热传导性材料(例如，金属等高热传导性材料)形成。例如，第一散热部31B、多个第二散热部22以及导热部61由相同的热传导性材料形成。此外，第三实施方式的变形例3的第二散热部22呈与第一实施方式的第二散热部22相同的结构。另外，第三实施方式的变形例3的导热部61呈与第三实施方式的变形例1的导热部61相同的结构。
第一散热部31B在从与基板2的一个主面2a垂直的方向观察的俯视时，在一个主面2a，存在于除了其周边部之外，并且除了第二部件4的上表面4a及该上表面4a的周边之外的区域。该第一散热部31B在从与一个主面2a垂直的方向观察的俯视时，存在于与一个主面2a重合的区域中的除了与第二部件4的上表面4a重合的区域之外的大致全部。第一散热部31B具有与各第一部件3对应的第一重合部25、和与各第三部件5对应的第三重合部37。第一散热部31B的与一个主面2a平行的面且最远离一个主面2a的面31Ba与密封树脂层6的上表面6a处于同一面上，并从密封树脂层6的上表面6a露出。
此外，本发明并不限定于上述的各实施方式，只要不脱离其主旨，则除了上述以外能够进行各种变更。例如，也可以组合上述的各实施方式的内容以及变形例的内容。
本发明能够应用于具有散热结构的模块。
附图标记说明
1～1f…模块，2…基板，2a…一个主面，3…第一部件，4…第二部件，6…密封树脂层，7、30、40、50、60、60A、60B…散热部件，21、31、31A、31B、41…第一散热部，22…第二散热部，25…第一重合部，36…第二重合部，51、61…导热部，55…部件间重合部。

Claims (6)

1.一种模块，其特征在于，具备：
基板；
第一部件，其为安装于上述基板的一个主面的散热对象；
密封树脂层，其密封上述第一部件；以及
散热部件，其具有第一散热部以及第二散热部，
在上述密封树脂层，在与上述一个主面对置的面的相反侧的面设置有第一凹部和从该第一凹部向上述一个主面侧延伸的第二凹部，
上述第一散热部配置在相对于上述第一部件的与安装侧的面相反侧的面隔开间隔地设置于上述密封树脂层的上述第一凹部，且具有在从与上述一个主面垂直的方向观察的俯视时至少与上述第一部件的上述相反侧的面重合的第一重合部，
上述第二散热部配置在设置于上述密封树脂层的上述第二凹部，从上述第一重合部的与上述第一部件对置的面侧朝向上述第一部件的上述相反侧的面延伸，
包含上述第一重合部的与上述第一部件对置的面的面上的上述第二散热部的面积比上述第一重合部的面积小。
2.根据权利要求1所述的模块，其特征在于，
还具备安装于上述一个主面的不为散热对象的第二部件，
上述第一散热部隔开间隔地设置于上述第二部件的与安装侧的面相反侧的面，且具有在从与上述一个主面垂直的方向观察的俯视时至少与上述第二部件的上述相反侧的面重合的第二重合部，
从上述第二重合部的与上述第二部件对置的面到上述第二部件的上述相反侧的面为止的最短距离比从上述第一重合部的与上述第一部件对置的面到上述第一部件的上述相反侧的面为止的最短距离大。
3.根据权利要求1所述的模块，其特征在于，
还具备安装于上述一个主面的不为散热对象的第二部件，
上述第一散热部在从与上述一个主面垂直的方向观察的俯视时，存在于与上述一个主面重合的区域中的除了与上述第二部件的安装侧的面的相反侧的面重合的区域之外的大致全部。
4.根据权利要求1所述的模块，其特征在于，
还具备安装于上述一个主面的不为散热对象的第二部件，
上述第一散热部具有与上述一个主面对置，且在从与上述一个主面垂直的方向观察的俯视时至少与上述第一部件和上述第二部件之间的区域重合的部件间重合部，
上述散热部件还具备从上述部件间重合部的与上述一个主面对置的面侧朝向上述一个主面延伸至存在于上述第一部件与上述第二部件之间的导热部，
上述第一部件与上述导热部的最短距离比上述第二部件与上述导热部的最短距离小。
5.根据权利要求2或者3所述的模块，其特征在于，
上述第一散热部具有与上述一个主面对置，且在从与上述一个主面垂直的方向观察的俯视时至少与上述第一部件和上述第二部件之间的区域重合的部件间重合部，
上述散热部件还具备从上述部件间重合部的与上述一个主面对置的面侧朝向上述一个主面延伸至存在于上述第一部件与上述第二部件之间的导热部，
上述第一部件与上述导热部的最短距离比上述第二部件与上述导热部的最短距离小。
6.根据权利要求4或者5所述的模块，其特征在于，
上述导热部在从与上述一个主面垂直的方向观察的俯视时为以至少存在于上述第一部件的与上述第二部件对置的边的外侧的方式包围上述第一部件的框状。
CN201880022973.1A 2017-03-31 2018-03-30 模块 Active CN110476245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017069691 2017-03-31
JP2017-069691 2017-03-31
PCT/JP2018/013552 WO2018181871A1 (ja) 2017-03-31 2018-03-30 モジュール

Publications (2)

Publication Number Publication Date
CN110476245A true CN110476245A (zh) 2019-11-19
CN110476245B CN110476245B (zh) 2023-08-01

Family

ID=63678233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880022973.1A Active CN110476245B (zh) 2017-03-31 2018-03-30 模块

Country Status (4)

Country Link
US (1) US11177189B2 (zh)
JP (1) JP6760487B2 (zh)
CN (1) CN110476245B (zh)
WO (1) WO2018181871A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566772B1 (ko) * 2018-11-09 2023-08-14 삼성전자주식회사 반도체 패키지
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459949U (zh) * 1990-09-28 1992-05-22
JP2003224234A (ja) * 2002-01-29 2003-08-08 Kyocera Corp 半導体装置
JP2007066960A (ja) * 2005-08-29 2007-03-15 Seiko Instruments Inc 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP2008034778A (ja) * 2006-06-29 2008-02-14 Kyocera Corp 回路モジュール
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
US20150221625A1 (en) * 2014-02-04 2015-08-06 Hyun-Suk Chun Semiconductor package having a dissipating plate
JP2017055146A (ja) * 2011-09-08 2017-03-16 ローム株式会社 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP5544906B2 (ja) 2010-02-04 2014-07-09 日本電気株式会社 電子装置及びその製造方法
JP6202108B2 (ja) * 2014-01-21 2017-09-27 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459949U (zh) * 1990-09-28 1992-05-22
JP2003224234A (ja) * 2002-01-29 2003-08-08 Kyocera Corp 半導体装置
JP2007066960A (ja) * 2005-08-29 2007-03-15 Seiko Instruments Inc 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP2008034778A (ja) * 2006-06-29 2008-02-14 Kyocera Corp 回路モジュール
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2017055146A (ja) * 2011-09-08 2017-03-16 ローム株式会社 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
US20150221625A1 (en) * 2014-02-04 2015-08-06 Hyun-Suk Chun Semiconductor package having a dissipating plate

Also Published As

Publication number Publication date
CN110476245B (zh) 2023-08-01
WO2018181871A1 (ja) 2018-10-04
US20200020605A1 (en) 2020-01-16
JPWO2018181871A1 (ja) 2020-01-23
JP6760487B2 (ja) 2020-09-23
US11177189B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
US11699670B2 (en) High-frequency module
TWI567896B (zh) 三維空間封裝結構及其製造方法
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
WO2016080333A1 (ja) モジュール
US20110049704A1 (en) Semiconductor device packages with integrated heatsinks
US11171067B2 (en) Module having a sealing resin layer with radiating member filled depressions
US7042084B2 (en) Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
WO2018181708A1 (ja) モジュール
US10952310B2 (en) High-frequency module
WO2018159453A1 (ja) モジュール
CN111771276A (zh) 高频模块
KR101008772B1 (ko) 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법
CN110476245A (zh) 模块
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
JP7320923B2 (ja) モジュール
TWI660471B (zh) 晶片封裝
CN109801900A (zh) 一种电力用逆变电路装置
KR20150076816A (ko) 전자 부품 모듈
CN105379097B (zh) 电力变换装置
CN104051432A (zh) 电子元件封装体
KR20160105266A (ko) 방열판 일체형 전력 모듈 패키지
RU2617559C2 (ru) Сборный корпус микросхемы и способ его использования
WO2022100161A1 (zh) 一种加强结构及电子设备
KR20080029264A (ko) 메모리 모듈
CN115734599A (zh) 一种带有散热和屏蔽结构的器件集成结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant