KR20180023488A - 반도체 패키지 및 반도체 패키지 제조방법 - Google Patents

반도체 패키지 및 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20180023488A
KR20180023488A KR1020160108941A KR20160108941A KR20180023488A KR 20180023488 A KR20180023488 A KR 20180023488A KR 1020160108941 A KR1020160108941 A KR 1020160108941A KR 20160108941 A KR20160108941 A KR 20160108941A KR 20180023488 A KR20180023488 A KR 20180023488A
Authority
KR
South Korea
Prior art keywords
substrate
conductive member
semiconductor package
disposed
sealing member
Prior art date
Application number
KR1020160108941A
Other languages
English (en)
Inventor
이영표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160108941A priority Critical patent/KR20180023488A/ko
Priority to US15/453,387 priority patent/US20180061807A1/en
Priority to CN201710339618.4A priority patent/CN107785336A/zh
Publication of KR20180023488A publication Critical patent/KR20180023488A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명의 반도체 패키지는 양면에 전자부품이 배치되는 제1기판; 상기 제1기판의 일 면에 배치되는 제2기판; 상기 제1기판의 양면에 배치되어 상기 전자부품을 덮는 밀봉 부재; 상기 제2기판에 배치되는 제1도전성 부재; 및 상기 밀봉 부재에 배치되고 상기 제1도전성 부재와 연결되는 제2도전성 부재;를 포함한다.

Description

반도체 패키지 및 반도체 패키지 제조방법{Semiconductor Package and Manufacturing Method for Semiconductor Package}
본 발명은 전자부품의 열을 외부로 방출시킬 수 있도록 구성된 반도체 패키지 및 반도체 패키지 제조방법에 관한 것이다.
반도체 패키지의 소형화 및 박형화가 요구됨에 따라, 전자부품의 집적도가 높은 반도체 패키지가 제조되고 있다. 그런데 이러한 반도체 패키지는 하나의 기판에 다수의 전자부품이 집적되어 있으므로 과열되기 쉬울 뿐만 아니라 열로 인한 오작동이 발생하기 쉽다.
따라서 전자부품에서 발생하는 열을 효과적으로 방출시킬 수 있는 반도체 패키지의 개발이 요청된다. 참고로, 본 발명과 관련된 선행기술로는 특허문헌 1이 있다.
JP 2008-192714 A
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 전자부품에서 발생하는 열을 효과적으로 방출시킬 수 있도록 구성된 반도체 패키지 및 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 반도체 패키지는 양면에 전자부품이 배치되는 제1기판; 상기 제1기판의 일 면에 배치되는 제2기판; 상기 제1기판의 양면에 배치되어 상기 전자부품을 덮는 밀봉 부재; 상기 제2기판에 배치되는 제1도전성 부재; 및 상기 밀봉 부재에 배치되고 상기 제1도전성 부재와 연결되는 제2도전성 부재;를 포함한다.
본 발명은 반도체 패키지의 발열로 인한 오작동 등의 문제점을 최소화시킬 수 있다.
도 1은 일 실시 예에 따른 반도체 패키지의 단면도
도 2는 도 1에 도시된 반도체 패키지의 저면도
도 3은 다른 실시 예에 따른 반도체 패키지의 단면도
도 4는 도 3에 도시된 반도체 패키지의 저면도
도 5는 또 다른 실시 예에 따른 반도체 패키지의 단면도
도 6은 도 5에 도시된 반도체 패키지의 저면도
도 7은 또 다른 실시 예에 따른 반도체 패키지의 단면도
도 8은 도 7에 도시된 반도체 패키지의 저면도
도 9는 일 실시 예에 따른 반도체 패키지 제조방법의 공정도
도 10은 다른 실시 예에 따른 반도체 패키지 제조방법의 공정도
이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.
아래에서 본 발명을 설명함에 있어서, 본 발명의 구성요소를 지칭하는 용어들은 각각의 구성요소들의 기능을 고려하여 명명된 것이므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 안 될 것이다.
아울러, 명세서 전체에서, 어떤 구성이 다른 구성과 '연결'되어 있다 함은 이들 구성들이 '직접적으로 연결'되어 있는 경우뿐만 아니라, 다른 구성을 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함하는 것을 의미한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1을 참조하여 일 실시 예에 따른 반도체 패키지를 설명한다.
반도체 패키지 모듈(100)은 제1기판(110), 제2기판(120), 전자부품(130, 132), 밀봉 부재(140, 142), 도전성 부재(150, 160)를 포함할 수 있다. 아울러, 반도체 패키지 모듈(100)은 패키지를 구성하는데 필요한 다른 부품을 더 포함할 수 있다.
기판(110, 120)은 절연재질로 이루어질 수 있다. 예를 들어, 기판(110, 120)은 수지, 세라믹 등의 재질로 이루어질 수 있다. 아울러, 기판(110, 120)은 하나 이상의 전기회로를 구성하는 인쇄 회로(도시되지 않음)를 포함할 수 있다. 예를 들어, 제1기판(110)의 상면에는 제1인쇄 회로가 형성되고, 제1기판(110)의 하면에는 제2인쇄 회로가 형성될 수 있다. 여기서, 제1인쇄 회로와 제2인쇄 회로는 상호 연결될 수 있다. 예를 들어, 제1인쇄 회로와 제2인쇄 회로는 제1기판(110)을 관통하는 비아 전극에 의해 연결될 수 있다. 그러나 필요에 따라 제1인쇄 회로와 제2인쇄 회로는 연결되지 않을 수도 있다.
기판(110, 120)은 제1기판(110)과 제2기판(120)을 포함한다. 제1기판(110)은 대체로 사각형의 판 형태이고, 제2기판(120)은 가운데 부분이 개방된 ㅁ자 형태일 수 있다.
제2기판(120)은 비아 전극(124)과 솔더 볼(126)을 포함한다. 비아 전극(124)은 제2기판(120)의 높이 방향을 따라 길게 형성된다. 이와 같이 형성된 비아 전극(124)은 제1기판(110)의 인쇄 회로 또는 접속 패드와 연결될 수 있다. 솔더 볼(126)은 제2기판(120)의 하면에 배치된다. 예를 들어, 솔더 볼(126)은 비아 전극(124)과 연결되도록 제2기판(120)의 하면에 배치된다. 이와 같이 배치된 솔더 볼(126)은 제2기판(120)을 매개로 반도체 패키지(100)의 전자부품(130, 132)과 연결되어, 전자부품(130, 132)의 신호를 외부로 송출하거나 외부의 신호를 전자부품(130, 132)에 전달할 수 있다.
전자부품(130, 132)은 제1기판(110)에 배치될 수 있다. 예를 들어, 하나 이상의 전자부품(130, 132)은 제1기판(110)의 상면 및 하면에 배치될 수 있다. 복수의 전자 부품(130, 132)은 상호 전기적으로 연결될 수 있다. 예를 들어, 복수의 전자부품(130, 132)은 제1기판(110)의 인쇄 회로에 의해 상호 연결될 수 있다. 그러나 모든 전자부품(130, 132)이 인쇄 회로에 의해 연결되는 것은 아니다. 예를 들어, 일부 전자부품(130)은 제1기판(110)의 인쇄 회로와 연결되나 다른 전자부품(132)과 전기적으로 연결되지 않을 수도 있다.
밀봉 부재(140, 142)는 제1기판(110)에 형성될 수 있다. 예를 들어, 밀봉 부재(140, 142)는 기판(110)의 양면에 형성될 수 있다. 밀봉 부재(140, 142)는 소정의 높이로 형성될 수 있다. 예를 들어, 밀봉 부재(140, 142)는 전자부품(130, 132)을 완전히 덮을 수 있는 높이로 형성될 수 있다. 밀봉 부재(140, 142)는 절연성 재질로 이루어질 수 있다. 예를 들어, 밀봉 부재(140, 142)는 수지 재질로 이루어질 수 있다. 그러나 밀봉 부재(140, 142)의 재질이 수지로 한정되는 것은 아니다. 예를 들어, 밀봉 부재(140, 142)는 금속 분말이 포함된 혼합 재질일 수 있다. 이 경우, 밀봉 부재(140, 142)를 통한 유해전자파 차폐가 가능할 수 있다.
밀봉 부재(140, 142)는 제1밀봉 부재(140)와 제2밀봉 부재(142)를 포함한다. 제1밀봉 부재(140)는 제1기판(110)의 상부에 배치되고, 제2밀봉 부재(142)는 제1기판(110)의 하부에 배치된다. 이와 같이 배치된 밀봉 부재(140, 142)는 외부 충격으로부터 전자 부품(130, 132)을 보호한다.
도전성 부재(150, 160)는 전자부품(130, 132)으로부터 발생하는 열을 방출시키도록 구성된다. 예를 들어, 도전성 부재(150, 160)는 기판(110, 120)의 인쇄 회로와 연결되어 전자부품(130, 132)으로부터 발생하는 열을 흡수하여 외부로 방출시킬 수 있다.
도전성 부재(150, 160)는 제1도전성 부재(150)와 제2도전성 부재(160)를 포함한다. 제1도전성 부재(150)는 제2기판(120)에 배치된다. 예를 들어, 제1도전성 부재(150)는 제2기판(120)의 4개 측면에 배치된다. 제2도전성 부재(160)는 제2밀봉 부재(142)에 배치된다. 예를 들어, 제2도전성 부재(160)는 제2밀봉 부재(142)의 외부 표면에 배치된다.
제2도전성 부재(160)는 제2기판(120)보다 반도체 패키지(100)의 바깥쪽에 위치한다. 예를 들어, 제1기판(110)의 하면으로부터 제2도전성 부재(160)의 외부 표면까지의 높이(h2)는 제1기판(110)의 하면으로부터 제2기판(120)의 외부 표면까지의 높이(h1)보다 크다.
도 2를 참조하여 반도체 패키지의 저면 형상을 설명한다.
반도체 패키지(100)는 도 2에 도시된 바와 같은 저면 형상을 갖는다. 예를 들어, 반도체 패키지(100)의 가장자리는 제2기판(120)과 솔더 볼(126)이 배치되고, 반도체 패키지(100)의 중앙에는 제2도전성 부재(160)가 배치된다.
위와 같이 형성된 반도체 패키지(100)는 하부 중앙에 배치된 제2도전성 부재(160)를 통해 전자부품(130, 132)의 열이 방출될 수 있으므로, 전자부품(130, 132)의 과열 현상을 경감시킬 수 있다.
다음에서는 다른 실시 예에 따른 반도체 패키지를 설명한다. 참고로, 이하의 설명에서 전술된 실시 예와 동일한 구성요소는 전술된 실시 예와 동일한 도면부호를 사용하고, 이들 구성요소에 대한 상세한 설명은 생략한다.
먼저, 도 3 및 도 4를 참조하여 다른 실시 예에 따른 반도체 패키지를 설명한다.
본 실시 예에 따른 반도체 패키지(102)는 도전성 부재의 접속 구조에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에서 제1도전성 부재(150)는 제1기판(110)과 직접 연결되도록 구성된다. 이를 위해 제1기판(110)에는 제1도전성 부재(150)와 연결되도록 구성된 제1접속 패드(112)가 배치된다.
아울러, 본 실시 예에 따른 반도체 패키지(102)는 제1도전성 부재(150)의 배치 형태에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에서 제1도전성 부재(150)는 제2기판(120)의 2개 측면에 배치된다.
위와 같이 구성된 반도체 패키지(102)는 제1도전성 부재(150)가 전자부품(130, 132)이 배치된 제1기판(110)과 직접적으로 연결되므로, 전자부품(130, 132)의 열을 신속하게 흡수하여 방출시킬 수 있다.
도 5 및 도 6을 참조하여 또 다른 실시 예에 따른 반도체 패키지를 설명한다.
본 실시 예에 따른 반도체 패키지(104)는 도전성 부재의 접속 구조에 있어서 전술된 실시 예들과 구별된다. 예를 들어, 본 실시 예에서 제1도전성 부재(150)는 제2기판(110)과 직접 연결되도록 구성된다. 이를 위해 제2기판(120)에는 제1도전성 부재(150)와 연결되도록 구성된 제2접속 패드(122)가 배치된다.
아울러, 본 실시 예에 따른 반도체 패키지(104)는 제2도전성 부재(160)의 배치 형태에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에서 제2도전성 부재(160)는 도 6에 도시된 바와 같이 제2밀봉 부재(142)의 일부 영역에만 형성될 수 있다.
도 7 및 도 8을 참조하여 또 다른 실시 예에 따른 반도체 패키지를 설명한다.
본 실시 예에 따른 반도체 패키지(106)는 도전성 부재의 접속 구조에 있어서 전술된 실시 예들과 구별된다. 예를 들어, 본 실시 예에서 제1도전성 부재(150)는 제1기판(110)의 제1접속 패드(112) 및 접지 패드(114)와 각각 연결될 수 있다.
아울러, 본 실시 예에 따른 반도체 패키지(106)는 제1도전성 부재(150)의 배치 형태에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에서 제1도전성 부재(150)는 제2기판(120)의 2개 측면에 배치된다. 여기서, 제1도전성 부재(150)가 형성되는 2개의 측면은 서로 마주하는 면일 수 있다.
아울러, 본 실시 예에 따른 반도체 패키지(106)는 제2도전성 부재(160)의 배치 형태에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에서 제2도전성 부재(160)는 도 8에 도시된 바와 같이 방열용 부재(162)와 접지용 부재(164)를 포함한다. 방열용 부재(162)는 제1기판(110)의 제1접속 패드(112)와 연결되는 제1도전성 부재(152)와 연결되고, 접지용 부재(164)는 제1기판(110)의 접지 패드(114)와 연결되는 제1도전성 부재(154)와 연결된다.
방열용 부재(162)와 접지용 부재(164)는 서로 접촉하지 않는다. 방열용 부재(162)는 접지용 부재(164)보다 큰 면적을 갖도록 형성된다. 그러나 방열용 부재(162)의 면적이 접지용 부재(164)의 면적보다 반드시 커야 하는 것은 아니다. 예를 들어, 방열용 부재(162)의 면적과 접지용 부재(164)의 면적은 도 8에 도시된 바와 같이 대체로 동일할 수도 있다.
위와 같이 구성된 반도체 패키지(106)는 도전성 부재(150, 160)를 통해 방열기능과 접지기능을 모두 수행할 수 있다.
다음에서는 도 9를 참조하여 일 실시 예에 따른 반도체 패키지 제조방법을 설명한다. 참고로, 본 반도체 패키지 제조방법에 대한 설명에서 전술된 반도체 패키지와 동일한 구성요소는 전술된 반도체 패키지와 동일한 도면부호를 사용하고, 이들 구성요소에 대한 상세한 설명은 생략한다.
본 실시 예에 따른 반도체 패키지 제조방법은 제1전자부품의 배치 단계, 제1밀봉 부재의 형성 단계, 제2기판 및 제2전자부품의 배치 단계, 제1도전성 부재의 형성 단계, 제2밀봉 부재의 형성 단계, 연마 단계, 제2도전성 부재의 형성 단계, 솔더 볼의 형성 단계를 포함한다.
1) 제1전자부품의 배치 단계
본 단계는 제1기판(110)에 복수의 제1전자부품(130)을 배치 및 연결하기 위한 일련의 공정을 모두 포함한다. 예를 들어, 본 단계는 제1전자부품(130)이 배치된 제1기판(110)을 가열하여 제1기판(110)과 제1전자부품(130)을 전기적으로 연결하는 리플로우 공정을 포함할 수 있다.
2) 제1밀봉 부재의 형성 단계
본 단계는 제1기판(110)의 상면에 제1밀봉 부재(140)를 형성하기 위한 일련의 공정을 모두 포함한다. 제1밀봉 부재(140)는 제1전자부품(130)을 완전히 수용할 수 있는 형태로 형성된다. 참고로, 제1밀봉 부재(140)는 2회 이상의 공정으로 나누어서 형성될 수도 있다.
3) 제2기판 및 제2전자부품의 배치 단계
본 단계는 제1기판(110)의 하면에 제2기판(120)과 제2전자부품(132)을 배치 및 연결하기 위한 일련의 공정을 모두 포함한다. 제2기판(120)의 배치와 제2전자부품(132)의 배치는 순차적으로 수행되거나 또는 동시에 수행될 수 있다.
4) 제1도전성 부재의 형성 단계
본 단계는 제2기판(120)에 제1도전성 부재(150)를 형성하기 위한 일련의 공정을 모두 포함한다. 예를 들어, 본 단계는 제2기판(120)의 측면에 금속 물질을 도금처리하여 제1도전성 부재(150)를 형성하는 공정을 포함한다.
5) 제2밀봉 부재의 형성 단계
본 단계는 제1기판(110)의 하면에 제2밀봉 부재(142)를 형성하기 위한 일련의 공정을 모두 포함한다. 제2밀봉 부재(142)는 제1밀봉 부재(140)와 동일 또는 유사한 공정을 통해 형성될 수 있다. 본 단계에서 제2밀봉 부재(142)는 제2기판(120)의 하면을 덮도록 형성된다. 예를 들어, 본 단계에서 제2밀봉 부재(142)는 제2전자부품(132)과 제2기판(120)의 하면을 모두 덮는 형태로 형성된다.
6) 연마 단계
본 단계는 제2밀봉 부재(142)를 연마하기 위한 일련의 공정을 모두 포함한다. 예를 들어, 본 단계는 제2밀봉 부재(142)의 연마깊이를 결정하기 위한 제2밀봉 부재(142)의 높이 측정 공정을 포함할 수 있다. 제2밀봉 부재(142)의 연마는 제2기판(120)의 하면이 노출될 때까지 수행될 수 있다. 필요에 따라, 본 단계는 제2밀봉 부재(142)와 제2기판(120)의 일부를 연마하는 공정을 포함할 수 있다.
7) 제2도전성 부재의 형성 단계
본 단계는 제2밀봉 부재(142)에 제2도전성 부재(160)를 형성하기 위한 일련의 공정을 모두 포함한다. 예를 들어, 본 단계는 제2도전성 부재(160)의 형성을 위해 금속 물질을 제2밀봉 부재(142)의 표면에 스퍼터링하는 공정을 포함할 수 있다. 그러나 제2도전성 부재(160)의 형성방법이 스퍼터링으로 한정되는 것은 아니다.
8) 솔더 볼의 형성 단계
본 단계는 제2기판(120)에 솔더 볼(126)을 형성하기 위한 일련의 공정을 모두 포함한다. 이 단계가 완료되면, 일 실시 예에 따른 반도체 패키지가 완성될 수 있다.
다음에서는 도 10을 참조하여 다른 실시 예에 따른 반도체 패키지 제조방법을 설명한다.
본 실시 예에 따른 반도체 패키지 제조방법은 도전성 부재의 형성 단계에 있어서 전술된 실시 예와 구별된다. 예를 들어, 본 실시 예에 따른 반도체 패키지 제조방법은 제2기판(120)의 측면 및 제1밀봉 부재(140)의 측면에 제1도전성 부재를 형성하고, 제1밀봉 부재(140)의 외부 표면 및 제2밀봉 부재(142)의 외부 표면에 제2도전성 부재를 형성하는 공정을 더 포함한다.
이와 같은 세부 공정을 더 포함하는 반도체 패키지 제조방법은 밀봉 부재(140, 142)의 표면에 모두 도전성 부재가 형성되므로, 도전성 부재를 통한 열 방출 효과를 더욱 향상시킬 수 있다.
본 발명은 이상에서 설명되는 실시 예에만 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다. 예를 들어, 전술된 실시형태에 기재된 다양한 특징사항은 그와 반대되는 설명이 명시적으로 기재되지 않는 한 다른 실시형태에 결합하여 적용될 수 있다.
100 반도체 패키지
110 제1기판
112 제1접속 패드
114 접지 패드
120 제2기판
122 제2접속 패드
130, 132 전자부품
140, 142 밀봉 부재
150 제1도전성 부재
160 제2도전성 부재
162 방열용 부재
164 접지용 부재

Claims (10)

  1. 양면에 전자부품이 배치되는 제1기판;
    상기 제1기판의 일 면에 배치되는 제2기판;
    상기 제1기판의 양면에 배치되어 상기 전자부품을 덮는 밀봉 부재;
    상기 제2기판에 배치되는 제1도전성 부재; 및
    상기 밀봉 부재에 배치되고 상기 제1도전성 부재와 연결되는 제2도전성 부재;
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제2도전성 부재는 상기 밀봉 부재의 표면에 배치되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 제2기판은 중심부가 개방된 ㅁ자 형태인 반도체 패키지.
  4. 제1항에 있어서,
    상기 제1기판은 상기 제1도전성 부재와 연결되는 제1접속 패드를 포함하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 제2기판은 상기 제1도전성 부재와 연결되는 제2접속 패드를 포함하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 제1도전성 부재는 상기 제2기판의 측면에 배치되는 반도체 패키지.
  7. 제1항에 있어서,
    상기 제1기판의 일면으로부터 상기 제2도전성 부재의 외부 표면까지의 높이는 상기 제1기판의 일면으로부터 상기 제2기판의 외부 표면까지의 높이보다 큰 반도체 패키지.
  8. 제1항에 있어서,
    상기 제2도전성 부재는,
    상기 제1기판의 접지 패드와 연결되는 접지 부재; 및
    상기 제1기판의 접속 패드와 연결되는 방열 부재;
    를 포함하는 반도체 패키지.
  9. 제1기판의 일면에 전자부품 및 제2기판을 배치하는 단계;
    제2기판에 도전성 부재를 형성하는 단계;
    제1기판에 밀봉 부재를 형성하는 단계;
    밀봉 부재를 연마하는 단계; 및
    밀봉 부재에 제2도전성 부재를 형성하는 단계;
    를 포함하는 반도체 패키지 제조방법.
  10. 제9항에 있어서,
    밀봉 부재의 연마는 제2기판과 동일높이로 수행하는 반도체 패키지 제조방법.


KR1020160108941A 2016-08-26 2016-08-26 반도체 패키지 및 반도체 패키지 제조방법 KR20180023488A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160108941A KR20180023488A (ko) 2016-08-26 2016-08-26 반도체 패키지 및 반도체 패키지 제조방법
US15/453,387 US20180061807A1 (en) 2016-08-26 2017-03-08 Semiconductor package and method of manufacturing the same
CN201710339618.4A CN107785336A (zh) 2016-08-26 2017-05-15 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160108941A KR20180023488A (ko) 2016-08-26 2016-08-26 반도체 패키지 및 반도체 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20180023488A true KR20180023488A (ko) 2018-03-07

Family

ID=61243473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160108941A KR20180023488A (ko) 2016-08-26 2016-08-26 반도체 패키지 및 반도체 패키지 제조방법

Country Status (3)

Country Link
US (1) US20180061807A1 (ko)
KR (1) KR20180023488A (ko)
CN (1) CN107785336A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553517B2 (en) * 2018-01-18 2020-02-04 Semiconductor Components Industries, Llc High power module semiconductor package with multiple submodules
US11075137B2 (en) 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
US11342316B2 (en) * 2020-01-16 2022-05-24 Mediatek Inc. Semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
US7038311B2 (en) * 2003-12-18 2006-05-02 Texas Instruments Incorporated Thermally enhanced semiconductor package
TWI358116B (en) * 2008-02-05 2012-02-11 Advanced Semiconductor Eng Packaging structure and packaging method thereof
KR20130035620A (ko) * 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
KR20140057979A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN107785336A (zh) 2018-03-09
US20180061807A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US10211190B2 (en) Semiconductor packages having reduced stress
US7514774B2 (en) Stacked multi-chip package with EMI shielding
US20150206855A1 (en) Semiconductor package
JP2008091714A (ja) 半導体装置
JP2006073651A (ja) 半導体装置
KR102451167B1 (ko) 반도체 패키지
US20210136917A1 (en) Module
JP2020047651A (ja) 半導体装置
US10068817B2 (en) Semiconductor package
US20110174526A1 (en) Circuit module
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
JP2005026263A (ja) 混成集積回路
US20140321062A1 (en) Heat sink
US11848275B2 (en) Integrated shield package and method
WO2018216627A1 (ja) 電子機器
KR100800645B1 (ko) 적층형 집적 모듈과 그 제조 방법
KR20160036945A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR100598652B1 (ko) 반도체장치
JP2006120996A (ja) 回路モジュール
US7361982B2 (en) Bumpless chip package
KR20150076816A (ko) 전자 부품 모듈
JP2006324646A (ja) モジュール基板
KR20040063784A (ko) 반도체장치
KR102486784B1 (ko) 반도체 패키지
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application