JP3608542B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3608542B2 JP3608542B2 JP2001323939A JP2001323939A JP3608542B2 JP 3608542 B2 JP3608542 B2 JP 3608542B2 JP 2001323939 A JP2001323939 A JP 2001323939A JP 2001323939 A JP2001323939 A JP 2001323939A JP 3608542 B2 JP3608542 B2 JP 3608542B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- resin
- substrate
- high thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は集積回路チップ用パッケージングの分野に関し、特に高放熱性及び薄型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置に高放熱性を付与する場合以下の方法が知られている。図５及び図６は、従来用いられてきた高放熱性を付与した半導体装置を示した断面図である。図において、２０１は半導体素子、２０８は半導体素子２０１上に形成した突起電極、２０２は基板、２１０は基板２０２上に形成した配線パターン、２０９は基板２０２を保持する枠、２０３は樹脂、２０４は外部導出リード、２０５はワイヤー、２０６は高熱伝導性部材、２０７はペーストである。
【０００３】
図５の半導体装置は、基板２０２上に半導体素子２０１を搭載し、外部導出リード２０４にワイヤー２０５を使って接続した後樹脂２０３で封止し、樹脂２０３上に放熱器となる高熱伝導性部材２０６をペースト２０７で接着し製作する。
【０００４】
図６は、基板２０２の裏面に高熱伝導性部材２０６をペースト２０７で接着し、これを樹脂２０３を用いて封止した構造となっている。
【０００５】
図５に示した従来用いられてきた半導体装置では、半導体素子２０１で生じた熱を高熱伝導性部材２０６を使って大気中に放散する事を目的とし、図６に示した従来例では、同じく半導体素子２０１で生じた熱を高熱伝導性部材２０６を使って半導体装置全体に均一に分散させて半導体装置全体から放熱させる事を目的としている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来例で示した方法では以下の問題点を有する。
【０００７】
すなわち、図５に示した様な構造では、半導体素子２０１で生じた熱は、熱伝導度の極めて低い樹脂２０３を介して高熱伝導性部材２０６に伝導されるため、単位時間に排出される熱量は樹脂２０３によって律速される。たとえば、高熱伝導性部材２０６を大きくし大気との接触面積を大きくしても、単位時間に排出される熱量におおきな変化は生じない。このため数ワットの発熱量を必要とする半導体装置では、大型の高熱伝導性部材２０６を必要とし、半導体装置のサイズが大型化し、重量が増大する事となる。
【０００８】
本発明は、このような課題を解決すべくなされたもので、従来もちいられてきた工程に簡易な工程を付加することにより、放熱性を飛躍的に増大させ、小型で軽量の半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、基板上に複数の半導体素子をフェイスダウンの状態で接続する工程と、前記基板に外部導出リードを接続する工程と、前記基板と前記半導体素子と外部導出リードの少なくとも一部とを樹脂により封止する工程と、前記樹脂の一部と前記半導体素子の一部とを除去する工程と、前記半導体素子の前記樹脂より露出した部位に高熱伝導性部材を接着する工程と、からなることを特徴とする
【００１０】
あるいは、基板上に複数の半導体素子をフェイスダウンの状態で接続する工程と、前記半導体素子の裏面に高熱伝導性部材を接着する工程と、前記基板に外部導出リードを接続する工程と、前記基板と前記半導体素子と前記高熱伝導性部材と前記外部導出リードの少なくとも一部とを樹脂により封止する工程と、前記樹脂の一部と前記高熱伝導性部材の一部とを除去する工程と、からなることを特徴とする。
【００１２】
【実施例】
（実施例１）
本発明の詳細を図１，図２および図３を用いて説明する。図１，図２および図３は、本発明による一実施例を示す断面図である。図１および図２において、１０１ａ，１０１ｂおよび１０１は半導体素子、１０８は半導体素子１０１上に形成した突起電極、１０２は基板、１１０は基板１０２上に形成した配線パターン、１０３は樹脂、１０４は外部導出リード、１０５はワイヤー、１０６は放熱板として機能する高熱伝導性部材、１０７ａ，１０７ｂおよび１０７はペースト、１１１は基板１０２を保持する枠、１１２はプリント基板、１１３はダイパッド、１１４は半田である。
【００１３】
まず、図１において、半導体素子１０１の能動面上に半田による突起電極１０８を形成する。また基板１０２上に突起電極１０８と対応する配線パターン１１０をＣｕ箔により形成し、半田との接合性を良好にしなおかつ湿度による腐食から保護するため、Ｃｕ上にＮｉおよびＡｕによるメッキを施す。
【００１４】
このようにして形成した基板１０２と半導体素子１０１を位置合わせし、半導体素子１０１に半田が溶融する１８５℃程度の熱を加え、突起電極１０８と配線パターン１１０を溶融接合する。これを必要数繰り返し、図１および図２に示したように基板１０２上に半導体素子１０１を複数個搭載した構造を得る。この後、基板１０２は接着剤等で枠１１１上に固定し、基板１０２上の配線パターン１１０と外部導出リード１０４とをワイヤー１０５を用いて電気的に接続する。これに外部導出リード１０４の一方の端が露出するように樹脂１０３を用いてトランスファーモールド方法等により封止し、図１に示した様な構造を得る。
【００１５】
さらに、ａ〜ａ’およびｂ〜ｂ’で示した線上を切断、あるいは研削により除去し、図２に示した様な樹脂１０３より半導体素子１０１の裏面が露出する構造を得る。このように露出した半導体素子１０１の裏面にＡｇペースト等の熱伝導性に優れたペースト１０７により、ＡｌあるいはＡｌＮ等の材料で作られた放熱板として機能する高熱伝導性部材１０６を接着し、図２に示す構造を得る。
【００１６】
このようにして製造された半導体装置は、半導体素子１０１の裏面に放熱板として機能する高熱伝導性部材１０６がペースト１０７により直接接着されているため、半導体素子１０１で発生した熱が効率よく高熱伝導性部材１０６を通して放出され、半導体素子１０１の昇温を防ぐことが出来、その結果半導体素子１０１の熱暴走等の後動作や故障を防ぐことが出来る。
【００１７】
図３は、図２に示した半導体装置をプリント基板に実装した例を示した断面図である。プリント基板１１２上に半田１１４を使って図２に示した半導体装置を実装し、半導体装置の底面をプリント基板１１２上のダイパッド１１３にペースト１０７ｂにより接着している。このようにプリント基板上に半導体装置を実装することにより半導体装置で発生した熱はプリント基板に効率よく伝達される。
【００１８】
（実施例２）
図４は、本発明によるヒートスラグを内蔵した半導体装置を基板に実装した一実施例を示した断面図である。図４において、１０６ａは放熱板として機能する高熱伝導性部材、１０６ｂはヒートスラグとして機能する高熱伝導性部材、その他の記号は実施例１で示した記号をそのまま用いている。
【００１９】
図４おいて、実施例１に示した方法と同様に樹脂１０３で封止した半導体装置の上面及び下面を半導体素子１０１およびヒートスラグとして機能する高熱伝導性部材１０６ｂが樹脂１０３より露出するように研削あるいは切削除去し半導体素子１０１の裏面には放熱板となる高熱伝導性部材１０６ａをペースト１０７ａで接着し、ヒートスラグである高熱伝導性部材１０６ｂの裏面はプリント基板１１２上のダイパッド１１３にペースト１０７ｂを用いて接着し図４の構造を得る。
【００２０】
このようにして製造した半導体装置は、半導体素子１０１で生じた熱が直接、放熱板として機能する高熱伝導性部材１０６ａを通して大気中に放散し、また一方でヒートスラグとして機能する高熱伝導性部材１０６ｂを通してプリント基板１１２に効率よく伝達されるため、半導体装置が過剰に加熱することを防ぐことが出来る。
【００２１】
【発明の効果】
以上述べた様に、本発明によれば樹脂で封止された半導体素子の裏面および高熱伝導性部材の裏面が樹脂より露出するように研削あるいは切削し、露出した半導体素子および高熱伝導性部材の裏面に放熱板となる高熱伝導性部材またはプリント基板をペーストで接着することにより半導体装置の熱を効率よく放散することが出来、半導体装置の信頼性を著しく高めることが出来る。また、半導体装置の機能に不要な樹脂等を切削除去する事により半導体装置の薄型化、軽量化に寄与することが出来る。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造工程を示した断面図。
【図２】本発明による半導体装置を示した断面図。
【図３】本発明による半導体装置をプリント基板に実装した一例を示した断面図。
【図４】本発明による半導体装置をプリント基板に実装した一例を示した断面図。
【図５】従来例を示した断面図。
【図６】従来例を示した断面図。
【符号の説明】
１０１，１０１ａ １０１ｂ 半導体素子
１０２ 基板
１０３ 樹脂
１０４ 外部導出リード
１０５ ワイヤー
１０６，１０６ａ，１０６ｂ 高熱伝導性部材
１０７，１０７ａ，１０７ｂ ペースト
１０８ 突起電極
１１０ 配線パターン
１１１ 枠
１１２ プリント基板
１１３ ダイパッド
１１４ 半田
２０１ 半導体素子
２０２ 基板
２０３ 樹脂
２０４ 外部導出リード
２０５ ワイヤー
２０６ 高熱伝導性部材
２０７ ペースト
２０８ 突起電極
２０９ 枠
２１０ 配線パターン
【産業上の利用分野】
本発明は集積回路チップ用パッケージングの分野に関し、特に高放熱性及び薄型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置に高放熱性を付与する場合以下の方法が知られている。図５及び図６は、従来用いられてきた高放熱性を付与した半導体装置を示した断面図である。図において、２０１は半導体素子、２０８は半導体素子２０１上に形成した突起電極、２０２は基板、２１０は基板２０２上に形成した配線パターン、２０９は基板２０２を保持する枠、２０３は樹脂、２０４は外部導出リード、２０５はワイヤー、２０６は高熱伝導性部材、２０７はペーストである。
【０００３】
図５の半導体装置は、基板２０２上に半導体素子２０１を搭載し、外部導出リード２０４にワイヤー２０５を使って接続した後樹脂２０３で封止し、樹脂２０３上に放熱器となる高熱伝導性部材２０６をペースト２０７で接着し製作する。
【０００４】
図６は、基板２０２の裏面に高熱伝導性部材２０６をペースト２０７で接着し、これを樹脂２０３を用いて封止した構造となっている。
【０００５】
図５に示した従来用いられてきた半導体装置では、半導体素子２０１で生じた熱を高熱伝導性部材２０６を使って大気中に放散する事を目的とし、図６に示した従来例では、同じく半導体素子２０１で生じた熱を高熱伝導性部材２０６を使って半導体装置全体に均一に分散させて半導体装置全体から放熱させる事を目的としている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来例で示した方法では以下の問題点を有する。
【０００７】
すなわち、図５に示した様な構造では、半導体素子２０１で生じた熱は、熱伝導度の極めて低い樹脂２０３を介して高熱伝導性部材２０６に伝導されるため、単位時間に排出される熱量は樹脂２０３によって律速される。たとえば、高熱伝導性部材２０６を大きくし大気との接触面積を大きくしても、単位時間に排出される熱量におおきな変化は生じない。このため数ワットの発熱量を必要とする半導体装置では、大型の高熱伝導性部材２０６を必要とし、半導体装置のサイズが大型化し、重量が増大する事となる。
【０００８】
本発明は、このような課題を解決すべくなされたもので、従来もちいられてきた工程に簡易な工程を付加することにより、放熱性を飛躍的に増大させ、小型で軽量の半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、基板上に複数の半導体素子をフェイスダウンの状態で接続する工程と、前記基板に外部導出リードを接続する工程と、前記基板と前記半導体素子と外部導出リードの少なくとも一部とを樹脂により封止する工程と、前記樹脂の一部と前記半導体素子の一部とを除去する工程と、前記半導体素子の前記樹脂より露出した部位に高熱伝導性部材を接着する工程と、からなることを特徴とする
【００１０】
あるいは、基板上に複数の半導体素子をフェイスダウンの状態で接続する工程と、前記半導体素子の裏面に高熱伝導性部材を接着する工程と、前記基板に外部導出リードを接続する工程と、前記基板と前記半導体素子と前記高熱伝導性部材と前記外部導出リードの少なくとも一部とを樹脂により封止する工程と、前記樹脂の一部と前記高熱伝導性部材の一部とを除去する工程と、からなることを特徴とする。
【００１２】
【実施例】
（実施例１）
本発明の詳細を図１，図２および図３を用いて説明する。図１，図２および図３は、本発明による一実施例を示す断面図である。図１および図２において、１０１ａ，１０１ｂおよび１０１は半導体素子、１０８は半導体素子１０１上に形成した突起電極、１０２は基板、１１０は基板１０２上に形成した配線パターン、１０３は樹脂、１０４は外部導出リード、１０５はワイヤー、１０６は放熱板として機能する高熱伝導性部材、１０７ａ，１０７ｂおよび１０７はペースト、１１１は基板１０２を保持する枠、１１２はプリント基板、１１３はダイパッド、１１４は半田である。
【００１３】
まず、図１において、半導体素子１０１の能動面上に半田による突起電極１０８を形成する。また基板１０２上に突起電極１０８と対応する配線パターン１１０をＣｕ箔により形成し、半田との接合性を良好にしなおかつ湿度による腐食から保護するため、Ｃｕ上にＮｉおよびＡｕによるメッキを施す。
【００１４】
このようにして形成した基板１０２と半導体素子１０１を位置合わせし、半導体素子１０１に半田が溶融する１８５℃程度の熱を加え、突起電極１０８と配線パターン１１０を溶融接合する。これを必要数繰り返し、図１および図２に示したように基板１０２上に半導体素子１０１を複数個搭載した構造を得る。この後、基板１０２は接着剤等で枠１１１上に固定し、基板１０２上の配線パターン１１０と外部導出リード１０４とをワイヤー１０５を用いて電気的に接続する。これに外部導出リード１０４の一方の端が露出するように樹脂１０３を用いてトランスファーモールド方法等により封止し、図１に示した様な構造を得る。
【００１５】
さらに、ａ〜ａ’およびｂ〜ｂ’で示した線上を切断、あるいは研削により除去し、図２に示した様な樹脂１０３より半導体素子１０１の裏面が露出する構造を得る。このように露出した半導体素子１０１の裏面にＡｇペースト等の熱伝導性に優れたペースト１０７により、ＡｌあるいはＡｌＮ等の材料で作られた放熱板として機能する高熱伝導性部材１０６を接着し、図２に示す構造を得る。
【００１６】
このようにして製造された半導体装置は、半導体素子１０１の裏面に放熱板として機能する高熱伝導性部材１０６がペースト１０７により直接接着されているため、半導体素子１０１で発生した熱が効率よく高熱伝導性部材１０６を通して放出され、半導体素子１０１の昇温を防ぐことが出来、その結果半導体素子１０１の熱暴走等の後動作や故障を防ぐことが出来る。
【００１７】
図３は、図２に示した半導体装置をプリント基板に実装した例を示した断面図である。プリント基板１１２上に半田１１４を使って図２に示した半導体装置を実装し、半導体装置の底面をプリント基板１１２上のダイパッド１１３にペースト１０７ｂにより接着している。このようにプリント基板上に半導体装置を実装することにより半導体装置で発生した熱はプリント基板に効率よく伝達される。
【００１８】
（実施例２）
図４は、本発明によるヒートスラグを内蔵した半導体装置を基板に実装した一実施例を示した断面図である。図４において、１０６ａは放熱板として機能する高熱伝導性部材、１０６ｂはヒートスラグとして機能する高熱伝導性部材、その他の記号は実施例１で示した記号をそのまま用いている。
【００１９】
図４おいて、実施例１に示した方法と同様に樹脂１０３で封止した半導体装置の上面及び下面を半導体素子１０１およびヒートスラグとして機能する高熱伝導性部材１０６ｂが樹脂１０３より露出するように研削あるいは切削除去し半導体素子１０１の裏面には放熱板となる高熱伝導性部材１０６ａをペースト１０７ａで接着し、ヒートスラグである高熱伝導性部材１０６ｂの裏面はプリント基板１１２上のダイパッド１１３にペースト１０７ｂを用いて接着し図４の構造を得る。
【００２０】
このようにして製造した半導体装置は、半導体素子１０１で生じた熱が直接、放熱板として機能する高熱伝導性部材１０６ａを通して大気中に放散し、また一方でヒートスラグとして機能する高熱伝導性部材１０６ｂを通してプリント基板１１２に効率よく伝達されるため、半導体装置が過剰に加熱することを防ぐことが出来る。
【００２１】
【発明の効果】
以上述べた様に、本発明によれば樹脂で封止された半導体素子の裏面および高熱伝導性部材の裏面が樹脂より露出するように研削あるいは切削し、露出した半導体素子および高熱伝導性部材の裏面に放熱板となる高熱伝導性部材またはプリント基板をペーストで接着することにより半導体装置の熱を効率よく放散することが出来、半導体装置の信頼性を著しく高めることが出来る。また、半導体装置の機能に不要な樹脂等を切削除去する事により半導体装置の薄型化、軽量化に寄与することが出来る。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造工程を示した断面図。
【図２】本発明による半導体装置を示した断面図。
【図３】本発明による半導体装置をプリント基板に実装した一例を示した断面図。
【図４】本発明による半導体装置をプリント基板に実装した一例を示した断面図。
【図５】従来例を示した断面図。
【図６】従来例を示した断面図。
【符号の説明】
１０１，１０１ａ １０１ｂ 半導体素子
１０２ 基板
１０３ 樹脂
１０４ 外部導出リード
１０５ ワイヤー
１０６，１０６ａ，１０６ｂ 高熱伝導性部材
１０７，１０７ａ，１０７ｂ ペースト
１０８ 突起電極
１１０ 配線パターン
１１１ 枠
１１２ プリント基板
１１３ ダイパッド
１１４ 半田
２０１ 半導体素子
２０２ 基板
２０３ 樹脂
２０４ 外部導出リード
２０５ ワイヤー
２０６ 高熱伝導性部材
２０７ ペースト
２０８ 突起電極
２０９ 枠
２１０ 配線パターン
Claims (2)
- 基板上に複数の半導体素子をフェイスダウンの状態で接続する工程と、
前記基板に外部導出リードを接続する工程と、
前記基板と前記半導体素子と外部導出リードの少なくとも一部とを樹脂により封止する工程と、
前記樹脂の一部と前記半導体素子の一部とを除去する工程と、
前記半導体素子の前記樹脂より露出した部位に高熱伝導性部材を接着する工程と、
からなることを特徴とする半導体装置の製造方法。 - 基板上に複数の半導体素子をフェイスダウンの状態で接続する工程と、
前記半導体素子の裏面に高熱伝導性部材を接着する工程と、
前記基板に外部導出リードを接続する工程と、
前記基板と前記半導体素子と前記高熱伝導性部材と前記外部導出リードの少なくとも一部とを樹脂により封止する工程と、
前記樹脂の一部と前記高熱伝導性部材の一部とを除去する工程と、
からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323939A JP3608542B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323939A JP3608542B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13214793A Division JP3521931B2 (ja) | 1993-06-02 | 1993-06-02 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184913A JP2002184913A (ja) | 2002-06-28 |
| JP3608542B2 true JP3608542B2 (ja) | 2005-01-12 |
Family
ID=19140753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323939A Expired - Fee Related JP3608542B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608542B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356341A (zh) * | 2016-08-31 | 2017-01-25 | 华为技术有限公司 | 一种半导体装置及制造方法 |
| WO2023054389A1 (ja) * | 2021-10-01 | 2023-04-06 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-10-22 JP JP2001323939A patent/JP3608542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184913A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6790710B2 (en) | Method of manufacturing an integrated circuit package | |
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| TWI253155B (en) | Thermally enhanced semiconductor package and fabrication method thereof | |
| US7671466B2 (en) | Semiconductor package having heat dissipating device with cooling fluid | |
| EP1889290B1 (en) | Integrated circuit die attach using backside heat spreader | |
| US7897438B2 (en) | Method of making semiconductor package with plated connection | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| TWM625448U (zh) | 晶片封裝及晶片結構 | |
| JP2006261519A (ja) | 半導体装置及びその製造方法 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| JP3608542B2 (ja) | 半導体装置の製造方法 | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2004260051A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002124627A (ja) | 半導体装置及びその製造方法 | |
| JP2009088418A (ja) | 半導体装置および半導体モジュールならびに半導体装置の製造方法 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| TWI321836B (en) | Semiconductor chip package and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |