JP2001196331A - チップサイズパッケージの製造方法 - Google Patents

チップサイズパッケージの製造方法

Info

Publication number
JP2001196331A
JP2001196331A JP2000006231A JP2000006231A JP2001196331A JP 2001196331 A JP2001196331 A JP 2001196331A JP 2000006231 A JP2000006231 A JP 2000006231A JP 2000006231 A JP2000006231 A JP 2000006231A JP 2001196331 A JP2001196331 A JP 2001196331A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
circuit board
resin
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000006231A
Other languages
English (en)
Inventor
Setsuo Hiraoka
節雄 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2000006231A priority Critical patent/JP2001196331A/ja
Publication of JP2001196331A publication Critical patent/JP2001196331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェーハ上へのバンプの形成から半導
体パッケージの完成までの製造工程を簡略にすると同時
に、回路基板と半導体チップとの間にウェーハの欠片が
はさまるチャンスを少なくする。 【解決手段】 半導体ウェーハ8上にバンプ2を形成す
る工程と、このウェーハ8をシート10に貼り付けてダ
イシングする工程と、シート10で保持された半導体チ
ップ1を一括して回路基板3上にダイボンドする工程
と、ダイボンドした半導体チップ1と回路基板3との間
を樹脂6で封止する工程と、樹脂封止した回路基板3を
樹脂6と共に半導体チップ1毎にダイシングする工程と
を備えるチップサイズパッケージの製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
の製造方法に係り、特に超小型のチップサイズパッケー
ジの製造方法に関する。
【0002】
【従来の技術】近年、セット機器の小型化に伴なって半
導体パッケージの超小型化が益々進み、最近ではバンプ
接続技術を用いた所謂チップサイズパッケージ(CS
P)が開発されている。これは、例えば図2に示したよ
うに、半導体チップ1の下面に端子となるものや、単に
機械的接合のための複数のバンプ2を形成しておき、半
導体チップ1を、半導体チップ1と略同一形状の回路基
板3にバンプ2を接続して層状の半導体パッケージ4と
しておき、回路基板3の下面に設けた電極5をマザーボ
ードに接続するものである。なお、バンプ2によって形
成される半導体チップ1と回路基板3との隙間は樹脂6
によって封止されている。
【0003】図3は、上述の構造からなるチップサイズ
パッケージ(CSP)4の一製造工程図を示したもので
ある。 (1)この製造工程では先ずシリコン等のウェーハ上に
集積回路を形成して半導体ウェーハ8としたのち、半導
体ウェーハ8上に整列した多数のバンプ2を形成する。
(図3−A参照) (2)次の工程では半導体ウェーハ8を半導体チップ1
毎にダイシングする。(図3−B参照) (3)更に半導体チップ1を一個ずつ吸着し易いよう
に、エキスパンド工程によって隣接する半導体チップ1
同士の間隔を空ける。(図3−C参照) (4)次の工程ではガラスエポキシ又はフィルム等によ
って形成され、多数のチップ搭載個所が行列状に形成さ
れた回路基板3の所定位置に上記エキスパンドした半導
体チップ1を吸着ノズルを用いて一個ずつ配置する。半
導体チップ1はバンプ2を下側に向けて回路基板3に配
列され、バンプ2を所定の電子回路上に設けたパッド上
にチップボンディングする。そしてリフロー工程でバン
プ2を溶融し、回路基板3上に接合する。(図3−D参
照) (5)次に、半導体チップ1と回路基板3との隙間を封
止するために、両者間に樹脂6が充填される。樹脂6は
キュア炉を通すことで硬化する。(図3−E参照) (6)最後に枡目状に切断し、一個ずつの半導体チップ
1とする。この時は回路基板3も半導体チップ1と一緒
にダイシングされて、直方体形状のCSP4が完成す
る。
【0004】しかしながら、上記従来の製造方法にあっ
ては、半導体チップ1を一個ずつ回路基板3上に移送
し、各々について位置合わせしてからチップボンドしな
ければならないなど、作業時間が掛かってしまうといっ
た問題があった。そこで、特開平9−232256号公
報に提案がある。図4はその第1の例の製造工程を示し
たものである。 (1)先の例と同様、先ずシリコン等のウェーハ上に集
積回路を形成して半導体ウェーハ8とした後、半導体ウ
ェーハ8上に整列した多数のバンプ2を形成する。す
る。(図4−A参照) (2)次に上記半導体ウェーハ8を裏返してバンプ2を
下側に向け、そのまま半導体ウェーハ8上のバンプ2の
配置に対応した位置関係でパッドが形成された回路基板
3の上に載置して上下左右の4箇所のポイント9a,9
b,9c,9dで位置決めを行なったのちチップボンド
(ウェーハボンド)する。次にこれをリフローに通して
バンプ2を溶融し、回路基板3上に接合する。(図4−
C参照) (3)次に、両者間の隙間に樹脂6を充填してバンプ2
を封止する。樹脂6はキュア炉に通すことで硬化する。
(図4−D参照) (4)次に、半導体ウェーハ8を枡目状に切断して半導
体チップ1毎に分割する。この時、回路基板3も半導体
チップ1と一緒にダイシングされ、直方体形状のCSP
4として完成する。
【0005】この従来例では半導体ウェーハ8の状態で
回路基板3上に一括にチップボンド(ウェーハボンド)
するので、チップボンド工程における半導体ウェーハ8
の位置合わせ作業も極めて容易となり、短時間で行なえ
るとされている。
【0006】また、第2の例として、図5に示す製法の
記載がある。この例では、半導体ウェーハ8上にバンプ
2を形成する工程、及び半導体ウェーハ8を回路基板3
上にウェーハボンドする工程は、前記第1の例と同様で
ある。(図5−A,図5−B参照) (1)この例では回路基板3上にボンドされた半導体ウ
ェーハ8に対して、回路基板3をそのままにして半導体
ウェーハ8のみをチップ毎にダイシングして枡目状の半
導体チップ1とする。(図5−C参照) (2)次に、半導体ウェーハ8と回路基板3との隙間だ
けでなく、ダイシングした半導体チップ1同士の隙間に
も樹脂6が充填される。キュア炉で樹脂6を硬化させた
のち、再度半導体チップ1のダイシングラインに沿って
今度は回路基板3も一緒にダイシングし、直方体形状の
CSP4aを完成させる。
【0007】この例では半導体ウェーハ8を回路基板3
上でダイシングして半導体チップ1にしてから樹脂を充
填しているので、樹脂封止がより一層確実になるといっ
た効果がある。また、回路基板3と一緒に切断する二回
目のダイシング幅を、半導体ウェーハ8だけを切断する
一回目のダイシング幅より狭くした場合には、半導体チ
ップ1の側面周囲に樹脂6を残すことができ、これによ
って半導体チップ1をより確実に保護できるといった効
果があるとされる。
【0008】
【発明が解決しようとする課題】ところで、上記特開平
9−232256号公報における第1の例による製造方
法によれば、a)ウェーハ状でボンディングするので、
ウェーハ8にそりがあったり、バンプ2の高さにバラツ
キがあったりして、チップボンドがかなり困難である。
b)さらに、ウェーハ8と回路基板3との間に樹脂6を
充填するのがウェーハ8の径が大きくなるほどむずかし
く、未充填部分が生じるような不具合が生じ易い。c)
さらに、ウェーハ8が不良の半導体チップ1を含んでい
ても、それも同時にボンディングし、しかもダイシング
前に樹脂6を充填するので良品の半導体チップ1と交換
することは不可能である。
【0009】第2の例による製造方法によれば、a)ウ
ェーハ状でボンディングするので、ウェーハ8にそりが
あったり、バンプ2の高さにバラツキがあったりして、
チップボンドがかなり困難である点は同様である。b)
樹脂6を未充填でウェーハ8のみをダイシングして個別
の半導体チップとする際に、ダイシングする部分は浮い
ているので、チッピングが生じたり、クラックが入り易
い。c)そして、そのような欠片が半導体チップ1と回
路基板3との間に挟まると、樹脂充填に先立っての洗浄
作業等で除去するのが困難である。d)さらに、ウェー
ハ8が不良の半導体チップ1を含んでいても、それも同
時にボンディングしてしまうので、良品の半導体チップ
1と交換することはかなり困難である。
【0010】さらに、このようなCSPにおいては厚み
を極力薄くすることが求められる場合がある。そのよう
な場合にはウェーハ8を極力薄くしなければならない
が、そうすると、取り扱いで割れ易く、薄くするには限
度がある。ウェーハ8の製造工程ではその工程に耐える
厚みのウェーハで流れ、出来るだけ後ろの工程で裏面を
研磨除去して薄くするが、例えば、バンプ2の形成前に
研磨工程を設ければ表面が平たいので真空吸着によるウ
ェーハの保持が可能で研磨作業自体はやり易いが、バン
プ形成工程以後の工程を薄いウェーハで行うので割れ易
く取り扱いがやっかいである。バンプ2の形成までを厚
いウェーハのまま行い、その後に裏面研磨を行おうとす
ると、バンプ2のために真空吸着が利用出来ず、基板に
貼り付けなければならない。そうすると、研磨後に薄く
なったウェーハ8を剥がすのが割れ易くやっかいであ
る。
【0011】そこで、本発明は、ウェーハ規模で一括ボ
ンディングするにもかかわらずボンディングを容易と
し、さらに、半導体チップと回路基板との間に半導体ウ
ェーハの欠片が挟まるチャンスを大幅に減らし、必要な
らば、不良の半導体チップをボンディングせずに代わり
に良品の半導体チップをボンディングすることが容易な
製造方法を提供する。
【0012】さらに、厚みの薄いCSPを比較的容易に
作り得る製造方法を提供する。
【0013】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るチップサイズパッケージの製造方法
は、 半導体ウェーハ上に形成した複数の半導体チップ
それぞれにバンプを形成する工程と、前記半導体ウェー
ハの裏面をフレキシブルな基材に貼り付けて半導体チッ
プ毎にダイシングする工程と、前記半導体ウェーハ上の
前記半導体チップの配置に対応した位置関係で配置され
ると共に、前記バンプの配置に対応した位置関係のパッ
ドを備えるチップ搭載個所を備える回路基板を準備する
工程と、前記回路基板にフレキシブルな基材に貼り付け
られて保持されている複数の半導体チップを一括にチッ
プボンドする工程と、チップボンドした半導体チップと
回路基板との間を樹脂封止する工程と、樹脂封止した回
路基板を封止樹脂と共にダイシングする工程とを、備え
ることを特徴とする。この製法によれば、複数の半導体
チップをフレキシブルな基材に貼り付けて保持して一括
にチップボンドするので、手間や時間が掛からずに製造
できる。そして、半導体チップと回路基板との間を樹脂
封止する際は、半導体チップはすでに個別に分割され
て、しかも、ダイシングラインが間隔をあけているの
で、樹脂の充填が容易である。そして、半導体ウェーハ
の裏面をフレキシブルな基材に貼り付けて半導体チップ
毎にダイシングするので、要すれば、チップボンディン
グ工程の前に、フレキシブルな基材に複数の半導体チッ
プが貼り付けられて保持されている状態で、ダイシング
屑を除去する洗浄工程を備えることにより、ウェーハの
屑が回路基板と半導体チップとの間に挟まるのを防止す
ることも容易である。そして、フレキシブルな基材に貼
り付けられて保持されている複数の半導体チップが不良
を含んでいる場合には、一括にチップボンドする前に不
良品を取り除き、良品の半導体チップを代わりに配置す
るとか、不良品を取り除いて良品のみ一括にチップボン
ディングした後に、半導体チップが載っていない場所に
個別に良品の半導体チップをチップボンディングするこ
とは容易である。
【0014】
【発明の実施の形態】以下、図面を参照して本発明に係
るチップサイズパッケージの製造方法を詳細に説明す
る。図1は本発明の一実施例の製造工程を示したもので
ある。 (1)先ずシリコン等のウェーハ上に半導体素子とか集
積回路でなる半導体チップ1を形成して半導体ウェーハ
8としたのち、各半導体チップ1のバンプ2を形成す
る。バンプ2は通常半導体チップ1の外部端子となるも
のであるが、ディスクリート半導体素子の場合にように
外部端子が少ない場合には単なる機械的な接続のために
設けるものであって良い。バンプ1はボンディングの方
式に対応して種々の材料が用いられるが、この実施例の
場合には例えばAgメッキの盛り上げが使用出来る。
(図1−A参照) (2)次に、半導体ウェーハ8の裏面に透光性のフレキ
シブルな基材に紫外線照射により接着力を失う粘着糊が
塗布されたシート10を貼り付け、シート10は出来る
だけ切らないようにして、ウェーハ8をスルーカットし
て、半導体チップ1毎にダイシングする。そうすると各
半導体チップ1はシート10に保持されて元の位置関係
を維持する。その状態で、エアーブローとか純水による
洗浄により、ダイシングの際に生じた欠片等を極力除去
するするのが好ましい。そして、不良の半導体チップを
除去して代わりに良品を貼り付けておくことが出来る。
(図1−B参照) (3)そして、もう一方の部品回路基板3を予め準備し
ておく。回路基板3はガラスエポキシ又はフィルム等に
よって形成され、多数のチップ搭載個所がウェーハ8に
おける半導体チップ1の配置に対応した位置にそれぞれ
行列状に形成され、そこには、半導体チップ1の各バン
プ2の位置に対応した位置にパッド(図示せず)が設け
られている。それらのパッド(図示せず)は回路基板3
内の回路(図示せず)につながり、回路基板3内の回路
(図示せず)は回路基板3の下面側の電極(図示せず)
につながっている。 (4)そして、次の工程では回路基板3にシート10に
貼り付けられて、その配置が保持された複数の半導体チ
ップ1を一括にチップボンディングする。その方法とし
ては、例えば、回路基板3のパッド(図示せず)上に例
えばスクリーン印刷方により、銀ペーストを載せ、半導
体チップ1を下向けにしたシート10をその上方に位置
させて、XYθに位置合わせを行った後にシート10の
裏面側を例えばゴム板のような弾性体で押さえて貼り付
ける。そうすると、バンプ2が銀ペースト(図示せず)
により接着される。その状態で、シート10の裏面側よ
り紫外線を照射して、粘着糊の機能を失わせる。その
後、シート10を剥がし、キュア炉を通して銀ペースト
を硬化させてチップボンディングが完了する。(図1−
C参照) (5)次に、半導体チップ1と回路基板3との隙間を封
止するために、両者間に樹脂6が充填される。この際、
半導体チップ1間はダイシングラインがあり、開いてい
るので樹脂の流れが良く、良好に充填出来る。そして、
樹脂6はキュア炉を通すことで硬化する。(図1−E参
照) (6)最後に、ウェーハ8のダイシングラインに合わせ
て樹脂6と共に回路基板3を枡目状に切断し、一個ずつ
の直方体形状のCSP4が完成する。
【0015】上記の説明では半導体チップ1の裏面や側
面を封止樹脂から露出するものとして説明したが、樹脂
で覆って絶縁した構造とする場合は、半導体ウェーハ8
を半導体チップ1毎にダイシングする際のブレードを比
較的幅広にして半導体チップ1間の間隔を広くし、回路
基板を封止樹脂と共にダイシングする際に比較的幅狭の
ブレードを用いて、半導体チップ1の側面に封止樹脂6
を残すようにすると共に、チップボンドした半導体チッ
プと回路基板との間を樹脂封止する際に、半導体チップ
の裏面も樹脂6で覆うように変更すれば良い。
【0016】次に、特に薄形のパッケージとする場合を
第2の実施例として説明する。図面は必要により第1の
実施例を説明する図1を流用する。 (1)先ずシリコン等のウェーハ上に半導体素子とか集
積回路でなる半導体チップ1を形成して半導体ウェーハ
8としたのち、各半導体チップ1のバンプ2を形成する
点は第1の実施例と同様である。但し、薄形のパッケー
ジとして仕上げるものであるのにかかわらず、半導体ウ
ェーハ8の厚みは薄くする必要はない。 (2)次に、第1の実施例と同様に半導体ウェーハ8の
裏面にフレキシブルな基材を貼り付け、基材は出来るだ
け切らないようにして、ウェーハ8をスルーカットし
て、半導体チップ1毎にダイシングする。そして、各半
導体チップ1を基材に保持した状態で、エアーブローと
か純水による洗浄により、ダイシングの際に生じた欠片
等を極力除去するするのが好ましい。 (3)そして、もう1方の部品回路基板3を予め準備し
ておくことも勿論第1の実施例と同様である。 (4)そして、次の工程では回路基板3に基材に貼り付
けられて、その配置が保持された複数の半導体チップ1
を一括にチップボンディングするのも第1の実施例と同
様である。 (5)次に、半導体チップ1と回路基板3との隙間を封
止するために、両者間に樹脂6が充填されるのも第1の
実施例と同様である。 (6)次に、半導体チップ1の裏面側を半導体チップ1
間を埋めている封止樹脂6と共に所定量研磨除去して所
定の厚みに薄くする。この際は、回路基板3の下面は略
平坦なので真空吸着が使用出来て研磨作業が楽である。 (7)最後に、ウェーハ8のダイシングラインに合わせ
て樹脂6と共に回路基板3を枡目状に切断し、一個ずつ
の直方体形状のCSP4が完成する。
【0017】上記の説明では半導体チップ1の裏面や側
面を封止樹脂から露出するものとして説明したが、樹脂
で覆って絶縁した構造とする場合は、半導体ウェーハ8
を半導体チップ1毎にダイシングする際のブレードを比
較的幅広にして半導体チップ1間の間隔を広くし、回路
基板3を封止樹脂6と共にダイシングする際に比較的幅
狭のブレードを用いて、半導体チップ1の側面に封止樹
脂6を残すようにすると共に、研磨工程のあとに、半導
体チップの裏面を樹脂で覆う工程を追加し、その後に回
路基板3を樹脂と共にダイシングするように変更すれば
良い。
【0018】上記各実施例においては、記半導体ウェー
ハの裏面に貼るフレキシブルな基材として、透光性のフ
レキシブルな基材に紫外線照射により接着力を失う粘着
糊が塗布されたシートを用いたが、基材をフレキシブル
とするのは半導体チップを一括にボンディングする際に
各半導体チップに独立に押圧をかけるためであり、紫外
線照射により接着力を失う粘着糊は、ダイシングの際は
ウェーハ(半導体チップ)に強固に貼りついて保持し、
ボンディング後には簡単に剥離出来るようにするためで
あり、これに限るものではない。例えばワックスのたぐ
いであればボンディング後に溶剤で洗浄して剥離するこ
とも出来、その場合は基材は透光性である必要は無い。
【0019】また、チップボンドは回路基板側に銀ペー
ストを載せ、半導体ペレットのバンプを銀ペーストに接
着させる方式としたが、これに限定されるものではな
く、例えば、半導体チップ側を半田バンプとし、回路基
板側に粘着剤としてフラックスを載せておき、押圧によ
り仮接着して、リフローにより接合する方式でも良い。
この場合はダイシングの際に貼り付ける基材はリフロー
工程でも残す必要があるので耐熱性のある材料とする必
要がある。
【0020】
【発明の効果】以上説明したように、本発明に係るチッ
プサイズパッケージの製造方法によれば、半導体ウェー
ハ規模で回路基板上にチップボンドするので、チップボ
ンドする際の手間や時間がかからない。そして、個別の
半導体チップに分割してからチップボンドするので、ウ
ェーハ状態で貼り付けるのに比較して個々の半導体チッ
プが確実に押圧されて確実にチップボンドできる。そし
て、ウェーハのまま回路基板にチップボンド(ウェーハ
ボンド)した後にウェーハのみダイシングして樹脂充填
する方法のようにウェーハの欠片が回路基板と半導体チ
ップの間に挟まって除去しずらい状態になるチャンスが
減少する。
【0021】又、回路基板上へ半導体チップをチップボ
ンドして、樹脂充填の後に研磨して薄形のパッケージと
する本発明の製造方法によれば、厚いウェーハでの取り
扱いで良いので割れの発生が少ない等取り扱いが容易で
あるとともに、回路基板の下面が平たい場合は研磨作業
が楽である。
【図面の簡単な説明】
【図1】 本発明の第一実施例に係るチップサイズパッ
ケージの製造工程図である。
【図2】 チップサイズパッケージの断面図である。
【図3】 従来のチップサイズパッケージの製造工程図
である。
【図4】 特開平9−232256号公報に提案された
チップサイズパッケージの製造工程図である。
【図5】 特開平9−232256号公報に提案された
他のチップサイズパッケージの製造工程図である。
【符号の説明】
1 半導体チップ 2 バンプ 3 回路基板 4 CSP(チップサイズパッケージ) 6 樹脂 8 半導体ウェーハ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体ウェーハ上に形成した複数の半導体
    チップそれぞれにバンプを形成する工程と、 前記半導体ウェーハの裏面をフレキシブルな基材に貼り
    付けて半導体チップ毎にダイシングする工程と、 前記半導体ウェーハ上の前記半導体チップの配置に対応
    した位置関係で配置されると共に、前記バンプの配置に
    対応した位置関係のパッドを備えるチップ搭載個所を備
    える回路基板を準備する工程と、 前記回路基板にフレキシブルな基材に貼り付けられて保
    持されている複数の半導体チップを一括にチップボンド
    する工程と、 チップボンドした半導体チップと回路基板との間を樹脂
    封止する工程と、 樹脂封止した回路基板を封止樹脂と共にダイシングする
    工程とを、備えることを特徴とするチップサイズパッケ
    ージの製造方法。
  2. 【請求項2】半導体ウェーハ上に形成した複数の半導体
    チップそれぞれにバンプを形成する工程と、 前記半導体ウェーハの裏面をフレキシブルな基材に貼り
    付けて半導体チップ毎に比較的幅広のブレードでダイシ
    ングする工程と、 前記半導体ウェーハ上の前記半導体チップの配置に対応
    した位置関係で配置されると共に、前記バンプの配置に
    対応した位置関係のパッドを備えるチップ搭載個所を備
    える回路基板を準備する工程と、 前記回路基板にフレキシブルな基材に貼り付けられて保
    持されている複数の半導体チップを一括にチップボンド
    する工程と、 チップボンドした半導体チップと回路基板との間を樹脂
    封止すると共に、半導体チップの裏面を樹脂で覆う工程
    と、 その後、比較的幅狭のブレードを用いて、前記半導体チ
    ップの側面に封止樹脂を残すように、回路基板を封止樹
    脂と共にダイシングする工程とを、備えることを特徴と
    するチップサイズパッケージの製造方法。
  3. 【請求項3】半導体ウェーハ上に形成した複数の半導体
    チップそれぞれにバンプを形成する工程と、 前記半導体ウェーハの裏面をフレキシブルな基材に貼り
    付けて半導体チップ毎にダイシングする工程と、 前記半導体ウェーハ上の前記半導体チップの配置に対応
    した位置関係で配置されると共に、前記バンプの配置に
    対応した位置関係のパッドを備えるチップ搭載個所を備
    える回路基板を準備する工程と、 前記回路基板にフレキシブルな基材に貼り付けられて保
    持されている複数の半導体チップを一括にチップボンド
    する工程と、 チップボンドした半導体チップと回路基板との間を樹脂
    封止する工程と、 樹脂封止した半導体チップの裏面側を封止樹脂と共に研
    磨して薄くする工程と、 その後、回路基板を封止樹脂と共にダイシングする工程
    とを、備えることを特徴とするチップサイズパッケージ
    の製造方法。
  4. 【請求項4】半導体ウェーハ上に形成した複数の半導体
    チップそれぞれにバンプを形成する工程と、 前記半導体ウェーハの裏面をフレキシブルな基材に貼り
    付けて、比較的幅広のブレードで半導体チップ毎にダイ
    シングする工程と、 前記半導体ウェーハ上の前記半導体チップの配置に対応
    した位置関係で配置されると共に、前記バンプの配置に
    対応した位置関係のパッドを備えるチップ搭載個所を備
    える回路基板を準備する工程と、 前記回路基板にフレキシブルな基材に貼り付けられて保
    持されている複数の半導体チップを一括にチップボンド
    する工程と、 チップボンドした半導体チップと回路基板との間を樹脂
    封止する工程と、 樹脂封止した半導体チップの裏面側を封止樹脂と共に研
    磨して薄くする工程と、 その後、前記半導体チップの裏面を樹脂で覆う工程と、 その後、比較的幅狭のブレードを用いて、前記半導体チ
    ップの側面に封止樹脂を残すように、回路基板を封止樹
    脂と共にダイシングする工程とを、備えることを特徴と
    するチップサイズパッケージの製造方法。
  5. 【請求項5】半導体ウェーハを半導体チップ毎にダイシ
    ングする前記工程と、複数の半導体チップを一括にチッ
    プボンドする前記工程との間に、フレキシブルな基材に
    複数の半導体チップが貼り付けられて保持されている状
    態で、ダイシング屑を除去する洗浄工程を備えることを
    特徴とする請求項1,2,3又は4に記載のチップサイ
    ズパッケージの製造方法。
JP2000006231A 2000-01-12 2000-01-12 チップサイズパッケージの製造方法 Pending JP2001196331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000006231A JP2001196331A (ja) 2000-01-12 2000-01-12 チップサイズパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000006231A JP2001196331A (ja) 2000-01-12 2000-01-12 チップサイズパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2001196331A true JP2001196331A (ja) 2001-07-19

Family

ID=18534790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000006231A Pending JP2001196331A (ja) 2000-01-12 2000-01-12 チップサイズパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2001196331A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2006237543A (ja) * 2005-02-25 2006-09-07 Zeo System:Kk ワンチップ高電圧光電池

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2006237543A (ja) * 2005-02-25 2006-09-07 Zeo System:Kk ワンチップ高電圧光電池

Similar Documents

Publication Publication Date Title
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7413925B2 (en) Method for fabricating semiconductor package
CN101221936B (zh) 具有晶粒置入通孔之晶圆级封装及其方法
TWI284960B (en) Manufacturing method of semiconductor device
US7262081B2 (en) Fan out type wafer level package structure and method of the same
JP3142723B2 (ja) 半導体装置及びその製造方法
US7888172B2 (en) Chip stacked structure and the forming method
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
JP4757398B2 (ja) 半導体装置の製造方法
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11121507A (ja) 半導体装置およびその製造方法
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
JP3622435B2 (ja) 半導体装置とその製造方法
TW200818350A (en) Semiconductor packaging method by using large panel size
US20040150083A1 (en) Method for manufacturing digital micro-mirror device (DMD)
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JP2002110718A (ja) 半導体装置の製造方法
JPH0870081A (ja) Icパッケージおよびその製造方法
JP3621182B2 (ja) チップサイズパッケージの製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
US6207478B1 (en) Method for manufacturing semiconductor package of center pad type device
JP2001196331A (ja) チップサイズパッケージの製造方法
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4207696B2 (ja) 半導体パッケージの製造方法