DE102005019553B4 - Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene - Google Patents

Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene Download PDF

Info

Publication number
DE102005019553B4
DE102005019553B4 DE102005019553A DE102005019553A DE102005019553B4 DE 102005019553 B4 DE102005019553 B4 DE 102005019553B4 DE 102005019553 A DE102005019553 A DE 102005019553A DE 102005019553 A DE102005019553 A DE 102005019553A DE 102005019553 B4 DE102005019553 B4 DE 102005019553B4
Authority
DE
Germany
Prior art keywords
chips
adhesive
substrate
adhesive pattern
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005019553A
Other languages
English (en)
Other versions
DE102005019553A1 (de
Inventor
Wen-Kun Yang
Chin-Chen Yang
Cheng-Hsien Chiu
Wen-Bin Sun
Kuang-Chi Chao
His-Ying Yuan
Chun Hui Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102005019553A1 publication Critical patent/DE102005019553A1/de
Application granted granted Critical
Publication of DE102005019553B4 publication Critical patent/DE102005019553B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene (Waferlevel Chip Scale Package, WL-CSP) mit den Schritten:
– Bereitstellung einer Vielzahl von Chips (100) mit Elektroden und mit Seitenflächen und Zerschneidekanten (201), welche beim Zerschneiden eines Wafers zum Vereinzeln in Chips gebildet wurden;
– Bereitstellen eines entfernbaren Substrats (102) mit einer Vielzahl von Montagestellen für die Vielzahl von Chips (100);
– Bilden eines Klebstoffmusters (101) auf dem entfernbaren Substrat (102);
– Anheften der Vielzahl von Chips (100) auf dem Klebstoffmuster (101) an dem entfernbaren Substrat (102), wobei die Elektroden der Chips (100) zu dem entfernbaren Substrat (102) hinweisen und wobei die Zerschneidekanten (201) der Chips (100) auf dem Klebstoffmuster liegen;
– Füllen eines Haftstoffmaterials (300) zwischen die Vielzahl von Chips (100) und Abdecken der Vielzahl von Chips (100) durch das Haftstoffmaterial (300),
dadurch gekennzeichnet, daß beim Bilden des Klebstoffmusters an jeder der...

Description

  • VERWEIS AUF EINE VERBUNDENE ANMELDUNG
  • Die vorliegende Erfindung ist mit der folgenden anhängigen Anmeldung Ser. No. 10/842,959 mit dem Titel "Manufacturing Tool for Wafer Level Package and Method of Placing dies", eingereicht am 10. Mai 2004 und übertragen auf den gegenwärtigen Rechtsnachfolger, verbunden, deren Inhalte hierin durch Bezugnahme eingeschlossen sind.
  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene (Waferlevel Chip Scale Package, WL-CSP) mit den Schritten: Bereitstellen einer Vielzahl von Chips mit Elektroden und mit Seitenflächen und Zerschneidekanten, welche beim Zerschneiden eines Wafers zum Vereinzeln in Chips gebildet wurden; Bereitstellen eines entfernbaren Substrats mit einer Vielzahl von Montagestellen für die Vielzahl von Chips; Bilden eines Klebstoffmusters auf dem entfernbaren Substrat; Anheften der Vielzahl von Chips auf dem Klebstoffmuster an dem entfernbaren Substrat, wobei die Elektroden der Chips zu dem entfernbaren Substrat hinweisen und wobei die Zerschneidekanten der Chips auf dem Klebstoffmuster liegen; Füllen eines Haftstoffmaterials zwischen die Vielzahl von Chips und Abdecken der Vielzahl von Chips durch das Haftstoffmaterial.
  • 2. Beschreibung des Stands der Technik
  • Als eine geeignete Halbleitervorrichtung für ein Gehäuse mit hoher Pinzahl ist eine Halbleitervorrichtung mit einer BGA-Struktur (Kugelgitteranordnung) entwickelt worden. Bei dieser Halbleitervorrichtung mit einer BGA-Struktur wird ein Halbleiterchip auf einem Chipmontagebereich einer Hauptfläche eines Basissubstrats durch Verwendung eines Haftstoffmaterials montiert, und mehrere Anschlußelektroden werden in einer Anordnung auf der Rückseite desselben, die der Hauptfläche des Basissubstrats gegenüberliegt, angeordnet.
  • Das CSP ist herkömmlich durch ein Verfahren gebildet worden, in dem ein Halbleiterwafer in Halbleiterchips geschnitten wird, dann die Halbleiterchips auf einem Basissubstrat, das als eine Gehäusebasis bei vorgegebenen Positionen dient, montiert und daran gebunden werden, und sie werden gemeinsam mit einem Harz versiegelt, woraufhin das Versie gelungsharz und das Basissubstrat zusammen an den Stellen zwischen den Halbleiterchips in Stücke geschnitten werden. In einem anderen herkömmlichen Verfahren wird ein Halbleiterwafer (der noch nicht in Halbleiterchips geschnitten ist) auf einem Basissubstrat montiert und daran gebunden. Dann werden der Halbleiterwafer und das Basissubstrat zusammen geschnitten, und die geschnittenen und geteilten Halbleiterchips und Gehäusebasen werden mit einem Harz versiegelt.
  • Jedoch besteht im ersteren herkömmlichen Herstellungsverfahren ein Problem darin, daß das Verfahren im wesentlichen einen Schritt zum Positionieren und Montieren der geschnittenen und geteilten Halbleiterchips einer nach dem anderen auf dem Basissubstrat einschließt. Ebenfalls besteht in dem letzteren herkömmlichen Herstellungsverfahren ein Problem darin, daß das Verfahren im wesentlichen einen Schritt zum Versiegeln der geschnittenen und geteilten Halbleiterchips und der Gehäusebasen einer nach der anderen mit einem Harz einschließt. Beide herkömmlichen Verfahren erfordern eine Vielzahl von Verarbeitungsverfahren gleich zu der Anzahl an Halbleiterchips, was in einem Nachteil geringer Produktivität resultiert.
  • Außerdem wird gegenwärtig das Füllmassenverfahren irgendeiner Art eines IC-Vorrichtungsgehäuses unmittelbar an eine Druckfüllpaste zwischen den Chips angepaßt, wie es in 1 gezeigt ist. Die Vielzahl von Chips 91 werden auf einem Glasbasissubstrat 90 gebildet. Silikonkautschuk 92 wird auf dem Glasbasissubstrat 90 durch Verwendung eines Druckverfahrens gebildet. Im allgemeinen bewirkt eine solche Füllmassenmethode ein Überlaufen der Füllmasse auf die Oberfläche der Chips in der Druckrichtung und ein Aussparen an Füllmasse auf der Oberfläche der Chips in der Nicht-Druckrichtung, wie in 2A bzw. 2B gezeigt wird. Die Füllmasse kann den Bindungsbelag der Chips abdekken. D. h., solche Füllmassenverfahren aus dem Stand der Technik werden unter Ausbeute- und Zuverlässigkeitsproblemen aufgrund der schlechten Einheitlichkeit der Füllmasse auf der Oberfläche der Chips leiden.
  • Aus der US 6,489,185 B1 ist ein CSP-Verfahren bekannt, wobei auf ein entfernbares Substrat aus Kaptonfolie ein Klebemuster aufgedruckt wird und darauf Chips face-down montiert werden, wobei der Kleber der aktiven Oberfläche des Chips entspricht, und dann die Zwischenräume der Chips mit Plastik, Harz oder ähnlichem mittels Formen oder Dispensen verfüllt werden, wobei die Rückseiten der Chips verkapselt sein können.
  • US 5,953,588 beschreibt eine dreidimensionale Anordnung verschiedener Chips, wozu diese in vereinheitlichte Gehäuse verpackt werden, welche aus einem Neon-Wafer mit einer Vielzahl von Chips gewonnen werden. Dazu werden die vereinzelten Chips auf eine untere Formschale mittels Epoxy geklebt und dann mit Epoxy umformt, wobei der Neon-Wafer entsteht. Das Klebstoffmuster wurde dazu mittels Dispensen aus einer Nadel erzeugt.
  • Die DE 102 34 951 A1 beschreibt die Herstellung von Halbleitermodulen, wobei Chips auf entfernbare Substrate aus Glas, Metall oder einem Polymer mittels eines aufgedruckten Klebstoffmusters aus Epoxidharz, Silikon oder Polyimid montiert und die Zwischenräume der Chips mit Füllstoff aus Klcbstoff, Silikon oder ähnlichem durch Druck oder Guß verfüllt werden. Darauf kann eine Kapselung im selben Verfahrensschritt oder nachträglich aus einem anderen Material aufgebracht werden.
  • Die US 3,947,303 beschreibt eine Seitenpassivierung von wafergroßen einzelnen Bauteilen mit pn-Übergängen, wie Tyristoren, und montiert dazu Wafer mittels eines löslichen Wachses an einen vorstrukturierten Träger, wo diese Wafer dann mit Silikon vergossen werden. Der vorstrukturierte Träger kann mit konzentrischen Ringen strukturiert sein, was zu einem Freihalten der Außenanschlüsse der Bauteile führt. Der Klebstoff selbst ist nicht strukturiert.
  • Die EP 11 52 464 A2 betrifft das Herstellen von Bump-Elektroden in einem CSP, wofür eine Pseudo-Wafer-Anordnung vorgeschlagen wird, um eine simultane Verarbeitung von ausschließlich „non-defective"-Chips zu erreichen. Dazu werden die getesteten Chips auf ein Substrat aus Glas oder Quarz face-down mittels eines UV-lösenden oder chemisch lösbaren oder wärmelösbaren Klebers montiert und beispielsweise mit einem Harz vergossen.
  • Schließlich beschreibt die EP 06 11 129 A2 Module und montiert die einzelnen Bauteile derselben auf einem Substrat aus Plastik, Keramik oder Metall mittels klebenden Schichten und vergießt deren Zwischenräume mit verschiedenen Materialien, wie Harz, PU, Acrylat, BCP und Polyimid oder anderen Polymeren.
  • Daher stellt die vorliegenden Erfindung ein neues Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene bereit, um Ausbeute und Zuverlässigkeit der Chips bei der Montage zu verbessern.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Hauptaufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Gehäuses eines Halbleiterelements in Chipmaßstab auf Waferebene bereitzustellen. Die guten Chips werden aus dem verarbeiteten Wafer ausgewählt und auf einem Werkzeug unter Verwendung eines Aufnahme- und Absetz-Systems angeordnet. Das Verfahren der vorliegenden Erfindung kann Ausbeute und Zuverlässigkeit der Chips aus dem Gehäuse verbessern.
  • Die Aufgabe wird dadurch gelöst, daß beim Bilden des Klebstoffmusters an jeder der Montagestellen ein Druckbereich von Klebstoff frei bleibt, wobei der Druckbereich einem Bereich mit den Elektroden der Chips (100) entspricht, so daß beim Anheften der Vielzahl von Chips deren Elektroden frei von Klebstoff bleiben.
  • Das Verfahren kann die weiteren folgenden Schritten umfassen:
    • – Anbringen eines starren Basissubstrates auf das Haftstoffmaterial;
    • – Aushärten des Haftstoffmaterials.
  • Dabei umfaßt das Verfahren die weiteren nachfolgenden Schritten:
    • – Bilden eines Schutzfilms an dem starren Basissubstrat
  • Bevorzugt ist der weitere Schritt:
    • – Entfernen des entfernbaren Substrates durch Entfernen oder Strippen oder Lösen des Klebstoffmusters.
  • Auch wird vorgeschlagen, daß die Vielzahl von Chips durch ein Aufnahme- und Absetzsystem angeheftet werden.
  • Es kann vorgesehen sein, daß das Klebstoffmuster auf dem entfernbaren Substrat durch ein Druckverfahren gebildet wird.
  • Ferner ist bevorzugt, daß das Material des Klebstoffmusters ein Versiegelungsklebstoff ein wasserlöslicher UV-Klebstoff, ein Überarbeitungs-UV-Klebstoff oder ein Wachs mit hohem Schmelzpunkt ist.
  • Es kann bevorzugt sein, daß das entfernbare Substrat aus Silizium, Glas, Quarz oder Keramik ist.
  • Eine Ausführungsform zeichnet sich dadurch aus, daß das Haftstoffmaterial elastisch ist.
  • Dabei ist bevorzugt, daß das Haftstoffmaterial Silikonharz, elastisches PU, poröses PU, Acrylkautschuk, ein Klebeband oder ein UV-Band ist.
  • Ferner wird vorgeschlagen, daß das Haftstoffmaterial durch Spin-Beschichten, Drucken oder Spritzgießen aufgebracht wird.
  • Auch ist bevorzugt, daß das Material des starren Basissubstrates Silizium, Glas, Quarz, Keramik, Legierung-42 (Legierung aus 42% Nickel und 58% Eisen) oder eine gedruckte Schaltplatte (PCB) umfaßt.
  • Bevorzugt ist vorgesehen, daß der Schutzfilm durch Laser oder Tinte markiert werden kann.
  • Eine weitere Ausführungsform zeichnet sich dadurch aus, daß das Material des Schutzfilms Harz, eine Kautschukverbindung, Epoxy, Silikon, ein Klebeband, ein UV-Band, Silikonkautschuk, Silikonharz, elastisches PU, poröses PU oder Acrylkautschuk ist.
  • Schließlich wird vorgeschlagen, daß der Schutzfilm durch ein Druck-, Beschichtungs- oder Formungsverfahren gebildet wird.
  • Das Verfahren der vorliegenden Erfindung umfaßt ferner einen Schritt des UV-Härtens oder des Wärmehärtens nach dem Schritt des Anfügens eines starren Basissubstrats.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein schematisches Diagramm des Druckens von Füllmasse zwischen die Chips, die auf einem Glasbasissubstrat gemäß dem Stand der Technik gebildet sind.
  • 2A und 2B sind schematische Diagramme der Füllmasse in Druckrichtung bzw. Nicht-Druckrichtung gemäß dem Stand der Technik.
  • 3 ist ein schematisches Diagramm des Anheftens einer Vielzahl von Chips auf ein Klebstoffmuster, das auf einem entfernbaren Substrat der vorliegenden Erfindung gebildet ist.
  • 4 ist eine Aufsicht des Anheftens der Vielzahl von Chips auf dem Klebstoffmuster, das auf dem entfernbaren Substrat der vorliegenden Erfindung gebildet ist.
  • 5 ist ein schematisches Diagramm des Füllens eines Haftstoffmaterials, um sich zwischen die Vielzahl von Chips zu verfüllen und die Vielzahl von Chips abzudecken.
  • 6 ist ein schematisches Diagramm des Anfügens eines starren Substrats an das Haftstoffmaterial der vorliegenden Erfindung.
  • 7 ist ein schematisches Diagramm zum Bilden eines Schutzfilms auf dem starren Substrat der vorliegenden Erfindung.
  • 8 ist ein schematisches Diagramm des Strippens der Vielzahl von Chips von dem Klebstoffmuster der vorliegenden Erfindung.
  • 9 ist ein schematisches Diagramm zum Bilden eines Schutzfilms auf dem starren Substrat der vorliegenden Erfindung.
  • 10A und 10B sind schematische Diagramme eines reinen Wafers bzw. eines reinen Wafers mit einer Formungsverbindung.
  • 11A und 11B sind schematische Diagramme vor bzw. nach dem Formen von Chips, gebunden auf einem Substrat.
  • 12 ist ein schematisches Diagramm zum Bilden eines Schutzfilms auf der Rückseite des Substrats.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Einige beispielhafte Ausführungsformen der Erfindung werden nun im größeren Detail beschrieben. Nichtsdestotrotz sollte erkannt werden, daß die vorliegende Erfindung in einem breiten Bereich anderer Ausführungsformen neben den ausführlich beschriebenen durchführbar ist, und der Umfang der vorliegenden Erfindung ist ausdrücklich nicht darauf begrenzt, sondern ist aus den beigefügten Ansprüchen ersichtlich. Die Komponenten der unterschiedlichen Elemente sind nicht maßstabsgetreu gezeigt. Einige Abmessungen der miteinander verknüpften Komponenten sind vergrößert, und bedeutungslose Bereiche sind nicht gezeichnet, um eine klarere Beschreibung und ein besseres Verständnis der vorliegenden Erfindung zu geben.
  • Unter Bezugnahme auf 3 ist diese ein schematisches Diagramm, das den Schritt eines Anheftens einer Vielzahl von Chips auf einem Klebstoffmuster veranschaulicht, das auf einem entfernbaren Substrat 102 der vorliegenden Erfindung gebildet ist. Wie in 3 gezeigt, wird eine Vielzahl von Chips 100 auf einem Klebstoffmuster 101 angeordnet. Im allgemeinen wird die Vielzahl von Chips 100 auf dem Klebstoffmuster 101 durch Verwendung eines Aufnahme- und Absetz-Systems angeordnet. Das Aufnahme- und Absetz-System kann als ein beweglicher Flip-Chip-Verbinder betrachtet werden. Das Klebstoffmuster 101 wird auf einem entfernbaren Substrat 102 gebildet. In einer Ausführungsform ist das Material des entfernbaren Substrats 102 Silizium, Glas, Quarz oder Keramik.
  • Unter Bezugnahme auf 4 wird ein Klebstoffmuster 101 auf dem entfernbaren Substrat 102 (wie in 3 gezeigt) durch Verwendung eines Druckverfahrens gebildet. Das Bezugszeichen 200 ist ein Druckbereich ohne Klebstoffmuster. In einer Ausführungsform wird die Vielzahl von Chips 100 rückseitig nach oben an dem Klebstoffmuster 101 angeheftet. Außerdem wird an einer Kante 201 jeder der Vielzahl von Chips 100 nach unten gerichtet (mit Bindungsbelagseite) auf dem Klebstoffmuster 101 angeheftet. D. h., der Chip 100 kann an dem Klebstoffmuster 101 über die Kante 201 angeheftet werden. Im allgemeinen ist die Kante 201 eine Zerschneidekante der Chips 100, daher können Zwischenverbinder der Chips 100 nicht an dem Klebstoffmuster angeheftet werden. Wie erwähnt, werden Bindungsbelagseiten der Chips 100 auf dem Klebstoffmuster 101 angeordnet. Die Vielzahl von Chips wird im wesentlichen auf die Kante des Klebstoffmusters ausgerichtet, um so zu verhindern, daß Bindungsbeläge der Vielzahl von Chips durch irgendein Material abgedeckt werden.
  • Unter Bezugnahme auf 5 ist diese ein schematisches Diagramm, das den Schritt eines Füllens eines Haftstoffmaterials veranschaulicht, um sich zwischen die Vielzahl von Chips zu verfüllen und die Vielzahl von Chips der vorliegenden Erfindung abzudecken. Wie in 5 gezeigt, kann das Haftstoffmaterial 300 zwischen die Vielzahl von Chips 100 gefüllt werden und die Vielzahl von Chips 100 abdecken. In einer Ausführungsform ist das Haftstoffmaterial 300 ein elastisches Material, wie Silikonkautschuk, Silikonharz, elastisches PU, poröses PU, Acrylkautschuk, Klebeband oder UV-Band. Das Haftstoffmaterial 300 kann durch Spin-Beschichten, Drucken oder Spritzgießen gebildet werden. Daher wird die Vielzahl von Chips 100 rückseitig nach oben an dem Klebstoffmaterial 300 angeheftet.
  • Zu diesem Zeitpunkt umfaßt die Füllmassenstruktur des Gehäuses der vorliegenden Erfindung ein entfernbares Substrat oder ein temporäres Substrat 102. Ein Klebstoffmuster 101 wird auf dem entfernbaren Substrat 102 gebildet. Eine Vielzahl von Chips 100 wird auf dem Klebstoffmuster 101 angeordnet. Ein Haftstoffmaterial 300 wird zwischen die Vielzahl von Chips 100 gefüllt und deckt die Vielzahl von Chips 100 ab, wie in 5 gezeigt ist.
  • Unter Bezugnahme auf 6 zeigt diese ein schematisches Diagramm, das den Schritt eines Anfügens eines starren Basissubstrats 400 an das Haftstoffmaterial 300 der vorliegenden Erfindung veranschaulicht. Wie in 6 gezeigt, wird ein starres Basissubstrat 400 an dem Haftstoffmaterial 300 angefügt. In einer Ausführungsform umfaßt das Material des starren Substrats 400 Silizium, Glas, Quarz, Keramik, Legierung-42 (Handelsname) oder PCB. Ein Schritt des UV-Härtens oder Wärmehärtens wird nach dem Anfügen des starren Substrats 400 an das Haftstoffmaterial 300 durchgeführt, um die Haftstoffleistung zu erhöhen.
  • Die Füllmassenstruktur umfaßt ferner ein starres Basissubstrat 400, das auf dem Haftstoffmaterial 300 angeordnet ist, wie in 6 gezeigt ist. Die Füllmassenstruktur umfaßt ferner einen Schutzfilm 500, der auf dem starren Substrat 400 gebildet ist, wie in 7 gezeigt ist. Das temporäre Substrat 102 könnte entfernt werden.
  • Außerdem wird ein Schutzfilm 500 auf dem starren Substrat 400 gebildet, wie in 7 gezeigt ist. Der Schutzfilm 500 wird durch ein Druck-, Beschichtungs-, Massenklebe- oder Formungsverfahren gebildet. In einer Ausführungsform ist der Schutzfilm 500 Harz, Kautschukverbindung, Epoxy, Silikon, Silikonkautschuk Silikonharz, elastisches PU, poröses PU, Acrylkautschuk, Klebeband oder UV-Band. Unter Bezugnahme auf 8 zeigt diese ein schematisches Diagramm zum Strippen des Klebstoffmusters 101 oder des temporären Substrats 102 von der Vielzahl von Chips durch eine spezielle oder vorgegebene Behandlung. D. h., die Oberfläche des Klebstoffmusters 101 weist im gewöhnlichen Zustand eine Viskosität auf, und sie verliert Viskosität, wenn das Klebstoffmuster 101 in einer speziellen oder vorgegebenen Umgebung angeordnet wird. Die spezielle oder vorgegebene Umgebung kann die Lösung von entmineralisiertem Wasser, Lösungsmittel, vorgegebene Temperatur um 20-40°C abhängig von der Lösung, oder besonderes Licht (wie UV-Licht) etc., sein. Der Zusammenhalt des Klebstoffmuster 101 und der Chips 100 kann durch Behandlung in der speziellen oder vorgegebenen Umgebung verloren gehen. Anschließend kann das Klebstoffmuster 101 von den Chips 100 abgestrippt werden. In einer Ausführungsform ist das Material des Klebstoffmusters 101 Versiegelungsklebstoff, wasserlöslicher UV-Klebstoff, Überarbeitungs-UV-Klebstoff oder Wachs mit hohem Schmelzpunkt.
  • Das Verfahren der vorliegenden Erfindung kann ferner einen Schritt zum Bilden eines Schutzfilms 500, der als ein Puffer wirkt, auf der Rückseite des starren Substrats 400 umfassen, wie es in 9 gezeigt ist. Der Schutzfilm 500 wird durch ein Druck-, Beschichtungs-, Massenklebe- oder Formungsverfahren gebildet. In einer Ausführungsform ist der Schutzfilm 500 Harz, Kautschukverbindung, Epoxy, Silikon, Silikonkautschuk, Silikonharz, elastisches PU, poröses PU, Acrylkautschuk, Klebeband oder UV-Band.
  • Eine Füllmassenstruktur umfaßt eine Vielzahl von Chips 100, ein Haftstoffmaterial 300 wird zwischen die Vielzahl von Chips 100 gefüllt und deckt die Vielzahl von Chips 100 ab. Ein starres Substrat 400 wird auf dem Haftstoffmaterial 300 angeordnet, wie in 8 gezeigt ist. Alternativ umfaßt die Füllmassenstruktur ferner einen Schutzfilm 500, der auf dem starren Basissubstrat 400 gebildet wird, wie in 9 gezeigt ist.
  • Unter Bezugnahme auf 10A und 10B zeigen diese schematische Diagramme eines reinen Wafers 600 bzw. eines reinen Wafers mit einer Formungsverbindung 601.
  • Unter Bezugnahme auf 11A und 11B zeigen diese schematische Diagramme vor bzw. nach dem Formen von Chips, die auf einem Basissubstrat gebildet werden. Ein verarbeiteter Wafer wird in eine Vielzahl von Chips 602 geschnitten, und die Chips 602 werden auf einem Basissubstrat 600 gebunden. Ein Haftstoffmaterial 603 wird zwischen die Vielzahl von Chips 602 durch Verwendung eines Formungsverfahrens gefüllt.
  • Unter Bezugnahme auf 12 zeigt diese ein schematisches Diagramm zum Bilden eines Schutzfilms auf der Rückseite des Basissubstrats. Der Schutzfilm 604 wird durch ein Druck-, Beschichtungs-, Massenklebe- oder Formungsverfahren gebildet. In einer Ausführungsform ist der Schutzfilm 604 Harz, Kautschukverbindung, Epoxy, Silikon, Silikonkautschuk, Silikonharz, elastisches PU, poröses PU, Acrylkautschuk, Klebeband oder UV-Band. Der Schutzfilm 604 ist in der Lage, die Festigkeit des Gehäuses zu erhöhen und durch Laser/Tinte markiert zu werden und das Herausschneiden zu erleichtern.
  • In der vorliegenden Erfindung kann Füllmasse zwischen der Vielzahl von Chips 100 die Ebenheit von +/- 25 Mikrometer durch Verwendung eines Formungs-/Druckverfahrens erfüllen. Es ist gegenüber herkömmlichen Verfahren ein unterschiedliches Verfahren, welches ein unmittelbares Formen von Füllmasse zwischen die Chips einschließt. Daher kann das Verfahren der vorliegenden Erfindung ein Überlaufen oder ein Aussparen von Füllmasse auf der Oberfläche der Chips vermeiden, wodurch die Füllmassenleistung und der Lebenszyklus während eines Zuverlässigkeitstests verbessert werden.
  • Obwohl bestimmte Ausführungsformen veranschaulicht und beschrieben worden sind, wird es für Fachleute auf dem Gebiet offensichtlich sein, daß verschiedene Modifikationen durchgeführt werden können, ohne von dem abzuweichen, was einzig durch die beigefügten Ansprüche als begrenzend beabsichtigt ist.

Claims (15)

  1. Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene (Waferlevel Chip Scale Package, WL-CSP) mit den Schritten: – Bereitstellung einer Vielzahl von Chips (100) mit Elektroden und mit Seitenflächen und Zerschneidekanten (201), welche beim Zerschneiden eines Wafers zum Vereinzeln in Chips gebildet wurden; – Bereitstellen eines entfernbaren Substrats (102) mit einer Vielzahl von Montagestellen für die Vielzahl von Chips (100); – Bilden eines Klebstoffmusters (101) auf dem entfernbaren Substrat (102); – Anheften der Vielzahl von Chips (100) auf dem Klebstoffmuster (101) an dem entfernbaren Substrat (102), wobei die Elektroden der Chips (100) zu dem entfernbaren Substrat (102) hinweisen und wobei die Zerschneidekanten (201) der Chips (100) auf dem Klebstoffmuster liegen; – Füllen eines Haftstoffmaterials (300) zwischen die Vielzahl von Chips (100) und Abdecken der Vielzahl von Chips (100) durch das Haftstoffmaterial (300), dadurch gekennzeichnet, daß beim Bilden des Klebstoffmusters an jeder der Montagestellen ein Druckbereich (200) von Klebstoff frei bleibt, wobei der Druckbereich (200) einem Bereich mit den Elektroden der Chips (100) entspricht, so daß beim Anheften der Vielzahl von Chips (100) deren Elektroden frei von Klebstoff bleiben.
  2. Verfahren nach Anspruch 1, mit den weiteren folgenden Schritten: – Anbringen eines starren Basissubstrates (400) auf das Haftstoffmaterial (300); – Aushärten des Haftstoffmaterials (300).
  3. Verfahren nach Anspruch 2 mit den weiteren nachfolgenden Schritten: – Bilden eines Schutzfilms (500) an dem starren Basissubstrat (400),
  4. Verfahren nach Anspruch 3 mit den weiteren Schritt: – Entfernen des entfernbaren Substrates (102) durch Entfernen oder Strippen oder Lösen des Klebstoffmusters (101).
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vielzahl von Chips (100) durch ein Aufnahme- und Absetzsystem angeheftet werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Klebstoffmuster (101) auf dem entfernbaren Substrat (102) durch ein Druckverfahren gebildet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Material des Klebstoffmusters (101) ein Versiegelungsklebstoff ein wasserlöslicher UV-Klebstoff, ein Überarbeitungs-UV-Klebstoff oder ein Wachs mit hohem Schmelzpunkt ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das entfernbare Substrat (102) aus Silizium, Glas, Quarz oder Keramik ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Haftstoffmaterial (300) elastisch ist.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Haftstoffmaterial Silikonharz, elastisches PU, poröses PU, Acrylkautschuk, ein Klebeband oder ein UV-Band ist.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Haftstoffmaterial durch Spin-Beschichten, Drucken oder Spritzgießen aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß das Material des starren Basissubstrates (400) Silizium, Glas, Quarz, Keramik, Legierung-42 (Legierung aus 42% Nickel und 58% Eisen) oder eine gedruckte Schaltplatte (PCB) umfaßt.
  13. Verfahren nach einem der Ansprüche 3 bis 12, dadurch gekennzeichnet, daß der Schutzfilm (500) durch Laser oder Tinte markiert werden kann.
  14. Verfahren nach einem der Ansprüche 3 bis 13, dadurch gekennzeichnet, daß das Material des Schutzfilms (500) Harz, eine Kautschukverbindung, Epoxy, Silikon, ein Klebeband, ein UV-Band, Silikonkautschuk, Silikonharz, elastisches PU, poröses PU oder Acrylkautschuk ist.
  15. Verfahren nach einem der Ansprüche 3 bis 14, dadurch gekennzeichnet, daß der Schutzfilm (500) durch ein Druck-, Beschichtungs- oder Formungsverfahren gebildet wird.
DE102005019553A 2004-12-30 2005-04-27 Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene Active DE102005019553B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/026,488 US7400037B2 (en) 2004-12-30 2004-12-30 Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
US11/026,488 2004-12-30

Publications (2)

Publication Number Publication Date
DE102005019553A1 DE102005019553A1 (de) 2006-07-20
DE102005019553B4 true DE102005019553B4 (de) 2006-12-21

Family

ID=36639496

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005019553A Active DE102005019553B4 (de) 2004-12-30 2005-04-27 Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene

Country Status (7)

Country Link
US (2) US7400037B2 (de)
JP (1) JP2006190975A (de)
KR (1) KR100693664B1 (de)
CN (1) CN100413044C (de)
DE (1) DE102005019553B4 (de)
SG (1) SG123653A1 (de)
TW (1) TWI302731B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999736B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
TW200807526A (en) * 2006-07-27 2008-02-01 Touch Micro System Tech Method of wafer segmenting
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
KR100826393B1 (ko) 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
CN100595897C (zh) 2008-08-20 2010-03-24 晶方半导体科技（苏州）有限公司 晶圆级封装对象及其形成的方法
JP5389490B2 (ja) * 2009-03-23 2014-01-15 東京エレクトロン株式会社 三次元集積回路の製造方法及び装置
CN103199170B (zh) * 2009-08-17 2016-08-03 晶元光电股份有限公司 系统级光电结构及其制作方法
CN102376590B (zh) * 2010-08-05 2013-11-27 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
TW201331984A (zh) * 2012-01-31 2013-08-01 Chenming Mold Ind Corp Ic屏蔽膜層及其製程方法
US9768038B2 (en) 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
CN105390403B (zh) * 2015-10-13 2017-10-20 中国电子科技集团公司第五十四研究所 一种ltcc厚薄膜混合基板制造中的基板腔体填充方法
CN105568329A (zh) * 2016-02-23 2016-05-11 河源市众拓光电科技有限公司 一种在led外延片上电镀铜的方法
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
CN107393840A (zh) * 2017-06-15 2017-11-24 江苏长电科技股份有限公司 一种陶瓷基板封装的切割方法
CN107738135A (zh) * 2017-11-24 2018-02-27 深圳市精品诚电子科技有限公司 镜片加工排屑的方法
WO2020132801A1 (zh) * 2018-12-24 2020-07-02 深圳市柔宇科技有限公司 电子器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947303A (en) * 1974-07-30 1976-03-30 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Method for producing a surface stabilizing protective layer in semiconductor devices
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
EP1152464A2 (de) * 2000-04-28 2001-11-07 Sony Corporation Halbleitervorrichtung in Chip-Grösse und Verfahren zu deren Herstellung
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
DE10234951A1 (de) * 2002-07-31 2004-02-12 Infineon Technologies Ag Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188957A (ja) * 1985-02-18 1986-08-22 Toshiba Corp 回路モジユ−ルの製造方法
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2001044226A (ja) 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
US6627477B1 (en) * 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2002134638A (ja) * 2000-10-27 2002-05-10 Kyocera Corp 光半導体素子収納用パッケージ
US6429045B1 (en) * 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
JP5035580B2 (ja) * 2001-06-28 2012-09-26 ナガセケムテックス株式会社 弾性表面波デバイスおよびその製法
TW497236B (en) 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
CN100401485C (zh) * 2002-06-26 2008-07-09 威宇科技测试封装有限公司 一种能提高多芯片封装合格率的封装方法
JP2004063510A (ja) * 2002-07-25 2004-02-26 Sony Corp 素子の転写方法
US6965160B2 (en) 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US20050249945A1 (en) 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947303A (en) * 1974-07-30 1976-03-30 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Method for producing a surface stabilizing protective layer in semiconductor devices
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
EP1152464A2 (de) * 2000-04-28 2001-11-07 Sony Corporation Halbleitervorrichtung in Chip-Grösse und Verfahren zu deren Herstellung
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
DE10234951A1 (de) * 2002-07-31 2004-02-12 Infineon Technologies Ag Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen

Also Published As

Publication number Publication date
US20060145364A1 (en) 2006-07-06
US7400037B2 (en) 2008-07-15
TWI302731B (en) 2008-11-01
KR100693664B1 (ko) 2007-03-14
US7476565B2 (en) 2009-01-13
CN100413044C (zh) 2008-08-20
DE102005019553A1 (de) 2006-07-20
KR20060079057A (ko) 2006-07-05
CN1797728A (zh) 2006-07-05
US20080044945A1 (en) 2008-02-21
TW200623350A (en) 2006-07-01
JP2006190975A (ja) 2006-07-20
SG123653A1 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
DE102005019553B4 (de) Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE102006023879B4 (de) Verfahren zum Häusen eines Bildsensors und ein gehäuster Bildsensor
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102017221082B4 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
DE102012107696A1 (de) Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE102009035920A1 (de) Halbleiterbauelement
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE102014117683A1 (de) Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: DOMPATENT VON KREISLER SELTING WERNER - PARTNE, DE

Representative=s name: VON KREISLER SELTING WERNER - PARTNERSCHAFT VO, DE

Representative=s name: PATENTANWAELTE VON KREISLER, SELTING, WERNER, DE

Representative=s name: PATENTANWAELTE VON KREISLER, SELTING, WERNER, 5066

R081 Change of applicant/patentee

Owner name: ADL ENERGY CORP., ZHUBEI CITY, TW

Free format text: FORMER OWNER: ADVANCED CHIP ENGINEERING TECHNOLOGY INC., HSINCHU, TW

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO. LTD., TW

Free format text: FORMER OWNER: ADVANCED CHIP ENGINEERING TECHNOLOGY INC., HSINCHU, TW

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Representative=s name: BECKER KURIG & PARTNER PATENTANWAELTE MBB, DE

R081 Change of applicant/patentee

Owner name: ADL ENERGY CORP., ZHUBEI CITY, TW

Free format text: FORMER OWNER: ADL ENGINEERING INC., HSINCHU COUNTY, HUKOU TOWNSHIP, TW

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO. LTD., TW

Free format text: FORMER OWNER: ADL ENGINEERING INC., HSINCHU COUNTY, HUKOU TOWNSHIP, TW

R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO. LTD., TW

Free format text: FORMER OWNER: ADL ENERGY CORP., ZHUBEI CITY, HSINCHU COUNTY, TW

R082 Change of representative

Representative=s name: BECKER KURIG & PARTNER PATENTANWAELTE MBB, DE