DE102014117683A1 - Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die - Google Patents

Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die Download PDF

Info

Publication number
DE102014117683A1
DE102014117683A1 DE102014117683.9A DE102014117683A DE102014117683A1 DE 102014117683 A1 DE102014117683 A1 DE 102014117683A1 DE 102014117683 A DE102014117683 A DE 102014117683A DE 102014117683 A1 DE102014117683 A1 DE 102014117683A1
Authority
DE
Germany
Prior art keywords
die
cavity
substrate
adhesive
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014117683.9A
Other languages
English (en)
Inventor
Vivek S. Sridharan
Srikanth Kulkarni
Khanh Tran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102014117683A1 publication Critical patent/DE102014117683A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/83912—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es sind Halbleiterbauelemente beschrieben, die Techniken verwenden, die zum Steuern des Klebstoffauftrags zwischen einem Substrat und einem Die ausgestaltet sind. In einer Ausführungsform ist eine Opferschicht auf einer oberen Fläche des Dies vorgesehen, um die Oberfläche und Bond-Kontaktflächen darauf vor überschüssigem Klebstoff zu schützen. Die Opferschicht und der Klebstoffüberschuss werden anschließend vom Die und/oder vom Chipträger entfernt. In einer Ausführungsform enthält der Die eine Die-Anbringungsschicht auf einer Unterfläche des Dies, um den Die an die Höhlung des Substrats zu kleben. Der Die wird mit Wärme und Druck in die Höhlung gesetzt, um einen Teil der Die-Anbringungsschicht dazu zu bringen, von der Unterfläche des Dies zu einer abgeschrägten Fläche der Substrat-Höhlung zu fließen.

Description

  • Querverweis auf in Zusammenhang stehende Anmeldungen
  • Die vorliegende Anmeldung beansprucht unter 35 U. S. C. § 119(e) Vorrang der vorläufigen US-Patentanmeldung Serien-Nr. 61/910,601 mit dem Titel „Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die”, eingereicht am 2. Dezember 2013, und der vorläufigen US-Patentanmeldung Serien-Nr. 61/935,917 mit dem Titel „Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die”, eingereicht am 5. Februar 2014. Die vorläufigen US-Anmeldungen Serien-Nrn. 61/910,601 und 61/935,917 sind hierdurch in ihrer Gesamtheit durch Bezugnahme aufgenommen.
  • Hintergrund
  • Herkömmliche Fertigungsverfahren, die bei der Herstellung von Halbleiterbauelementen verwendet werden, benutzen Mikrolithographie, um integrierte Schaltungen auf einen kreisförmigen Wafer zu strukturieren, der aus einem Halbleiter, wie etwa Silizium oder dergleichen, ausgebildet ist. Typischerweise werden die strukturierten Wafer in einzelne Chips integrierter Schaltungen oder Dies segmentiert, um die integrierten Schaltungen voneinander zu trennen. Die einzelnen Chips integrierter Schaltungen werden unter Verwendung einer Vielzahl von Gehäusetechniken montiert oder gehaust, um Halbleiterbauelemente zu bilden, die auf einer Leiterplatte montiert werden können.
  • Mit den Jahren entwickelten sich die Gehäusetechniken fort, um kleinere, billigere, zuverlässigere und umweltfreundlichere Gehäuse zu entwickeln. Zum Beispiel wurden Chip-Scale-Packaging-Techniken entwickelt, die direkt oberflächenmontierbare Gehäuse mit einem Flächenbedarf verwenden, der nicht größer als das 1,2-Fache der Fläche des Chips der integrierten Schaltung ist. Wafer-Level-Packaging ist eine aufkommende Chip-Scale-Packaging-Technik (Gehäusetechnik im Chipmaßstab), die eine Vielfalt von Techniken umfasst, durch die Chips integrierter Schaltungen auf Wafer-Ebene, vor der Segmentierung, gehäust werden. Wafer-Level-Packaging erweitert die Wafer-Fertigungsverfahren, indem es Arbeitsgänge der Bauteil-Zwischenverbindung und Arbeitsgänge für den Bauteilschutz einschließt. Folglich rationalisiert Wafer-Level-Packaging den Fertigungsprozess, indem es die Integration von Waferfertigungs-, Gehäuse-, Prüfungs- und Burn-In-Arbeitsgängen auf Wafer-Ebene ermöglicht.
  • Zusammenfassung
  • Es sind Halbleiterbauelemente beschrieben, die Techniken verwenden, die zum Steuern des Klebstoffauftrags zwischen einem Substrat und einem Die ausgestaltet sind. Wafer-Level-Chip-Scale-Gehäusebauelemente enthalten ein Chip-Trägersubstrat mit Höhlungen darin zum Aufnehmen eines Dies. Beispielsweise können die Höhlungen abgeschrägte Höhlungen sein, die ausgestaltet sind, den Die aufzunehmen, wobei ein Klebstoff (z. B. ein Epoxid oder Leim) den Die in der Höhlung hält. In einer Ausführungsform ist eine Opferschicht auf einer oberen Fläche des Dies vorgesehen, um die Oberfläche und Bond-Kontaktflächen darauf vor überschüssigem Klebstoff zu schützen. Die Opferschicht und der Klebstoffüberschuss werden anschließend vom Die und/oder vom Chipträger entfernt. In einer Ausführungsform enthält der Die einen Die-Befestigungsfilm auf einer Unterfläche des Dies, um den Die an die Höhlung des Substrats zu kleben. Der Die wird mit Wärme und Druck in die Höhlung gesetzt, um einen Teil des Die-Befestigungsfilms dazu zu bringen, von der Unterfläche des Dies zu einer Seitenfläche der Substrat-Höhlung zu fließen.
  • Diese Zusammenfassung ist vorgesehen, um eine Auswahl von Konzepten in vereinfachter Form vorzustellen, die im Folgenden in der genauen Beschreibung näher beschrieben werden. Diese Zusammenfassung ist nicht dazu gedacht, entscheidende Eigenschaften oder wesentliche Besonderheiten des beanspruchten Gegenstandes der Erfindung festzulegen, noch ist beabsichtigt, dass sie als Hilfe zur Bestimmung des Umfangs des beanspruchten Gegenstandes verwendet wird.
  • Zeichnungen
  • Die genaue Beschreibung erfolgt unter Bezugnahme auf die begleitenden Figuren. Die Verwendung derselben Bezugszahl an verschiedenen Stellen in der Beschreibung und in den Figuren kann auf ähnliche oder identische Elemente hinweisen.
  • 1A ist eine schematische Schnitt-Seitenansicht, die ein Wafer-Level-Chip-Scale-Gehäusebauelement mit einem Die darstellt, der mit einem Klebstoff an einem Substrat befestigt werden soll.
  • 1B ist eine schematische Schnittansicht, die das Wafer-Level-Chip-Scale-Gehäusebauelement von 1B mit dem am Substrat montierten Die darstellt.
  • 2A ist eine schematische Teil-Schnittansicht eines gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung an einem Substrat montierten Dies, wobei der Die eine Opferschicht auf einer oberen Fläche des Dies enthält.
  • 2B ist eine schematische Teil-Schnittansicht des am Substrat von 2A montierten Dies, wobei die Opferschicht entfernt ist.
  • 3A ist eine schematische Teil-Schnittansicht des am Substrat von 2A montierten Dies, wobei das Substrat eine Opferschicht auf einer oberen Fläche des Substrats enthält.
  • 3B ist eine schematische Teil-Schnittansicht des am Substrat von 3A montierten Dies, wobei die Opferschichten vom Die und vom Substrat entfernt sind.
  • 4A ist eine schematische Teil-Schnittansicht eines Dies mit einem Die-Befestigungsfilm auf einer Unterfläche des Dies gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung, wobei der Die unter Druck auf ein erwärmtes Substrat gesetzt werden soll.
  • 4B ist eine schematische Teil-Schnittansicht des am Substrat von 4A montierten Dies, wobei ein Teil des Die-Befestigungsfilms unter dem Die hervorgeflossen ist.
  • 5 ist ein Flussdiagramm, das ein beispielhaftes Verfahren zum Herstellen eines Gehäuseaufbaus gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt.
  • 6 ist ein Flussdiagramm, das ein beispielhaftes Verfahren zum Herstellen eines Gehäuseaufbaus gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt.
  • 7 ist eine schematische Teil-Schnittansicht eines Gehäuseaufbaus eines auf einem Substrat montierten Dies gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung.
  • 8 ist eine schematische Teil-Schnittansicht eines Gehäuseaufbaus, der Löthöcker gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung enthält.
  • Genaue Beschreibung
  • Übersicht
  • Wafer-Level-Packaging ermöglicht die Herstellung von Halbleiterbauelementen, die kostengünstiger sind, kleinere Formfaktoren aufweisen und niedrigere parasitäre Effekte aufweisen als Bauelemente, die unter Verwendung vieler anderer Gehäusetechniken hergestellt sind. Jedoch verkleinert sich der Höckerabstand von Wafer-Level-Gehäusen schneller als der Anschlussflächenabstand von Leiterplatten. Substrate werden mit Höhlungen (z. B. abgeschrägten, rechteckigen und so weiter) zum Aufnehmen von Dies konstruiert, sodass der Höckerabstand des Wafer-Level-Gehäuses auffächern kann (z. B. mit Umverdrahtungsschichten), um sich dem Anschlussflächenabstand von Leiterplatten anzupassen. Der Die kann auf das Substrat über einen Klebstoff, wie etwa ein Epoxid, einen Leim und so weiter, montiert werden. Zum Beispiel ist, wie in 1A und 1B gezeigt, ein Die 50 ausgestaltet, mittels eines Klebstoff 56 in eine Höhlung 52 eines Substrats 54 montiert zu werden. Der Die 50 enthält eine Vielzahl von Bond-Kontaktflächen 58, um für den Die 50 elektrische Verbindungsmöglichkeiten vorzusehen. Fluideigenschaften des Klebstoffs können bewirken, dass der Klebstoff Seitenwände des Substrats beeinträchtigt und auf eine obere Fläche des Dies überläuft, was die Bond-Kontaktfläche auf dem Die beeinträchtigen (sie z. B. überziehen, abdecken oder anderweitig ihre elektrische Leitfähigkeit blockieren) kann. Wenn beispielsweise der Die 50 in die Höhlung 52 gesetzt wird, kann ein Teil 60 des Klebstoffs 56 auf eine obere Fläche 62 des Dies fließen und zumindest einen Teil einer oder mehrerer Bond-Kontaktflächen 58 bedecken.
  • Demgemäß sind Halbleiterbauelemente beschrieben, die Techniken verwenden, die zum Steuern des Klebstoffauftrags zwischen einem Substrat und einem Die ausgestaltet sind und für Wafer-Level-Chip-Scale-Packaging ausgestaltet sind. Beispielsweise kann das Substrat Höhlungen (z. B. abgeschrägt, rechteckig und so weiter) enthalten, die zum Aufnehmen des Dies ausgestaltet sind. Mit einem Klebstoff (z. B. ein Epoxid oder Leim) wird der Die in der Höhlung montiert. In einer Ausführungsform ist eine Opferschicht auf einer oberen Fläche des Dies vorgesehen, um die Oberfläche und Bond-Kontaktflächen darauf vor überschüssigem Klebstoff zu schützen. Die Opferschicht und der Klebstoffüberschuss werden anschließend vom Die und/oder vom Chipträger entfernt. In einer Ausführungsform enthält der Die einen Die-Befestigungsfilm auf einer Unterfläche des Dies, um den Die an die Höhlung des Substrats zu kleben. Der Die wird mit Wärme und Druck in die Höhlung gesetzt, um einen Teil des Die-Befestigungsfilms dazu zu bringen, von der Unterfläche des Dies zu einer Seitenfläche der Substrat-Höhlung zu fließen.
  • Ausführungsbeispiele
  • Die 2A bis 4B stellen ein Wafer-Level-Chip-Scale-Gehäusebauelement 100 gemäß beispielhaften Ausführungsformen der vorliegenden Offenbarung dar. Wie gezeigt, enthalten die Bauelemente 100 einen Die 102, der ausgestaltet ist, über einen Klebstoff 106 auf ein Substrat 104 montiert zu werden. Das Substrat 104 enthält eine oder mehrere darin ausgebildete Höhlungen 108. Die Größe und/oder Form des Dies 102 kann von Komplexität, Ausgestaltung, konstruktiven Eigenschaften usw. der in dem Wafer-Level-Chip-Scale-Gehäusebauelement 100 auszuführenden integrierten Schaltungen abhängen. Die Größe und/oder Form der Höhlungen 108 kann von der entsprechenden Größe und/oder Form des Dies 102 abhängen. Beispielsweise können die Höhlungen 108 abgeschrägte Seitenwände enthalten, die sich nach außen von einer Bodenfläche des Substrats 104 erstrecken, wie etwa in den 2A bis 4B gezeigt. In einigen Ausführungsformen können die Höhlungen 108 Seitenwände enthalten, die sich vertikal von einer Bodenfläche des Substrats erstrecken, um eine vierkantige oder rechteckige Höhlung 108 auszubilden. In einigen Ausführungsformen können die Höhlungen 108 unregelmäßige oder unstrukturierte Formen ausbilden. Die Höhlungen 108 können in dem Substrat durch Ätzen des Substrats ausgebildet werden, wie etwa durch Standard-Ätzverfahren. Beispielsweise können die Höhlungen 108 in das Substrat 104 unter Verwendung eines Nassätzverfahrens (unter Anwendung eines Nassätzmittels, wie etwa Kaliumhydroxid), eines Trockenätzverfahrens (z. B. Plasma-Ätzverfahrens), wie etwa Tiefenätztechnik mit reaktiven Ionen (DRIE), oder einer Kombination beider geätzt werden.
  • In einer Ausführungsform, wie in 2A gezeigt, enthält das Wafer-Level-Chip-Scale-Gehäusebauelement 100 eine auf einer oberen Fläche 112 (z. B. der Fläche distal zum Substrat 104) des Dies 102 angeordnete Opferschicht 110. Die Opferschicht 110 ist ausgestaltet, zumindest einen Teil der oberen Fläche 112 des Dies 102 zu bedecken, um Schutzfunktion für den Die 102 vorzusehen. Beispielsweise kann die Opferschicht 110 eine oder mehrere Bond-Kontaktflächen 114 des Dies 102 bedecken, um Kontakt zwischen den Bond-Kontaktflächen 114 und etwaigem überschüssigem Klebstoff 106 zu verhindern. Die Opferschicht 110 kann eine Polymerschicht, eine Abdecklackschicht und so weiter sein, aufgebracht auf den Die 102 gemäß einer Vielzahl von Aufbringungsverfahren, wie etwa beispielsweise Abscheidungstechniken, Sputter-Techniken und so weiter. In einer oder mehreren Ausführungsformen ist das Material der Opferschicht 110 auf Grundlage eines gewünschten Zusammenwirkens zwischen der Schicht und dem Klebstoff gewählt, wie etwa durch Festlegung eines Kontaktwinkels des Materials oder eines Benetzungsverhaltens des Materials. Beispielsweise enthält die Opferschicht 110 in einer Ausführungsform PBO (Poly(p-phenylen-2,6-benzobisoxazol)) oder ein anderes Polymer.
  • In bestimmten Ausführungsformen wird die Opferschicht 110 auf den Die 102 vor dem Aufsetzen des Dies 102 auf den Klebstoff 106 in der Höhlung 108 des Substrats 104 aufgebracht. Sobald der Die 102 montiert ist, kann die Opferschicht 110 entfernt werden, um etwaigen überschüssigen Klebstoff (in 2A als 116 gezeigt) zu entfernen, der sich auf der Opferschicht 110 gesammelt hat. Die Technik zum Entfernen der Opferschicht 110 hängt von dem für die Opferschicht 110 verwendeten Material ab. Beispielsweise kann die Opferschicht 110 mit einem Lösungsmittel, wie etwa NMP (N-Methyl-2-pyrrolidon) entfernt werden, das ausgestaltet ist, eine Bindungsfähigkeit mindestens eines Teils der Opferschicht 110 aufzulösen oder zu schwächen. 2B zeigt eine Ausführungsform des Bauelements 100, wobei die Opferschicht 110 (und damit verbundener überschüssiger Klebstoff) entfernt ist. In einer Ausführungsform wird der Klebstoff 106 vor dem Entfernen der Opferschicht 110 mit NMP zumindest teilweise ausgehärtet. Das teilweise Aushärten kann das Entfernen des Klebstoffs 106 mit dem zum Entfernen der Opferschicht 110 verwendeten Lösungsmittel verhindern. Zum Beispiel kann ein Epoxidklebstoff bei ungefähr 120°C etwa eine Stunde lang ausgehärtet werden, um Widerstandsfähigkeit zu bilden, die ein Entfernen des Klebstoffs durch das NMP-Lösungsmittel verhindert. In einer oder mehreren Ausführungsformen kann das Bauelement 100 nach dem Ablösen der Opferschicht 110 zum Entfernen von Teilen des Klebstoffüberschusses aus der Nähe der oberen Fläche 112 des Dies 102 nachbehandelt werden. Beispielsweise kann ein Hochdruck-Wasserstrahl verwendet werden, um die Teile des Klebstoffüberschusses wegzuputzen, die vor dem Ablösen der Opferschicht 110 in Kontakt mit der Opferschicht 110 waren.
  • In einer oder mehreren Ausführungsformen, wie etwa in 3A gezeigt, enthält das Bauelement 100 die Opferschicht 110 auf dem Die 102 und eine zusätzliche Opferschicht 118 auf einer oberen Fläche 120 des Substrats 104. Die Opferschicht 118 auf dem Substrat 104 kann dasselbe oder ein anderes Material als das der Opferschicht 110 auf dem Die 102 umfassen. Die Opferschicht 118 kann ausgestaltet sein, eine Schutzfunktion für die obere Fläche 120 des Substrats 104 vorzusehen. Beispielsweise kann die Opferschicht 118 zumindest einen Teil der oberen Fläche 120 bedecken, um Kontakt zwischen der oberen Fläche 120 und etwaigem überschüssigem Klebstoff 106 zu verhindern. 3B zeigt das Bauelement 100, nachdem die Opferschichten 110, 118 entfernt sind (wie etwa durch Ablösen mit einem NMP-Lösungsmittel) und der überschüssige Klebstoff 106 von den Flächen 112, 120 abgewaschen wurden. Wie zu sehen, sind die obere Fläche 112 des Dies 102 und die obere Fläche 120 des Substrats 104 im Wesentlichen frei von dem Klebstoff 106, wobei der Die 102 in der Höhlung 108 montiert ist.
  • In einer oder mehreren Ausführungsformen, wie etwa in 4A und 4B gezeigt, enthält das Bauelement 100 den in der Höhlung 108 des Substrats 104 zu montierenden Die 102. In diesen Ausführungsformen ist der Klebstoff ein auf einer Unterfläche 402 des Dies 102 befestigter Die-Befestigungsfilm 400. Beispielsweise kann der Die-Befestigungsfilm 400 als Teil der während des Segmentierungs- oder Vereinzelungsvorgangs zum Erzeugen des Dies 102 verwendeten Sägefolie integriert sein, was bewirkt, dass der Die-Befestigungsfilm 400 an der unteren Fläche 402 des Dies 102 befestigt wird. In Ausführungsformen weist der Die-Befestigungsfilm 400 eine Dicke von weniger als ungefähr 75 Mikrometern auf und weist in einer bestimmten Ausführungsform eine Dicke von ungefähr 30 Mikrometern auf. Der Die-Befestigungsfilm 400 kann plastisch sein, sodass der Die-Befestigungsfilm 400 unter Druck und Temperatur innerhalb der Höhlung 108 von unterhalb des Dies 102 herausfließen kann. Beispielsweise wird in einer oder mehreren Ausführungsformen der Die 102 mit dem Die-Befestigungsfilm 400 unter Druck in die Höhlung 108 des Substrats 104 gesetzt, wobei das Substrat 104 aktiv erwärmt wird, was bewirkt, dass der Die-Befestigungsfilm 400 von unterhalb des Dies 102 herausfließt, wie in 4B gezeigt. Der Die-Befestigungsfilm 400 kann von unterhalb des Dies 102 herausfließen, um mit einer oder mehreren Seitenwänden 404 des Dies 102 in Kontakt zu kommen. Beispielsweise kann in einer Ausführungsform der Die-Befestigungsfilm 400 von unterhalb des Dies 102 herausfließen, um mit einer oder mehreren Seitenwänden 404 in einer Höhe von ungefähr einem Viertel der Höhe der Seitenwand 404 von der oberen Fläche des Dies her (z. B. von der oberen Fläche 112 her, wie in 3B gezeigt) in Kontakt zu kommen. Beispielsweise kann der Die-Befestigungsfilm 400 mit der Seitenwand 404 von der Höhlung 108 nach oben in Kontakt kommen und somit ungefähr drei Viertel des Abstands zwischen der Höhlung 108 und der oberen Fläche 112 des Dies 102 bedecken. In Ausführungsformen kommt der Die-Befestigungsfilm 400 mit der Seitenwand 404 an der oberen Fläche 112 des Dies 102 in Kontakt. Zum Beispiel kann der Die-Befestigungsfilm 400 von der Höhlung 108 nach oben bis zur oberen Fläche 112 des Dies 102 mit der Seitenwand 404 in Kontakt kommen. Wenn der Die 102 jedoch unter kontrolliertem Druck und kontrollierter Temperatur eingesetzt wird, kann das Aufbringen des Die-Befestigungsfilms 400 kontrolliert werden, um Überfließen auf die obere Fläche 112 des Dies zu vermeiden.
  • In Ausführungsformen enthält das Bauelement 100 eine oder mehrere der Opferschicht 110 auf dem Die 102 und der Opferschicht 118 auf dem Substrat in Kombination mit dem Die-Befestigungsfilm 400 auf dem Die 102. Eine solche Kombination kann das Verhindern von Überschuss an Die-Befestigungsfilm 400 unterstützen, der aufgrund unerwünschter Prozessbedingungen auftreten kann, einschließlich, aber nicht beschränkt auf unsauberes/ungenaues Einsetzen des Dies.
  • Beispielhafte Herstellungsverfahren
  • 5 stellt einen beispielhaften Ablauf 500 dar, der Wafer-Level-Packaging-Techniken zum Herstellen von Halbleiterbauelementen verwendet, wie etwa den in 2A bis 3B gezeigten Bauelementen 100. In dem dargestellten Ablauf 500 wird mindestens eine Höhlung in einem Substrat ausgebildet (Block 502). Zum Beispiel wird, wie in 2A bis 4B gezeigt, die Höhlung 108 in dem Substrat 104 ausgebildet, wie etwa durch eine Ätztechnik. Der Ablauf 500 enthält auch das Vereinzeln eines zweiten Substrats, um eine Vielzahl von Dies zu bilden (Block 504). Der Die 102 stellt einen beispielhaften, aus einem Substrat vereinzelten Die dar. Der Ablauf 500 enthält auch das Befestigen mindestens einer Bond-Kontaktfläche auf einer Fläche eines Dies aus der Vielzahl von Dies (Block 506). Wie in 2A bis 4B gezeigt, sind Bond-Kontaktflächen 114 auf der oberen Fläche 112 des Dies 102 befestigt. Der Block 508 des Ablaufs 500 stellt das Abscheiden einer Opfermaterialschicht auf der Oberfläche des Dies dar, wobei mindestens ein Teil der Opfermaterialschicht zumindest einen Teil einer Bond-Kontaktfläche aus der mindestens einen Bond-Kontaktfläche bedeckt. Zum Beispiel wird, wie in 2A und 3A gezeigt, die Opferschicht 110 auf die obere Fläche 112 des Dies 102 aufgebracht und bedeckt zumindest einen Teil einer oder mehrerer Bond-Kontaktflächen 114 des Dies 102. Die Opferschicht 110 kann Kontakt zwischen den Bond-Kontaktflächen 114 und etwaigem überschüssigen Klebstoff 106 verhindern, wo der Klebstoff die elektrische Verbindungsfunktion der Bond-Kontaktfläche 114 stören kann. Der Block 510 des Ablaufs 500 stellt das Einführen eines Klebstoffs in eine Höhlung aus der mindestens einen Höhlung dar. Beispielsweise kann ein epoxid- oder leimbasierter Klebstoff in eine Höhlung 108 eingebracht werden, wie in 2A bis 3B gezeigt. Der Ablauf 500 enthält weiter das Einsetzen des Dies in die Höhlung und in Kontakt mit dem Klebstoff (Block 512). Zum Beispiel wird, wie in 2A bis 3B gezeigt, der Die in die Höhlung 108 und in Kontakt mit dem Klebstoff 106 gesetzt, um den Die 102 am Substrat 104 zu montieren.
  • Nun ist mit Bezug auf 6 ein beispielhafter Ablauf 600 gezeigt, der Wafer-Level-Packaging-Techniken zum Herstellen von Halbleiterbauelementen verwendet, wie etwa den in den 4A und 4B gezeigten Bauelementen 100. In dem dargestellten Ablauf 600 wird mindestens eine Höhlung in einem Substrat ausgebildet (Block 602). Zum Beispiel wird, wie in 4A gezeigt, die Höhlung 108 in dem Substrat 104 ausgebildet, wie etwa durch eine Ätztechnik. Der Ablauf 600 enthält auch das Vereinzeln eines zweiten Substrats, um eine Vielzahl von Dies zu bilden (Block 604). Der Die 102 stellt einen beispielhaften, aus einem Substrat vereinzelten Die dar. Der Ablauf 600 enthält auch das Befestigen mindestens einer Bond-Kontaktfläche auf einer Fläche eines Dies aus der Vielzahl von Dies (Block 606). Wie in 2A bis 4B gezeigt, sind Bond-Kontaktflächen 114 auf der oberen Fläche 112 des Dies 102 befestigt. Block 608 des Ablaufs 600 stellt das Befestigen einer Schicht eines Die-Befestigungsfilms an einer Unterfläche des Dies dar, wobei die Unterfläche des Dies entgegengesetzt zur Fläche des Dies mit der mindestens einen Bond-Kontaktfläche liegt. Beispielsweise ist, wie in 4A gezeigt, der Die-Befestigungsfilm 400 an der Unterfläche 402 des Dies 102 angebracht, wobei die Unterfläche 402 allgemein entgegengesetzt zur oberen Fläche 102 mit den daran befestigten Bond-Kontaktflächen 114 liegt. Der Block 610 des Ablaufs 600 stellt das Setzen des Dies in die Höhlung dar, wobei der Die-Befestigungsfilm in Kontakt mit der Höhlung kommt. Zum Beispiel wird, wie in 4A und 4B gezeigt, der Die 102 in die Höhlung 108 eingebracht, wobei der Die-Befestigungsfilm 400 in Kontakt mit der Höhlung 108 des Substrats 104 steht.
  • Die Abläufe 500 und 600 können weiter einen Schritt des Ausbildens einer Passivierungsschicht (z. B. einer Dielektrikumsschicht mit konformer oder eingeebneter Oberfläche) auf dem Substrat enthalten. 7 und 8 zeigen jeweils eine auf einer oberen Fläche 702 des Substrats 104 ausgebildete Passivierungsschicht 700 gemäß Ausführungsformen der vorliegenden Offenbarung. In Ausführungsformen ist die Passivierungsschicht 700 auch über der Höhlung 108 und auf der oberen Fläche 112 des Dies 102 ausgebildet. In Ausführungsformen enthalten die Abläufe 500 und 600 einen Schritt des Ausbildens eines Musters, Ätzens der Passivierungsschicht zum Erzeugen von Öffnungen (d. h. Durchkontaktierungen) zum Metall der obersten Ebene des eingebetteten Dies und Metallisierens in den Durchkontaktierungen und auf der Passivierungsschicht zum Ausbilden von Metall-Zwischenverbindungen 704 einer Umverdrahtungsschicht. In Ausführungsformen verdrahtet die Umverdrahtungsschicht einige oder alle Verbindungen von dem mit dem Die 102 zusammenfallenden Bereich zu dem mit dem Trägersubstrat 104 zusammenfallenden Bereich um. Diese Ausgestaltung kann als eine Auffächerungsstruktur bezeichnet werden. In Auffächerungs-Ausführungsformen kann die obere Fläche des Substrats verwendet werden, um den Verbindungsbereich zwischen dem Trägersubstrat und der aktiven Schaltung des Dies auszuweiten. In Ausführungsformen enthalten die Abläufe 500 und 600 weiter einen Schritt des Ausbildens von Löthöckern auf der Umverdrahtungsschicht. Eine solche Umverdrahtungsschicht kann verwendet werden, um größere Löthöcker zu ermöglichen, die sonst nicht in die ursprüngliche Fläche des eingebetteten Dies passen würden. 8 zeigt die Löthöcker 706 auf der Umverdrahtungsschicht. In Ausführungsformen enthalten die hier beschriebenen Gehäusestrukturen vielfache (z. B. zwei oder mehr) auf das Substrat gesetzte Dies. Beispielsweise kann das Substrat vielfache Höhlungen enthalten, wobei ein Die in eine Höhlung gesetzt ist und ein weiterer Die in eine benachbarte Höhlung gesetzt ist. Wo das Gehäuse vielfache Dies enthält, können die Dies mit einem oder mehreren anderen Dies in dem Gehäuse elektrisch verbunden sein. Durch Verwenden vielfacher Dies können sich einer oder mehrere der Dies von jeweiligen anderen Dies in Funktion, Größe, Ausgestaltung und so weiter unterscheiden.
  • Schlussbemerkung
  • Obwohl der Gegenstand der Offenbarung sprachlich spezifisch für Aufbaumerkmale und/oder Verfahrensvorgänge beschrieben ist, versteht es sich, dass der in den angehängten Ansprüchen definierte Gegenstand nicht unbedingt auf die oben beschriebenen speziellen Merkmale und Arbeitsgänge beschränkt ist. Vielmehr sind die oben beschriebenen speziellen Merkmale und Arbeitsgänge als Beispielformen zum Umsetzen der Ansprüche offenbart.

Claims (24)

  1. Verfahren zur Herstellung eines Gehäuseaufbaus, das Folgendes umfasst: Ausbilden mindestens einer Höhlung in einem Substrat; Vereinzeln eines zweiten Substrats, um eine Vielzahl von Dies auszubilden; Befestigen mindestens einer Bond-Kontaktfläche auf einer Fläche eines Dies aus der Vielzahl von Dies; Abscheiden einer Opfermaterialschicht auf der Oberfläche des Dies, wobei die Opfermaterialschicht zumindest einen Teil einer Bond-Kontaktfläche aus der mindestens einen Bond-Kontaktfläche bedeckt; Einführen eines Klebstoffs in eine Höhlung aus der mindestens einen Höhlung; und Setzen des Dies in die Höhlung und in Kontakt mit dem Klebstoff.
  2. Verfahren nach Anspruch 1, weiter umfassend das Entfernen der Opfermaterialschicht von der Oberfläche des Dies nach dem Setzen des Dies in Kontakt mit dem Klebstoff.
  3. Verfahren nach Anspruch 2, wobei das Entfernen der Opfermaterialschicht das Zugeben eines Lösungsmittels zu der Opfermaterialschicht enthält.
  4. Verfahren nach Anspruch 3, wobei das Lösungsmittel N-Methyl-2-pyrrolidon (NMP) enthält.
  5. Verfahren nach Anspruch 2, weiter umfassend das zumindest teilweise Aushärten des Klebstoffs vor dem Entfernen der Opfermaterialschicht.
  6. Verfahren nach Anspruch 2, weiter umfassend das Behandeln des Dies mit einem unter Druck stehenden Fluid, um überschüssigen Klebstoff zu entfernen, der zuvor in Kontakt mit der Opferschicht war, bevor die Opferschicht entfernt wurde.
  7. Verfahren nach Anspruch 1, wobei die Opferschicht Poly(p-phenylen-2,6-benzobisoxazol) (PBO) enthält.
  8. Verfahren nach Anspruch 1, wobei die Opferschicht eine Abdecklackschicht enthält.
  9. Verfahren nach Anspruch 1, weiter umfassend das Abscheiden einer zweiten Opfermaterialschicht auf einer Fläche des Substrats, die der Höhlung aus der mindestens einen Höhlung benachbart ist.
  10. Verfahren nach Anspruch 9, weiter umfassend das Entfernen der zweiten Opfermaterialschicht von der Fläche des Substrats nach dem Setzen des Dies in Kontakt mit dem Klebstoff.
  11. Verfahren nach Anspruch 1, wobei, der Klebstoff eine Seitenwand des Dies berührt, nachdem der Die in Kontakt mit dem Klebstoff gesetzt ist, und wobei der Klebstoff die Seitenwand an der Oberfläche des Dies berührt.
  12. Verfahren nach Anspruch 1, wobei, der Klebstoff eine Seitenwand des Dies an einer Stelle zwischen der Oberfläche des Dies und der Höhlung berührt, nachdem der Die in Kontakt mit dem Klebstoff gesetzt ist.
  13. Verfahren zur Herstellung eines Gehäuseaufbaus, das Folgendes umfasst: Ausbilden mindestens einer Höhlung in einem Substrat; Vereinzeln eines zweiten Substrats, um eine Vielzahl von Dies auszubilden; Befestigen mindestens einer Bond-Kontaktfläche auf einer Fläche eines Dies aus der Vielzahl von Dies; Befestigen einer Schicht eines Die-Befestigungsfilms an einer Unterfläche des Dies, wobei die Unterfläche des Dies entgegengesetzt zur Fläche des Dies mit der mindestens einen Bond-Kontaktfläche liegt; und Setzen des Dies in eine Höhlung aus der mindestens einen Höhlung mit dem Die-Befestigungsfilm in Kontakt mit der Höhlung.
  14. Verfahren nach Anspruch 13, weiter umfassend das Erwärmen des Substrats mindestens vor oder während des Setzens des Dies in die Höhlung.
  15. Verfahren nach Anspruch 13, wobei das Setzen des Dies in die Höhlung das Anwenden von Druck auf den Die während des Setzens des Dies in die Höhlung enthält.
  16. Verfahren nach Anspruch 13, wobei der Die-Befestigungsfilm eine Dicke von weniger als ungefähr 75 Mikrometer aufweist.
  17. Verfahren nach Anspruch 16, wobei der Die-Befestigungsfilm eine Dicke von ungefähr 30 Mikrometer aufweist.
  18. Verfahren nach Anspruch 13, weiter umfassend das Abscheiden einer Opfermaterialschicht auf der Oberfläche des Dies, wobei die Opfermaterialschicht zumindest einen Teil einer Bond-Kontaktfläche aus der mindestens einen Bond-Kontaktfläche bedeckt.
  19. Verfahren nach Anspruch 18, weiter umfassend das Entfernen der Opfermaterialschicht von der Oberfläche des Dies nach dem Setzen des Dies in die Höhlung mit dem Die-Befestigungsfilm in Kontakt mit der Höhlung.
  20. Verfahren nach Anspruch 19, wobei das Entfernen der Opfermaterialschicht das Zugeben eines Lösungsmittels zu der Opfermaterialschicht enthält.
  21. Verfahren nach Anspruch 18, weiter umfassend das Abscheiden einer zweiten Opfermaterialschicht auf einer Fläche des Substrats, die der Höhlung aus der mindestens einen Höhlung benachbart ist.
  22. Verfahren nach Anspruch 21, weiter umfassend das Entfernen der zweiten Opfermaterialschicht von der Oberfläche des Substrats nach dem Setzen des Dies in die Höhlung mit dem Die-Befestigungsfilm in Kontakt mit der Höhlung.
  23. Verfahren nach Anspruch 13, wobei der Die-Befestigungsfilm eine Seitenwand des Dies berührt, nachdem der Die in die Höhlung gesetzt ist, und wobei der Die-Befestigungsfilm die Seitenwand an der Oberfläche des Dies berührt.
  24. Verfahren nach Anspruch 13, wobei der Die-Befestigungsfilm eine Seitenwand des Dies an einer Stelle zwischen der Oberfläche des Dies und der Höhlung berührt, nachdem der Die in die Höhlung gesetzt ist.
DE102014117683.9A 2013-12-02 2014-12-02 Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die Pending DE102014117683A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361910601P 2013-12-02 2013-12-02
US61/910,601 2013-12-02
US201461935917P 2014-02-05 2014-02-05
US61/935,917 2014-02-05
US14/325,573 US10056294B2 (en) 2013-12-02 2014-07-08 Techniques for adhesive control between a substrate and a die
US14/325,573 2014-07-08

Publications (1)

Publication Number Publication Date
DE102014117683A1 true DE102014117683A1 (de) 2015-06-03

Family

ID=53058617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117683.9A Pending DE102014117683A1 (de) 2013-12-02 2014-12-02 Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die

Country Status (3)

Country Link
US (1) US10056294B2 (de)
CN (1) CN104681451A (de)
DE (1) DE102014117683A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892989B1 (en) * 2016-12-08 2018-02-13 Nxp B.V. Wafer-level chip scale package with side protection
KR102563929B1 (ko) * 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
US10727203B1 (en) * 2018-05-08 2020-07-28 Rockwell Collins, Inc. Die-in-die-cavity packaging
CN113491007A (zh) * 2019-03-11 2021-10-08 Hrl实验室有限责任公司 在金属嵌入式芯片组件(meca)处理期间保护晶粒的方法
CN111769079B (zh) * 2020-07-15 2023-06-06 芯盟科技有限公司 半导体结构及其形成方法
TWI773015B (zh) 2020-12-14 2022-08-01 華邦電子股份有限公司 封裝結構及其製造方法
CN116230555B (zh) * 2023-05-06 2023-08-29 芯盟科技有限公司 芯片载体、其形成方法以及晶圆键合结构的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
KR20080031522A (ko) 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
EP1517166B1 (de) * 2003-09-15 2015-10-21 Nuvotronics, LLC Vorrichtungsgehäuse und Verfahren zu derer Prüfung und Herstellung
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer
US20060001145A1 (en) 2004-07-03 2006-01-05 Aptos Corporation Wafer level mounting frame with passive components integration for ball grid array packaging
US7348216B2 (en) * 2005-10-04 2008-03-25 International Business Machines Corporation Rework process for removing residual UV adhesive from C4 wafer surfaces
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
US7772691B2 (en) 2007-10-12 2010-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced wafer level package
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
CN102208391A (zh) 2010-03-31 2011-10-05 飞思卡尔半导体公司 具有凹陷的单元片接合区域的引线框
US10381254B2 (en) * 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US9704809B2 (en) 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components

Also Published As

Publication number Publication date
US10056294B2 (en) 2018-08-21
CN104681451A (zh) 2015-06-03
US20150155264A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
DE102014117683A1 (de) Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102017221082B4 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
DE102015106053A1 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE202015102619U1 (de) Chip-Scale Sensorchip-Packung
DE102018130035A1 (de) Integrierter schaltkreis-package und verfahren
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102012106892A1 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102011011538A1 (de) Durch Wafer-Level-Packaging gefertigte Vorrichtung mit selbstmontierten elastischen Anschlusskontakten
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed