DE102014109571B4 - Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern - Google Patents

Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern Download PDF

Info

Publication number
DE102014109571B4
DE102014109571B4 DE102014109571.5A DE102014109571A DE102014109571B4 DE 102014109571 B4 DE102014109571 B4 DE 102014109571B4 DE 102014109571 A DE102014109571 A DE 102014109571A DE 102014109571 B4 DE102014109571 B4 DE 102014109571B4
Authority
DE
Germany
Prior art keywords
semiconductor dies
molding compound
placeholders
substrate
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014109571.5A
Other languages
English (en)
Other versions
DE102014109571A1 (de
Inventor
Ulrich Wachter
Thomas Kilger
Dominic Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014109571A1 publication Critical patent/DE102014109571A1/de
Application granted granted Critical
Publication of DE102014109571B4 publication Critical patent/DE102014109571B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren zum Packaging integrierter Schaltungen, wobei das Verfahren umfasst:
Bereitstellen eines geformten Substrats mit einer ersten Vielzahl funktionsfähiger Halbleiter-Dies und einer Vielzahl von Platzhaltern, die voneinander seitlich beabstandet und von einer Formmasse bedeckt sind;
Dünnen der Formmasse, um mindestens einige der Platzhalter freizulegen;
Entfernen der freigelegten Platzhalter, um Hohlräume in dem geformten Substrat auszubilden;
Einsetzen einer zweiten Vielzahl funktionsfähiger Halbleiter-Dies in die in dem geformten Substrat ausgebildeten Hohlräume; und
Ausbilden elektrischer Verbindungen zu der ersten Vielzahl und der zweiten Vielzahl funktionsfähiger Halbleiter-Dies auf einer nicht von der Formmasse bedeckten Seite der Dies.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Packaging integrierter Schaltungen, insbesondere geformte Substrate zum Packaging integrierter Schaltungen.
  • HINTERGRUND
  • Bei embedded Wafer Level Ball Grid Array (eWLB) handelt es sich um eine Packaging-Technologie für integrierte Schaltungen (ICs), bei der die Leiterbahnen des Package auf einem aus einzelnen Halbleiter-Dies (Chips) und einer Formmasse bestehenden künstlichen Wafer angebracht werden. Die Halbleiter-Dies werden in die Formmasse eingebettet (überspritzt) und sind daher in dem Formprozess eingesetzten hohen Verarbeitungstemperaturen ausgesetzt. Eine Umverteilungsschicht wird auf eine Seite des eWLB-Wafer aufgebracht, an der die Pads der Dies verfügbar sind. Elektrische Verbindungen werden zwischen den Die-Pads und der Umverteilungsschicht ausgebildet. Lötkontakthügel werden auf der Umverteilungsschicht vorgesehen, um ein Montieren der Baueinheit nach dem Sägen des eWLB-Wafer in einzelne IC-Baueinheiten zu ermöglichen.
  • Bestimmte Arten von Halbleiter-Dies können durch die Überspritz- und Umverteilungsschichtprozesse herkömmlicher eWLB-Technologie mechanisch und/oder thermisch beschädigt werden. Zum Beispiel weisen MEMs (mikro-elektromechanische Systeme) und SAW-Filter (Akustische-Oberflächenwellen-Filter) mechanisch empfindliche Oberflächen auf, die, um einen ordnungsgemäßen Betrieb sicherzustellen, nicht überspritzt werden sollten. Ein Kontaktieren Licht emittierender oder erfassender Vorrichtungen ist mit eWLB-Technologie schwierig, da die elektrischen Anschlüsse üblicherweise an der unbedeckten Unterseite der Dies realisiert werden. Licht an der Oberseite der Dies zu emittieren/zu erfassen ist nicht praktikabel, da die Oberseite der Dies bei herkömmlicher eWLB-Technologie von einer Formmasse umhüllt ist, die die Licht emittierende/erfassende Oberfläche der Dies blockiert. Außerdem können bestimmte temperaturempfindliche Dies durch die bei den Überspritz- und Umverteilungsschichtprozessen herkömmlicher eWLB-Technologie eingesetzten hohen Verarbeitungstemperaturen beschädigt werden.
  • Die Druckschrift WO 01/ 42 820 A2 betrifft optische Kommunikationssysteme und insbesondere Verfahren zum Herstellen von optischen Transceiver-Arrays unter Verwendung von Opfervorrichtungen.
  • Die Druckschrift US 5 353 498 A betrifft die Herstellung von Substraten für IC-Module mittels Molden von Halbleiterchips, außer für Oberflächen des Chips mit Kontaktpads.
  • Die Druckschrift US 2003 / 0 109 072 A1 betrifft die Herstellung eines Komponentenmoduls mit einem Modulträger und einer Vielzahl von Komponenten mit denen dieser kontaktiert wird.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform eines Verfahrens zum Packaging integrierter Schaltungen umfasst das Verfahren: Bereitstellen eines geformten Substrats mit einer ersten Vielzahl funktionsfähiger Halbleiter-Dies und einer Vielzahl von Platzhaltern, die seitlich voneinander beabstandet und mit einer Formmasse bedeckt sind; Dünnen der Formmasse, um mindestens einige der Platzhalter freizulegen; Entfernen der freigelegten Platzhalter, um Hohlräume in dem geformten Substrat auszubilden; Einsetzen einer zweiten Vielzahl funktionsfähiger Halbleiter-Dies in die in dem geformten Substrat ausgebildeten Hohlräume, und Ausbilden elektrischer Verbindungen zu der ersten Vielzahl und der zweiten Vielzahl funktionsfähiger Halbleiter-Dies an einer nicht von der Formmasse bedeckten Seite der Dies.
  • Gemäß einer Ausführungsform eines geformten Substrats umfasst das geformte Substrat eine Vielzahl funktionsfähiger Halbleiter-Dies und eine Vielzahl nicht funktionaler Platzhalter, die in eine Formmasse eingebettet sind, sodass die funktionsfähigen Halbleiter-Dies und die nicht funktionalen Platzhalter voneinander beabstandet sind und eine nicht von der Formmasse bedeckte Seite aufweisen. Das geformte Substrat umfasst außerdem eine isolierende Schicht auf derselben Seite der Formmasse wie die Seite der funktionsfähigen Halbleiter-Dies und der nicht funktionalen Platzhalter, die von der Formmasse nicht bedeckt wird. Das geformte Substrat umfasst außerdem eine Metallschicht, die durch die isolierende Schicht in Kontakt mit Pads jedes funktionsfähigen Halbleiter-Die steht.
  • Fachleute werden beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der begleitenden Zeichnungen weitere Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Elemente der Zeichnungen sind im Verhältnis zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen kennzeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen werden in den Zeichnungen gezeigt und in der nachfolgenden Beschreibung ausführlich beschrieben.
    • Die 1A bis 1F veranschaulichen gemäß einer Ausführungsform entsprechende Schnittansichten eines geformten Substrats während verschiedener Phasen eines Verfahrens zum Packaging integrierter Schaltungen unter Verwendung des geformten Substrats.
    • 2 veranschaulicht eine Schnittansicht des geformten Substrats gemäß einer weiteren Ausführungsform.
    • 3 veranschaulicht eine Schnittansicht des geformten Substrats gemäß noch einer weiteren Ausführungsform.
    • Die 4A bis 4D veranschaulichen gemäß einer weiteren Ausführungsform entsprechende Schnittansichten eines geformten Substrats während verschiedener Phasen eines Verfahrens zum Packaging integrierter Schaltungen unter Verwendung des geformten Substrats.
    • Die 5A bis 5C veranschaulichen gemäß noch einer weiteren Ausführungsform entsprechende Schnittansichten eines geformten Substrats während verschiedener Phasen eines Verfahrens zum Packaging integrierter Schaltungen unter Verwendung des geformten Substrats.
    • Die 6A bis 6C veranschaulichen gemäß einer Ausführungsform entsprechende Schnittansichten einer geformten Struktur während verschiedener Herstellungsphasen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Durch die hier beschriebenen Ausführungsformen werden Hohlräume in einem geformten Substrat bereitgestellt, die zum Platzieren von Halbleiter-Dies wie beispielsweise Licht emittierenden und/oder erfassenden Vorrichtungen in dem geformten Substrat nach Überspritz- und Metall-Umverteilungsprozessen dienen. Die Halbleiter-Dies als solche sind nicht den höheren Temperaturen unterworfen, die mit üblichen Überspritz- und Metall-Umverteilungsprozessen in Zusammenhang stehen. Überdies wird die Oberseite der Halbleiter-Dies nicht überspritzt, wenn sie in den Hohlräumen platziert wurden. Auf diese Weise bleibt die Oberseite der Dies nicht blockiert, was besonders vorteilhaft für Licht emittierende und/oder erfassende Vorrichtungen mit elektrischen Kontakten an der Unterseite und einer Licht emittierenden/erfassenden Oberfläche an der Oberseite ist.
  • 1, zu der die 1A bis 1F zählen, veranschaulicht gemäß einer Ausführungsform Schnittansichten eines geformten Substrats während verschiedener Phasen eines Verfahrens zum Packaging integrierter Schaltungen unter Verwendung des geformten Substrats. 1A zeigt das geformte Substrat, das eine Vielzahl funktionsfähiger Halbleiter-Dies 100 und eine Vielzahl nicht funktionaler Platzhalter 102 umfasst, die in eine Formmasse 104 eingebettet sind. In diesem Dokument bezeichnet der Begriff „funktionsfähiger Halbleiter-Die“ einen Halbleiter-Die, zu dem aktive und/oder passive Vorrichtungen zählen, die in der Lage sind, eine reguläre Funktion oder reguläre Funktionen auszuführen, und die für die Verwendung als Teil einer integrierten Schaltung bestimmt sind. In diesem Dokument bezeichnet der Begriff „Platzhalter“ ein Material oder eine Struktur, das/die vorübergehend als ein Ersatz für einen funktionsfähigen Halbleiter-Die verwendet oder einbezogen wird, d.h., das, was einen Platz für einen funktionsfähigen Halbleiter-Die freihält, bezeichnet oder reserviert. Bei den Platzhaltern 102 kann es sich um nicht funktionale Halbleiter-Dies handeln, d.h., um Halbleiter-Dies, die nicht als Teil einer integrierten Schaltung verwendet werden sollen. Alternativ oder zusätzlich können einer oder mehrere der Platzhalter 102 Metall-, Kunststoff- oder Keramikblöcke sein, ein Glob-Top-Epoxid und/oder poröse Blöcke wie zum Beispiel ein Keramik-Die oder geätztes Silizium oder andere Halbleitermaterialien mit tiefen Gräben oder Löchern.
  • In jedem Fall sind die funktionsfähigen Halbleiter-Dies 100 und die Platzhalter 102 in der Formmasse 104 voneinander beabstandet und weisen eine Seite 101, 101' auf, die nicht von der Formmasse 104 bedeckt ist. Es kann jede Standard-Formmasse verwendet werden wie beispielsweise die Art, die bei herkömmlicher eWLB-Technologie eingesetzt wird. Zum Beispiel können flüssige oder feste Formmassen verwendet werden. Mindestens einige der Platzhalter 102 können eine Dicke (DP ) aufweisen, die größer als die Dicke (DD ) der funktionsfähigen Halbleiter-Dies 100 ist. Alternativ können die Platzhalter 102 und die funktionsfähigen Halbleiter-Dies 100 dieselbe Dicke aufweisen.
  • Mindestens eine isolierende Schicht 106, 108 wird auf derselben Seite 101'' der Formmasse 104 wie die Seite 101, 101' der funktionsfähigen Halbleiter-Dies 100 und der nicht funktionalen Platzhalter 102 bereitgestellt, die nicht von der Formmasse 104 bedeckt ist. Eine Metall-Umverteilungsschicht 110, wie beispielsweise eine Kupfer-Umverteilungsschicht, steht durch Öffnungen in der oder den isolierenden Schichten 106, 108 in Kontakt mit den Pads 112 jedes funktionsfähigen Halbleiter-Die 100. In 1A werden zwei isolierende Schichten 106, 108 gezeigt. Bei der ersten isolierenden Schicht 106 kann es sich um ein Polymermaterial wie beispielsweise Polyimid, WPR (ein Novolak-Harz-Material auf der Grundlage von Phenol-Melamin) usw. handeln. Bei der zweiten isolierenden Schicht 108 kann es sich um jedes dielektrische Material handeln, das als ein Lötstoppmaterial (für eine spätere Lötkugel-Verarbeitung) geeignet ist. Die erste isolierende Schicht 106 kann weggelassen und die Metall-Umverteilungsschicht 110 direkt auf der Rückseite 101'' der Formmasse 104 und der unbedeckten Seite 100, 101' der Dies 102 und Platzhalter 104 ausgebildet werden.
  • 1B zeigt das geformte Substrat nachdem die Formmasse 104 an der Oberseite 103'' des geformten Substrats gedünnt wurde, um mindestens einige der Platzhalter 102 freizulegen. Die Platzhalter 102 werden an ihren Oberseiten 103' freigelegt, die von der Metall-Umverteilungsschicht 110 weg gerichtet sind. Gemäß dieser Ausführungsform wird der Prozess des Dünnens beendet, bevor die Oberseiten 103 der funktionsfähigen Halbleiter-Dies 100 freiliegen, sodass die funktionsfähigen Dies 100 nach dem Dünnen der Formmasse 104 von der Formmasse 104 bedeckt bleiben. Es kann jeder geeignete Prozess zum Dünnen eingesetzt werden, wie beispielsweise Ätzen oder mechanisches Schleifen. Zum Beispiel können im Fall mechanischen Schleifens die freigelegten Oberseiten 103' der höheren Platzhalter 102 erkannt werden, und zwar mithilfe einer optischen oder visuellen Prüfung, durch eine Änderung der Schleifgeschwindigkeit aufgrund eines Unterschieds der Materialdichte zwischen der Formmasse 104 und den Platzhaltern 102, durch ein akustisches Geräusch, das davon herrührt, dass der Schleifmechanismus mit der Oberseite 103' der Platzhalter 102 in Kontakt kommt, usw. Die Formmasse 104 kann zu stark geätzt werden, d.h., der Ätzprozess geht weiter, nachdem die freigelegten Oberseiten 103' der höheren Platzhalter 102 zu detektieren sind.
  • 1C zeigt das geformte Substrat nachdem die freigelegten Platzhalter 102 aus dem geformten Substrat entfernt wurden, um Hohlräume 114 in dem geformten Substrat auszubilden. Jeder geeignete Prozess kann zum Entfernen der freigelegten Platzhalter 102 aus dem geformten Substrat verwendet werden, wie beispielsweise chemisches Ätzen, Laserätzen, mechanisches Entfernen, usw. In dem Fall der nicht funktionalen Halbleiter-Die-Platzhalter 102 kann zum Beispiel chemisches Nassätzen zum Entfernen der nicht funktionalen Halbleiter-Dies 102 verwendet werden. In dem Fall, dass die funktionsfähigen Halbleiter-Dies 100 und die nicht funktionalen Platzhalter 102 beide aus demselben Halbleitermaterial, wie beispielsweise Silizium, bestehen, weisen mindestens einige der Platzhalter 102, wie in 1A gezeigt, eine größere Dicke auf als die funktionsfähigen Halbleiter-Dies 100, sodass die eingesetzten Ätz-Lösungsmittel die Platzhalter 102 wegätzen, ohne die funktionsfähigen Halbleiter-Dies 100 zu beschädigen. Wenn die Platzhalter 102 aus einem anderen Material bestehen als die funktionsfähigen Halbleiter-Dies 100, z.B. aus Kunststoff bestehen, können die Platzhalter 102 und die funktionsfähigen Halbleiter-Dies 100 dieselbe Dicke aufweisen, da die Ätzmittel so gewählt werden können, dass die funktionsfähigen Halbleiter-Dies 100 nicht beschädigt werden, selbst wenn sie als Folge des Prozesses des Dünnens der Formmasse nicht von der Formmasse 104 bedeckt sind.
  • 1D zeigt das geformte Substrat nach dem Platzieren weiterer funktionsfähiger Halbleiter-Dies 116 in den in dem geformten Substrat ausgebildeten Hohlräumen 114. Die zusätzlichen funktionsfähigen Halbleiter-Dies 116 sind mit der Metall-Umverteilungsschicht 110 mithilfe von Lötkontakthügeln oder anderen elektrischen Verbindungen 118 elektrisch verbunden. Die Metall-Umverteilungsschicht 110 ist für die Unterbringung der elektrischen Verbindungen 118 der zusätzlichen funktionsfähigen Halbleiter-Dies 116 ausgelegt und dementsprechend strukturiert.
  • Die zusätzlichen funktionsfähigen Halbleiter-Dies 116 sind bevorzugt Dies, die durch die vorausgehenden Überspritz- und Umverteilungsschichtprozesse mechanisch und/oder thermisch beschädigt werden können. Zum Beispiel kann es erforderlich sein, dass bei einigen oder allen der neu hinzugefügten funktionsfähigen Halbleiter-Dies 116 deren Oberseiten 117 von der Formmasse 104 unbedeckt bleiben, z.B. im Fall von SAW-Filtern und MEMs-Dies. Außerdem können einige oder alle der neu hinzugefügten funktionsfähigen Halbleiter-Dies 116 durch die während der vorausgehenden Überspritz- und Umverteilungsschichtprozesse eingesetzten hohen Verarbeitungstemperaturen beschädigt werden. In jedem Fall wird durch das Hinzufügen dieser Dies 116 nach den Überspritz- und Umverteilungsschichtprozessen sichergestellt, dass die Dies 116 besser geschützt sind und ordnungsgemäß funktionsfähig bleiben. Ein Silizium-Mikrofon-Die wird in 1D als einer der zusätzlichen funktionsfähigen Halbleiter-Dies 116 gezeigt. Der Silizium-Mikrofon-Die 116 verfügt über eine Membran 120 zum Erkennen von Tonsignalen. Eine Öffnung 122 kann mithilfe einer Standardbearbeitung wie zum Beispiel Ätzen in der oder den isolierenden Schichten 106, 108 ausgebildet werden. Die Öffnung 122 ermöglicht, dass Tonsignale auf die Membran 120 des Silizium-Mikrofon-Die 116 auftreffen.
  • 1E zeigt das geformte Substrat nach dem Aufbringen einer optionalen Abdeckung 124 auf die gedünnte Seite 103'' der Formmasse 104. Die Abdeckung 124 wird aufgebracht, nachdem die zusätzlichen funktionsfähigen Halbleiter-Dies 116 in die in dem geformten Substrat ausgebildeten Hohlräume 114 eingesetzt wurden, sodass die Hohlräume 114 von der Abdeckung 124 bedeckt werden. Bei der Abdeckung 124 handelt es sich um ein Teil, das über den Hohlräumen 114 in dem geformten Substrat platziert wird, um die zusätzlichen funktionsfähigen Halbleiter-Dies 116 darin zu halten, zu schützen oder zu verdecken. Jede geeignete Abdeckung kann zum Abdecken der Hohlräume 114 verwendet werden. Bei einer Ausführungsform ist die Abdekkung 124 eine Polymer-Klebefolie. In dem Fall, dass einer oder mehrere der zusätzlichen funktionsfähigen Halbleiter-Dies 116 SAW-Filter sind, wird der SAW-Filter von der Abdekkung 124 und der Formmasse 104 umschlossen, um zu verhindern, dass Staub und andere Schmutzstoffe sich auf dem SAW-Filter-Die 116 sammeln . Außerdem wird durch den Hohlraum 114, in dem der SAW-Filter 116 positioniert ist, ein bestimmtes offenes Volumen für den SAW-Filter 116 definiert. In dem Fall, dass einer oder mehrere der zusätzlichen funktionsfähigen Halbleiter-Dies 116 dazu dienen, Licht zu erkennen oder zu emittieren (z.B. in dem Fall einer LED oder Fotodiode), kann die Abdeckung 1214 lichtdurchlässig sein, sodass der oder die lichtempfindlichen Dies 116 durch die lichtdurchlässige Abdeckung 124 Licht erkennen oder emittieren können.
  • 1F zeigt das geformte Substrat nachdem es in einzelne IC-Baueinheiten 126 zersägt wurde. Jeder Standard-Sägeprozess oder Prozess zum Segmentieren eines geformten Substrats kann eingesetzt werden. Lötkontakthügel 128 können vor oder nach dem Zersägen des geformtem Substrats auf die Seite 111 der Metall-Umverteilungsschicht 110 aufgebracht werden, die von der Formmasse 104 weg gerichtet ist. Die Lötkontakthügel 128 ermöglichen ein Anbringen der einzelnen IC-Baueinheiten 126 z.B. auf einer Leiterplatte oder einer anderen Art von Substrat (der einfachen Veranschaulichung halber nicht gezeigt). Jeder Standard-Lötkontakthügel-Prozess kann eingesetzt werden.
  • 2 veranschaulicht eine Schnittansicht des geformten Substrats gemäß einer weiteren Ausführungsform. Die in 2 gezeigte Ausführungsform ähnelt der in 1F gezeigten Ausführungsform, allerdings sind einer oder mehrere der zusätzlichen (später hinzugefügten) funktionsfähigen Halbleiter-Dies 116 an einem Träger 130 befestigt. Der Träger 130 verfügt über einen elektrisch isolierenden Bereich 132, wie beispielsweise ein keramisches Material oder ein Laminat und elektrisch leitende Bereiche 134, die in den isolierenden Bereich 132 eingebettet sind. Die leitenden Bereiche 134 des Trägers 130 sind auf einer Seite mit den Lötkontakthügeln 118 des entsprechenden Die 116 und auf der entgegengesetzten Seite mit der Metall-Umverteilungsschicht 110 verbunden, wodurch elektrische Verbindungen zwischen der Metall-Umverteilungsschicht 110 und der oder den in dem zusätzlichen Die 116 einbezogenen Vorrichtungen ermöglicht werden.
  • 3 veranschaulicht eine Schnittansicht des geformten Substrats gemäß noch einer weiteren Ausführungsform. Die in 3 gezeigte Ausführungsform ähnelt der in 1F gezeigten Ausführungsform, allerdings ist ein Abdecksubstrat 136 mit einem offenen Hohlraum 138 auf die gedünnte Seite 103'' der Formmasse 104 aufgebracht. Der offene Hohlraum 138 in dem Abdecksubstrat 136 fluchtet mit dem Hohlraum 114 in dem geformten Substrat, der einen der zusätzlichen funktionsfähigen Halbleiter-Dies 116 enthält. In dem Fall eines Mikrofon-Die vergrößert der offene Hohlraum 138 in dem Abdecksubstrat 136 das offene Volumen um den Mikrofon-Die 116. Jedes geeignete Abdecksubstrat kann verwendet werden, z.B. ein geformtes Substrat.
  • 4, zu der die 4A bis 4D zählen, veranschaulicht gemäß einer weiteren Ausführungsform Schnittansichten eines geformten Substrats während verschiedener Phasen eines Verfahrens zum Packaging integrierter Schaltungen unter Verwendung des geformten Substrats. Die in 4A gezeigte Ausführungsform ähnelt der in 1A gezeigten Ausführungsform, allerdings sind einer oder mehrere der Platzhalter 102 zwischen Halbleiterblöcke 200 geschaltet, die in die Formmasse 104 eingebettet sind. Elektrisch leitende Bereiche 202, wie zum Beispiel Kupferkontakthügel, sind auf der Oberseite 201 der Halbleiterblöcke 200 angeordnet, d.h., auf der Seite der Halbleiterblöcke 200, die von der Metall-Umverteilungsschicht 110 weg gerichtet ist.
  • 4B zeigt das geformte Substrat nachdem die Formmasse 104 an der Oberseite des geformten Substrats gedünnt wurde, um mindestens einige der Platzhalter 102 freizulegen, wie hier bereits beschrieben wurde. Die elektrisch leitenden Bereiche 202 auf der Oberseite 201 der Halbleiterblöcke 200 liegen nach dem Dünnen ebenfalls frei.
  • 4C zeigt das geformte Substrat nachdem die Platzhalter 102 entfernt wurden, ein SAW-Filter 116 in dem entsprechenden Hohlraum 114 in der Formmasse 104 platziert und eine strukturierte Abdeckung 204 auf die gedünnte Seite 103'' der Formmasse 104 aufgebracht wurde. Die Abdeckung 204 ist derart strukturiert, dass der SAW-Filter 116 von der Abdeckung 204 bedeckt wird und die Halbleiterblöcke 200 von der Abdekkung 204 nicht bedeckt werden. Die Abdeckung 204 kann vor oder nach dem Aufbringen auf die gedünnte Seite 103'' der Formmasse 104 strukturiert werden.
  • 4D zeigt das geformte Substrat nachdem eine Abschirmschicht 206, wie beispielsweise eine Metallschicht aus Kupfer, z.B. durch Sputtern auf der strukturierten Abdeckung 204 und der gedünnten Seite 103'' der Formmasse 104 ausgebildet wurde. Die Abschirmschicht 206 ist von dem SAW-Filter 116 durch die strukturierte Abdeckung 204 beabstandet und elektrisch mit den freigelegten elektrisch leitenden Bereichen 202 auf der Oberseite 201 der Halbleiterblöcke 200 verbunden. Die Abschirmschicht 206 ist mit der Metall-Umverteilungsschicht 110 durch die Halbleiterblöcke 200 verbunden, wodurch eine Abschirmstruktur für den SAW-Filter 116 gebildet wird.
  • 5, zu der die 5A bis 5C zählen, veranschaulicht gemäß noch einer weiteren Ausführungsform Schnittansichten eines geformten Substrats während verschiedener Phasen eines Verfahrens zum Packaging integrierter Schaltungen unter Verwendung des geformten Substrats. In 5A bestehen die Platzhalter 102 aus einem Glob-Top-Epoxid mit einer größeren Dicke (wie gezeigt) oder derselben Dicke wie die funktionsfähigen Halbleiter-Dies 100, die in die Formmasse 104 eingebettet sind. 5B zeigt das geformte Substrat nachdem die Formmasse 104 an der Oberseite 103'' der Formmasse 104 gedünnt wurde, um die Glob-Top-Epoxid-Platzhalter 102 freizulegen, wie hier bereits beschrieben wurde. 5C zeigt das geformte Substrat nachdem die Glob-Top-Epoxid-Platzhalter 102 z.B. durch chemisches Ätzen entfernt wurden, um Hohlräume 114 in der Formmasse 104 auszubilden. Zusätzliche funktionsfähige Halbleiter-Dies 116 können in den Hohlräumen 114 platziert und eine weitere Bearbeitung des geformten Substrats kann ausgeführt werden, wie hier bereits beschrieben wurde.
  • Das hier beschriebene geformte Substrat kann auf verschiedene Weisen hergestellt werden. Die 6A bis 6C veranschaulichen eine Ausführungsform der Herstellung des geformten Substrats.
  • 6A zeigt eine Vielzahl funktionsfähiger Halbleiter-Dies 100 und Platzhalter 102, die auf einem Trägersubstrat 300 platziert sind. Das Trägersubstrat 300 bietet eine mechanische Unterstützung für die Dies 100 und Platzhalter 102 während späterer Formungs- und Metallisierungsprozesse. Die funktionsfähigen Halbleiter-Dies 100 und die Platzhalter 102 sind auf dem Trägersubstrat 300 voneinander beabstandet. Eine Klebefolie 302 kann verwendet werden, um die funktionsfähigen Halbleiter-Dies 100 und die Platzhalter 102 an ihrem Platz auf dem Trägersubstrat 300 zu halten.
  • 6B zeigt die funktionsfähigen Halbleiter-Dies 100 und die Platzhalter 102, nachdem sie mit einer Formmasse 104 bedeckt wurden, um eine geformte Struktur zu bilden. Jeder geeignete Formungsprozess und jede geeignete Formmasse können verwendet werden.
  • 6C zeigt die geformte Struktur nach dem Entfernen des Trägersubstrats 300 und der Klebefolie 302. Das Trägersubstrat 300 und die Klebefolie 302 können mithilfe jedes Standardprozesses, wie beispielsweise Ätzen oder Schleifen, entfernt werden, nachdem die funktionsfähigen Halbleiter-Dies 100 und die Platzhalter 102 mit der Formmasse 104 bedeckt wurden. Die Unterseiten 101, 101' der funktionsfähigen Halbleiter-Dies 100 und der Platzhalter 102 werden nicht von der Formmasse 104 bedeckt. Ein späteres Dünnen der Formmasse 104, um die Platzhalter 102 freizulegen, wie hier bereits beschrieben, wird auf der Seite 103'' der Formmasse 104 ausgeführt, entgegengesetzt zu der Seite, von der das Trägersubstrat 300 entfernt wurde. Die Metall-Umverteilungsschicht 110 wird auf derselben Seite 101'' der Formmasse 104 ausgebildet, auf der die Pads 112 jedes funktionsfähigen Halbleiter-Die 100 von der Formmasse 104 nicht bedeckt werden.
  • Räumlich relative Begriffe wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „obere(r)“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen unterschiedliche Ausrichtungen der Vorrichtung zusätzlich zu anderen Ausrichtungen als den in den Figuren gezeigten umfassen. Außerdem werden Begriffe wie „erste(r)“, „zweite(r)“ und dergleichen ebenfalls verwendet, um verschiedene Elemente, Bereiche, Abschnitte, usw. zu beschreiben und sollen nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • So, wie sie hier verwendet werden, sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sollen sowohl die Plural- als auch die Singularformen beinhalten, solange der Kontext nicht eindeutig auf etwas anderes hinweist.

Claims (23)

  1. Es wird beansprucht:
  2. Verfahren zum Packaging integrierter Schaltungen, wobei das Verfahren umfasst: Bereitstellen eines geformten Substrats mit einer ersten Vielzahl funktionsfähiger Halbleiter-Dies und einer Vielzahl von Platzhaltern, die voneinander seitlich beabstandet und von einer Formmasse bedeckt sind; Dünnen der Formmasse, um mindestens einige der Platzhalter freizulegen; Entfernen der freigelegten Platzhalter, um Hohlräume in dem geformten Substrat auszubilden; Einsetzen einer zweiten Vielzahl funktionsfähiger Halbleiter-Dies in die in dem geformten Substrat ausgebildeten Hohlräume; und Ausbilden elektrischer Verbindungen zu der ersten Vielzahl und der zweiten Vielzahl funktionsfähiger Halbleiter-Dies auf einer nicht von der Formmasse bedeckten Seite der Dies.
  3. Verfahren nach Anspruch 1, wobei das Bereitstellen des geformten Substrats umfasst: Platzieren der ersten Vielzahl funktionsfähiger Halbleiter-Dies und der Platzhalter auf einem Trägersubstrat, sodass die erste Vielzahl funktionsfähiger Halbleiter-Dies und die Platzhalter auf dem Trägersubstrat voneinander beabstandet sind; Bedecken der ersten Vielzahl funktionsfähiger Halbleiter-Dies und der Platzhalter mit der Formmasse, um eine geformte Struktur auszubilden; und Entfernen des Trägersubstrats nach dem Bedecken der ersten Vielzahl funktionsfähiger Halbleiter-Dies und der Platzhalter mit der Formmasse.
  4. Verfahren nach Anspruch 2, wobei das Dünnen der Formmasse, um die Platzhalter freizulegen, ein Dünnen der Formmasse auf einer Seite der geformten Struktur umfasst, gegenüber der das Trägersubstrat entfernt wurde, um die Platzhalter freizulegen.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die freigelegten Platzhalter dicker als die erste Vielzahl funktionsfähiger Halbleiter-Dies sind, und wobei die Formmasse durch Ätzen oder mechanisches Schleifen gedünnt wird, sodass die erste Vielzahl funktionsfähiger Halbleiter-Dies nach dem Dünnen von der Formmasse bedeckt bleibt.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei die freigelegten Platzhalter nicht funktionale Halbleiter-Dies mit einer größeren Dicke als die erste Vielzahl funktionsfähiger Halbleiter-Dies sind.
  7. Verfahren nach Anspruch 5, wobei die nicht funktionalen Halbleiter-Dies durch chemisches Nassätzen entfernt werden.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei die freigelegten Platzhalter Metall-, Kunststoff- oder Keramikblöcke sind.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die freigelegten Platzhalter ein Glob-Top-Epoxid enthalten.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei die freigelegten Platzhalter poröse Blöcke sind.
  11. Verfahren nach einem der vorangehenden Ansprüche, das außerdem ein Aufbringen einer Abdeckung auf die gedünnte Seite der Formmasse nach dem Einsetzen der zweiten Vielzahl funktionsfähiger Halbleiter-Dies in die in dem geformten Substrat ausgebildeten Hohlräume umfasst, sodass die Hohlräume von der Abdeckung bedeckt werden.
  12. Verfahren nach Anspruch 10, wobei die Abdeckung eine Polymer-Klebefolie ist.
  13. Verfahren nach Anspruch 10 oder 11, wobei die Abdeckung lichtdurchlässig ist und einer oder mehrere aus der zweiten Vielzahl funktionsfähiger Halbleiter-Dies dazu dienen, durch die lichtdurchlässige Abdeckung Licht zu detektieren oder zu emittieren.
  14. Verfahren nach einem der Ansprüche 10 bis 12, wobei einer oder mehrere aus der zweiten Vielzahl funktionsfähiger Halbleiter-Dies ein von der Abdeckung und der Formmasse umschlossener Akustische-Oberflächenwellen-Filter ist.
  15. Verfahren nach Anspruch 13, wobei jeder Akustische-Oberflächenwellen-Filter zwischen in das geformte Substrat eingebettete Halbleiterblöcke geschaltet ist, und wobei die Abdeckung so strukturiert ist, dass die Halbleiterblöcke von der Abdeckung nicht bedeckt werden.
  16. Verfahren nach Anspruch 14, das außerdem ein Ausbilden einer Abschirmschicht auf der strukturierten Abdeckung und der gedünnten Seite der Formmasse umfasst, wobei die Abschirmschicht mithilfe der strukturierten Abdeckung zu jedem Akustische-Oberflächenwellen-Filter beabstandet und elektrisch mit freigelegten elektrisch leitenden Bereichen verbunden ist, die auf den Halbleiterblöcken angeordnet sind.
  17. Verfahren nach einem der vorangehenden Ansprüche, wobei ein Ausbilden der elektrischen Verbindungen umfasst: Ausbilden einer isolierenden Schicht auf einer Seite des geformten Substrats, auf der Pads jedes funktionsfähigen Halbleiter-Die nicht von der Formmasse bedeckt sind; und Ausbilden einer Metallschicht, die durch die isolierende Schicht hindurch in Kontakt mit Pads jedes funktionsfähigen Halbleiter-Die steht.
  18. Verfahren nach Anspruch 16, wobei einer oder mehrere aus der zweiten Vielzahl funktionsfähiger Halbleiter-Dies an einem Träger befestigt und durch den Träger hindurch elektrisch mit der Metallschicht verbunden ist.
  19. Verfahren nach Anspruch 16 oder 17, wobei einer oder mehrere aus der zweiten Vielzahl funktionsfähiger Halbleiter-Dies ein Mikrofon-Die ist, wobei das Verfahren außerdem ein Ausbilden einer Öffnung in der isolierenden Schicht umfasst, die ermöglicht, dass Tonsignale auf eine Membran des Mikrofon-Die auftreffen.
  20. Verfahren nach Anspruch 18, das außerdem ein Aufbringen eines Abdecksubstrats mit einem offenen Hohlraum auf die gedünnte Seite der Formmasse umfasst, sodass der offene Hohlraum in dem Abdecksubstrat mit dem Hohlraum in dem geformten Substrat fluchtet, der den Mikrofon-Die enthält, und ein offenes Volumen um den Mikrofon-Die herum vergrößert.
  21. Verfahren nach Anspruch 18 oder 19, wobei die freigelegten Platzhalter nach dem Ausbilden der Metallschicht entfernt werden.
  22. Geformtes Substrat, umfassend: eine Vielzahl funktionsfähiger Halbleiter-Dies und eine Vielzahl nicht funktionaler Platzhalter, die in eine Formmasse eingebettet sind, sodass die funktionsfähigen Halbleiter-Dies und die nicht funktionalen Platzhalter voneinander beabstandet sind und eine nicht von der Formmasse bedeckte Seite aufweisen; eine isolierende Schicht auf derselben Seite der Formmasse wie die Seite der funktionsfähigen Halbleiter-Dies und der nicht funktionalen Platzhalter, die von der Formmasse nicht bedeckt wird; und eine Metallschicht, die durch die isolierende Schicht hindurch in Kontakt mit Pads jedes funktionsfähigen Halbleiter-Die steht.
  23. Geformtes Substrat nach Anspruch 21, wobei mindestens einige der nicht funktionalen Platzhalter eine größere Dicke aufweisen als die funktionsfähigen Halbleiter-Dies.
DE102014109571.5A 2013-07-17 2014-07-09 Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern Active DE102014109571B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/944,260 US8828807B1 (en) 2013-07-17 2013-07-17 Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
US13/944,260 2013-07-17

Publications (2)

Publication Number Publication Date
DE102014109571A1 DE102014109571A1 (de) 2015-01-22
DE102014109571B4 true DE102014109571B4 (de) 2019-06-06

Family

ID=51455137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014109571.5A Active DE102014109571B4 (de) 2013-07-17 2014-07-09 Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern

Country Status (3)

Country Link
US (2) US8828807B1 (de)
CN (1) CN104299918B (de)
DE (1) DE102014109571B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
KR101647559B1 (ko) * 2014-11-07 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
DE102015102458B4 (de) * 2015-02-20 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
CN104979447B (zh) * 2015-07-16 2018-10-19 华天科技（昆山）电子有限公司 倒装led封装结构及制作方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
US9725303B1 (en) 2016-03-16 2017-08-08 Infineon Technologies Ag Semiconductor device including a MEMS die and a conductive layer
US10186468B2 (en) 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
US20180134546A1 (en) * 2016-11-14 2018-05-17 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN107301993A (zh) * 2017-06-08 2017-10-27 太极半导体（苏州）有限公司 一种增加非功能性芯片的封装结构及其制作工艺
DE102018200140A1 (de) * 2018-01-08 2019-07-11 Robert Bosch Gmbh Umweltsensor, Umweltsensorzwischenprodukt und Verfahren zum Herstellen einer Vielzahl von Umweltsensoren
DE102019201228B4 (de) * 2019-01-31 2023-10-05 Robert Bosch Gmbh Verfahren zum Herstellen einer Mehrzahl von Sensoreinrichtungen und Sensoreinrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
WO2001042820A2 (en) 1999-12-02 2001-06-14 Teraconnect, Inc. Method of making optoelectronic devices using sacrificial devices
US20030109072A1 (en) 2001-11-29 2003-06-12 Thorsten Meyer Process for producing a component module

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
DE19806817C1 (de) 1998-02-18 1999-07-08 Siemens Ag EMV-optimierter Leistungsschalter
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US7161252B2 (en) * 2002-07-19 2007-01-09 Matsushita Electric Industrial Co., Ltd. Module component
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
DE102004021054B4 (de) 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004030042B4 (de) 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
WO2006019911A1 (en) * 2004-07-26 2006-02-23 Sun Microsystems, Inc. Multi-chip module and single-chip module for chips and proximity connectors
DE102006023123B4 (de) 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
DE102006012739B3 (de) 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
US7915089B2 (en) * 2007-04-10 2011-03-29 Infineon Technologies Ag Encapsulation method
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US8390107B2 (en) * 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
SG152086A1 (en) 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US8637341B2 (en) 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US8318540B2 (en) * 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
US8410590B2 (en) 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8325951B2 (en) * 2009-01-20 2012-12-04 General Mems Corporation Miniature MEMS condenser microphone packages and fabrication method thereof
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US8372695B2 (en) * 2010-11-19 2013-02-12 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US8716859B2 (en) 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US20140264808A1 (en) 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
WO2001042820A2 (en) 1999-12-02 2001-06-14 Teraconnect, Inc. Method of making optoelectronic devices using sacrificial devices
US20030109072A1 (en) 2001-11-29 2003-06-12 Thorsten Meyer Process for producing a component module

Also Published As

Publication number Publication date
US8828807B1 (en) 2014-09-09
US20150028435A1 (en) 2015-01-29
DE102014109571A1 (de) 2015-01-22
US9487392B2 (en) 2016-11-08
CN104299918A (zh) 2015-01-21
CN104299918B (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE102013108353B4 (de) Vorrichtung mit einer eingebetteten MEMS-Vorrichtung und Verfahren zur Herstellung einer eingebetteten MEMS-Vorrichtung
DE102006058010B4 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE112012002654B4 (de) Integration sekundärer Bauelemente in kernlose mikroelektronische Bauelement-Packages
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102017221082B4 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
DE102015103745A1 (de) Verfahren zum Durchführen von erweitertem bzw. eingebettetem Wafer Level Packaging (eWLP) und durch die Verfahren hergestellte eWLP-Geräte
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102005018990A1 (de) FBGA- und COB-Packetstruktur für Bildsensor
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102011053360A1 (de) Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102014117683A1 (de) Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE102011007537A1 (de) In einem Kunststoffkörper eingebettetes Funktionselement und Verfahren zur elektrischen Kontaktierung eines in einem Kunststoffkörper eingebetteten Funktionselements
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014118214B4 (de) Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
JP2006511085A (ja) 電子デバイス及びその製造方法
DE102009001932A1 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative