DE102011053360A1 - Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements - Google Patents

Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements Download PDF

Info

Publication number
DE102011053360A1
DE102011053360A1 DE201110053360 DE102011053360A DE102011053360A1 DE 102011053360 A1 DE102011053360 A1 DE 102011053360A1 DE 201110053360 DE201110053360 DE 201110053360 DE 102011053360 A DE102011053360 A DE 102011053360A DE 102011053360 A1 DE102011053360 A1 DE 102011053360A1
Authority
DE
Germany
Prior art keywords
encapsulating material
emitting diode
light
carrier
encapsulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110053360
Other languages
English (en)
Inventor
Andreas Eder
Henrik Ewe
Stefan Landau
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011053360A1 publication Critical patent/DE102011053360A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Verfahren und ein System für ein zuverlässiges LED-Halbleiterbauelement werden bereitgestellt. Bei einer Ausführungsform umfasst das Bauelement einen Träger, eine auf dem Träger angeordnete Leuchtdiode, ein über der Leuchtdiode und dem Träger angeordnetes Kapselungsmaterial, mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung und eine über der mindestens einen Durchverbindung angeordnete und strukturierte Metallisierungsschicht.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein ein zuverlässiges Leuchtdioden-(LED)Halbleiterbauelement. Die vorliegende Offenbarung betrifft insbesondere ein Verfahren und System zum Kapseln und Einbetten von LEDs, um ein zuverlässiges LED-Halbleiterbauelement bereitzustellen.
  • HINTERGRUND
  • LEDs finden weite Verbreitung in vielen Anwendungen wegen ihrer Lichterfassungsfähigkeit. Bei vielen gegenwärtigen Halbleiter-Anwendungen werden LEDs als individuelle Komponenten direkt auf einer Leiterplatte (Printed Circuit Board, PCB) montiert und elektrisch mit anderen Komponenten wie etwa Leistungs- und Logikkomponenten auf der Platte verbunden. Bei anderen Anwendungen werden LEDs unter Verwendung von Silikon oder siliziumbasierten Materialien in Halbleiterbauelementen platziert. Diese Materialien besitzen jedoch aufgrund ihres hohen Wärmeausdehnungskoeffizienten, schlechter Haftung an Metall und hoher Feuchtedurchlässigkeit schlechte Leistungswerte. Deshalb besteht ein Bedarf an einem Verfahren und System zum Bereitstellen eines zuverlässigen LED-Halbleiterbauelements, das eine bessere Leistung liefert.
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Verfahren und ein System zum Bereitstellen eines zuverlässigen LED-Halbleiterbauelements, das eine bessere Leistung liefert, anzugeben. Diese Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von Unteransprüchen.
  • KURZE BESCHREIBUNG VON ZEICHNUNGEN
  • Die 1A bis 1E sind Diagramme, die einen beispielhaften Prozess zum Ausbilden eines zuverlässigen LED-Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Offenbarung bilden.
  • 2 ist ein Flussdiagramm eines beispielhaften Prozesses zum Ausbilden eines zuverlässigen LED-Halbleiters gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • 3A bis 3E sind Diagramme, die einen zuverlässigen LED-Halbleiterbaustein (LED-Halbleiterpackage) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • 4 ist ein Flussdiagramm eines beispielhaften Prozesses zum Ausbilden eines zuverlässigen LED-Halbleiterbausteins gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung liefert ein zuverlässiges LED-Halbleiterbauelement. Bei einer Ausführungsform umfasst das Bauelement einen Träger, eine auf dem Träger angeordnete Leuchtdiode, ein über der Leuchtdiode und dem Träger angeordnetes Kapselungsmaterial, mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung und eine über der mindestens einen Durchverbindung angeordnete und strukturierte Metallisierungsschicht.
  • Bei einer weiteren Ausführungsform umfasst das Bauelement einen Träger, eine Leuchtdiode und mindestens einen auf dem Träger angeordneten Halbleiterchip, ein über der Leuchtdiode, dem mindestens einen Halbleiterbauelement und dem Träger angeordnetes Kapselungsmaterial, mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung, und eine über der mindestens einen Durchverbindung angeordnete und strukturierte Metallisierungsschicht.
  • Bei noch einer weiteren Ausführungsform wird ein Verfahren zum Ausbilden eines zuverlässigen LED-Halbleiterbauelements bereitgestellt. Das Verfahren umfasst: Bereitstellen eines Trägers, Anordnen mindestens einer Leuchtdiode auf dem Träger, Kapseln der mindestens einen Leuchtdiode und des Trägers mit einem Kapselungsmaterial, Ausbilden mindestens einer Durchverbindung in dem Kapselungsmaterial und Ausbilden einer Metallisierungsschicht über der mindestens einen Durchverbindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Bauelemente mit Halbleiterchips werden unten beschrieben. Die Halbleiterchips können von extrem unterschiedlichen Arten sein, können über verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen oder passive Elemente oder MEMS usw. enthalten. Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, IGBTs (Isolated Gate Bipolar Transistors) konfiguriert sein. Halbleiterchips können eine vertikale Struktur aufweisen und können derart hergestellt werden, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Diese Halbleiterchips können Kontaktelemente aufweisen, die auf ihren Hauptoberflächen angeordnet sind, wozu eine obere Oberfläche und eine untere Oberfläche zählen. Zu Beispielen von Halbleiterchips mit einer vertikalen Struktur zählen Leistungstransistoren und Leistungsdioden. Im Fall von Leistungstransistoren können die Source-Elektrode und die Gate-Elektrode auf einer ersten Hauptoberfläche angeordnet sein, während die Drain-Elektrode auf einer zweiten Hauptoberfläche angeordnet sein kann. Im Fall einer Leistungsdiode kann die Anodenelektrode auf einer ersten Hauptoberfläche angeordnet sein, während die Kathodenelektrode auf einer zweiten Hauptoberfläche angeordnet sein kann.
  • Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgebildet sein. Weiterhin können die Halbleiterchips als MEMS (mikro-elektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren konfiguriert sein, beispielsweise Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Mikrophone usw. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente konfiguriert sein. Die Halbleiterchips können auch Antennen und/oder diskrete passive Elemente enthalten. Halbleiterchips, in die solche funktionalen Elemente eingebettet sind, enthalten allgemein Elektronikschaltungen, die zum Ansteuern der funktionalen Elemente oder weiterer Prozesssignale, die von den funktionalen Elementen generiert werden, dienen. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu werden und können zudem anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips weisen Kontaktelemente auf, die das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten. Die Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Aluminium, Nickel, Palladium, Gold oder Kupfer, einer Metalllegierung, einem Metallstapel (metal stack) oder einem elektrisch leitenden organischen Material. Die Kontaktelemente können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden. Die aktiven oder passiven Strukturen der Halbleiterchips sind üblicherweise unter den aktiven Hauptoberflächen angeordnet und können über die Kontaktelemente elektrisch kontaktiert werden. Im Fall von Leistungstransistoren können die Kontaktelemente Drain-, Source- oder Gate-Elektroden sein.
  • Die nachfolgend beschriebenen Bauelemente können externe Kontaktelemente enthalten, die von außerhalb der Bauelemente zugänglich sind, um das Herstellen eines elektrischen Kontakts von außerhalb der Bauelemente zu gestatten. Außerdem können die externen Kontaktelemente wärmeleitend sein und als Kühlkörper für die Wärmeableitung der Halbleiterchips dienen. Die externen Kontaktelemente können aus einem beliebigen elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Pd, Ni, Au, usw.
  • Die nachfolgend beschriebenen Bauelemente können ein Kapselungsmaterial enthalten, das mindestens Teile der Halbleiterchips bedeckt. Das Kapselungsmaterial ist ein elektrisch isolierendes Material, das relativ zu den elektrisch leitenden Komponenten des Bauelements höchstens marginal elektrisch leitend ist. Zu Beispielen für ein Kapselungsmaterial zählen ein Ausformmaterial (mold) und ein epoxidbasiertes Material. Das Kapselungsmaterial kann ein beliebiges geeignetes duroplastisches, thermoplastisches, Laminat-(PrePreg) oder wärmehärtendes Material sein und kann Füllmaterialien enthalten. Es können verschiedene Techniken eingesetzt werden, um die Halbleiterchips mit dem Ausformmaterial zu bedecken, beispielsweise Formpressen, Laminieren oder Spritzgießen.
  • Die vorliegende Offenbarung liefert ein Verfahren und System für ein zuverlässiges LED-Halbleiterbauelement durch Kapseln von LEDs mit einem speziellen Kapselungsmaterial, das hochtransparent ist, insbesondere für das blaue Farbspektrum, und eine gute Haftung zu Metallen aufweist. Außerdem weist das transparente Kapselungsmaterial einen niedrigen Wärmeausdehnungskoeffizienten und bei hoher Temperatur Stabilität auf. Das resultierende Bauelement lässt sich deshalb leicht mit anderen Halbleiterbauelementen und Prozessen integrieren, ohne die Leistung der LEDs zu beeinflussen.
  • Unter Bezugnahme auf die 1A bis 1E werden Diagramme, die einen beispielhaften Prozess zum Ausbilden eines zuverlässigen LED-Halbleiterbauelements darstellen, gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Wie in 1A gezeigt, wird ein zuverlässiges LED-Halbleiterbauelement 100 bereitgestellt, das einen Träger 102 umfasst, der als ein Systemträger (lead frame) dient. Der Träger 102 kann aus Metallen, Keramiken, Kunststoffen oder beliebigen anderen Arten von Material hergestellt sein. Der Träger 102 kann ein strukturierter oder unstrukturierter Systemträger sein. Eine Klebeschicht 104 wird dann über dem Träger 102 aufgebracht, um die LED 106 anzubringen. Die Klebeschicht 104 kann aus einem beliebigen Klebematerial wie etwa einem Metallkleber hergestellt sein. Die LED 106 wird auf dem Träger 102 über der Klebeschicht 104 platziert. Die LED 106 kann einen ersten, auf der hinteren Oberfläche 110 der LED 106 angeordneten ersten elektrischen Kontakt 108 und einen auf einer oberen Oberfläche 114 der LED 106 angeordneten zweiten elektrischen Kontakt 112 umfassen.
  • Unter Bezugnahme auf 1B wird ein hochtransparentes Kapselungsmaterial 120 aufgetragen, um den Träger 102 und die LED 106 zu kapseln. Bei einer Ausführungsform kann das Kapselungsmaterial ein zuverlässiges Polymermaterial sein, wie etwa Acrylharze, Ormocere, Epoxid-Acrylat-Copolymer, Siliziumepoxidcopolymer usw. Alternativ kann das Kapselungsmaterial aus anderen Polymermaterialien wie etwa Epoxidharzen hergestellt sein, was die Elastizität der Struktur erhöht und eine gute Lichtübertragung für einen gegebenen Wellenlängenbereich liefert.
  • Diese Arten von Kapselungsmaterial weisen in dem vollen Bereich von LED-Lichtwellenlängen eine sehr niedrige Lichtabsorption auf, aber besonders in einem kurzen Wellenlängenbereich. Bei einem Beispiel weisen diese Arten von Kapselungsmaterial eine Lichtabsorption von unter 5 Prozent, aber bevorzugt unter einem Prozent, über einen vollen Bereich von LED-Lichtwellenlängen auf. Die LED-Wellenlängen können irgendwo im Bereich von Infrarot bis Ultraviolett liegen.
  • Außerdem liefern diese Materialien eine ausgezeichnete Haftung an Metallen, insbesondere an Kupferoberflächen, und anderen Arten von Materialien wie etwa Polymeren und Keramiken. Diese Materialien weisen auch einen niedrigen Wärmeausdehnungskoeffizient auf, beispielsweise unter 50 ppm/K, was sogar bei hoher Temperatur, beispielsweise einer Temperatur über 150°C, eine Stabilität ergibt. Das Kapselungsmaterial 120 kann durch Ausformen (molding) oder andere Kapselungsverfahren aufgebracht werden.
  • Optional wird eine dünne Metallschicht 122 über dem Kapselungsmaterial 120 aufgebracht. Die Metallschicht 122 kann aus Metallen wie etwa Kupfer bestehen, um einen RCC-Film bereitzustellen. Die Metallschicht 122 kann als Kühlkörper oder Wärmeableitung für die Struktur oder elektrische Kontakte und Umverdrahtungsschicht (redistribution layer) für die LED 106 dienen. Die Dicke der Metallschicht 122 kann einige wenige Mikrometer betragen. Die Metallschicht 122 kann jedoch aus anderen Arten von Metallen hergestellt sein oder kann unterschiedliche Dicken aufweisen, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Unter Bezugnahme auf 1C werden mehrere Via-Öffnungen 124, 126 in dem Kapselungsmaterial 120 und optional der Metallschicht 122 ausgebildet, um Durchverbindungen zu den elektrischen Kontakten 108 und 112 der LED 106 bereitzustellen. Beispielsweise wird eine Via-Öffnung 124 ausgebildet, um eine Durchverbindung zu dem auf der hinteren Oberfläche 110 der LED 106 angeordneten ersten elektrischen Kontakt 108 bereitzustellen. Die Via-Öffnung 126 wird bereitgestellt, um eine Durchverbindung zu dem auf der oberen Oberfläche 114 der LED 106 angeordneten zweiten elektrischen Kontakt 112 bereitzustellen.
  • Bei einer Ausführungsform können die mehreren Via-Öffnungen 124, 126 über Laserbohren oder Plasmaätzen ausgebildet werden. Es können jedoch andere Verfahren zum Ausbilden der mehreren Via-Öffnungen verwendet werden, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Unter Bezugnahme auf 1D können die mehreren Via-Öffnungen 124, 126 mit einem Metall wie etwa Kupfer gefüllt werden, um eine Metallisierungsschicht 128 auszubilden. Zum Füllen der mehreren Via-Öffnungen kann zuerst eine Barrierenschicht über den mehreren Via-Öffnungen, bei diesem Beispiel Via-Öffnungen 124, 126 und optional der Metallschicht 122, abgeschieden werden (z. B. gesputtert werden). Die Barrierenschicht kann aus einem elektrisch leitenden Material wie etwa Chrom oder Titan oder einer Legierung aus verschiedenen Metallen wie etwa Titan und Wolfram bestehen. Dann kann eine Keimschicht auf der Barrierenschicht abgeschieden werden (z. B. gesputtert werden). Die Keimschicht kann aus einem elektrisch leitenden Material wie etwa Kupfer bestehen.
  • Nachdem eine Barrieren- und/oder Keimschicht aufgebracht ist, werden eine andere Schicht aus elektrisch leitendem Material wie etwa Kupfer oder mehrere Schichten aus ähnlichen oder verschiedenen elektrisch leitenden Materialien wie etwa Kupfer, Nickel, Gold oder Palladium galvanisch abgeschieden. Das elektrisch leitende Material kann Kupfer oder irgendein anderes leitendes Metall sein und kann aus einem Schichtstapel aus verschiedenen Metallen wie etwa Kupfer, Nickel und Gold oder Kupfer, Nickel und Kupfer oder Kupfer, Nickel und Palladium bestehen.
  • Bevor das elektrisch leitende Material aufgetragen wird, wird ein Galvanoresist (plating resist) über der Barrieren- und/oder Keimschicht platziert. Der Galvanoresist kann über der ganzen Barrieren- und/oder Keimschicht mit Ausnahme der mehreren Via-Öffnungen wie etwa der Via-Öffnungen 124, 126 und der Waferkante (Kantenausschluss) platziert werden. Der Galvanoresist wird in der Regel nach dem Aufbringen mit einer Fotolithographiemaske (Mask-Aligner) oder einem Retikel (Stepper) belichtet und entwickelt. Eine weitere Möglichkeit würde darin bestehen, den Resist durch Laser zu strukturieren (z. B. Laser Direct Imaging) oder das bereits strukturierte elektrisch leitende Material aufzutragen (z. B. zu drucken). Auch eine Dual-Damaszene-Umverteilung ist möglich.
  • Nachdem elektrisch leitendes Material in von dem Galvanoresist noch nicht bedeckten Bereichen aufgebracht ist, wird der Galvanoresist abgelöst und die Barrieren- und/oder Keimschicht werden beispielsweise durch Nassätzen chemisch entfernt. Der Galvanoresist kann mit einer üblichen Resistlösetechnik leicht entfernt werden. Die Barrieren- und/oder Keimschicht kann durch Nassätzen entfernt werden. Teile der Barrieren- und/oder Keimschicht können jedoch unter Einsatz anderer Verfahren entfernt werden, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Unter Bezugnahme auf 1E wird nach dem Entfernen des Galvanoresist und der Barrieren- und/oder Keimschicht die Metallisierungsschicht 128 ausgebildet. Die Metallisierungsschicht 128 wird dann strukturiert, um eine elektrische Verbindung zu einer externen Komponente wie etwa einer Leiterplatte bereitzustellen. Bei diesem Beispiel werden Teile der Metallisierungsschicht 128 durch Abtragen wie etwa Fotolithographie entfernt. Wie in 1E gezeigt, wird ein Teil 130 der Metallisierungsschicht 128 durch Abtragen entfernt, was wiederum das hochtransparente Kapselungsmaterial 120 exponiert. Das exponierte, hochtransparente Kapselungsmaterial 120 gestattet der LED 106 das Absorbieren eines vollen Bereichs von LED-Lichtwellenlängen 132 einschließlich des blauen Farbspektrums.
  • Unter Bezugnahme auf 2 wird ein Flussdiagramm eines beispielhaften Prozesses zum Ausbilden eines zuverlässigen LED-Halbleiterbausteins gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Der Prozess 200 beginnt bei Schritt 202 zum Bereitstellen eines Trägers als ein Systemträger. Beispielsweise wird ein Metallträger 102 als ein Systemträger bereitgestellt. Der Prozess 200 geht dann weiter zu Schritt 204, um eine LED über einer Klebeschicht auf dem Träger zu platzieren. Die LED 106 wird beispielsweise über der Klebeschicht 104 auf dem Träger 102 platziert.
  • Der Prozess 200 geht dann weiter zu Schritt 206 zum Kapseln der LED und des Trägers mit einem hochtransparenten Kapselungsmaterial. Beispielsweise wird das Kapselungsmaterial 120 aufgetragen, um die LED 106 und den Träger 102 zu kapseln. Das Kapselungsmaterial kann ein zuverlässiges Polymermaterial wie etwa Acrylharze, Epoxid-Acrylat-Copolymer oder andere Materialien wie etwa Epoxidharze sein, die der Struktur Elastizität und eine gute Lichtübertragung in einem gegebenen Wellenlängenbereich verleihen.
  • Der Prozess 200 geht dann weiter zu Schritt 208 zum optionalen Aufbringen einer Metallschicht über dem Kapselungsmaterial. Beispielsweise kann eine aus Kupfer hergestellte Metallschicht 122 über dem Kapselungsmaterial 120 aufgebracht werden. Der Prozess 200 geht dann weiter zu Schritt 210 zum Ausbilden von mehreren Via-Öffnungen in dem Kapselungsmaterial und der optionalen Metallschicht, um Durchverbindungen zu elektrischen Kontakten der LED bereitzustellen. Beispielsweise können Via-Öffnungen 124, 126 in der Metallschicht 122 und dem Kapselungsmaterial 120 unter Verwendung von Laserbohren oder Plasmaätzen ausgebildet werden, um Durchverbindungen zu Kontakten 114 und 108 der LED 106 bereitzustellen.
  • Zum Schützen der Kontakte 114 und 108 vor Laserbeschädigung kann über der LED 106, einschließlich mindestens den Kontakten 114 und 108 der LED 106, eine organische Schutzschicht aufgetragen werden. Alternativ kann zwischen den Kontakten 114 und 108 der LED 106 und der organischen Opferschicht der LED 106 eine als optionale Umwandlungsschicht bezeichnete dünne organische Schicht aufgetragen werden, um die von der LED emittierte Lichtwellenlänge zu einem gewünschten Farbspektrum zu verschieben.
  • Der Prozess 200 geht dann weiter zu Schritt 212 zum Füllen der mehreren Via-Öffnungen mit einem Metall, um eine Metallisierungsschicht auszubilden. Beispielsweise können die Via-Öffnungen 124, 126 mit Kupfer befüllt werden, um die Metallisierungsschicht 128 auszubilden. Der Prozess 200 endet dann bei Schritt 214 zum Strukturieren der Metallisierungsschicht. Beispielsweise wird der Teil 130 der Metallisierungsschicht 128 durch Abtragen entfernt, um das transparente Kapselungsmaterial 120 zu exponieren.
  • Die vorliegende Offenbarung stellt zusätzlich zu einem LED-Halbleiterbauelement 100 wie oben dargestellt ein Verfahren und System für einen zuverlässigen LED-Halbleiterbaustein bereit, in dem das LED-Halbleiterbauelement zusammen mit anderen Halbleiterbauelementen wie etwa Leistungs- und Logikkomponenten eingebettet sind. Unter Bezugnahme auf die 3A bis 3E sind Diagramme, die einen zuverlässigen LED-Halbleiterbaustein zeigen, gemäß einer Ausführungsform der vorliegenden Offenbarung dargestellt.
  • Wie in 3A gezeigt, können mehrere Halbleiterbauelemente auf einem Träger 302 platziert werden. Beispielsweise können eine LED 306, eine integrierte Schaltung (IC) 308 für Logikoperationen und ein Leistungshalbleiterbauelement 310 auf dem Träger 302 platziert werden. Bei einer Ausführungsform können die Halbleiterbauelemente 306, 308 und 310 auf dem Träger 302 über der Klebeschicht 304 platziert werden. Die Halbleiterbauelemente 306, 308 und 310 können erste elektrische Kontakte 312 auf oberen Oberflächen 314 und zweite elektrische Kontakte 316 auf hinteren Oberflächen 318 der Bauelemente 306, 308 und 310 für elektrische Verbindungen zu externen Komponenten umfassen.
  • Unter Bezugnahme auf 3B wird ein hochtransparentes Kapselungsmaterial 320 aufgetragen, um den Träger 302, die LED 306, den IC 308 und die Leistungskomponente 310 zu kapseln. Bei einer Ausführungsform kann das hochtransparente Kapselungsmaterial 320 aufgetragen werden, um die LED 306, den Träger 302, den IC 308 und die Leistungskomponente 310 zusammenzukapseln. Bei einer weiteren Ausführungsform kann das hochtransparente Kapselungsmaterial nur über der LED 306 angeordnet werden, um eine schwache Lichtabsorption, einen niedrigen Wärmekoeffizienten und eine gute Haftung an Metallen bereitzustellen, während eine zweite Art von Kapselungsmaterial oder ein übliches Kapselungsmaterial wie etwa Epoxid über dem Träger 302, den IC 308 und der Leistungskomponente 310 angeordnet werden kann. Auf diese Weise können die Kosten der Kapselung reduziert werden.
  • Bei einer Ausführungsform kann das Kapselungsmaterial 320 ein zuverlässiges Polymermaterial sein, wie etwa Acrylharze, Ormocere, Siliziumepoxidcopolymer, Epoxid-Acrylat-Copolymer, usw. Alternativ kann das Kapselungsmaterial 320 aus anderen Materialien wie etwa Epoxidharzen hergestellt sein, was die Elastizität der Struktur erhöht und eine gute Lichtübertragung für einen gegebenen Wellenlängenbereich liefert.
  • Diese Arten von Kapselungsmaterial weisen in dem vollen Bereich von LED-Lichtwellenlängen eine sehr niedrige Lichtabsorption auf, aber besonders in einem kurzen Wellenlängenbereich. Bei einem Beispiel weisen diese Arten von Kapselungsmaterial eine Lichtabsorption von unter 5 Prozent, aber bevorzugt unter einem Prozent, über einen vollen Bereich von LED-Lichtwellenlängen auf. Die LED-Wellenlängen können irgendwo im Bereich von Infrarot bis Ultraviolett liegen.
  • Außerdem liefern diese Materialien eine ausgezeichnete Haftung an Metallen, insbesondere an Kupferoberflächen, und anderen Arten von Materialien wie etwa Polymeren und Keramiken. Diese Materialien weisen auch einen niedrigen Wärmeausdehnungskoeffizient auf, beispielsweise unter 50 ppm/K, was bei hoher Temperatur, beispielsweise einer Temperatur über 150°C, eine gute Stabilität ergibt. Das Kapselungsmaterial 320 kann durch Ausformen (molding) oder andere Kapselungsverfahren aufgebracht werden.
  • Optional wird eine dünne Metallschicht 322 über dem Kapselungsmaterial 320 aufgebracht. Die Metallschicht 322 kann aus Metallen wie etwa Kupfer bestehen, um einen RCC-Film bereitzustellen. Die Metallschicht 322 kann als Kühlkörper oder Wärmeableitung für die Struktur oder elektrischen Kontakte und Umverdrahtungsschicht für die Bauelemente 306, 308 und 310 dienen. Die Dicke der Metallschicht 322 kann einige wenige Mikrometer betragen. Die Metallschicht 322 kann jedoch aus anderen Arten von Metallen hergestellt sein oder kann unterschiedliche Dicken aufweisen, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Unter Bezugnahme auf 3C werden mehrere Via-Öffnungen 324, 326 in dem Kapselungsmaterial 320 und optional der Metallschicht 322 ausgebildet, um Durchverbindungen zu den ersten elektrischen Kontakten 312 auf oberen Oberflächen 314 und zweiten elektrischen Kontakten 316 auf hinteren Oberflächen 318 der Bauelemente 306, 308 und 310 bereitzustellen. Bei einer Ausführungsform können die mehreren Via-Öffnungen 324, 326 unter Verwendung von Laserbohren oder Plasmaätzen ausgebildet werden. Andere Verfahren zum Ausbilden der mehreren Via-Öffnungen können jedoch verwendet werden, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Unter Bezugnahme auf 3D können die mehreren Via-Öffnungen 324, 326 mit einem Metall wie etwa Kupfer gefüllt werden, um eine Metallisierungsschicht 328 auszubilden. Zum Füllen der mehreren Via-Öffnungen 324, 326 kann zuerst eine Barrierenschicht über den mehreren Via-Öffnungen, bei diesem Beispiel Via-Öffnungen 324, 326 und optional der Metallschicht 322, abgeschieden werden (z. B. gesputtert werden). Die Barrierenschicht kann aus einem elektrisch leitenden Material wie etwa Chrom oder Titan oder einer Legierung aus verschiedenen Metallen wie etwa Titan und Wolfram bestehen. Dann kann eine Keimschicht auf der Barrierenschicht abgeschieden werden (z. B. gesputtert werden). Die Keimschicht kann aus einem elektrisch leitenden Material wie etwa Kupfer bestehen.
  • Nachdem eine Barrieren- und/oder Keimschicht aufgebracht ist, werden eine andere Schicht aus elektrisch leitendem Material wie etwa Kupfer oder mehrere Schichten aus ähnlichen oder verschiedenen elektrisch leitenden Materialien wie etwa Kupfer, Nickel, Gold oder Palladium galvanisch abgeschieden. Das elektrisch leitende Material kann Kupfer oder irgendein anderes leitendes Metall sein und kann aus einem Schichtstapel aus verschiedenen Metallen wie etwa Kupfer, Nickel und Gold oder Kupfer, Nickel und Kupfer oder Kupfer, Nickel und Palladium bestehen.
  • Bevor das elektrisch leitende Material aufgetragen wird, wird ein Galvanoresist über der Barrieren- und/oder Keimschicht platziert. Der Galvanoresist kann über der ganzen Barrieren- und/oder Keimschicht mit Ausnahme der Via-Öffnungen wie etwa der Via-Öffnungen 324, 326 und der Waferkante (Kantenausschluss) platziert werden. Der Galvanoresist wird in der Regel nach dem Aufbringen mit einer Fotolithographiemaske (Mask-Aligner) oder einem Retikel (Stepper) belichtet und entwickelt. Eine weitere Möglichkeit würde darin bestehen, den Resist durch Laser zu strukturieren (z. B. Laser Direct Imaging) oder das bereits strukturierte elektrisch leitende Material aufzutragen (z. B. zu drucken). Auch eine Dual-Damaszene-Umverteilung ist möglich.
  • Nachdem elektrisch leitendes Material in von dem Galvanoresist noch nicht bedeckten Bereichen aufgebracht ist, wird der Galvanoresist abgelöst und die Barrieren- und/oder Keimschicht werden beispielsweise durch Nassätzen chemisch entfernt. Der Galvanoresist kann mit einer üblichen Resistlösetechnik leicht entfernt werden. Die Barrieren- und/oder Keimschicht kann durch Nassätzen entfernt werden. Teile der Barrieren- und/oder Keimschicht können jedoch unter Einsatz anderer Verfahren entfernt werden, ohne von dem Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Unter Bezugnahme auf 3E wird nach dem Entfernen des Galvanoresist und der Barrieren- und/oder Keimschicht die Metallisierungsschicht 328 ausgebildet. Die Metallisierungsschicht 328 wird dann strukturiert, um eine Verbindung zu einer externen Komponente wie etwa einer Leiterplatte bereitzustellen. Bei diesem Beispiel werden Teile der Metallisierungsschicht 328 durch Abtragen wie etwa Fotolithographie entfernt. Wie in 3E gezeigt, werden Teile 330 der Metallisierungsschicht 328 durch Abtragen entfernt, was wiederum das hochtransparente Kapselungsmaterial 320 exponiert. Das exponierte, hochtransparente Kapselungsmaterial 320 gestattet der LED 306 das Absorbieren eines vollen Bereichs von LED-Lichtwellenlängen 332 einschließlich des blauen Farbspektrums.
  • Unter Bezugnahme auf 4 wird ein Flussdiagramm eines beispielhaften Prozesses zum Ausbilden eines zuverlässigen LED-Halbleiterbausteins gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Der Prozess 400 beginnt bei Schritt 402 zum Bereitstellen eines Trägers als ein Systemträger. Beispielsweise wird ein Metallträger 302 als ein Systemträger bereitgestellt. Der Prozess 400 geht dann weiter zu Schritt 404, um eine LED und mindestens einen Halbleiterchip über einer Klebeschicht auf dem Träger zu platzieren. Die LED 306, die integrierte Schaltung 308 und der Leistungshalbleiterchip 310 werden beispielsweise über der Klebeschicht 304 auf dem Träger 302 platziert.
  • Der Prozess 400 geht dann weiter zu Schritt 406 zum Kapseln der LED, des mindestens einen Halbleiterchips und des Trägers mit einem hochtransparenten Kapselungsmaterial. Beispielsweise wird das Kapselungsmaterial 120 aufgetragen, um die LED 306, die integrierte Schaltung 308, den Leistungshalbleiterchip 310 und den Träger 302 zu kapseln. Das Kapselungsmaterial kann ein zuverlässiges Polymermaterial wie etwa Acrylharze, Epoxid-Acrylat-Copolymer oder andere Epoxidmaterialien wie etwa Epoxidharze sein, die der Struktur Elastizität und eine gute Lichtübertragung in einem gegebenen Wellenlängenbereich verleihen.
  • Der Prozess 400 geht dann weiter zu Schritt 408 zum optionalen Aufbringen einer Metallschicht über dem Kapselungsmaterial. Beispielsweise kann eine Kupferschicht 322 über dem Kapselungsmaterial 320 aufgetragen werden. Der Prozess 400 geht dann weiter zu Schritt 410 zum Ausbilden von mehreren Via-Öffnungen in dem Kapselungsmaterial und der optionalen Metallschicht, um Durchverbindungen zu elektrischen Kontakten der LED bereitzustellen. Beispielsweise können Via-Öffnungen 324, 326 in der Kupferschicht 322 und dem Kapselungsmaterial 320 unter Verwendung von Laserbohren oder Plasmaätzen ausgebildet werden, um Durchverbindungen zu Kontakten 312 und 316 der Bauelemente 306, 308 und 310 bereitzustellen. Um die Kontakte 312 und 316 vor Laserbeschädigung zu schützen, kann über der LED 306, einschließlich mindestens den Kontakten 312 und 316 der LED 306, eine organische Schutzschicht aufgetragen werden. Alternativ kann eine als optionale Umwandlungsschicht bezeichnete dünne organische Schicht zwischen Kontakten 312 und 316 der LED 306 und der organischen Opferschicht der LED 306 aufgetragen werden, um die von der LED emittierte Lichtwellenlänge zu einem gewünschten Farbspektrum zu verschieben.
  • Der Prozess 400 geht dann weiter zu Schritt 412 zum Füllen der mehreren Via-Öffnungen mit einem Metall, um eine Metallisierungsschicht auszubilden. Beispielsweise können die Via-Öffnungen 324, 326 mit Kupfer befüllt werden, um die Metallisierungsschicht 328 auszubilden. Der Prozess 400 endet dann bei Schritt 414 zum Strukturieren der Metallisierungsschicht. Beispielsweise werden die Teile 330 der Metallisierungsschicht 328 durch Abtragen entfernt, um das transparente Kapselungsmaterial 320 zu exponieren.
  • Somit stellt die vorliegende Offenbarung auch ein Verfahren und ein System bereit, um LEDs zusammen mit anderen Halbleiterbauelementen in einem Halbleiterbaustein einzubetten, indem ein transparentes Kapselungsmaterial verwendet wird. Das Verfahren und das System liefern eine zuverlässige Lösung für das Einbetten von LEDs ohne Beschädigen der LED-Oberfläche während des Prozesses und liefern wünschenswerte Eigenschaften für die LED-Lichtabsorption.
  • Gemäß einer vorteilhaften Weiterbildung der beschriebenen Halbleiterbauelemente mit einer ersten Art von Kapselungsmaterial und mit einer zweiten Art von Kapselungsmaterial ist die erste Art von Kapselungsmaterial ein Polymermaterial.
  • Gemäß einer vorteilhaften Weiterbildung der beschriebenen Halbleiterbauelemente mit einer ersten Art von Kapselungsmaterial und mit einer zweiten Art von Kapselungsmaterial ist die zweite Art von Kapselungsmaterial ein Epoxid.
  • Gemäß einer vorteilhaften Weiterbildung der beschriebenen Halbleiterbauelemente mit einer ersten Art von Kapselungsmaterial und mit einer zweiten Art von Kapselungsmaterial ist die erste Art von Kapselungsmaterial ein schwach lichtabsorbierendes Material, das Licht in einem vollen Wellenlängenbereich absorbiert.
  • Gemäß einer vorteilhaften Weiterbildung der beschriebenen Halbleiterbauelemente mit einer ersten Art von Kapselungsmaterial und mit einer zweiten Art von Kapselungsmaterial ist die erste Art von Kapselungsmaterial ein schwach lichtabsorbierendes Material, das Licht in einem kurzen Wellenlängenbereich eines vollen Wellenlängenbereichs absorbiert.
  • Gemäß einer vorteilhaften Weiterbildung der beschriebenen Halbleiterbauelemente mit einer ersten Art von Kapselungsmaterial und mit einer zweiten Art von Kapselungsmaterial ist die erste Art von Kapselungsmaterial hochtransparent und weist einen niedrigen Wärmeausdehnungskoeffizienten auf.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, in dem die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen davon verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder ob sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Halbleiterbauelement, umfassend: einen Träger; eine auf dem Träger angeordnete Leuchtdiode; ein über der Leuchtdiode angeordnetes Kapselungsmaterial; mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung; und eine über der mindestens einen Durchverbindung angeordnete und strukturierte Metallisierungsschicht.
  2. Halbleiterbauelement nach Anspruch 1, ferner umfassend: eine über dem Kapselungsmaterial angeordnete Metallschicht.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Kapselungsmaterial ein Polymermaterial ist.
  4. Halbleiterbauelement nach Anspruch 3, wobei das Polymermaterial Acrylharz, Ormocere, Silizium-Epoxid-Copolymer oder Epoxidacrylat-Copolymer ist.
  5. Halbleiterbauelement nach Anspruch 3, wobei das Polymermaterial Epoxidharz ist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Kapselungsmaterial ein schwach lichtabsorbierendes Material ist, das Licht in einem vollen Wellenlängenbereich absorbiert.
  7. Halbleiterbauelement nach Anspruch 6, wobei das Kapselungsmaterial ein schwach lichtabsorbierendes Material ist, das Licht in einem kurzen Wellenlängenbereich eines vollen Wellenlängenbereichs absorbiert.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Kapselungsmaterial hochtransparent ist und einen niedrigen Wärmeausdehnungskoeffizienten aufweist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die mindestens eine Durchverbindung mindestens eine Via-Öffnung zu mindestens einem Kontakt der Leuchtdiode ist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: eine über der Leuchtdiode angeordnete organische Schutzschicht.
  11. Halbleiterbauelement nach Anspruch 9, ferner umfassend: eine zwischen dem mindestens einen Kontakt und einer organischen Opferschicht der Leuchtdiode angeordnete optische Umwandlungsschicht.
  12. Halbleiterbauelement, umfassend: einen Träger; eine Leuchtdiode und mindestens einen Halbleiterchip, auf dem Träger angeordnet; eine über der Leuchtdiode angeordnete erste Art von Kapselungsmaterial; eine über mindestens einem des mindestens einen Halbleiterchips und/oder dem Träger angeordnete zweite Art von Kapselungsmaterial; mindestens eine in dem Kapselungsmaterial ausgebildete Durchverbindung; und eine über der mindestens einen Durchverbindung angeordnete und strukturierte Metallisierungsschicht.
  13. Halbleiterbauelement nach Anspruch 12, wobei die erste Art von Kapselungsmaterial und die zweite Art von Kapselungsmaterial das gleiche Material sind.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, wobei der mindestens eine Halbleiterchip einen Leistungshalbleiterchip und eine integrierte Schaltung umfasst.
  15. Halbleiterbauelement nach einem der Ansprüche 12 bis 14, wobei die mindestens eine Durchverbindung mindestens eine Via-Öffnung zu mindestens einem Kontakt der Leuchtdiode und mindestens einen des mindestens einen Halbleiterchips ist.
  16. Verfahren zum Ausbilden eines Halbleiterbauelements, umfassend: Bereitstellen eines Trägers; Anordnen mindestens einer Leuchtdiode auf dem Träger; Kapseln der mindestens einen Leuchtdiode mit einem Kapselungsmaterial; Ausbilden mindestens einer Durchverbindung in dem Kapselungsmaterial; und Ausbilden einer Metallisierungsschicht über der mindestens einen Durchverbindung.
  17. Verfahren nach Anspruch 16, wobei das Kapseln der mindestens einen Leuchtdiode und des Trägers mit einem Kapselungsmaterial umfasst: Kapseln der mindestens einen Leuchtdiode und des Trägers mit einem Kapselungsmaterial mit einem niedrigen Wärmeausdehnungskoeffizienten.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Kapseln der mindestens einen Leuchtdiode mit einem Kapselungsmaterial umfasst: Kapseln der mindestens einen Leuchtdiode mit einem schwach lichtabsorbierenden Material, das Licht in einem vollen Wellenlängenbereich absorbiert.
  19. Verfahren nach Anspruch 18, wobei das Kapseln der mindestens einen Leuchtdiode mit einem Kapselungsmaterial umfasst: Kapseln der mindestens einen Leuchtdiode mit einem schwach lichtabsorbierenden Material, das Licht in einem kurzen Wellenlängenbereich des vollen Wellenlängenbereichs absorbiert.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Kapseln der mindestens einen Leuchtdiode mit einem Kapselungsmaterial umfasst: Kapseln der mindestens einen Leuchtdiode mit einem Kapselungsmaterial, das hochtransparent ist.
  21. Verfahren nach einem der Ansprüche 16 bis 20, ferner umfassend: Ausbilden einer Metallschicht über dem Kapselungsmaterial.
  22. Verfahren nach Anspruch 21, wobei das Ausbilden mindestens einer Durchverbindung in dem Kapselungsmaterial umfasst: Ausbilden mindestens einer Via-Öffnung in dem Kapselungsmaterial und der Metallschicht.
  23. Verfahren nach einem der Ansprüche 16 bis 22, wobei das Ausbilden einer Metallisierungsschicht über der mindestens einen Durchverbindung umfasst: Füllen der mindestens einen Durchverbindung mit einem Metall; und Entfernen von Teilen des Metalls, um das Kapselungsmaterial zu exponieren.
  24. Verfahren nach einem der Ansprüche 16 bis 23, ferner umfassend: Kapseln mindestens eines Halbleiterchips und des Trägers mit dem Kapselungsmaterial.
  25. Verfahren nach einem der Ansprüche 16 bis 24, ferner umfassend: Kapseln mindestens eines Halbleiterchips und des Trägers mit dem Kapselungsmaterial, das von dem Kapselungsmaterial zum Kapseln der mindestens einen Leuchtdiode verschieden ist.
DE201110053360 2010-09-09 2011-09-07 Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements Withdrawn DE102011053360A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/878,043 2010-09-09
US12/878,043 US20120061700A1 (en) 2010-09-09 2010-09-09 Method and system for providing a reliable light emitting diode semiconductor device

Publications (1)

Publication Number Publication Date
DE102011053360A1 true DE102011053360A1 (de) 2012-03-15

Family

ID=45756226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110053360 Withdrawn DE102011053360A1 (de) 2010-09-09 2011-09-07 Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements

Country Status (2)

Country Link
US (2) US20120061700A1 (de)
DE (1) DE102011053360A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017105235A1 (de) 2017-03-13 2018-09-13 Osram Opto Semiconductors Gmbh Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE102018101813A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2020038777A1 (de) * 2018-08-23 2020-02-27 Osram Oled Gmbh Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130089199A1 (en) * 2011-10-11 2013-04-11 Zarlink Semiconductor (U.S.) Inc. Communication System in a Package Formed on a Metal Microstructure
CN102800585B (zh) * 2012-07-09 2015-09-09 厦门飞德利照明科技有限公司 一种发光二极管的电铸制造方法
US9997676B2 (en) 2014-05-14 2018-06-12 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
TW201605073A (zh) * 2014-05-14 2016-02-01 新世紀光電股份有限公司 發光元件封裝結構及其製作方法
TWI557952B (zh) 2014-06-12 2016-11-11 新世紀光電股份有限公司 發光元件
TWI657597B (zh) 2015-03-18 2019-04-21 新世紀光電股份有限公司 側照式發光二極體結構及其製造方法
JP2016181689A (ja) 2015-03-18 2016-10-13 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光ダイオード及びその製造方法
MA41915A (fr) * 2015-04-07 2018-02-13 Benjamin Gittins Unités de requête de transfert de mémoire programmable
US9922963B2 (en) 2015-09-18 2018-03-20 Genesis Photonics Inc. Light-emitting device
US10388838B2 (en) 2016-10-19 2019-08-20 Genesis Photonics Inc. Light-emitting device and manufacturing method thereof
TW201919261A (zh) 2017-11-05 2019-05-16 新世紀光電股份有限公司 發光裝置
US10573618B1 (en) 2018-07-31 2020-02-25 Delta Electronics, Inc. Package structures and methods for fabricating the same
EP4012753A1 (de) * 2020-12-08 2022-06-15 Hitachi Energy Switzerland AG Halbleiterbauelement, halbleitermodul und herstellungsverfahren

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
WO2010141235A1 (en) * 2009-06-01 2010-12-09 Nitto Denko Corporation Light-emitting divice comprising a dome-shaped ceramic phosphor
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017105235A1 (de) 2017-03-13 2018-09-13 Osram Opto Semiconductors Gmbh Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
US10910789B2 (en) 2017-03-13 2021-02-02 Osram Oled Gmbh Device having a reinforcement layer and method for producing a device
DE102017105235B4 (de) 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE102018101813A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
US11462500B2 (en) 2018-01-26 2022-10-04 Osram Oled Gmbh Optoelectronic semiconductor device and method for producing optoelectronic semiconductor devices
WO2020038777A1 (de) * 2018-08-23 2020-02-27 Osram Oled Gmbh Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement

Also Published As

Publication number Publication date
US9142739B2 (en) 2015-09-22
US20130277704A1 (en) 2013-10-24
US20120061700A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
DE102011053360A1 (de) Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE102010042567B3 (de) Verfahren zum Herstellen eines Chip-Package und Chip-Package
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102011123040B3 (de) Verfahren zum Ausbilden eines dünnen Halbleiterbauelements
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102010023815A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
KR20200083899A (ko) 팬-아웃 패키지에서의 이종 안테나
DE102009035920A1 (de) Halbleiterbauelement
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102011057024A1 (de) Verfahren und System zum Bereitstellen eines Fusing nach der Kapselung von Halbleiterbauelementen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
JP2006511085A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned