DE102008025223B4 - Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung - Google Patents

Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102008025223B4
DE102008025223B4 DE102008025223A DE102008025223A DE102008025223B4 DE 102008025223 B4 DE102008025223 B4 DE 102008025223B4 DE 102008025223 A DE102008025223 A DE 102008025223A DE 102008025223 A DE102008025223 A DE 102008025223A DE 102008025223 B4 DE102008025223 B4 DE 102008025223B4
Authority
DE
Germany
Prior art keywords
substrate
chip
fan
package
embedding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008025223A
Other languages
English (en)
Other versions
DE102008025223A1 (de
Inventor
Klaus Pressel
Gottfried Beer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008025223A1 publication Critical patent/DE102008025223A1/de
Application granted granted Critical
Publication of DE102008025223B4 publication Critical patent/DE102008025223B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Elektronikbaugruppe, umfassend: mindestens einen Halbleiterchip, eine den Halbleiterchip einbettende Bausteinstruktur, wobei die Bausteinstruktur mindestens eine Leitung umfasst, die in einen Bereich der Bausteinstruktur außerhalb des Umrisses des Chips verläuft, und ein die Bausteinstruktur einbettendes Substrat, welches eine Verdrahtung, die elektrisch mit der mindestens einen Leitung verbunden ist, und Durchkontakte, die konfiguriert sind, die Verdrahtung mit der mindestens einen Leitung elektrisch zu verbinden, umfasst.

Description

  • Allgemeiner Stand der Technik
  • Die Erfindung betrifft das Einbetten von Elektronikkomponenten in ein Substrat.
  • Das Einbetten aktiver Bauelemente in ein Substrat wurde als vielversprechende Technologie für Anwendungen realisiert, bei denen Größe, Dicke und Gewicht von Elektronikeinrichtungen minimiert werden sollen. Solche Anforderungen werden oftmals bei tragbaren Anwendungen angetroffen, wie etwa Mobiltelefonen, Laptop-PCs, Palms, PDUs (Personal Digital Assistant) usw.
  • Jüngst wurden Chips direkt in aufgebaute Schichten von SBU-Laminatsubstraten (Sequential Built-up) eingebettet. Dieses Konzept ist als die CiP-Technologie (Chip in Polymer) bekannt. Bei diesem Ansatz werden Chips zum Beispiel auf einem Kern des Substrats montiert und in einen Film aus dielektrischer Schicht eingebettet.
  • Bei einer weiteren Ausführungsform wird ein Hohlraum in einem Substrat ausgebildet und der Chip innerhalb dieses Hohlraums platziert. Der Chip wird dann durch herkömmliche Bondtechniken verbunden.
  • Die Druckschrift US 2005/0 230 799 A1 offenbart eine Vorrichtung, in der ein Halbleiterchippackage mit einem Chip, der in einem Substrat eingebettet ist und über Verdrahtungen mit außen liegenden Lötkugeln auf einem Träger verbunden ist, in eine Leiterplattenstruktur eingebettet ist, die wiederum mit einer Formmasse versehen ist.
  • Die Druckschrift US 2005/0 112 798 A1 offenbart eine Struktur mit einem Chip, der in einem Multi-Layer-Board mit mehreren Schichten eingebettet ist. Über Durchkontakte ist eine äußere Verdrahtungsschicht der Struktur mit dem Chip in elektrischem Kontakt.
  • Die Druckschrift US 6 762 488 B2 offenbart eine Fan-Out-Bausteinstruktur mit einem in einer Formmasse eingebetteten Chip, wobei sich eine leitende Umverteilungsschicht über die Umrisse des Chips hinaus erstreckt. Die Fan-Out-Bausteinstruktur ist in ein Gehäuse eingebettet, wobei auf der Unterseite des Gehäuses eine leitende Verdrahtung angeordnet ist, welche über leitende Drähte mit der Umverteilungsschicht verbunden ist.
  • Die Druckschrift US 6 680 529 B2 offenbart eine Struktur mit einem Chip der in einem Substrat mit mehreren Schichten eingebettet ist. Dabei sind Durchkontakte vorgesehen, über die eine Verdrahtungsschicht und Lötkugeln an der Außenseite des Substrats mit dem Chip verbunden sind.
  • In der Druckschrift WO 2006/134 217 A1 wird eine integrierte Schaltung in eine isolierende Struktur eingebettet. Die integrierte Schaltung kann gehäust oder ungehäust sein und auf einer ihrer Oberflächen Kontaktflächen aufweisen oder nicht.
  • Die Druckschrift US 6 747 361 B2 offenbart eine Vorrichtung mit einem Bausteinpackage, das einen Chip und Verdrahtungen umfasst, die in einer Formmasse verpackt sind. Das Package ist dabei in einem Substrat eingebettet und auf einem Träger aufgebracht.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Elektronikbaugruppe mit eingebettetem Chipbaustein sowie ein Verfahren zur Herstellung einer solchen Elektronikbaugruppe mit verbesserter Qualität bereitzustellen. Diese Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sie sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen werden ohne weiteres gewürdigt, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 veranschaulicht eine Querschnittsansicht eines einen Chipbaustein einbettenden Substrats;
  • 2 veranschaulicht eine Querschnittsansicht eines Substrats einschließlich Aufbauschichten, die einen Chipbaustein einbetten;
  • 3 ist eine Querschnittsseitenansicht eines ersten Fan-Out-Bausteins;
  • 4 veranschaulicht ein Detail von 3;
  • 5 veranschaulicht eine Querschnittsseitenansicht eines zweiten Fan-Out-Bausteins einschließlich einem Chip und einer weiteren Elektronikkomponente;
  • 6 veranschaulicht eine Querschnittsseitenansicht eines dritten Fan-Out-Bausteins einschließlich einem Chip und einer weiteren Elektronikkomponente;
  • 7 veranschaulicht eine Querschnittsseitenansicht eines vierten Fan-Out-Bausteins, der gestapelte Elektronikkomponenten enthält;
  • 8 veranschaulicht eine Querschnittsseitenansicht eines fünften Fan-Out-Bausteins, der einen Chip enthält, der auf einen Substratchipträger Flip-Chip-montiert ist;
  • 9 veranschaulicht eine Querschnittsseitenansicht eines sechsten Fan-Out-Bausteins, der einen Chip enthält, der drahtgebondet auf einem Substratchipträger montiert ist;
  • 10 bis 14 veranschaulichen ein Beispiel eines zum Einbetten eines Fan-Out-Bausteins in ein Substrat verwendeten Prozessflusses;
  • 15 bis 18 veranschaulichen ein Beispiel eines Prozessflusses zum Kapseln von Fan-Out-Bausteinen in eine Formmasse; und
  • 19 veranschaulicht eine Querschnittsseitenansicht eines einen Chipbaustein einbettenden dritten Substrats.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”oben”, ”unten”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise begrenzend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem begrenzenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele, soweit nicht etwas anderes angegeben ist, miteinander kombiniert werden können.
  • Fan-Out-Bausteine sind Bausteine, in die ein Chip eingebettet ist, wobei mindestens einige der Baustein-Pads und/oder Leitungen, die den Chip mit den Baustein-Pads verbinden, seitlich außerhalb des Umrisses des Chips liegen oder mindestens den Umriss des Chips schneiden. Somit wird bei Fan-Out-Bausteinen ein peripherer äußerer Teil des Bausteins des Chips in der Regel typischerweise (zusätzlich) zum elektrischen Bonden des Bausteins an externe Anwendungen (zum Beispiel Anwendungsplatinen usw.) verwendet. Dieser äußere Teil des den Chip umgebenden Bausteins vergrößert effektiv die Kontaktfläche des Bausteins in Relation zu der Grundfläche des Chips und führt somit zu gelockerten Einschränkungen angesichts der Baustein-Padgröße und -teilung bezüglich späterer Verarbeitung, zum Beispiel der Montage auf dem zweiten Level.
  • Nachfolgend beschriebene Ausführungsformen von Fan-Out-Bausteinen können von unterschiedlichem Design sein. Der Fan-Out-Bereich um den Chip herum kann durch eine Oberfläche einer zum Kapseln des Chips verwendeten Formmasse bereitgestellt werden. Eine andere Möglichkeit besteht in dem Montieren des Chips auf einem Substrat-(oder Systemträger-)Chipträger mit seitlichen Abmessungen, die größer sind als die Chipabmessungen, und darin, ein peripheres Gebiet des Laminatsubstrat-Chipträgers als einen Fan-Out-Bereich zu nutzen.
  • Ausführungsformen des Bausteins können verschiedene Arten von Chips verwenden, unter ihnen integrierte Logikschaltungen, integrierte analoge Schaltungen, gemischte integrierte Signalschaltungen, Sensorschaltungen, MEMS (Micro-Electro-Mechanical-Systems), integrierte Leistungsschaltungen, Chips mit passiven Bauelementen, passive Bauelemente usw.
  • Zu Ausführungsformen des Substrats können Substrate unterschiedlicher Art und Konfiguration zählen, insbesondere PCBs (Printed Circuit Boards – gedruckte Leiterplatten), SBU-Laminatsubstrate (Sequential Build-up), Keramiksubstrate, Systemträger und Formmassen, zum Beispiel MIDs (Molded Interconnect Devices).
  • Zu Ausführungsformen zum Bonden der Baustein-Pads an die Verdrahtung des Substrats können Dünnfilmtechnologie, Löt-, Schei-, Diffusions- oder Bonddrahttechnologien zählen.
  • 1 zeigt eine Querschnittsansicht einer Vorrichtung. Gleiche Bezugszeichen bezeichnen in den folgenden Zeichnungen gleiche Teile. Ein Fan-Out-Baustein 1 ist in ein Substrat 2 eingebettet. Der Fan-Out-Baustein 1 enthält einen Chip 3, dessen Umriss durch die gestrichelte Linie 4 angegeben ist.
  • Ein Fan-Out-Bereich 5 des Bausteins 1 wird durch den Umriss 4 des Chips 3 und die Peripherie des Fan-Out-Bausteins 1 begrenzt. Pads 6 des Fan-Out-Bausteins 1 befinden sich zumindest teilweise innerhalb des Fan-Out-Bereichs 5. Zusätzliche Pads (nicht dargestellt) können über eine Grundfläche 7 des Fan-Out-Bausteins 1 verteilt sein.
  • Die Baustein-Pads 6 werden an Chip-Pads (nicht dargestellt) auf dem Chip 3 durch Mittel gebondet (nicht dargestellt), die unten näher exemplifiziert werden. So gut wie alle bekannten Bondtechniken können benutzt werden.
  • Wegen des vergrößerten Raums um den Chip 3 herum, der durch den Fan-Out-Bereich 5 für die Pads 6 (d. h. die Zusammenschaltung des Bausteins 1) bereitgestellt wird, gestatten Fan-Out-Bausteine 1, die Anzahl der Baustein-Pads 6 und/oder die Teilung der Baustein-Pads 6 im Vergleich zu Fan-in-Bausteinen oder blanken Chiplösungen zu erhöhen. Folglich ist das Einbetten von Fan-Out-Bausteinen 1 in ein Substrat 2 unter mehreren Aspekten von Vorteil:
    Ein Fan-Out-Baustein 1 liefert dem Chip 3 einen guten Schutz gegenüber Beschädigungen von außen. Insbesondere ist es möglich, alle Oberflächen des Chips 3 zu schützen, wenn der Baustein 1 den Chip 3 vollständig kapselt. In der Regel wird möglicherweise mindestens die seitliche Kante des Chips 3 durch den Baustein 1 durch den Teil des Bausteins 1 geschützt, der den Fan-Out-Bereich 5 erzeugt.
  • Halbleitermaterial ist teuer, was dazu führt, dass die Chipgröße ständig schrumpft. Ein Kapseln vom Fan-Out-Typ liefert eine preiswerte Möglichkeit, die Abmessungen und die Geometrie von Bausteinzwischenverbindungen durch das Schrumpfen der Chipgröße hinweg aufrechtzuerhalten. Folglich braucht die innerhalb des Substrats oder auf dem Substrat bereitgestellte Verdrahtung nicht modifiziert zu werden, wenn neue Technologien für kleinere Chips 3 sorgen.
  • Fan-Out-Bausteine könnten eine Testabdeckung auf hohem Level aufweisen, um die ”known good die/device”-Aspekte (bekannter guter Einzelchip/bekanntes gutes Bauelement) zu erfüllen.
  • Da die Größe und/oder Teilung der Baustein-Pads 6 in Fan-Out-Bausteinen 1 relativ groß sein können, sind geometrische Toleranzen für Fan-Out-Lösungen weniger streng als für Fan-In-Lösungen bei jedem Bondprozess, der darauf angewendet wird, die Baustein-Pads 6 mit Substratverdrahtung (nicht dargestellt) oder externen Anwendungen zu verbinden. Somit wird die Gesamtausbeute für eine Baustein-in-Substrat-Struktur signifikant verbessert, wenn anstelle von Fan-In-Strukturen Fan-Out-Bausteine verwendet werden.
  • Fan-Out-Bausteine erleichtern Reparaturansätze im Vergleich zu dem Fall, bei dem blanke Chips oder Fan-In-Strukturen in ein Substrat eingebettet werden.
  • Fan-Out-Bausteine gestatten eine verbesserte Abschirmung des Chips 3, weil auf oder in der Bausteinstruktur mehr Platz zum Anbringen einer Metallisierung zum Abschirmen insbesondere im peripheren Gebiet des Chips 3 bereitgestellt ist.
  • 2 zeigt einen in ein Substrat 20 eingebetteten Fan-Out-Baustein 1. Das Substrat 20 ist ein SBU-Laminatsubstrat. Das SBU-Laminatsubstrat 20 enthält einen Kern 21, der durch eine oder mehrere (hier: 4) Kernschichten 21a, 21b, 21c, 21d und Aufbauschichten 22, 23 auf beiden Seiten des Kerns 21 bereitgestellt wird.
  • Jede Kernschicht 21a, 21b, 21c, 21d kann aus glasfaserverstärktem Epoxidharz bestehen. Es können auch aus einem Fluorpolymermaterial wie etwa Polytetrafluorethylen, Aramidfasern oder Karbonfasern hergestellte Kernschichten 21a, 21b, 21c, 21d verwendet werden. Metallschichten 24 sind zwischen den Kernschichten 21a, 21b, 21c, 21d angeordnet. Wenn beispielhaft Karbonfasern verwendet werden, können die Kernschichten 21a, 21b, 21c, 21d und die Metallschichten 24 ein Kupfer Karbonfaser-Verbundmaterial bilden. Kerndurchkontakte 25 sind angeordnet, um die Kernschichten 21a, 21b, 21c, 21d zu durchdringen und werden zum elektrischen Verbinden spezifischer Metallschichten 24 des Mehrlagenkerns 21 verwendet. Dazu ist der Kerndurchkontakt 25 intern mit einer Metallhülle 26 beschichtet. Wie für einen Fachmann offensichtlich ist, ist das Design des Kerns 21 dem Design einer herkömmlichen PCB ähnlich und kann durch herkömmliche Verarbeitungstechniken für laminierte PCBs ausgebildet werden. Somit werden Kerndurchkontakte 25 in der Regel durch mechanisches Bohren ausgebildet und verlaufen durch den ganzen Kern 21. Die Kerndicke kann im Bereich von mehreren Hunderten μm liegen, und die Durchkontaktgröße kann im Bereich von einem oder mehreren Hunderten von um liegen.
  • Der Fan-Out-Baustein 1 kann auf der obersten Kernschicht 21a montiert sein. Hier ist er in einer Aufbauschicht 22a eingebettet und von Aufbauschichten 22b, 22c bedeckt. Die Aufbauschichten 22a, 22b, 22c können ein Dielektrikum sein, zum Beispiel siliziumdioxidgefüllte Epoxidharze, mit Metallschichten 27 plattiert. Metallisierte Durchkontakte 28 stellen eine Zwischenverbindung zwischen benachbarten Metallschichten 27 her.
  • In der Regel werden die Aufbauschichten 22, die Metallschichten 27 und die Durchkontakte 28 durch Dünnfilmverarbeitungstechniken erzeugt. Beispielsweise können Durchkontakte 28, die in der Regel blind und vergraben sind, durch Laserbohren ausgebildet werden und sind verjüngt, wobei sie unterschiedliche untere und obere Durchmesser aufweisen. Es könnten auch andere Techniken wie etwa Fotostrukturieren verwendet werden. Die Metallisierung von Durchkontakten 28 kann durch Sputtern oder Plattieren eines Metalls über der ganzen Oberfläche der darunter liegenden Aufbauschicht 22a, 22b, 22c ausgebildet werden. Dann wird ein Fotolackmaterial aufgebracht und strukturiert. Die gewünschte Metallstruktur wird durch Ätzen der ungeschützten Metallschicht 27 erhalten. Andere Techniken wie etwa Drucken, Tintenstrahl- oder Laserdirektstrukturierung eines leitenden Materials oder katalytischen Starters können ebenfalls verwendet werden. Mehrere Aufbauschichten 22a, 22b, 22c, entsprechende Durchkontakte 28 und Metallschichten 27 werden durch Aufbringen eines zusätzlichen dielektrischen Films und Wiederholen der Durchkontaktausbildungs- und Metallisierungsprozesse ausgebildet. Nicht dargestellte passive Komponenten wie etwa Kondensatoren, Widerstände und Induktionsspulen können während des Schichtaufbauprozesses eingebettet werden.
  • Die unteren Aufbauschichten 23 werden unter Verwendung eines ähnlichen schrittweisen Aufbauprozesses ausgebildet.
  • In der Regel tritt der größte Teil der Verdrahtungskapazität des SBU-Laminatsubstrats 20 in den Aufbauschichten 22, 23 auf. Dazu sind die Bahn- und Raumabmessungen in den Aufbauschichten 22, 23 signifikant feiner als jene in Kern 21. Die Dicke von Aufbauschichten, zum Beispiel 22b, 22c, kann im Bereich von etwa 10 μm liegen, und der Durchmesser des Durchkontakts 28 kann einige Dutzend μm betragen. Die Schichten 22a und 22b können zu einer Schicht kombiniert werden und können mindestens an den Bausteinecken zum Integrieren des Bausteins dicker als die typischen 10 μm sein. In dem SBU-Laminatsubstrat 20 erfolgt die Signalführung oftmals innerhalb der Aufbauschichten 22, 23, wohingegen die Stromverteilung durch den Kern 21 bewerkstelligt wird. Weiterhin sorgt der Kern 21 für eine angemessene Starrheit des SBU-Laminatsubstrats 20.
  • Wie in 2 dargestellt, kann der Fan-Out-Baustein 1 direkt auf der obersten Kernschicht 21a abgebracht und/oder in eine einzelne Aufbauschicht 22a eingebettet sein. Der Fan-Out-Baustein 1 kann jedoch auch in mehrere Aufbauschichten 22a, 22b, 22c eingebettet sein (d. h., die Höhe des Fan-Out-Bausteins 1 kann der Höhe von mehreren Aufbauschichten 22a, 22b, 22c entsprechen) oder kann auf einer Aufbauschicht 22a, 22b, 22c anstatt auf der obersten Kernschicht 21a angeordnet sein. Weiterhin ist es möglich, dass der Fan-Out-Baustein 1 in den Kern 21 eingebettet ist, d. h. in eine oder mehrere Kernschichten 21a, 21b, 21c, 21d gekapselt ist, anstatt in eine oder mehrere der Aufbauschichten 22a, 22b, 22c.
  • 3 veranschaulicht eine Ausführungsform eines ersten Fan-Out-Bausteins 101. Der Fan-Out-Baustein 101 enthält einen in eine Matrix aus Formmasse 108 eingebetteten Chip 103. Insbesondere sind die Rückseite des Chips 103 und seine Kanten mit Formmasse 108 bedeckt, wobei der Fan-Out-Bereich der Formmasse 108 durch das Referenzzeichen 105 bezeichnet ist. Die Formmasse 108 kann ein duroplastisches Harz, ein wärmehärtendes Kunststoffmaterial, ein thermoplastisches Harz oder eine Verbundmasse sein. Die aktive Oberfläche 109 des Chips 103 liegt bündig mit der oberen Oberfläche 110 des Fan-Out-Bereichs 105 der Formmasse 108, und eine erste dielektrische Schicht 111a, eine Metallumverteilungsschicht 112 und eine zweite dielektrische Schicht 111b verlaufen über die aus der aktiven Oberfläche 109 des Chips 103 und der oberen Oberfläche 110 der Formmasse 108 bestehenden Ebene, siehe 4. Die erste und zweite dielektrische Schicht 111a, 111b und die Metallumverteilungsschicht 112 können in einem Dünnfilmprozess auf der aus der aktiven Oberfläche 109 des Chips 103 und der oberen Oberfläche 110 des Fan-Out-Bereichs 105 der Formmasse 108 bestehenden Ebene hergestellt werden. Die Herstellung der ersten und zweiten dielektrischen Schicht 111a, 111b sowie der Metallumverteilungsschicht 112 und die Erzeugung des Durchkontakts 113 können durch Anwenden von Dünnfilmtechnologieprozessen bewerkstelligt werden, wie in Verbindung mit der Herstellung der in 2 dargestellten Aufbauschichten 22, 23 erläutert. Somit kann der Durchkontakt 113 fotolithographisch, durch einen Strahl oder durch Laserbohren ausgebildet werden, und die Umverteilungsschicht 112 kann durch fotolithographische Prozesse strukturiert werden. Gegebenenfalls können größere Anzahlen von Schichten aufgebracht werden.
  • Die zweite, obere dielektrische Schicht 111b kann als ein Lötstopp dienen, wenn Lötkugeln 114 optional auf die exponierten Kontaktgebiete 115 der Metallumverteilungsschicht 112 aufgebracht werden. Anstatt der Lötkugeln 114 ist es auch möglich, dass Löthöcker von geringerer Höhe, die eine glattere gekrümmte, linsenförmige Oberfläche zeigen, oder flache Metallkontaktpfosten (die durch einen nicht-galvanischen Plattierungsprozess aufgebracht werden könnten) auf dem exponierten Kontaktgebiet 115 der Metallumverteilungsschicht 112 abgeschieden werden.
  • Der Fan-Out-Baustein 101 kann in einer Technologie eingebetteter Bauelemente auf der Basis eines ausgeformten rekonfigurierten Wafers hergestellt werden. Diese eWLP-Technologie (embedded device wafer level packaging) wird aus der standardmäßigen WLP-Technologie (wafer level packaging) entwikkelt. Die standardmäßige WLP-Technologie ist derart definiert, dass so gut wie alle Technologieprozesse auf der Waferebene ausgeführt werden. Insbesondere werden bei standardmäßiger WLP dielektrische und Metallschichten wie etwa die Schichten 111a, 111b und 112 auf der aktiven Oberfläche des Wafers abgeschieden und verarbeitet, bevor der Wafer in Einzelchips zerlegt wird. Folglich sind standardmäßige WLPs immer Fan-In-Lösungen. Im Gegensatz zur WLP-Technologie wird bei der eWLP-Technologie der eingangsseitig verarbeitete und vermessene Wafer zuerst vereinzelt, um Einzelchips zu erhalten. Die Chips 103 werden dann in einer beabstandeten Beziehung auf einem Träger platziert. In dem nächsten Prozess werden die beabstandeten Chips 103 auf dem Träger umhüllt, zum Beispiel durch Verwendung einer flüssigen Formmasse, die über den Chips 103 auf dem Träger dispensiert wird. Dadurch werden die Lücken zwischen den platzierten Chips mit flüssiger Formmasse gefüllt. Nach dem Härten der Formmasse wird der Träger entfernt, um den rekonfigurierten Wafer zu erhalten, in dem die Chips innerhalb der Formmasse in einer regelmäßigen arrayartigen Weise verteilt sind. Dieser rekonfigurierte Wafer wird dann gemäß standardmäßiger WLP-Technologie verarbeitet, d. h. die dielektrischen Schichten 111a, 111b und die Metallumverteilungsschicht 112 werden in der Regel durch Verwendung von Dünnfilmprozessen aufgebracht. Zudem können auf der Waferebene entsprechende verbindende Elemente wie etwa Lötkugeln 114, Löthöcker oder Metallelemente optional aufgebracht werden. Erst nach dem Fertigstellen der Fan-Out-Baustein-Zwischenverbindung wird der geformte rekonfigurierte Wafer zu einzelnen Bausteinen vereinzelt, wie beispielsweise in 3 dargestellt.
  • 5 veranschaulicht einen zweiten Fan-Out-Baustein 201. Der Fan-Out-Baustein 201 unterscheidet sich von dem Fan-Out-Baustein 101 hauptsächlich dadurch, dass der Baustein 201 einen Chip 203 und eine weitere Elektronikkomponente 215 kapselt (es könnten mehr als eine weitere Komponente angewendet werden, doch ist der Einfachheit halber nur eine gezeigt).
  • Die weitere Elektronikkomponente 215 kann ein passives Element, zum Beispiel ein Kondensator, ein Widerstand oder eine Impedanz, oder eine andere integrierte Schaltung sein. Die weitere Komponente 215 ist mit dem Chip 203 über eine Zwischenverbindungsstruktur zusammengeschaltet, die erste und zweite (in vielen praktischen Fällen wird nur ein Dielektrikum ausreichen) dielektrische Schicht 211a, 211b, Durchkontakte 213 und eine strukturierte Metallumverteilungsschicht 212 ähnlich den Schichten 111a, 111b, Durchkontakten 113 und der strukturierten Metallumverteilungsschicht 112 wie oben erläutert enthält. Der zweite Baustein 201 stellt ein SiP (System in Package) dar, da er mehr als eine von dem Baustein 201 gekapselte Elektronikkomponente enthält. Zur Herstellung kann die eWLP-Technologie auf die gleiche Weise wie in Verbindung mit den 3, 4 beschrieben angewendet werden.
  • 6 veranschaulicht einen dritten Fan-Out-Baustein 301 ähnlich 201, der gleichermaßen ein SiP darstellt. Insbesondere enthält der Fan-Out-Baustein 301 einen Chip 303, eine weitere Elektronikkomponente 315, erste und zweite dielektrische Schichten 311a, 311b, Durchkontakte 313 und eine Metallumverteilungsschicht 312 gemäß der Beschreibung der Teile 203, 215, 211a, 211b, 213 bzw. 212 wie oben in Verbindung mit 5 erläutert. Im Gegensatz zu dem Fan-Out-Baustein 201 ist der Fan-Out-Baustein 301 auf der Rückseite des Chips 303 und/oder der Elektronikkomponente 315 (die gleichermaßen eine integrierte Schaltung sein kann) mit einer leitenden Schicht 316 ausgestattet. Die Schicht 316 kann auch eine dissipative Schicht mit einem höheren spezifischen elektrischen Widerstand als die in der Regel für die Signalverteilung verwendeten leitenden Schichten aufweisen. Die leitende Schicht 316 kann strukturiert sein (in 6 nicht dargestellt). Sie könnte unterschiedlichen Funktionen dienen, wie etwa dem Bereitstellen einer Zwischenverbindung zum Chip 303 und/oder zur Elektronikkomponente 315, zum Bereitstellen einer Abschirmung des Fan-Out-Bausteins 301 gegenüber elektromagnetischer Interferenz und für einen verbesserten thermischen Transfer von Wärme aus dem Fan-Out-Baustein 301 heraus sorgen. Die leitende Schicht 316 kann aus einem leitenden Polymer sein (insbesondere dann, wenn eine Abschirmung bereitgestellt werden soll), oder sie kann aus Metall hergestellt sein. Zwischen den Komponenten 303, 315 könnten sich auch eine dielektrische Schicht und/oder Mehrfachschichten befinden. Die Herstellung des Fan-Out-Bausteins 301 kann wieder unter Verwendung von eWLP-Technologie wie oben beschrieben durchgeführt werden. Es ist anzumerken, dass die Bausteine 101, 201 gleichermaßen mit einer derartigen leitenden Schicht auf der Rückseite und/oder an der Kante des Bausteins 101, 102 ausgestattet sein können.
  • Weiterhin kann bei allen Fan-Out-Bausteinen 101, 201, 301 die obere dielektrische Schicht 111b, 211b, 311b entfallen, weil Fan-Out-Bausteine 101, 201, 301 zum Beispiel wie in 2 dargestellt in ein SBU-Laminatsubstrat 20 eingebettet sind, wobei die erste Aufbauschicht 22b, die den Fan-Out-Baustein 101, 201, 301 bedeckt, als ein Lötstopp dienen kann, das heißt, sie kann die obere dielektrische Schicht 111b, 211b, 311b ersetzen.
  • Weiterhin ist anzumerken, dass die Fan-Out-Bausteine 101, 201, 301 so dünn wie möglich sein sollen, um die Unterbringung im Substrat zu erleichtern. Somit können bei allen hierin beschriebenen Ausführungsformen die Chips zum Beispiel durch mechanisches Schleifen oder chemisches. Ätzen der Rückseite des Chips 103, 203, 303 dünner gemacht werden.
  • Dennoch sind Fan-Out-Bausteine mit gestapelten Komponenten möglich. 7 veranschaulicht einen Fan-Out-Baustein 401, der im Wesentlichen in Übereinstimmung mit den Beschreibungen von 3 bis 6 ausgelegt ist und dementsprechend hergestellt werden kann. Kurz gesagt entsprechen durch die Bezugszeichen 403, 415, 411a, 411b, 412 und 413 bezeichnete Teile in 6 durch Bezugszeichen 303, 315, 311a, 311b, 312 und 313 bezeichnete Teile. Im Gegensatz zu dem Beispiel des Fan-Out-Bausteins 301 enthält der Fan-Out-Baustein 401 eine dritte Elektronikkomponente 416, die über dem Chip 403 und der zweiten Elektronikkomponente 415 angeordnet ist. Ähnlich der zweiten Elektronikkomponente 415 kann die dritte Elektronikkomponente 416 ein passives Element (Widerstand, Induktionsspule, Kapazität) oder eine integrierte Schaltung sein. Die dritte Elektronikkomponente 416 in dem dargestellten Beispiel ist auf der ersten dielektrischen Schicht 411a angeordnet und in eine dielektrische Zwischenschicht 417 eingebettet, die sich zwischen der ersten und zweiten dielektrischen Schicht 411a, 411b erstreckt. Analog zu den Fan-Out-Bausteinen 101, 201, 301 kann die Rückseite des Bausteins 401 aus einer kontinuierlichen Formmasse (siehe 3, 4, 5), einer leitenden Schicht 316 (siehe 6) hergestellt sein oder – wie in 7 dargestellt – kann sie einen oder mehrere Bereiche aus blankem Halbleitermaterial enthalten.
  • 8 und 9 veranschaulichen Fan-Out-Bausteine 501, 601, die grundlegend von denen in 3 bis 7 exemplifizierten Fan-Out-Bausteinen verschieden sind. Die Bausteine 501, 601 verwenden ein Laminatsubstrat 508, 608 als Träger für den Chip 503, 603. Die seitlichen Abmessungen des Laminatsubstrat-Chipträgers 508, 608 in Relation zu dem (seitlichen) Umriss 504, 505 des Chips 503, 603 definieren den von den Bausteinen 501, 601 bereitgestellten, zur Verfügung stehenden Fan-Out-Bereich 505, 605. Der Laminatsubstrat-Chipträger 508, 608 ist in der Technik als ”Interposer” bekannt. In dem gezeigten Beispiel enthält er ein dielektrisches Kernmaterial 509, 609, das auf beiden Seiten durch strukturierte Metallschichten 510, 610 metallisiert ist. Dünne dielektrische Schichten 511, 611 sind auf den strukturierten Metallschichten 510, 610 aufgebracht, um zum Beispiel als ein Lötstopp zu dienen. Der Laminatsubstrat-Chipträger 508, 608 ist zum Verbinden der strukturierten Metallschichten 510, 610 auf beiden Seiten des Kerns 509, 609 mit metallisierten Durchkontakten ausgestattet. Der Chip 503 in 8 ist durch Flip-Chip-Lothöcker 512 an den Laminatsubstrat-Chipträger 508 Flip-Chip-gebondet, wohingegen der Chip 603 in 9 durch Bonddrähte 612 an den Laminatsubstrat-Chipträger 608 drahtgebondet ist. In 8 kann ein Unterfüllungsmaterial 513 zwischen dem Chip 503 und dem Laminatsubstrat-Chipträger 508 eingeführt sein. In 9 ist der Chip 603 mit dem Chipbefestigungsmaterial 613 an dem Chipträger 608 fixiert. Lötkugeln 514, 614 haben Kontakt zu der strukturierten Metallschicht 511, 611 gegenüber dem Chip 503, 603. Weiterhin ist eine Formmasse 520, 620 über dem Laminatsubstrat-Chipträger 508, 608 vorgesehen, und kapselt den Chip 503, 603 zusammen mit den Bondelementen 512, 612. Bausteine wie in 8 und 9 dargestellt sind als BGAs (Ball Grid Arrays) bekannt. Eine andere Bausteingruppe in diesem Bereich, die verwendet werden könnte, ist VQFN (Very Thin Quad Flat), die hier nicht dargestellt ist.
  • Fan-Out-Formmasse-Bausteine 101, 201, 301, 401 und Fan-Out-BGA-Bausteine 501, 601 sind zum Beispiel in den Substraten 2, 20 integriert, wie in 1, 2 unter Bezugnahme auf dem Fan-Out-Baustein 1 dargestellt. Mit anderen Worten gilt jede Beschreibung hinsichtlich der Integration des Fan-Out-Bausteins 1 in das Substrat 2 oder 20 für eWLP-Technologie-Bausteine 101, 201, 301, 401 sowie für Laminatsubstrat-Chipträger oder irgendeinen auf Interposer basierenden Fan-Out-Baustein wie 501, 601 oder/und VQFNs.
  • Weiterhin kann das Substrat 2 selbst eine Formmassenstruktur sein. Ein Beispiel für einen Prozess des Integrierens eines Fan-Out-Bausteins 1 in ein Formmassensubstrat ist in 10 bis 14 dargestellt.
  • In 10 ist ein Fan-Out-Baustein 1, der gemäß einem beliebigen der bisher beschriebenen Fan-Out-Bausteine 1, 101, 201, 301, 401, 501, 601 ausgelegt sein kann, auf einer Montageplattform 1000 montiert. Die Montageplattform 1000 kann eine Platte sein, die aus einem dielektrischen Material hergestellt ist, zum Beispiel ein wärmehärtendes thermoplastisches Epoxidmaterial oder ein glasfaserverstärktes Epoxid. Es kann auch eine PCB sein. In diesem Fall ist eine strukturierte Metallschicht (z. B. Kupfer), die in 10 bis 14 nicht gezeigt ist, auf der oberen Oberfläche der dielektrischen Montageplattform 1000 vorgesehen.
  • Der Fan-Out-Baustein 1 ist auf der Montageplattform 1000 montiert. Wenn die Rückseite des Fan-Out-Bausteins 1 aus einem Formharz hergestellt ist, ist der Chip 3 von einer etwaigen, optional an der oberen Oberfläche der Montageplattform 1000 vorgesehenen Metallschicht isoliert.
  • In einem nächsten Prozess wird der Fan-Out-Baustein 1 von einer Formmasse 1001 bedeckt. Die Formmasse 1001 ist ein dielektrisches Material und kann mit dem Material der zum Kapseln der Chips 103, 203, 303, 403 in 3 bis 7 verwendeten Formmasse 108 identisch sein. Gemäß 12 bedeckt die Substratformmasse 1001 die obere Oberfläche des Fan-Out-Bausteins 1 vollständig und erstreckt sich darüber.
  • Gemäß 13 werden zum Kontaktieren des Fan-Out-Bausteins 1 Durchkontaktlöcher 1002 in der Substratformmasse 1001 in einem Gebiet über dem Fan-Out-Baustein 1 hergestellt. Die Durchkontaktlöcher 1002 öffnen zu Pads 6 des Fan-Out-Bausteins 1. Wie bereits zuvor erwähnt, sind die Pads 6 des Fan-Out-Bausteins 1 mit Pads (nicht dargestellt) auf dem Chip 3 verbunden. Wie in 14 dargestellt, sind die Pads 6 des Fan-Out-Bausteins 1 durch chemische oder galvanische Abscheidung einer Metallschicht 1003 auf der Formmasse 1001, die sich durch die Durchkontaktlöcher 1002 hinunter zu den Baustein-Pads 6 erstreckt, mit externen Anwendungen verbunden. Die Durchkontaktlöcher 1002 können durch Laserbohren oder andere geeignete Prozesse hergestellt werden. Das Strukturieren der Metallschicht 1003 kann durch Verwendung von Dünnfilmtechniken wie etwa lithographischen Prozessen bewerkstelligt werden. Weiterhin ist es zum Beispiel unter Verwendung von Dünnfilmtechniken möglich, dass mehrere Polymerschichten und Metallschichten abwechselnd über der Substratformmasse 1001 abgeschieden werden, um eine Substratverdrahtung bereitzustellen, die die gleiche wie die obere und/oder untere Verdrahtung 22, 23 eines in 2 dargestellten SBU-Laminatsubstrats 20 sein kann.
  • Die Substratformmasse 1001 kann durch verschiedene Techniken aufgebracht werden, unter ihnen laminierende Prozesse, Aufschleudern oder Dispensieren eines flüssigen dielektrischen Materials, zum Beispiel auf der Basis von flüssigem Epoxid. Die 15 bis 18 veranschaulichen einen Formpressprozess, der zum Kapseln von Fan-Out-Bausteinen 1 in ein Substrat 2 verwendet werden könnte. Abgesehen von dem Formpressen können Transferpress- und andere Formtechniken zum Ausüben des Harzkapselungsprozesses von 12 verwendet werden.
  • Beim Formpressen ist eine schnell schmelzende oder flüssige Formmasse 1001 erforderlich, die im Wesentlichen in der Mitte der Montageplattform 1000 zugeführt werden kann, die eine Anzahl von Fan-Out-Bausteinen 1 trägt. Die Montageplattform 1000, die Fan-Out-Bausteine 1 und die dispensierte Formmasse 1001 werden dann zwischen zwei Formhälften 2001, 2002 eines Formwerkzeugs transferiert. In einer in 16 gezeigten Kompressionsphase werden die Formhälften 2001, 2002 unter Einwirkung von Hitze geschlossen. Durch Schließen der Formhälften 2001, 2002 wird die flüssige Formmasse 1001 innerhalb des durch die Formhälften 2001, 2002 definierten Hohlraums verteilt. Bei einer folgenden Härtungsphase wird die Formmasse 1001 gehärtet. Dann wird ein Substrat, das aus der Montageplattform 1000 und der Formmasse 1001 besteht, das Fan-Out-Bausteine 1 wie in 18 gezeigt und in 12 für den Fall eines einzelnen eingebetteten Fan-Out-Bausteins 1 dargestellt ist, kapselt, aus dem Formwerkzeug herausgenommen. Analog zu den 4 bis 7 könnten mehrere verschiedene Bauelementbausteine 1 und/oder verschiedene Chips/passive Komponenten kombiniert in einen „neuen” eWLP integriert werden.
  • Wie zuvor erwähnt kann das Formen des Chips 3 in einem Baustein 1 wie in 3 bis 7 dargestellt gleichermaßen durch den Prozess des Formpressens bewerkstelligt werden. Somit könnten die Montageplattform 1000, das Formmassensubstrat 1001 und der Formmassen-Fan-Out-Baustein 1 als eine Formmassenbaustein-in-Formmassensubstrat-Struktur (vom Fan-Out-Typ) bezeichnet werden. Analog zu den 4 bis 7 könnten mehrere Bauelementbausteine 1 und/oder verschiedene Chips/passive Komponenten kombiniert in einen „neuen” eWLP integriert werden.
  • Weiterhin ist anzumerken, dass Fan-Out-Bausteine 1 in herkömmliche PCB-Einschicht- oder Mehrschichtsubstrate (wobei jede Schicht zum Beispiel aus mit einer Metallschicht beschichtetem glasfaserverstärktem Epoxidharz besteht) oder in Keramiksubstrate eingebettet sein können. In diesen Fällen könnte es notwendig sein, in dem Substrat einen Hohlraum auszubilden und dann den Fan-Out-Baustein 1 in den Hohlraum einzusetzen. 19 veranschaulicht ein Substrat 3000, in das eine Ausnehmung 3001 maschinell eingearbeitet worden ist. Die Ausnehmung 3001 ist teilweise mit einem dielektrischen Material 3002 gefüllt, zum Beispiel Epoxid, und ein Fan-Out-Baustein 1 ist in die Ausnehmung 3001 eingesetzt. Der Fan-Out-Baustein 1 kann durch Dünnfilmtechniken angeschlossen werden, wobei Aufbauschichten 3004, 3005 und Durchkontakte 3006 wie oben in Verbindung mit 2 beschrieben verwendet werden. Es ist anzumerken, dass das ausgenommene Substrat 3000 nicht auf eine PCB oder ein Keramiksubstrat begrenzt ist, sondern es sich dabei um eine alternative Art handeln kann, einschließlich Formmasse oder einem SBU-Laminatsubstrat. Wenn der Baustein 1 ausreichend dünn ist, ist es offensichtlich, dass keine Ausnehmung benötigt wird, und solche Bausteine können in die in 2 dargestellten Schichten 22 eingebettet werden.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die dargestellten und beschriebenen spezifischen Ausführungsformen substituiert werden kann.

Claims (36)

  1. Elektronikbaugruppe, umfassend: mindestens einen Halbleiterchip, eine den Halbleiterchip einbettende Bausteinstruktur, wobei die Bausteinstruktur mindestens eine Leitung umfasst, die in einen Bereich der Bausteinstruktur außerhalb des Umrisses des Chips verläuft, und ein die Bausteinstruktur einbettendes Substrat, welches eine Verdrahtung, die elektrisch mit der mindestens einen Leitung verbunden ist, und Durchkontakte, die konfiguriert sind, die Verdrahtung mit der mindestens einen Leitung elektrisch zu verbinden, umfasst.
  2. Elektronikbaugruppe nach Anspruch 1, wobei die Bausteinstruktur eine Formmasse umfasst, die sich seitlich über den Umriss des Chips hinaus erstreckt.
  3. Elektronikbaugruppe nach Anspruch 1, wobei die Bausteinstruktur einen Träger umfasst, auf dem der Chip montiert ist, wobei sich der Träger seitlich über den Umriss des Chips hinaus erstreckt.
  4. Elektronikbaugruppe nach Anspruch 3, wobei der Träger ein Laminatsubstrat ist.
  5. Elektronikbaugruppe nach Anspruch 3, wobei der Träger ein Systemträger ist.
  6. Elektronikbaugruppe nach Anspruch 4, wobei der Chip an dem Träger Flip-Chip-montiert ist.
  7. Elektronikbaugruppe nach Anspruch 5, wobei der Chip an den Träger drahtgebondet ist.
  8. Elektronikbaugruppe nach Anspruch 1, wobei die Bausteinstruktur mindestens eine weitere elektronische Komponente umfasst.
  9. Elektronikbaugruppe nach Anspruch 8, wobei die weitere elektronische Komponente ein anderer Chip oder ein passives Element ist.
  10. Elektronikbaugruppe nach Anspruch 8, wobei die weitere elektronische Komponente sich neben oder über dem Chip befindet.
  11. Elektronikbaugruppe nach Anspruch 1, wobei eine Rückseite der Bausteinstruktur mit einem leitenden Material beschichtet ist.
  12. Elektronikbaugruppe nach Anspruch 1, wobei eine Rückseite der Bausteinstruktur mit einem dissipativen Material beschichtet ist.
  13. Elektronikbaugruppe nach Anspruch 1, wobei eine Rückseite der Bausteinstruktur mit einem strukturierten leitenden Material beschichtet ist.
  14. Elektronikbaugruppe nach Anspruch 1, wobei eine Rückseite der Bausteinstruktur eine Mehrfachschicht ist.
  15. Elektronikbaugruppe nach Anspruch 1, wobei eine Rückseite der Bausteinstruktur ein Gebiet aus exponiertem Chipmaterial umfasst.
  16. Elektronikbaugruppe nach Anspruch 1, wobei das Substrat mindestens eine Kernschicht und mindestens eine Polymeraufbauschicht über der Epoxidkernschicht umfasst.
  17. Elektronikbaugruppe nach Anspruch 14, wobei die Bausteinstruktur in die mindestens eine Polymeraufbauschicht eingebettet ist.
  18. Elektronikbaugruppe nach Anspruch 14, wobei die Bausteinstruktur in die mindestens eine Kernschicht eingebettet ist.
  19. Elektronikbaugruppe nach Anspruch 16, wobei die Kernschicht aus einem oder mehreren Materialien besteht, aus der Gruppe umfassend Epoxid, Fluorpolymer, Polytetrafluorethylen, Aramidfasern und Karbonfasern.
  20. Elektronikbaugruppe nach Anspruch 1, wobei das Substrat ein Kupfer-Karbonfaser-Verbindungsmaterial umfasst.
  21. Elektronikbaugruppe nach Anspruch 1, wobei das Substrat eine Formmasse ist.
  22. Elektronikbaugruppe nach Anspruch 1, wobei das Substrat eine gedruckte Leiterplatte ist.
  23. Elektronikbaugruppe nach Anspruch 22, wobei die gedruckte Leiterplatte eine mehrschichtige gedruckte Leiterplatte ist und die Bausteinstruktur in eine oder mehrere Schichten der mehrschichtigen gedruckten Leiterplatte eingebettet ist.
  24. Elektronikbaugruppe nach Anspruch 1, wobei das Substrat ein Keramiksubstrat ist.
  25. Elektronikbaugruppe nach Anspruch 24, wobei die Bausteinstruktur in einem Hohlraum des Keramiksubstrats montiert ist.
  26. Verfahren, umfassend: Bereitstellen einer Bausteinstruktur, die mindestens einen Halbleiterchip einbettet und mindestens eine Leitung umfasst, die sich bis in einen Bereich der Bausteinstruktur außerhalb des Umrisses des Chips erstreckt; Einbetten der Bausteinstruktur in ein Substrat; Bereitstellen einer leitenden Verdrahtung des Substrats; und Erzeugen von Durchkontakten in dem Substrat zum Verbinden der leitenden Verdrahtung mit der mindestens einen Leitung der Bausteinstruktur.
  27. Verfahren nach Anspruch 26, wobei das Einbetten der Bausteinstruktur in das Substrat folgendes umfasst: Bereitstellen einer Epoxidkernschicht des Substrats; Platzieren der Bausteinstruktur über der Epoxidkernschicht und Einbetten der Bausteinstruktur in mindestens eine über der Epoxidkernschicht erzeugte Polymeraufbauschicht.
  28. Verfahren nach Anspruch 27, weiterhin umfassend: Erzeugen von Durchkontakten, die sich durch die mindestens eine Polymeraufbauschicht hindurch erstrecken.
  29. Verfahren nach Anspruch 26, wobei das Einbetten der Bausteinstruktur in das Substrat folgendes umfasst: Bereitstellen eines Trägerglieds; Platzieren der Bausteinstruktur auf dem Trägerglied und Einbetten der Bausteinstruktur in eine dielektrische Verbindung, um ein geformtes Substrat herzustellen.
  30. Verfahren nach Anspruch 29, umfassend das Entfernendes Trägerglieds von dem geformten Substrat.
  31. Verfahren nach Anspruch 29, umfassend das Verwenden eines flüssigen Formmaterials für das Einbetten.
  32. Verfahren nach Anspruch 31, weiterhin umfassend: Härten des flüssigen Formmaterials unter Verwendung eines Formpresswerkzeugs.
  33. Verfahren nach Anspruch 26, weiterhin umfassend: Erzeugen von Durchkontakten in dem geformten Substrat zum elektrischen Verbinden mit der mindestens einen Leitung.
  34. Verfahren nach Anspruch 26, wobei das Einbetten der Bausteinstruktur in das Substrat folgendes umfasst: Kapseln der Bausteinstruktur in eine oder mehrere dielektrische Schichten einer gedruckten Leiterplatte.
  35. Verfahren nach Anspruch 34, weiterhin umfassend: Erzeugen von Durchkontakten in mindestens einer dielektrischen Schicht zum elektrischen Verbinden mit der mindestens einen Leitung.
  36. Verfahren nach Anspruch 26, wobei das Einbetten der Bausteinstruktur in das Substrat folgendes umfasst: Ausbilden eines Hohlraums in dem Substrat und Anordnen der Bausteinstruktur in dem Hohlraum.
DE102008025223A 2007-06-13 2008-05-27 Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung Active DE102008025223B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/762,411 2007-06-13
US11/762,411 US8237259B2 (en) 2007-06-13 2007-06-13 Embedded chip package

Publications (2)

Publication Number Publication Date
DE102008025223A1 DE102008025223A1 (de) 2008-12-18
DE102008025223B4 true DE102008025223B4 (de) 2012-12-06

Family

ID=39986367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008025223A Active DE102008025223B4 (de) 2007-06-13 2008-05-27 Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung

Country Status (2)

Country Link
US (2) US8237259B2 (de)
DE (1) DE102008025223B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208435A1 (de) 2017-05-18 2018-11-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verkapseln eines Halbleiterchips in einem Gehäuse

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342303B1 (en) * 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
DE102006032251A1 (de) 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
US7816792B2 (en) * 2007-09-14 2010-10-19 Infineon Technologies Ag Semiconductor device with conductive interconnect
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US8217482B2 (en) * 2007-12-21 2012-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with reduced crosstalk
KR20090117237A (ko) * 2008-05-09 2009-11-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
KR101461630B1 (ko) * 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
US8420999B2 (en) * 2009-05-08 2013-04-16 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Metal shield and housing for optical proximity sensor with increased resistance to mechanical deformation
US9525093B2 (en) 2009-06-30 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8957380B2 (en) * 2009-06-30 2015-02-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8779361B2 (en) * 2009-06-30 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with molded infrared light rejection barrier and infrared pass components
US8143608B2 (en) * 2009-09-10 2012-03-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Package-on-package (POP) optical proximity sensor
US8097852B2 (en) * 2009-09-10 2012-01-17 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multiple transfer molded optical proximity sensor and corresponding method
US8350216B2 (en) * 2009-09-10 2013-01-08 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Miniaturized optical proximity sensor
US8716665B2 (en) 2009-09-10 2014-05-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact optical proximity sensor with ball grid array and windowed substrate
US8334202B2 (en) 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
US9733357B2 (en) * 2009-11-23 2017-08-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with improved crosstalk isolation
US8987830B2 (en) 2010-01-12 2015-03-24 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US9177926B2 (en) 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US8241952B2 (en) * 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8624353B2 (en) 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US8841597B2 (en) 2010-12-27 2014-09-23 Avago Technologies Ip (Singapore) Pte. Ltd. Housing for optical proximity sensor
WO2012122388A2 (en) * 2011-03-08 2012-09-13 Georgia Tech Research Corporation Chip-last embedded interconnect structures and methods of making the same
GB2489100A (en) 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
US8937382B2 (en) * 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US20130075928A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
US9679836B2 (en) * 2011-11-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US9613830B2 (en) 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
WO2013102146A1 (en) 2011-12-30 2013-07-04 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
US10672624B2 (en) 2011-12-30 2020-06-02 Deca Technologies Inc. Method of making fully molded peripheral package on package device
US10050004B2 (en) 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US9831170B2 (en) 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
WO2013118426A1 (ja) * 2012-02-09 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
US9536798B2 (en) * 2012-02-22 2017-01-03 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
CN104603932A (zh) * 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
WO2014097642A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9595651B2 (en) 2012-12-21 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9356332B2 (en) 2013-04-29 2016-05-31 Infineon Technologies Ag Integrated-circuit module with waveguide transition element
US9856136B2 (en) 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
DE102013014587B4 (de) 2013-08-29 2017-10-19 Fachhochschule Schmalkalden Verfahren zum IT-Schutz sicherheitsrelevanter Daten und ihrer Verarbeitung
US10418298B2 (en) 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9721922B2 (en) 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
DE102014103954A1 (de) * 2014-03-21 2015-09-24 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verstärkungsstrukturen mit wärmeleitfähigkeitserhöhender Beschichtung in Harzmatrix und von Beschichtung getrennte elektrische Leiterstruktur
SG10201401622RA (en) 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
US9646955B2 (en) 2014-09-05 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of forming packages
US10453706B2 (en) * 2014-12-17 2019-10-22 The Charles Stark Draper Laboratory, Inc. Methods and devices for miniaturization of high density wafer based electronic 3D multi-chip modules
US10115688B2 (en) * 2015-05-29 2018-10-30 Infineon Technologies Ag Solder metallization stack and methods of formation thereof
US9999121B2 (en) 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
US10181653B2 (en) 2016-07-21 2019-01-15 Infineon Technologies Ag Radio frequency system for wearable device
US9679878B1 (en) 2016-07-27 2017-06-13 Semiconductor Components Industries, Llc Embedded stacked die packages and related methods
US10218407B2 (en) 2016-08-08 2019-02-26 Infineon Technologies Ag Radio frequency system and method for wearable device
DE102017215354B4 (de) 2016-10-14 2021-10-07 Infineon Technologies Ag Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102016224936A1 (de) 2016-12-14 2018-06-14 Robert Bosch Gmbh Radarmodul
US10466772B2 (en) 2017-01-09 2019-11-05 Infineon Technologies Ag System and method of gesture detection for a remote device
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
US10861803B1 (en) * 2017-03-17 2020-12-08 Scientific Components Corporation Low cost millimeter wave integrated LTCC package and method of manufacturing
WO2018182595A1 (en) 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
US10602548B2 (en) 2017-06-22 2020-03-24 Infineon Technologies Ag System and method for gesture sensing
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
US10746625B2 (en) 2017-12-22 2020-08-18 Infineon Technologies Ag System and method of monitoring a structural object using a millimeter-wave radar sensor
US11278241B2 (en) 2018-01-16 2022-03-22 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US11346936B2 (en) 2018-01-16 2022-05-31 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US10795012B2 (en) 2018-01-22 2020-10-06 Infineon Technologies Ag System and method for human behavior modelling and power control using a millimeter-wave radar sensor
US10576328B2 (en) 2018-02-06 2020-03-03 Infineon Technologies Ag System and method for contactless sensing on a treadmill
IT201800002903A1 (it) * 2018-02-21 2019-08-21 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
TWI703902B (zh) * 2018-12-06 2020-09-01 欣興電子股份有限公司 內埋式晶片封裝及其製作方法與疊層封裝結構
US10705198B2 (en) 2018-03-27 2020-07-07 Infineon Technologies Ag System and method of monitoring an air flow using a millimeter-wave radar sensor
CN112262101A (zh) * 2018-04-09 2021-01-22 应美盛股份有限公司 环境保护的传感设备
US11027967B2 (en) 2018-04-09 2021-06-08 Invensense, Inc. Deformable membrane and a compensating structure thereof
US10761187B2 (en) 2018-04-11 2020-09-01 Infineon Technologies Ag Liquid detection using millimeter-wave radar sensor
US10775482B2 (en) 2018-04-11 2020-09-15 Infineon Technologies Ag Human detection and identification in a setting using millimeter-wave radar
US10794841B2 (en) 2018-05-07 2020-10-06 Infineon Technologies Ag Composite material structure monitoring system
US10399393B1 (en) 2018-05-29 2019-09-03 Infineon Technologies Ag Radar sensor system for tire monitoring
US10903567B2 (en) 2018-06-04 2021-01-26 Infineon Technologies Ag Calibrating a phased array system
US11416077B2 (en) 2018-07-19 2022-08-16 Infineon Technologies Ag Gesture detection system and method using a radar sensor
DE102018119538A1 (de) 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
US10928501B2 (en) 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar
US11183772B2 (en) 2018-09-13 2021-11-23 Infineon Technologies Ag Embedded downlight and radar system
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
US11125869B2 (en) 2018-10-16 2021-09-21 Infineon Technologies Ag Estimating angle of human target using mmWave radar
US11397239B2 (en) 2018-10-24 2022-07-26 Infineon Technologies Ag Radar sensor FSM low power mode
US11360185B2 (en) 2018-10-24 2022-06-14 Infineon Technologies Ag Phase coded FMCW radar
EP3654053A1 (de) 2018-11-14 2020-05-20 Infineon Technologies AG Verpackung mit akustischen sensorvorrichtungen und millimeterwellenabtastelementen
US11087115B2 (en) 2019-01-22 2021-08-10 Infineon Technologies Ag User authentication using mm-Wave sensor for automotive radar systems
US11355838B2 (en) 2019-03-18 2022-06-07 Infineon Technologies Ag Integration of EBG structures (single layer/multi-layer) for isolation enhancement in multilayer embedded packaging technology at mmWave
US11126885B2 (en) 2019-03-21 2021-09-21 Infineon Technologies Ag Character recognition in air-writing based on network of radars
US11454696B2 (en) 2019-04-05 2022-09-27 Infineon Technologies Ag FMCW radar integration with communication system
US11056453B2 (en) 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects
US20220278021A1 (en) * 2019-07-31 2022-09-01 Tripent Power Llc Aluminum nitride multilayer power module interposer and method
US11327167B2 (en) 2019-09-13 2022-05-10 Infineon Technologies Ag Human target tracking system and method
US11774592B2 (en) 2019-09-18 2023-10-03 Infineon Technologies Ag Multimode communication and radar system resource allocation
US11435443B2 (en) 2019-10-22 2022-09-06 Infineon Technologies Ag Integration of tracking with classifier in mmwave radar
US11808883B2 (en) 2020-01-31 2023-11-07 Infineon Technologies Ag Synchronization of multiple mmWave devices
US11614516B2 (en) 2020-02-19 2023-03-28 Infineon Technologies Ag Radar vital signal tracking using a Kalman filter
US11585891B2 (en) 2020-04-20 2023-02-21 Infineon Technologies Ag Radar-based vital sign estimation
US11567185B2 (en) 2020-05-05 2023-01-31 Infineon Technologies Ag Radar-based target tracking using motion detection
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US11774553B2 (en) 2020-06-18 2023-10-03 Infineon Technologies Ag Parametric CNN for radar processing
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
US11704917B2 (en) 2020-07-09 2023-07-18 Infineon Technologies Ag Multi-sensor analysis of food
US11614511B2 (en) 2020-09-17 2023-03-28 Infineon Technologies Ag Radar interference mitigation
US11719787B2 (en) 2020-10-30 2023-08-08 Infineon Technologies Ag Radar-based target set generation
US11719805B2 (en) 2020-11-18 2023-08-08 Infineon Technologies Ag Radar based tracker using empirical mode decomposition (EMD) and invariant feature transform (IFT)
US11662430B2 (en) 2021-03-17 2023-05-30 Infineon Technologies Ag MmWave radar testing
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판
US11950895B2 (en) 2021-05-28 2024-04-09 Infineon Technologies Ag Radar sensor system for blood pressure sensing, and associated method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049791B1 (de) * 1980-09-24 1985-06-12 Hitachi, Ltd. Halbleiteranordnung mit einem Wärme zerstreuenden Substrat
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6747361B2 (en) * 2000-07-26 2004-06-08 Nec Electronics Corporation Semiconductor device and packaging method thereof
US6762488B2 (en) * 2002-03-19 2004-07-13 Nec Electronics Corporation Light thin stacked package semiconductor device and process for fabrication thereof
US20050112798A1 (en) * 2002-06-19 2005-05-26 Sten Bjorbell Electronics circuit manufacture
US20050230799A1 (en) * 2004-04-19 2005-10-20 Advanced Semiconductor Engineering, Inc. Multi-chip module with embedded package and method for manufacturing the same
WO2006134217A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6714336A (de) 1967-10-21 1969-04-23
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5847951A (en) 1996-12-16 1998-12-08 Dell Usa, L.P. Method and apparatus for voltage regulation within an integrated circuit package
US6107179A (en) * 1998-05-28 2000-08-22 Xerox Corporation Integrated flexible interconnection
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
US6727576B2 (en) * 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6750397B2 (en) * 2002-02-15 2004-06-15 Advanced Semiconductor Engineering, Inc. Thermally enhanced semiconductor build-up package
US6756662B2 (en) * 2002-09-25 2004-06-29 International Business Machines Corporation Semiconductor chip module and method of manufacture of same
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7141874B2 (en) 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
WO2004109771A2 (en) * 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
TWI236113B (en) * 2003-08-28 2005-07-11 Advanced Semiconductor Eng Semiconductor chip package and method for making the same
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
US7208344B2 (en) * 2004-03-31 2007-04-24 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7572681B1 (en) * 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049791B1 (de) * 1980-09-24 1985-06-12 Hitachi, Ltd. Halbleiteranordnung mit einem Wärme zerstreuenden Substrat
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US6747361B2 (en) * 2000-07-26 2004-06-08 Nec Electronics Corporation Semiconductor device and packaging method thereof
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US6762488B2 (en) * 2002-03-19 2004-07-13 Nec Electronics Corporation Light thin stacked package semiconductor device and process for fabrication thereof
US20050112798A1 (en) * 2002-06-19 2005-05-26 Sten Bjorbell Electronics circuit manufacture
US20050230799A1 (en) * 2004-04-19 2005-10-20 Advanced Semiconductor Engineering, Inc. Multi-chip module with embedded package and method for manufacturing the same
WO2006134217A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208435A1 (de) 2017-05-18 2018-11-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verkapseln eines Halbleiterchips in einem Gehäuse
DE102017208435B4 (de) 2017-05-18 2024-04-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verkapseln eines Halbleiterchips in einem Gehäuse

Also Published As

Publication number Publication date
US20080308917A1 (en) 2008-12-18
DE102008025223A1 (de) 2008-12-18
US8237259B2 (en) 2012-08-07
US20120287583A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
US10212818B2 (en) Methods and apparatus for a substrate core layer
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102012107696A1 (de) Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte
DE102010037292A1 (de) Anordnung und Herstellungsverfahren
DE102010000269A1 (de) Halbleiter-Bauelement
DE102009044639A1 (de) Bauelement mit einem Halbleiterchip
DE102018207217B4 (de) Eingebetteter Widerstands-Kondensator-Film für die Fan-Out-Waferebenen-Konfektionierung und Herstellungsverfahren
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102018119133A1 (de) Packaging-Schicht-Induktor
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
EP3469629A1 (de) Modul und verfahren zur herstellung einer vielzahl von modulen
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130307