TWI395312B - 具微機電元件之封裝結構及其製法 - Google Patents

具微機電元件之封裝結構及其製法 Download PDF

Info

Publication number
TWI395312B
TWI395312B TW99101443A TW99101443A TWI395312B TW I395312 B TWI395312 B TW I395312B TW 99101443 A TW99101443 A TW 99101443A TW 99101443 A TW99101443 A TW 99101443A TW I395312 B TWI395312 B TW I395312B
Authority
TW
Taiwan
Prior art keywords
sub
metal
bonding wire
package structure
wire
Prior art date
Application number
TW99101443A
Other languages
English (en)
Other versions
TW201126669A (en
Inventor
邱啟新
黃致明
詹長岳
廖信一
柯俊吉
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW99101443A priority Critical patent/TWI395312B/zh
Priority to US12/769,087 priority patent/US8420430B2/en
Priority to US12/769,993 priority patent/US8866236B2/en
Publication of TW201126669A publication Critical patent/TW201126669A/zh
Priority to US13/834,684 priority patent/US8716070B2/en
Application granted granted Critical
Publication of TWI395312B publication Critical patent/TWI395312B/zh
Priority to US14/487,602 priority patent/US9254994B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

具微機電元件之封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System,MEMS)是一種兼具電子與機械功能的微小裝置，在製造上則藉由各種微細加工技術來達成，可將微機電元件設置於晶片的表面上，且以保護罩或底膠進行封裝保護，而得到一微機電封裝結構。請參閱第1A至1F圖，係習知具微機電元件之封裝結構之各式態樣之剖視圖。
如第1A圖所示之封裝結構，係揭露於第6,809,412號美國專利者，係包括基板10；設置於其上之晶片14，且該晶片14上具有微機電元件141；電性連接該基板10及晶片14之銲線11；以及設置於該基板10上之蓋體12，以封蓋該晶片14、微機電元件141及銲線11。
如第1B圖所示之封裝結構，係揭露於第6,303,986號美國專利者，係包括導線架10’；具有微機電元件141且設於導線架10’上之晶片14；設置於晶片14上之蓋體12，以封蓋該微機電元件141；銲線11，係電性連接該導線架10’與晶片14；以及包覆導線架10’、銲線11、蓋體12與晶片14之封裝材15。
惟，上述習知之封裝結構均具有承載件(如第1A圖之基板10與第1B圖之導線架10’)，導致增加整體結構之厚度，而無法滿足微小化之需求。因此，遂發展出一種無承載件之封裝結構，請參閱第1C至1D圖。
如第1C圖所示之無承載件之封裝結構，在第7,368,808號美國專利中，係包括具有電性連接墊140之晶片14；設置於該晶片14上之微機電元件141及蓋體12，以封蓋該微機電元件141，其中，該蓋體12中具有導電通孔120，且該導電通孔120兩側具有接觸墊122，內側之接觸墊122對應連接該電性連接墊140，此外，外側之接觸墊122上則形成有銲球16，俾該晶片14藉由該銲球16連接至其他電子元件。
如第1D圖所示之第6,846,725號美國專利之封裝結構，係包括具有電性連接墊140之晶片14、微機電元件141及具有導電通孔120之蓋體12，以封蓋該微機電元件141，且該電性連接墊140上具有銲錫凸塊142，而該導電通孔120兩側具有接觸墊122，令內側之接觸墊122對應連接該銲錫凸塊142，使該晶片14藉由外側之該接觸墊122連接至其他電子元件。
惟，上述習知之封裝結構雖無承載件而可滿足微小化之需求，但於設置該蓋體12前，需先於該蓋體12中製作導電通孔120，不僅鑽孔之成本高，且該導電通孔120兩側之接觸墊122容易發生對位不精準或結合不穩固，導致電性連接不良，進而影響該晶片14外接電子元件的品質。因此，遂發展出無需於蓋體12中製作導電通孔120之封裝結構，請參閱第1E圖。
如第1E圖所示，在第6,828,674號美國專利之封裝結構中，係包括具有電性連接墊140之晶片14；設置於該晶片14上之微機電元件141及外側具有線路層121之蓋體12；支撐體13；藉由該支撐體13黏接於該晶片14上之蓋體12，以封蓋該微機電元件141；電性連接該線路層121之銲線11與電性連接墊140；以及封裝材，15，係包覆該銲線11、蓋體12與晶片14，且該封裝材15具有開孔150，以令部份線路層121外露於該開孔150中，最後於該外露之線路層121上形成銲球16，俾供連接至其他電子裝置上。
惟，上述習知之封裝結構需於蓋體上以黃光製程製作線路，耗費成本高。與外部元件電性連接的銲球16受到封裝材15的限制，只能植設於蓋體之區域內，亦容易造成銲球16橋接(solder ball bridge)，大幅限制封裝結構之訊號輸入輸出密度，也限制線路間的間距儘可能縮小，亦造成封裝結構接置到電路板的困難，限縮應用範圍。此外，供對應連接該封裝結構的電路板也需要採用較高成本之細間距(fine pitch)製程來佈設線路。再者，此封裝結構並無法達成內部晶片結構14’的電磁波干擾遮蔽(EMI shielding)的功能。
因此，如何避免上述習知技術中之種種問題，實已成目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有金屬層；第一子銲線，係電性連接該電性連接墊；第二子銲線，係電性連接該金屬層；封裝層，係設於該晶片上，並包覆該蓋體、第一子銲線與第二子銲線，且該第一子銲線與第二子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，係設於該封裝層上並電性連接該第一子銲線。
於另一態樣中，該複數金屬導線係電性連接該第二子銲線。
本發明復提供另一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件；第一子銲線，係電性連接該電性連接墊；封裝層，係設於該晶片上，並包覆該蓋體與第一子銲線，該封裝層頂面與該蓋體頂面齊平，且該第一子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，係設於該封裝層上並電性連接該第一子銲線。
本發明再提供一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有金屬層；第一子銲線，係電性連接該電性連接墊；第二子銲線，係電性連接該金屬層；封裝層，係設於該晶片上，並包覆該蓋體、第一子銲線與第二子銲線，且該第一子銲線與第二子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，各該金屬導線係由第一子金屬導線與第二子金屬導線所組成且設於該封裝層上，該第一子金屬導線電性連接該第一子銲線，該第二子金屬導線電性連接該第二子銲線。
為得到前述之封裝結構，本發明復揭露一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層；移除部分該封裝層，俾使該銲線分成互不連接的第一子銲線與第二子銲線，該第一子銲線與第二子銲線之頂端均外露於該封裝層頂面，該第一子銲線與第二子銲線分別電性連接該電性連接墊與金屬層；於該封裝層上形成複數金屬導線，俾使各該金屬導線電性連接該第一子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
於另一態樣中，該複數金屬導線係電性連接該第二子銲線。
本發明復揭露另一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層；移除部分該封裝層及部分該銲線，俾使該封裝層頂面與該蓋體頂面齊平，並使該銲線剩下電性連接該電性連接墊的第一子銲線，且該第一子銲線之頂端外露於該封裝層頂面；於該封裝層上形成複數金屬導線，俾使各該金屬導線電性連接該第一子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
本發明復揭露又一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層；移除部分該封裝層，俾使該銲線分成互不連接的第一子銲線與第二子銲線，該第一子銲線與第二子銲線之頂端均外露於該封裝層頂面，該第一子銲線與第二子銲線分別電性連接該電性連接墊與金屬層；於該封裝層上形成複數金屬導線，各該金屬導線係由第一子金屬導線與第二子金屬導線所組成，該第一子金屬導線與第二子金屬導線分別電性連接該第一子銲線與第二子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
由上可知，本發明之具微機電元件之封裝結構係直接於晶片上完成封裝，而不需額外的承載件，因此可減少整體封裝結構的厚度；再者，本發明之封裝結構不需於蓋體上鑽孔，不僅製程簡單而易於實施，且因製程步驟減少而降低成本；又本發明之封裝結構的凸塊的位置可在頂面的任意位置，而不需限制在蓋體上方；另外，由於本發明係直接於晶圓上進行所有封裝製程，而非以習知具乘載件之封裝方式，故可減少不必要的晶圓預切割為單體晶片，再將晶片黏著至承載件之步驟，進而大幅縮短整體製作時間及製造成本；最後，本發明之封裝結構藉由將蓋體透過子銲線及金屬導線連接至接地端之方式，令蓋體具接地功能，而達到電磁波干擾遮蔽的功效。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
[第一實施例]
請參閱第2A至2F圖，係本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視圖。
首先，如第2A圖所示，準備一晶圓20，在本圖中僅顯示部份晶圓之剖視圖，惟該晶圓20上係具有複數電性連接墊201與複數微機電(MEMS)元件202。
如第2B圖所示，於該晶圓20上設置複數蓋體21，各該蓋體21對應罩住各該微機電元件202；其中，該晶圓20之材質可為矽，該微機電元件202可為陀螺儀(gyroscope)、加速度計(accelerometer)或射頻微機電(RF MEMS)元件，該蓋體21之材質可為玻璃或矽。此外，該蓋體21上係形成有金屬層211，其形成方法係包括準備一作為蓋體21之片材，該片材可為導體或非導體，例如金屬、矽、玻璃或陶瓷，接著於該蓋體21上以例如濺鍍之方式形成可供接合之金屬層211或複數接合墊(bondi ng pad)，其材質可為鋁、銅、金、鈀、鎳/金、鎳/鉛、鈦鎢/金、鈦/鋁、鈦鎢/鋁或鈦/銅/鎳/金或其組合，並於相對於金屬層之一側形成孔穴，以供容納微機電元件。
如第2C圖所示，以銲線22電性連接該電性連接墊201與金屬層211，並於該晶圓20上形成封裝層23以包覆該蓋體21、銲線22、電性連接墊201與金屬層211；其中，該封裝層23之材料可為介電材之膠材，例如：環氧樹脂(Epoxy)、環氧樹脂成形塑料(Epoxy Molding Compound，簡稱EMC)或聚醯亞胺等熱固性樹脂或矽膠(silicone)。
如第2D圖所示，移除部分該封裝層23，亦即移除該封裝層23之上層部分與其內部的銲線22弧頂部分，俾使該銲線22分成互不連接的第一子銲線221與第二子銲線222，該第一子銲線221與第二子銲線222之頂端均外露於該封裝層23頂面，由於移除部分封裝層23，是以，該第一子銲線221與第二子銲線222分別僅電性連接該電性連接墊201與金屬層211。另一方面，該封裝層23可藉由研磨(grinding)方式、雷射、電漿、化學蝕刻或化學機械研磨(CMP)來移除。
如第2E圖所示，於該封裝層23上形成複數金屬導線 24，俾使各該金屬導線24電性連接該第一子銲線221，且電性隔離於該第二子銲線222，此外，該金屬導線24之一端可佈設為向微機電元件202方向延伸或可向微機電元件202之外圍方向延伸(未圖示)，其佈設方式可依電性需求及佈設密度限制而彈性調整，並於該金屬導線24上形成凸塊25，例如在其金屬導線端處上形成凸塊25；其中，該凸塊25之材質為金屬或合金，且具有銲接熔接特性者，如錫/鉛、錫/銀/銅或金為佳。此外，係可如第2E’圖所示，復包括於形成凸塊25之前，於該封裝層23及金屬導線24上形成第一絕緣層240a，其中，該第一絕緣層240a具有複數外露該金屬導線24之絕緣層開口2401，且該凸塊25係形成於該絕緣層開口2401處以電性連接該金屬導線24。此外，復可包括於形成該金屬導線24之前，於該封裝層23上形成第二絕緣層240b，其中，該第二絕緣層240b具有複數外露該第一子銲線221之絕緣層開口2402，且該第二絕緣層240b電性隔離該第二子銲線222。該第2E’圖所示之結構，係可以重佈線層(RDL)技術完成。
另外，在凸塊25形成之前，亦可形成如綠漆之絕緣層(未圖示)，該絕緣層具有複數外露金屬導線24之開口，供凸塊25電性連接金屬導線24。
於其他實施態樣中，如第2E"圖所示，該第二絕緣層240b具有複數外露該第二子銲線222之絕緣層開口2402，且該第二絕緣層240b電性隔離該第一子銲線221，而該金屬導線24電性連接該第二子銲線222，該封裝層23及金 屬導線24上形成具有絕緣層開口2401之第一絕緣層240a，且該凸塊25係形成於該絕緣層開口2401處以電性連接該金屬導線24，或者，亦可藉由使該金屬導線24之佈線避開該第二子銲線222之頂端，以達成相同的電性隔離效果(未圖示此實施態樣)。
另一方面，在形成有第一絕緣層240a之態樣中，復可包括於形成凸塊25之前，於該絕緣層開口2401處形成凸塊下金屬層26。
如第2F圖所示，進行切單製程(singulation)，俾得到複數具微機電元件202之封裝結構2。
本發明復揭露一種具微機電元件之封裝結構2，係包括：晶片20’，該晶片20’上具有複數電性連接墊201與至少一微機電元件202；蓋體21，係設於該晶片20’上並罩住該微機電元件202，且該蓋體21上形成有金屬層211；第一子銲線221，係電性連接該電性連接墊201；第二子銲線222，係電性連接該金屬層211；封裝層23，係設於該晶片20’上，並包覆該蓋體21、第一子銲線221與第二子銲線222，且該第一子銲線221與第二子銲線222之頂端外露於該封裝層23頂面；以及複數金屬導線24，係設於該封裝層23上並電性連接該第一子銲線221。
於另一態樣中，如第2E"圖所示之製法，所得之具微機電元件之封裝結構，該金屬導線24係設於該封裝層23上並電性連接該第二子銲線222。於較佳實施態樣中，該封裝結構2復可包括第一絕緣層240a，係形成於該封裝層 23及金屬導線24上且具有複數外露該金屬導線24之絕緣層開口2401，而所形成的凸塊25係形成於該絕緣層開口2401處以電性連接該金屬導線24。再者，該封裝結構2復可包括第二絕緣層240b，係形成於該封裝層23上且具有複數外露該第一子銲線221或第二子銲線222之絕緣層開口2402，俾使該金屬導線24形成於該絕緣層開口2402及第二絕緣層240b上。
另一方面，在形成有第一絕緣層240a之態樣中，復可包括凸塊下金屬層26，係形成於該凸塊25與第一絕緣層240a之間。
本發明之具微機電元件之封裝結構，該金屬導線24之一端可向微機電元件202方向延伸，且該封裝結構2復包括形成於該導線端處上之凸塊25。詳言之，由該封裝結構2外圍向內觀之，該金屬導線24主要係自電性連接墊201端向微機電元件202方向延伸。
於上述之具微機電元件之封裝結構中，該晶片20’之材質可為矽，該微機電元件202可為陀螺儀(gyroscope)、加速度計(accelerometer)或射頻微機電(RF MEMS)元件，該蓋體21之材質可為導體或非導體，例如金屬、矽、玻璃或陶瓷，該金屬層211之材質可為鋁、銅、金、鈀、鎳/金、鎳/鉛、鈦鎢/金、鈦/鋁、鈦鎢/鋁或鈦/銅/鎳/金或其組合，該封裝層23之材料可為介電材之膠材，例如：環氧樹脂(Epoxy)、環氧樹脂成形塑料(Epoxy Molding Compound，簡稱EMC)或聚醯亞胺等熱固性樹脂或矽膠(silicone)。
於封裝結構係令金屬導線係電性隔離該第二子銲線的態樣中，如該金屬導線24之一端向微機電元件202方向延伸，甚至是延伸至該蓋體上，且通過第二子銲線222上，可視需要地，該金屬導線24之底部比鄰該第二子銲線222處具有絕緣墊，如第二絕緣層240b之材料，以達成電性隔離於該第二子銲線222。在金屬導線係電性隔離該第一子銲線的態樣中，則可令該金屬導線24之底部比鄰該第一子銲線222處具有絕緣墊。
又於前述之封裝結構中，該電性連接墊201可位於該蓋體21外圍。
於所述之具微機電元件之封裝結構中，該凸塊25之材質為金屬或合金，且具有銲接熔接特性者，如錫/鉛、錫/銀/銅或金為佳。
[第二實施例]
如第3圖所示，係本發明之具微機電元件之封裝結構之第二實施例之剖視圖，其與第2F圖所示之封裝結構2相似，主要不同處在於本實施例之封裝結構3之蓋體21之金屬層211係由複數接合墊構成，且各該金屬導線24電性連接該第一子銲線221及第二子銲線211。該封裝結構3之製法大致相似於第一實施例，且第一絕緣層240a及第二絕緣層240b之形成亦如第2E’及2E"圖所示，故在此不加以贅述。
[第三實施例]
如第4圖所示，係本發明之具微機電元件之封裝結構 之第三實施例之剖視圖，其與第2F圖所示之封裝結構2相似，主要不同處在於本實施例之封裝結構4之封裝層23頂面與該蓋體21頂面齊平，亦即該封裝層23露出該金屬層211，而該第二子銲線222係於移除部分該封裝層23時去除，因此，該銲線22剩下電性連接該電性連接墊201的第一子銲線221，且該第一子銲線221之頂端外露於該封裝層23頂面，該封裝結構4之製法大致相似於第一實施例，且第一絕緣層240a及第二絕緣層240b之形成亦如第2E’及2E"圖所示，故在此不加以贅述。
[第四實施例]
如第5圖所示，係本發明之具微機電元件之封裝結構之第四實施例之剖視圖，其與第4圖所示之封裝結構2相似，主要不同處在於本實施例之封裝結構5之於移除部份封裝層23時，一並移除掉金屬層211，且該金屬導線24可延伸至該蓋體21上。該封裝結構5之其餘製法大致相似於第三實施例，且第一絕緣層240a及第二絕緣層240b之形成亦如第2E’及2E"圖所示，故在此不加以贅述。
[第五實施例]
如第6圖所示，係本發明之具微機電元件之封裝結構之第五實施例之剖視圖，其與第5圖所示之封裝結構5相似，主要不同處在於本實施例之封裝結構6之金屬導線24復延伸至該蓋體21上，該封裝結構6之製法大致相似於第一實施例，故在此不加以贅述。
[第六實施例]
如第7圖所示，係本發明之具微機電元件之封裝結構之第六實施例之剖視圖，其與第2F圖所示之封裝結構2相似，主要不同處在於本實施例之封裝結構7之金屬導線24分成互不電性連接的第一子金屬導線241與第二子金屬導線242。該第一子金屬導線241電性連接該第一子銲線221，且該第一子金屬導線241之一端向晶片20’周緣方向延伸，並於其延伸端處上形成凸塊251；該第二子金屬導線242電性連接該第二子銲線222，且該第二子金屬導線242之一端向微機電元件202方向延伸，並於其延伸端處上形成凸塊252，該封裝結構7之製法大致相似於第一實施例，故在此不加以贅述。
此外，該封裝結構7亦可如第2E’圖之方式，復包括形成於該封裝層及金屬導線上且具有複數外露該金屬導線之絕緣層開口之第一絕緣層。又該封裝結構7亦可包括第二絕緣層(未圖示)，係形成於該封裝層上且具有複數外露該第一及第二子銲線之絕緣層開口，俾使該金屬導線形成於該開口及第二絕緣層上。
於上述之封裝結構7中，可將該第二子銲線222、第二子金屬導線242與凸塊252電性接地(ground)，而使其具有電磁波干擾遮蔽的功效。
綜上所述，本發明之具微機電元件之封裝結構係直接於晶圓上完成封裝，而不需額外的承載件，因此可減少整體封裝結構的厚度，再者，本發明之封裝結構不需於蓋體上鑽孔，不僅製程簡單而易於實施，且因製程步驟減少而降低成本。又本發明之封裝結構的凸塊的位置不受限在封裝層上方，而可設於蓋體上方。另外，由於本發明係直接於晶圓上進行所有封裝製程，而非以習知具乘載件之封裝方式，故可減少不必要的晶圓預切割為單體晶片，再將晶片黏著至承載件之步驟，進而大幅縮短整體製作時間及製造成本；最後，本發明之封裝結構藉由將蓋體透過子銲線及金屬導線連接至接地端之方式，令蓋體具接地功能，而達到電磁波干擾遮蔽的功效。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧基板
10’‧‧‧導線架
11、22‧‧‧銲線
111‧‧‧頂端
12、21‧‧‧蓋體
120‧‧‧導電通孔
121‧‧‧線路層
122‧‧‧接觸墊
13‧‧‧支撐體
14、20’‧‧‧晶片
140、201‧‧‧電性連接墊
141、202‧‧‧微機電元件
142‧‧‧銲錫凸塊
14’‧‧‧晶片結構
15‧‧‧封裝材
150‧‧‧開孔
240a‧‧‧第一絕緣層
240b‧‧‧第二絕緣層
2401、2402‧‧‧絕緣層開口
16‧‧‧銲球
17‧‧‧被動裝置
20‧‧‧晶圓
211‧‧‧金屬層
23‧‧‧封裝層
230‧‧‧封裝層開口
221‧‧‧第一子銲線
222‧‧‧第二子銲線
24‧‧‧金屬導線
241‧‧‧第一子金屬導線
242‧‧‧第二子金屬導線
25、251、252‧‧‧凸塊
26‧‧‧凸塊下金屬層
2、3、4、5、6、7‧‧‧封裝結構
第1A至1E圖係習知具微機電元件之封裝結構之各式態樣之剖視圖；第2A至2F圖係本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視圖，其中，第2E’及2E"圖為局部放大圖，係顯示具有第一及第二絕緣層之方式以及金屬導線電性連接子銲線的其他實施態樣；第3圖係本發明之具微機電元件之封裝結構之第二實施例之剖視圖；第4圖係本發明之具微機電元件之封裝結構之第三實施例之剖視圖；第5圖係本發明之具微機電元件之封裝結構之第四實施例之剖視示意圖；第6圖係本發明之具微機電元件之封裝結構之第五實施例之剖視圖；以及第7圖係本發明之具微機電元件之封裝結構之第六實施例之剖視圖。
20’．．．晶片
201．．．電性連接墊
202．．．微機電元件
21．．．蓋體
211．．．金屬層
221．．．第一子銲線
222．．．第二子銲線
23．．．封裝層
24．．．金屬導線
25．．．凸塊
2．．．封裝結構

Claims (41)

  1. 一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有與其接觸之金屬層；第一子銲線，係電性連接該電性連接墊；第二子銲線，係電性連接該金屬層；封裝層，係設於該晶片上，並包覆該蓋體、第一子銲線與第二子銲線，且該第一子銲線與第二子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，係設於該封裝層上並電性連接該第一子銲線。
  2. 一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有與其接觸之金屬層；第一子銲線，係電性連接該電性連接墊；第二子銲線，係電性連接該金屬層；封裝層，係設於該晶片上，並包覆該蓋體、第一子銲線與第二子銲線，且該第一子銲線與第二子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，係設於該封裝層上並電性連接該第 二子銲線。
  3. 一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件；第一子銲線，係電性連接該電性連接墊；封裝層，係設於該晶片上，並包覆該蓋體與第一子銲線，該封裝層頂面與該蓋體頂面齊平，且該第一子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，係設於該封裝層上並電性連接該第一子銲線。
  4. 一種具微機電元件之封裝結構，係包括：晶片，該晶片上具有複數電性連接墊與至少一微機電元件；蓋體，係設於該晶片上並罩住該微機電元件，且該蓋體上形成有與其接觸之金屬層；第一子銲線，係電性連接該電性連接墊；第二子銲線，係電性連接該金屬層；封裝層，係設於該晶片上，並包覆該蓋體、第一子銲線與第二子銲線，且該第一子銲線與第二子銲線之頂端外露於該封裝層頂面；以及複數金屬導線，各該金屬導線係由第一子金屬導線與第二子金屬導線所組成且設於該封裝層上，該第一子金屬導線電性連接該第一子銲線，該第二子金屬導線電 性連接該第二子銲線。
  5. 如申請專利範圍第1至4項中任一項之具微機電元件之封裝結構，其中，該微機電元件為陀螺儀、加速度計或射頻微機電元件。
  6. 如申請專利範圍第1至4項中任一項之具微機電元件之封裝結構，復包括第一絕緣層，係形成於該封裝層及金屬導線上且具有複數外露該金屬導線之絕緣層開口。
  7. 如申請專利範圍第6項之具微機電元件之封裝結構，復包括凸塊，係形成於該絕緣層開口處以電性連接該金屬導線。
  8. 如申請專利範圍第1或3項之具微機電元件之封裝結構，復包括第二絕緣層，係形成於該封裝層上且具有複數外露該第一子銲線之絕緣層開口，俾使該金屬導線形成於該開口及第二絕緣層上。
  9. 如申請專利範圍第2項之具微機電元件之封裝結構，復包括第二絕緣層，係形成於該封裝層上且具有複數外露該第二子銲線之絕緣層開口，俾使該金屬導線形成於該開口及第二絕緣層上。
  10. 如申請專利範圍第4項之具微機電元件之封裝結構，復包括第二絕緣層，係形成於該封裝層上且具有複數外露該第一及第二子銲線之絕緣層開口，俾使該金屬導線形成於該開口及第二絕緣層上。
  11. 如申請專利範圍第7項之具微機電元件之封裝結構，復包括凸塊下金屬層，係形成於該凸塊與第一絕緣層之 間。
  12. 如申請專利範圍第1至4項中任一項之具微機電元件之封裝結構，其中，該蓋體之材質為金屬、矽、玻璃或陶瓷。
  13. 如申請專利範圍第1至4項中任一項之具微機電元件之封裝結構，其中，該接合墊之材質為鋁。
  14. 如申請專利範圍第1至4項中任一項之具微機電元件之封裝結構，其中，該電性連接墊位於該蓋體外圍。
  15. 如申請專利範圍第1至3項中任一項之具微機電元件之封裝結構，其中，該金屬導線之一端向該微機電元件方向延伸，且該封裝結構復包括形成於該導線端處上的凸塊。
  16. 如申請專利範圍第4項之具微機電元件之封裝結構，其中，該第一子金屬導線之一端向該晶片周緣方向延伸，該第二子金屬導線之一端向該微機電元件方向延伸，且該封裝結構復包括形成於該第一子金屬導線及該第二子金屬導線延伸端處上的凸塊。
  17. 如申請專利範圍第3項之具微機電元件之封裝結構，其中，該金屬導線復延伸至該蓋體上。
  18. 如申請專利範圍第1或4項之具微機電元件之封裝結構，該金屬層係由複數接合墊構成。
  19. 如申請專利範圍第1項之具微機電元件之封裝結構，其中，各該金屬導線復電性連接該第二子銲線。
  20. 如申請專利範圍第1項之具微機電元件之封裝結構，其 中，各該金屬導線係電性隔離該第二子銲線。
  21. 如申請專利範圍第2項之具微機電元件之封裝結構，其中，各該金屬導線係電性隔離該第一子銲線。
  22. 如申請專利範圍第3項之具微機電元件之封裝結構，其中，該蓋體上形成有金屬層，且該封裝層頂面與該蓋體頂面之金屬層齊平。
  23. 一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有與其接觸之金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層；移除部分該封裝層，俾使該銲線分成互不連接的第一子銲線與第二子銲線，該第一子銲線與第二子銲線之頂端均外露於該封裝層頂面，該第一子銲線與第二子銲線分別電性連接該電性連接墊與金屬層；於該封裝層上形成複數金屬導線，俾使各該金屬導線電性連接該第一子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
  24. 一種具微機電元件之封裝結構之製法，係包括： 準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有與其接觸之金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層；移除部分該封裝層，俾使該銲線分成互不連接的第一子銲線與第二子銲線，該第一子銲線與第二子銲線之頂端均外露於該封裝層頂面，該第一子銲線與第二子銲線分別電性連接該電性連接墊與金屬層；於該封裝層上形成複數金屬導線，俾使各該金屬導線電性連接該第二子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
  25. 一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有與其接觸之金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層； 移除部分該封裝層及部分該銲線，俾使該封裝層頂面與該蓋體頂面齊平，並使該銲線剩下電性連接該電性連接墊的第一子銲線，且該第一子銲線之頂端外露於該封裝層頂面；於該封裝層上形成複數金屬導線，俾使各該金屬導線電性連接該第一子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
  26. 一種具微機電元件之封裝結構之製法，係包括：準備一晶圓，該晶圓上具有複數電性連接墊與複數微機電元件；於該晶圓上設置複數蓋體，各該蓋體對應罩住各該微機電元件，其中，該蓋體上形成有與其接觸之金屬層；以銲線電性連接該電性連接墊與金屬層；於該晶圓上形成封裝層以包覆該蓋體、銲線、電性連接墊與金屬層；移除部分該封裝層，俾使該銲線分成互不連接的第一子銲線與第二子銲線，該第一子銲線與第二子銲線之頂端均外露於該封裝層頂面，該第一子銲線與第二子銲線分別電性連接該電性連接墊與金屬層；於該封裝層上形成複數金屬導線，各該金屬導線係由第一子金屬導線與第二子金屬導線所組成，該第一子金屬導線與第二子金屬導線分別電性連接該第一子銲 線與第二子銲線；於該金屬導線上形成凸塊；以及進行切單製程，以得到複數具微機電元件之封裝件。
  27. 如申請專利範圍第23至26項中任一項之具微機電元件之封裝結構之製法，其中，該電性連接墊位於該蓋體外圍。
  28. 如申請專利範圍第23至26項中任一項之具微機電元件之封裝結構之製法，復包括於進行形成該凸塊之前，於該封裝層及金屬導線上形成第一絕緣層，其中，該第一絕緣層具有複數外露該金屬導線之絕緣層開口，且該凸塊係形成於該絕緣層開口處以電性連接該金屬導線。
  29. 如申請專利範圍第23或25項之具微機電元件之封裝結構之製法，復包括於形成該金屬導線之前，於該封裝層上形成第二絕緣層，其中，該第二絕緣層具有複數外露該第一子銲線之絕緣層開口。
  30. 如申請專利範圍第24項之具微機電元件之封裝結構之製法，復包括於形成該金屬導線之前，於該封裝層上形成第二絕緣層，其中，該第二絕緣層具有複數外露該第二子銲線之絕緣層開口。
  31. 如申請專利範圍第26項之具微機電元件之封裝結構之製法，復包括於形成該金屬導線之前，於該封裝層上形成第二絕緣層，其中，該第二絕緣層具有複數外露該第一及第二子銲線之絕緣層開口。
  32. 如申請專利範圍第28項之具微機電元件之封裝結構之製法，復包括於形成該凸塊之前，於該絕緣層開口處形成凸塊下金屬層。
  33. 如申請專利範圍第23至25項中任一項之具微機電元件之封裝結構之製法，其中，該金屬導線之一端向該微機電元件方向延伸，且該凸塊係形成於該金屬導線端處。
  34. 如申請專利範圍第26項中任一項之具微機電元件之封裝結構之製法，其中，該第一子金屬導線之一端向該晶圓周緣方向延伸，該第二子金屬導線之一端向該微機電元件方向延伸。
  35. 如申請專利範圍第34項之具微機電元件之封裝結構之製法，其中，該凸塊係形成於該第一子金屬導線向晶圓周緣方向延伸之一端的端點上及於該第二子金屬導線向微機電元件方向延伸之一端的端點上。
  36. 如申請專利範圍第23至26項中任一項之具微機電元件之封裝結構之製法，其中，該金屬層係由複數接合墊構成。
  37. 如申請專利範圍第23至26項中任一項之具微機電元件之封裝結構之製法，其中，該金屬層是藉由濺鍍或蒸鍍的方式來形成。
  38. 如申請專利範圍第23至26項中任一項之具微機電元件之封裝結構之製法，該封裝層係藉由研磨方式來移除。
  39. 如申請專利範圍第23至26項中任一項之具微機電元件之封裝結構之製法，其中，該微機電元件為陀螺儀、加 速度計或射頻微機電元件。
  40. 如申請專利範圍第23項之具微機電元件之封裝結構之製法，其中，各該金屬導線復電性連接該第二子銲線。
  41. 如申請專利範圍第25項之具微機電元件之封裝結構之製法，復包括移除該蓋體上之金屬層。
TW99101443A 2010-01-20 2010-01-20 具微機電元件之封裝結構及其製法 TWI395312B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW99101443A TWI395312B (zh) 2010-01-20 2010-01-20 具微機電元件之封裝結構及其製法
US12/769,087 US8420430B2 (en) 2010-01-20 2010-04-28 Fabrication method of package structure having MEMS element
US12/769,993 US8866236B2 (en) 2010-01-20 2010-04-29 Package structure having MEMS element
US13/834,684 US8716070B2 (en) 2010-01-20 2013-03-15 Fabrication method of package structure having MEMS element
US14/487,602 US9254994B2 (en) 2010-01-20 2014-09-16 Package structure having MEMS element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99101443A TWI395312B (zh) 2010-01-20 2010-01-20 具微機電元件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201126669A TW201126669A (en) 2011-08-01
TWI395312B true TWI395312B (zh) 2013-05-01

Family

ID=44276960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99101443A TWI395312B (zh) 2010-01-20 2010-01-20 具微機電元件之封裝結構及其製法

Country Status (2)

Country Link
US (4) US8420430B2 (zh)
TW (1) TWI395312B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395312B (zh) 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI421955B (zh) * 2010-06-30 2014-01-01 矽品精密工業股份有限公司 具壓力感測器之微機電結構及其製法
US9431275B2 (en) 2010-09-17 2016-08-30 Pfg Ip Llc Wire bond through-via structure and method
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
TW201308544A (zh) * 2011-08-02 2013-02-16 Chipmos Technologies Inc 晶片封裝結構及其製作方法
US20130032385A1 (en) * 2011-08-03 2013-02-07 Qualcomm Mems Technologies, Inc. Metal thin shield on electrical device
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
TW201349414A (zh) * 2012-05-29 2013-12-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US20130330846A1 (en) * 2012-06-12 2013-12-12 Jinbang Tang Test vehicles for encapsulated semiconductor device packages
US20150035130A1 (en) * 2013-07-30 2015-02-05 Texas Instruments Incorporated Integrated Circuit with Stress Isolation
KR101514137B1 (ko) * 2013-08-06 2015-04-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
TW201611227A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 封裝結構
CN107078125B (zh) 2015-01-21 2020-06-02 株式会社村田制作所 功率放大模块
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US20170118877A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with bond wires to provide internal shielding between electronic components
US10163808B2 (en) 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US10332854B2 (en) * 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
JP6607771B2 (ja) 2015-12-03 2019-11-20 ローム株式会社 半導体装置
US10483191B2 (en) * 2016-07-15 2019-11-19 Stmicroelectronics, Inc. Bottom package exposed die MEMS pressure sensor integrated circuit package design
US9837385B1 (en) 2017-03-16 2017-12-05 Powertech Technology Inc. Substrate-less package structure
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN108962868B (zh) * 2017-05-25 2020-07-03 矽品精密工业股份有限公司 封装结构及其制法
US10566279B2 (en) 2018-01-25 2020-02-18 Advanced Semiconductor Engineering, Inc. Package device, semiconductor device, and method for manufacturing the package device
US10593647B2 (en) * 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
US20200115224A1 (en) 2018-10-12 2020-04-16 Stmicroelectronics S.R.L. Mems device having a rugged package and fabrication process thereof
CN113611618A (zh) * 2021-09-28 2021-11-05 深圳新声半导体有限公司 用于芯片系统级封装的方法和芯片系统级封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190397A1 (en) * 2001-01-31 2002-12-19 Kim Young Sun Heat dissipation type semiconductor package and method of fabricating the same
US20090085205A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method for manufacturing an electronic component package and electronic component package
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911727B1 (en) * 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6512255B2 (en) * 1999-09-17 2003-01-28 Denso Corporation Semiconductor pressure sensor device having sensor chip covered with protective member
US6441481B1 (en) 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6291263B1 (en) * 2000-06-13 2001-09-18 Siliconware Precision Industries Co., Ltd. Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
US6624003B1 (en) 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US7368808B2 (en) 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
TWI324829B (en) * 2004-02-06 2010-05-11 Advanced Semiconductor Eng Optical semiconductor package and method for manufacturing the same
JP4827593B2 (ja) * 2005-07-19 2011-11-30 パナソニック株式会社 半導体装置およびその製造方法
US7414310B2 (en) * 2006-02-02 2008-08-19 Stats Chippac Ltd. Waferscale package system
DE102006040115A1 (de) * 2006-08-26 2008-03-20 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
TWI349983B (en) * 2007-11-07 2011-10-01 Advanced Semiconductor Eng Memes package structure
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN102153045B (zh) * 2010-02-12 2015-03-11 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI409885B (zh) * 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190397A1 (en) * 2001-01-31 2002-12-19 Kim Young Sun Heat dissipation type semiconductor package and method of fabricating the same
US20090085205A1 (en) * 2007-09-28 2009-04-02 Kabushiki Kaisha Toshiba Method for manufacturing an electronic component package and electronic component package
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device

Also Published As

Publication number Publication date
US20130203200A1 (en) 2013-08-08
US8866236B2 (en) 2014-10-21
US20110175179A1 (en) 2011-07-21
US8716070B2 (en) 2014-05-06
US9254994B2 (en) 2016-02-09
US8420430B2 (en) 2013-04-16
US20150102433A1 (en) 2015-04-16
TW201126669A (en) 2011-08-01
US20110177643A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
TWI395312B (zh) 具微機電元件之封裝結構及其製法
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
JP5389956B2 (ja) ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
US7667315B2 (en) Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein
CN109712952A (zh) 半导体封装件及其制造方法
TWI455266B (zh) 具微機電元件之封裝結構及其製法
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
CN102153045B (zh) 具微机电元件的封装结构及其制法
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
TW201703210A (zh) 半導體封裝及其製造方法
TWI407537B (zh) 具微機電元件之封裝結構及其製法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
TWI455265B (zh) 具微機電元件之封裝結構及其製法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
JP2018137474A (ja) 電子装置
US8653661B2 (en) Package having MEMS element and fabrication method thereof
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20220115079A (ko) 반도체 패키지
TWI522308B (zh) 具微機電元件之封裝結構及其製法
TWI397157B (zh) 具微機電元件之封裝結構及其製法
KR102058247B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
KR102040171B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
JP5607692B2 (ja) 電子装置
JP5170134B2 (ja) 半導体装置及びその製造方法