DE102018119133A1 - Packaging-Schicht-Induktor - Google Patents

Packaging-Schicht-Induktor Download PDF

Info

Publication number
DE102018119133A1
DE102018119133A1 DE102018119133.2A DE102018119133A DE102018119133A1 DE 102018119133 A1 DE102018119133 A1 DE 102018119133A1 DE 102018119133 A DE102018119133 A DE 102018119133A DE 102018119133 A1 DE102018119133 A1 DE 102018119133A1
Authority
DE
Germany
Prior art keywords
dielectric layer
inductor
layers
layer
encapsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018119133.2A
Other languages
English (en)
Other versions
DE102018119133B4 (de
Inventor
Alan Roth
Eric Soenen
Ying-Chih Hsu
Nick SAMRA
Stefan Rusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018119133A1 publication Critical patent/DE102018119133A1/de
Application granted granted Critical
Publication of DE102018119133B4 publication Critical patent/DE102018119133B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/032—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of hard-magnetic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/027—Casings specially adapted for combination of signal type inductors or transformers with electronic circuits, e.g. mounting on printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

Ein Induktor wird in einer Packaging-Struktur eines IC-Bauelements hergestellt. Die Struktur weist ein Verkapselungsmaterial auf, wobei ein ferromagnetischer Kern in dem Verkapselungsmaterial ausgebildet ist. In dem Verkapselungsmaterial werden mehrere Metallschichten so hergestellt, dass sie eine Induktorspule bilden, die um den ferromagnetischen Kern verläuft, sodass ein Induktor entsteht.

Description

  • Hintergrund
  • Magnetische Induktoren kommen in vielen elektrischen Anwendungen zum Einsatz. Zum Beispiel wandelt ein Spannungsregler eine Eingangsspannung in eine andere Ausgangsspannung um. Energieverwaltung ist eine notwendige Funktion bei verschiedenen IC-Anwendungen (IC: integrierter Schaltkreis). Ein typischer integrierter Schaltkreis kann verschiedene Systeme aufweisen, die von einer großen Anzahl von miteinander verbundenen Komponenten gebildet werden, die auf einem Halbleiter-Die hergestellt sind, und der Strombedarf für diese integrierten Systeme kann sich stark unterscheiden.
  • Bei einigen Spannungsreglern bestimmt der Arbeitszyklus eines Schaltelements, wieviel Strom an eine Last abgegeben wird. Durch Impulsbreitenmodulation wird der Mittelwert der Ausgangsspannung gesteuert. Der Ausgang des Spannungsreglers ist mit einem Induktor verbunden, der als ein Energiespeicherelement fungiert. Zahlreiche Spannungsregler-Anordnungen sind als ICs verfügbar, obwohl der Induktor normalerweise ein diskretes Bauelement ist, das mit dem Spannungsregler-IC verbunden ist.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Blockschaltbild, das Aspekte eines Beispiels für ein IC-Bauelement gemäß einigen Ausführungsformen zeigt.
    • 2 ist ein Blockschaltbild, das ein Beispiel für eine Packaging-Struktur mit einem Induktor gemäß einigen Ausführungsformen zeigt.
    • 3 ist ein Prozessablaufdiagramm, das ein Beispiel für ein Verfahren zur Herstellung eines Induktors in einer Packaging-Struktur gemäß einigen Ausführungsformen zeigt.
    • 4 ist eine perspektivische 3D-Darstellung, die Aspekte eines Beispiels für einen Induktor, der in einem Verkapselungsmaterial hergestellt ist, gemäß einigen Ausführungsformen konzeptionell darstellt.
    • Die 5 bis 11 zeigen ein Beispiel für ein Verfahren zur Herstellung eines Induktors in einer Packaging-Struktur eines IC-Bauelements gemäß einigen Ausführungsformen.
    • Die 12 bis 17 zeigen ein weiteres Beispiel für ein Verfahren zur Herstellung eines Induktors in einer Packaging-Struktur eines IC-Bauelements gemäß einigen Ausführungsformen.
    • Die 18 bis 20 zeigen ein noch weiteres Beispiel für ein Verfahren zur Herstellung eines Induktors in einer Packaging-Struktur eines IC-Bauelements gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Mit der Entwicklung von Halbleitertechnologien werden Halbleiterchips/-Dies immer kleiner. Inzwischen müssen mehr Funktionen in die Halbleiter-Dies integriert werden. Daher müssen die Halbleiter-Dies immer größere Anzahlen von E/A-Pads haben, die in kleinere Flächen integriert werden, und die Dichte der E/A-Pads nimmt mit der Zeit rasch zu. Dadurch wird das Packaging der Halbleiter-Dies schwieriger, was die Ausbeute des Packaging beeinträchtigen kann.
  • Bei einigen Packaging-Technologien werden Dies auf einem Wafer verkappt, bevor sie zersägt werden. Die Packaging-Technologie hat einige Vorzüge, wie etwa einen höheren Durchsatz und niedrigere Kosten. Außerdem wird weniger Unterfüllungs- oder Formmasse benötigt. Bei dieser Art von Packaging-Technologie sind die E/A-Pads jedes Dies jedoch auf den Bereich direkt über der Oberfläche des jeweiligen Dies beschränkt. Die begrenzte Fläche der Dies begrenzt jedoch die Anzahl von E/A-Pads, die auf Grund des Abstands der E/A-Pads möglich ist. Wenn der Abstand der Pads verringert werden soll, können sich Lotbereiche gegenseitig überbrücken, sodass es zu einem Schaltkreisausfall kommt. Außerdem müssen Lotkugeln wegen der erforderlichen festen Kugelgröße eine bestimmte Größe haben, was wiederum die Anzahl von Lotkugeln begrenzt, die auf der Oberfläche eines Dies integriert werden können.
  • Bei integrierten Fan-out-Packages (InFO-Packages) können mehr E/A-Pads und Lotkugeln über der Siliziumfläche eines Dies untergebracht werden. Bei InFO-Packages sind ein oder mehrere Dies in einem Packaging-Material (wie etwa einer Formmasse) eingebettet, und in dem Packaging-Material sind Umverteilungsschichten hergestellt. Dadurch können sich Signale fächerförmig zu Bereichen ausbreiten, die größer als die Siliziumfläche des Dies sind, wobei E/A-Pads und Kugeln zu dem Fan-out-Bereich außerhalb der Anschlussfläche des Silizium-Dies für eine höhere Stift-Anzahl auf der Package-Ebene umverteilt werden können.
  • Induktoren werden für zahlreiche elektronische Schaltkreise benötigt. Elektronische Systeme umfassen normalerweise zahlreiche Systeme, die von einer großen Anzahl von miteinander verbundenen Komponenten gebildet werden, die auf ein Substrat montiert sind, und der Strombedarf für diese integrierten Systeme kann sehr unterschiedlich sein. Um den unterschiedlichen Strombedarf zu decken, ist daher eine Stromregelung erforderlich. 1 ist ein Blockschaltbild, das ein Beispiel für ein IC-Bauelement 10 gemäß Aspekten der vorliegenden Erfindung zeigt. Das in 1 gezeigte Beispiel weist eine Spannungsreglerschaltung 12 mit einem Induktor 100 in einer Package-Struktur 101 auf. Bei einigen Ausführungsformen wird die Struktur 101 unter Verwendung von InFO-Packaging-Verfahren hergestellt. Bei dem Spannungsregler 12 bestimmt der Arbeitszyklus eines Schaltelements, wieviel Strom an eine Last 14 abgegeben wird. Durch Impulsbreitenmodulation wird der Mittelwert der Ausgangsspannung gesteuert. Der Ausgang des Spannungsreglers ist mit dem Induktor 100 verbunden, der als ein Energiespeicherelement fungiert.
  • Der Induktor 100 wird in den InFO-Schichten des IC-Bauelements 10 hergestellt. Die Montagefläche für diskrete Induktoren, die in einigen bekannten Induktor-Anwendungen verwendet werden, kann größer als die Montagefläche sein, die für eine Hochleistungs-Energieverwaltung benötigt wird, die auf Grund von höheren Integrationsgraden von Produkten erforderlich ist. Spiralinduktoren, die meistens auf einer oder mehreren Metallschichten hergestellt sind, können ebenfalls große Montageflächen sowie einen hohen Widerstand haben. Daher können sie eine eingeschränkte Funktionalität in Spannungswandlern haben. Solenoid-Induktoren mit Luftkern können niedrigere Induktorwerte je Fläche als magnetisch verbesserte Solenoide haben.
  • Der Induktor 100, der in den InFO-Schichten des IC-Bauelements 10 hergestellt ist, ermöglicht einen niedrigeren Widerstand als Induktoren mit ähnlicher Größe, die in den BEOL-Phasen (BEOL: Back End of Line) der Siliziumherstellung hergestellt werden. Außerdem können einige Beispiele für Induktoren, die hier offenbart werden, eine höhere Induktivität je Flächeneinheit als Induktoren mit Luftkern haben. Darüber hinaus verringern offenbarte Induktoren, die in InFO-Schichten hergestellt sind, die magnetische Interferenz, die von eingebetteten Induktoren verursacht wird, die sich in Metallschichten des Siliziumprozesses befinden, da die Induktoren weiter weg von dem dichten Stromversorgungsnetzwerk des zugehörigen Siliziumchips platziert sind.
  • 2 ist ein Blockschaltbild, das weitere Aspekte eines Beispiels für das IC-Bauelement 10 zeigt. Das IC-Bauelement 10 weist den Induktor 100 auf, der mit einer Packaging-Technologie wie InFO so hergestellt wird, dass er in ein Verkapselungsmaterial 110 eingebettet wird. Die in 2 gezeigte Ausführungsform hat einen oder mehrere vollständig hergestellte IC-Chips 120, die verschiedene elektronische Schaltkreise, wie etwa den Spannungsregler 12, implementieren. Über den IC-Chips 120 sind verschiedene Schichten des Verkapselungsmaterials 110 angeordnet. Bei einigen Ausführungsformen werden die IC-Chips 120 vor dem Packaging-Prozess geprüft. Diese IC-Chips 120 werden dann in eine Formmasse 122 zur konstruktiven Abstützung mit InFO-Packaging-Prozessen eingebettet.
  • 3 ist ein Ablaufdiagramm, das allgemein Aspekte eines beispielhaften Verfahrens 200 zur Herstellung des IC-Bauelements 10 zeigt. Im Block 210 wird das Verkapselungsmaterial 110 bereitgestellt, und im Block 212 wird ein ferromagnetischer Kern in das Verkapselungsmaterial 110 eingebettet. Im Block 214 wird eine Induktorspule mit einer Mehrzahl von Metallschichten in dem Verkapselungsmaterial hergestellt, die um den ferromagnetischen Kern verlaufen, sodass der Induktor 100 entsteht. Wie später näher dargelegt wird, werden in einigen offenbarten Beispielen Teile der Induktorspule vor der Herstellung des ferromagnetischen Kerns hergestellt, und in einigen Beispielen werden die Induktorspule oder Teile davon gleichzeitig mit dem ferromagnetischen Kern hergestellt. Weiterhin wird im Block 216 eine Mehrzahl von Verbindungsschichten in dem Verkapselungsmaterial hergestellt, die so konfiguriert sind, dass sie den Induktor 100 mit den IC-Chips 120 verbinden.
  • 4 ist eine perspektivische 3D-Darstellung, die weitere Aspekte des Induktors 100 zeigt, der in dem Verkapselungsmaterial 110 hergestellt ist. Die in 3 gezeigte Struktur 101 zeigt Beispiele von zwei Induktoren 100, die in dem Verkapselungsmaterial 110 hergestellt sind. Die Induktoren 100 weisen jeweils einen ferromagnetischen Kern 140 auf. Die Metallschichten, die die Induktorspule bilden, umfassen erste Metallschichten 134, die unter dem Kern 140 angeordnet sind, und zweite Metallschichten 144, die über dem Kern 140 angeordnet sind. Auf beiden Seiten des Kerns 140 sind mit Metall gefüllte Durchkontaktierungen 142 angeordnet, die die ersten und die zweiten Metallschichten 134 und 144 verbinden, sodass die Induktorspule entsteht, die um den Kern 140 verläuft.
  • Die 5 bis 11 zeigen ein Beispiel für ein Verfahren zur Herstellung der Bauelementstruktur 10 gemäß offenbarten Ausführungsformen, bei denen der Induktor 100 mit einer Packaging-Technologie wie InFO hergestellt wird. In 5 werden ein oder mehrere vollständig hergestellte IC-Chips 120 bereitgestellt, und in nachfolgenden Prozessen werden darauf verschiedene Packaging-Schichten abgeschieden. Bei einigen Implementierungen werden die IC-Chips 120 vor der Abscheidung der nachfolgenden Schichten geprüft und als funktionsfähig verifiziert. Die IC-Chips 120 werden zur konstruktiven Abstützung in eine Formmasse 122 eingebettet. Die Formmasse 122 kann zum Beispiel ein Material auf Polymerbasis sein, und sie kann eine Formmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz sein. In einigen Beispielen ist die Oberseite des Verkapselungsmaterials 110 auf gleicher Höhe mit den oberen Enden der IC-Chips 120, was mit Verfahren wie chemisch-mechanische Polierung (CMP) erreicht werden kann.
  • In 6 wird eine Schicht 126 aus einem dielektrischen Material auf der Formmasse 122 und den IC-Chips 120 abgeschieden. In der dielektrischen Schicht 126 werden Durchkontaktlöcher 128 erzeugt, die dann mit Metall gefüllt werden, um leitfähige Verbindungen mit den IC-Chips 120 herzustellen. Die dielektrische Schicht 126 kann aus einem Polymer, wie etwa PBO, Polyimid oder dergleichen, oder alternativ aus einem anorganischen Material, wie etwa Siliziumnitrid, Siliziumoxid oder dergleichen, bestehen. Die dielektrische Schicht 126 kann mit einem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen, oder einer Kombination davon hergestellt werden.
  • Wie in 7 gezeigt ist, schließt sich an die dielektrische Schicht 126, die die mit Metall gefüllten Durchkontaktierungen 142 enthält, eine Package-Metallschicht an, die Umverteilungsleitungen (RDLs) 130 aufweist. Die RDLs 130 umfassen Metallleiterbahnen (Metallleitungen) über der dielektrischen Schicht 126, und sie sind mit den Durchkontaktierungen 128 verbunden. Die RDLs 130 können durch dielektrische Abscheidung und Ätzung hergestellt werden, woran sich eine Metallabscheidung anschließt, die für die Herstellung einer Metallschicht typisch ist. Als ein Beispiel für die Herstellung der Metallleitungen 130 und der Durchkontaktierungen 128 wird eine Seedschicht (nicht dargestellt) über der dielektrischen Schicht 126 hergestellt. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen weist die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Seedschicht kann zum Beispiel durch physikalische Aufdampfung (PVD) oder dergleichen hergestellt werden. Auf der Seedschicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Struktur der RDLs 130 und der Durchkontaktierungen 128. Durch die Strukturierung werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall sein, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Fotoresist und die Teile der Seedschicht, auf denen das leitfähige Material nicht abgeschieden worden ist, werden dann entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die übrigen Teile der Seedschicht und das leitfähige Material bilden die Durchkontaktierungen 128 und die RDL-Leitungen 130.
  • In 8 werden die vorstehend beschriebenen Schritte im Wesentlichen wiederholt, um weitere Metallschichten herzustellen. Insbesondere wird eine weitere dielektrische Schicht 126 hergestellt, und es werden weitere Durchkontaktierungen 132 und RDL-Metallleitungen 134 hergestellt. Die in 8 gezeigten RDLs 134 werden strukturiert, um den unteren Teil der Induktorspulen herzustellen, der in dem Verkapselungsmaterial der Packaging-Schichten des Bauelements 10 eingebettet ist. Somit werden Teile der Induktorspulen vor der Herstellung des ferromagnetischen Kerns hergestellt, wie vorstehend in Verbindung mit 3 dargelegt worden ist.
  • In 9 wird nach der Herstellung der Metallschicht 134, die den unteren Teil der Induktorspule bildet, eine weitere dielektrische Schicht 126 abgeschieden, und ein ferromagnetisches Material 140, wie etwa CZT (Cadmiumzinktellurid), wird in der vorstehend beschriebenen Weise abgeschieden, um den Kern des Induktors 100 herzustellen. Durchkontaktierungen 142 werden in der Regel parallel zu dem ferromagnetischen Material 140 hergestellt, das den Induktorkern bildet. Somit bilden die Durchkontaktierungen 142 in dieser Schicht einen Teil der Induktorspule zusammen mit den Metallschichten 134. Mit anderen Worten, wie vorstehend in Verbindung mit 3 dargelegt worden ist, werden in dem dargestellten Beispiel weitere Teile der Induktorspulen gleichzeitig mit dem ferromagnetischen Kern des Induktors hergestellt.
  • Diese Prozesse werden weiter wiederholt, und 10 zeigt weitere dielektrische Schichten 126, in denen eine weitere Metallschicht 144 abgeschieden wird, die den oberen Teil des Induktors 100 bildet. Auf der Metallschicht 144 werden weitere Durchkontaktierungen 146 hergestellt, um leitfähige Verbindungen mit der Außenseite der Struktur 101 herzustellen. Somit zeigt 10 RDLs mit Metallleitungen 130 und Durchkontaktierungen 128, die elektrische Verbindungen zwischen den IC-Chips 120 und dem Induktor 100 herstellen, der in der Verkapselungsschicht 110 hergestellt ist. Die Metallschichten 134 und 144 bilden zusammen mit den Durchkontaktierungen 142 die Induktorspule, die um den ferromagnetischen Induktorkern 140 verläuft, und die Durchkontaktierungen 146 stellen leitfähige Verbindungen mit der Oberseite der Verkapselungsschicht 110 her. Weitere Metallschichten könnten über und/oder unter den Metallschichten des Induktors hinzugefügt oder entfernt werden, und die Metallschichten, die zum Herstellen des Induktors 100 verwendet werden, können auch für Trassierungs- oder andere Zwecke in Teilen der Struktur 101 verwendet werden, die keine Induktoren erfordern.
  • In 11 werden leitfähige Verbindungselemente 148 zu der Struktur 10 hinzugefügt, die dann auf ein Package-Substrat 150 montiert werden kann. Die leitfähigen Verbindungselemente 148 können BGA-Verbindungselemente (BGA: Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 148 können ein leitfähiges Material, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 148 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Lotschicht auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei anderen Ausführungsformen sind die leitfähigen Verbindungselemente 148 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben.
  • In anderen Beispielen wird die Package-Struktur 101 zunächst getrennt von den IC-Chips 120 hergestellt, wie etwa mit einem HDMI-Prozess (HDMI: Heterogeneous Device and Module Integration). Dann werden die IC-Chips 120 in einem gesonderten Bearbeitungsschritt integriert/befestigt. In diesen Beispielen wird ein wiederverwendbarer Träger verwendet, um die Package-Struktur 101 herzustellen, die im Wesentlichen in der umgekehrten Reihenfolge des bisherigen offenbarten Verfahrens hergestellt wird. Die 12 bis 17 zeigen ein Beispiel für dieses Verfahren.
  • In 12 wird ein wiederverwendbarer Träger 160 bereitgestellt. In einigen Beispielen kann eine Ablöseschicht (nicht dargestellt) auf dem Träger 160 hergestellt werden. Der wiederverwendbare Träger 160 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Außerdem kann der Träger 160 ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Träger 160 hergestellt werden können. Die Ablöseschicht kann aus einem Material auf Polymerbasis bestehen, und sie kann zusammen mit dem Träger 160 von den darüber befindlichen Strukturen entfernt werden, die in späteren Schritten hergestellt werden. Bei einigen Ausführungsformen ist die Ablöseschicht ein sich durch Wärme ablösendes Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa eine LTHC-Ablöseschicht (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht kann als eine Flüssigkeit verteilt werden und gehärtet werden, sie kann eine Laminatschicht, mit der der Träger 160 beschichtet wird, oder dergleichen sein.
  • Auf dem Träger 160 wird eine Schicht aus dem vorstehend beschriebenen dielektrischen Material 126 abgeschieden. Das dielektrische Material 126 wird dann geätzt, um die Durchkontaktierungen 146 herzustellen, die mit Metall gefüllt werden. Wie bei dem früheren Beispiel, das vorstehend beschrieben worden ist, können die dielektrischen Schichten 126, die in Verbindung mit den 12 bis 17 erwähnt werden, aus einem Polymer, wie etwa PBO, Polyimid oder dergleichen, oder alternativ aus einem anorganischen Material, wie etwa Siliziumnitrid, Siliziumoxid oder dergleichen, bestehen. Die dielektrischen Schichten 126, die in den 12 bis 17 gezeigt sind, können mit einem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, CVD, Laminierung oder dergleichen, oder einer Kombination davon hergestellt werden. Es ist zu beachten, dass die Durchkontaktierungen 146 die Verbindungen mit der Außenseite der Package-Struktur 101 herstellen, wie in 11 gezeigt ist, da die Schichten in der umgekehrten Reihenfolge des in den 5 bis 10 gezeigten Verfahrens hergestellt werden.
  • In 13 wird eine weitere dielektrische Schicht 126 abgeschieden, und die Metallschicht 144 wird durch Abscheidung und Ätzung eines Dielektrikums und anschließende Abscheidung eines Metalls hergestellt. Die Metallschicht 144 wird so strukturiert, dass sie den unteren Teil des Induktors 100 enthält.
  • Als ein Beispiel für die Herstellung der Metallschicht 144 und anderer Metallelemente in den dielektrischen Schichten wird eine Seedschicht (nicht dargestellt) über der dielektrischen Schicht 126 hergestellt. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen weist die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Seedschicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seedschicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Struktur der Metallschicht 144. Durch die Strukturierung werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen hergestellt werden. Das leitfähige Material kann ein Metall sein, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Fotoresist und die Teile der Seedschicht, auf denen das leitfähige Material nicht abgeschieden worden ist, werden dann entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die übrigen Teile der Seedschicht und das leitfähige Material bilden die Metallschicht 144.
  • Wie in 14 gezeigt ist, wird eine weitere dielektrische Schicht 126 abgeschieden, und das ferromagnetische Material 140, wie etwa CZT, wird abgeschieden, um den Kern des Induktors 100 herzustellen. Außerdem werden die Durchkontaktierungen 142 auf beiden Seiten des abgeschiedenen ferromagnetischen Materials 140 hergestellt, um die Induktorspule herzustellen. In 15 wird die Metallschicht 134 so hergestellt, dass sie durch die Durchkontaktierungen 142 mit der Metallschicht 144 verbunden wird, um die Induktorspule herzustellen, die um das ferromagnetische Material 140 verläuft, sodass der Induktor 100 entsteht. Die Metallschichten und die Durchkontaktierungen können in der vorstehend beschriebenen Weise hergestellt werden.
  • 16 zeigt die weiteren Nicht-Induktor-Metall- und -Durchkontaktierungsschichten 132, 130 und 128 in der dielektrischen Schicht 126. Diese RDL-Schichten stellen Verbindungen mit der äußeren Oberseite der Struktur 101 her, wie in 16 gezeigt ist. Zusätzlich zu dem in der Package-Struktur 101 hergestellten Induktor 100, der mit den IC-Chips 120 verbunden ist, können auch Prüfsonden 162 mit diesen Verbindungen verbunden werden, um den Induktor 100, metallische Verbindungselemente und andere elektrische Strukturen, die in der Packaging-Verkapselungsschicht 110 hergestellt sind, zu prüfen, bevor die Package-Struktur 101 mit den IC-Chips 120 verbunden wird. Die Package-Struktur 101, die nach dem in den 12 bis 16 gezeigten Verfahren hergestellt wird, ermöglicht die Prüfung der Induktoren 100 sowie anderer Komponenten des Packages 100, bevor es an den IC-Chips 120 befestigt wird. Dadurch ist eine höhere Gesamtproduktausbeute möglich, da nur Packages mit funktionsfähigen Induktoren 100 an den IC-Chips 120 befestigt werden.
  • Nachdem die Packaging-Struktur 101 geprüft worden ist, wird sie an einem oder mehreren IC-Chips 120 befestigt, und der Träger 160 wird entfernt, wie in 17 gezeigt ist. Die IC-Chips 120 werden dann zur konstruktiven Abstützung in eine Formmasse 122 eingebettet. Die Formmasse 122 kann zum Beispiel ein Material auf Polymerbasis sein, und sie kann eine Formmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz sein. In einigen Beispielen ist die Oberseite des Verkapselungsmaterials 110 auf gleicher Höhe mit den oberen Enden der IC-Chips 120, was zum Beispiel mit einem CMP-Prozess erreicht werden kann. Es werden leitfähige Verbindungselemente 148 hinzugefügt, und die Packaging-Struktur 101, die den Induktor 100 enthält, der in das Verkapselungsmaterial 110 eingebettet ist, kann dann an einem Package-Substrat 150 befestigt werden, so wie es vorstehend in Verbindung mit 11 dargelegt worden ist. Wie in dem Beispiel, das vorstehend erörtert worden ist, könnten weitere Metallschichten über/unter den Metallschichten, die den Induktor 100 bilden, hinzugefügt/entfernt werden. Außerdem können die Metallschichten, die zum Herstellen des Induktors 100 verwendet werden, auch für Trassierungs- oder andere Zwecke in Teilen der Package-Struktur 101 verwendet werden, die keine Induktoren erfordern.
  • Die 18 bis 20 zeigen ein weiteres Beispiel, bei dem der Induktor 100 als ein integriertes passives Bauelement (IPD) implementiert ist. Diese IPD-Bauelemente können zum Beispiel einen „Chip-integrierten“ Induktor umfassen, der mit BEOL-Halbleiter-Herstellungsprozessen (BEOL: Back End of Line) hergestellt wird, die Fachleuten bekannt sind. Außerdem wird das in den 18 und 19 offenbarte Beispiel zunächst getrennt von den IC-Chips 120 hergestellt, zum Beispiel mit einem HDMI-Prozess. Die IC-Chips 120 werden dann in einem gesonderten Bearbeitungsschritt integriert/befestigt.
  • In 18 wird ein wiederverwendbarer Träger 160, wie etwa der, der vorstehend beschrieben worden ist, bereitgestellt. In einigen Beispielen kann eine Ablöseschicht (nicht dargestellt) auf dem Träger 160 hergestellt werden. Der wiederverwendbare Träger 160 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Außerdem kann der Träger 160 ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Träger 160 hergestellt werden können. Die Ablöseschicht kann aus einem Material auf Polymerbasis bestehen, und sie kann zusammen mit dem Träger 160 von den darüber befindlichen Strukturen entfernt werden, die in späteren Schritten hergestellt werden. Bei einigen Ausführungsformen ist die Ablöseschicht ein sich durch Wärme ablösendes Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa eine LTHC-Ablöseschicht. Bei anderen Ausführungsformen kann die Ablöseschicht ein UV-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht kann als eine Flüssigkeit verteilt werden und gehärtet werden, sie kann eine Laminatschicht, mit der der Träger 160 beschichtet wird, oder dergleichen sein. Es wird eine Mehrzahl von dielektrischen Schichten 126 abgeschieden, wie in Verbindung mit den bereits offenbarten Beispielen dargelegt worden ist. Insbesondere können die dielektrischen Schichten 126, die in dem Beispiel der 18 bis 20 gezeigt sind, aus einem Polymer, wie etwa PBO, Polyimid oder dergleichen, oder alternativ aus einem anorganischen Material, wie etwa Siliziumnitrid, Siliziumoxid oder dergleichen, bestehen. Die dielektrischen Schichten 126, die in den 18 bis 20 gezeigt sind, können mit einem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, CVD, Laminierung oder dergleichen, oder einer Kombination davon hergestellt werden.
  • In dem dielektrischen Verkapselungsmaterial 110 werden metallische RDL-Strukturen hergestellt, die Metallleitungen 170 und Durchkontaktierungen 172 umfassen. In einigen Beispielen werden die Metallleitungen 170 und die Durchkontaktierungen 172 mit einem Verfahren hergestellt, bei dem eine Seedschicht (nicht dargestellt) über der dielektrischen Schicht 126 hergestellt wird. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen weist die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Seedschicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seedschicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Struktur der herzustellenden metallischen Strukturelemente. Durch die Strukturierung werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen hergestellt werden. Das leitfähige Material kann ein Metall sein, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Fotoresist und die Teile der Seedschicht, auf denen das leitfähige Material nicht abgeschieden worden ist, werden dann entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die übrigen Teile der Seedschicht und das leitfähige Material bilden die Metallleitungen 170 und die Durchkontaktierungen 172.
  • Wie in 19 gezeigt ist, werden die Blöcke der Verbindungen 170 und 172 dann entlang einem IPD 180 platziert, das mit Induktoren hergestellt worden ist. Die Verbindungsstruktur 170, 172 wird mit dem IPD-Induktor 180 verbunden, und in einigen Beispielen kann die Verbindungsstruktur 170, 172 vor der Endmontage geprüft werden. Nachdem die Packaging-Struktur 101, die den IPD-Induktor 180 aufweist, geprüft worden ist, wird sie an einem oder mehreren IC-Chips 120 befestigt, und der Träger 160 wird entfernt, wie in 20 gezeigt ist.
  • Die hier offenbarten Induktoren, die in Packaging-Strukturen, wie etwa InFO-Schichten, hergestellt sind, ermöglichen einen niedrigeren Widerstand als Induktoren mit einer ähnlichen Größe. Außerdem haben diese Induktoren eine höhere Induktivität je Flächeneinheit als Induktoren mit Luftkern. Darüber hinaus verringern offenbarte Ausführungsformen die magnetische Interferenz, die von eingebetteten Induktoren verursacht wird, die sich in Metallschichten des Siliziumprozesses befinden, da die Induktoren weiter weg von dem dichten Stromversorgungsnetzwerk des zugehörigen Siliziumchips platziert sind. Außerdem können durch Abkoppeln der Induktorherstellung von der Herstellung der darunter befindlichen Chips diese Induktoren in Chips verwendet werden, die vielen verschiedenen Prozess-Generationen entstammen. Dadurch werden die Gesamtkosten für die Induktor-Entwicklung gesenkt, und die Herstellung wird flexibler.
  • Offenbarte Ausführungsformen umfassen einen Induktor, der in einer Packaging-Struktur hergestellt ist, die ein Verkapselungsmaterial und einen ferromagnetischen Kern in dem Verkapselungsmaterial aufweist. In dem Verkapselungsmaterial ist eine Mehrzahl von Metallschichten vorgesehen, die eine Induktorspule bilden, die um den ferromagnetischen Kern verläuft, sodass ein Induktor entsteht.
  • Gemäß weiteren offenbarten Ausführungsformen weist ein Verfahren zur Herstellung eine Induktors die folgenden Schritte auf: Bereitstellen eines Verkapselungsmaterials; Einbetten eines ferromagnetischen Kerns in das Verkapselungsmaterial; und Einbetten einer Mehrzahl von Metallschichten in das Verkapselungsmaterial, sodass sie um den ferromagnetischen Kern verlaufen, sodass ein Induktor entsteht. Außerdem wird eine Mehrzahl von Verbindungsschichten in das Verkapselungsmaterial eingebettet, wobei die Mehrzahl von Verbindungsschichten so konfiguriert ist, dass sie den hergestellten Induktor mit einem IC-Chip verbindet.
  • Gemäß noch weiteren offenbarten Ausführungsformen umfasst ein Verfahren zur Herstellung eines Induktors das Einbetten eines IC-Chips in eine Formmasse. Es wird eine erste dielektrische Schicht hergestellt, und in der ersten dielektrischen Schicht wird eine erste Metallschicht hergestellt. Über der ersten dielektrischen Schicht wird eine zweite dielektrische Schicht hergestellt, und in der zweiten dielektrischen Schicht werden ein ferromagnetischer Kern und eine Mehrzahl von Durchkontaktierungen hergestellt. Die Durchkontaktierungen sind auf einer ersten und einer zweiten Seite des ferromagnetischen Kerns angeordnet. Über der zweiten dielektrischen Schicht wird eine dritte dielektrische Schicht hergestellt, und in der dritten dielektrischen Schicht wird eine zweite Metallschicht hergestellt. Die erste Metallschicht, die zweite Metallschicht und die Durchkontaktierungen werden elektrisch so verbunden, dass sie um den ferromagnetischen Kern verlaufen, sodass ein Induktor entsteht. Der IC-Chip wird mit dem Induktor elektrisch verbunden.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Struktur mit: einem Verkapselungsmaterial; einem ferromagnetischen Kern in dem Verkapselungsmaterial; und einer Mehrzahl von Metallschichten in dem Verkapselungsmaterial, die eine Induktorspule bilden, die um den ferromagnetischen Kern verläuft, sodass ein Induktor entsteht.
  2. Struktur nach Anspruch 1, wobei das Verkapselungsmaterial Folgendes umfasst: eine erste dielektrische Schicht, in der eine erste der Mehrzahl von Metallschichten angeordnet ist; eine zweite dielektrische Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht einen darin befindlichen ferromagnetischen Kern aufweist und eine Mehrzahl von Durchkontaktierungen auf einer ersten und einer zweiten Seite des ferromagnetischen Kerns definiert; und eine dritte dielektrische Schicht über der zweiten dielektrischen Schicht, wobei in der dritten dielektrischen Schicht eine zweite der Mehrzahl von Metallschichten angeordnet ist, wobei die Mehrzahl von Durchkontaktierungen die erste und die zweite Metallschicht elektrisch verbindet.
  3. Struktur nach Anspruch 1 oder 2, die weiterhin eine Mehrzahl von Verbindungsschichten in dem Verkapselungsmaterial aufweist.
  4. Struktur nach einem der vorhergehenden Ansprüche, die weiterhin einen IC-Chip (IC: integrierter Schaltkreis) aufweist, der in einer Formmasse verkappt ist, wobei die Formmasse an dem Verkapselungsmaterial befestigt ist und der IC-Chip durch die Verbindungsschichten mit dem Induktor verbunden ist.
  5. Struktur nach einem der vorhergehenden Ansprüche, die weiterhin ein Package-Substrat aufweist, wobei das Verkapselungsmaterial an das Package-Substrat angelagert ist.
  6. Struktur nach einem der vorhergehenden Ansprüche, wobei der Induktor ein integriertes passives Bauelement (IPD) umfasst.
  7. Verfahren mit den folgenden Schritten: Bereitstellen eines Verkapselungsmaterials; Einbetten eines ferromagnetischen Kerns in das Verkapselungsmaterial; Einbetten einer Mehrzahl von Metallschichten in das Verkapselungsmaterial so, dass sie um den ferromagnetischen Kern verläuft, sodass ein Induktor entsteht; Einbetten einer Mehrzahl von Verbindungsschichten in das Verkapselungsmaterial, wobei die Mehrzahl von Verbindungsschichten derart eingerichtet ist, dass sie den Induktor mit einem IC-Chip verbindet.
  8. Verfahren nach Anspruch 7, das weiterhin Folgendes umfasst: Herstellen einer ersten dielektrischen Schicht; Herstellen einer ersten der Mehrzahl von Metallschichten in der ersten dielektrischen Schicht; Herstellen einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; Herstellen des ferromagnetischen Kerns in der zweiten dielektrischen Schicht; Herstellen einer Mehrzahl von Durchkontaktierungen in der zweiten dielektrischen Schicht; Herstellen einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht; und Herstellen einer zweiten der Mehrzahl von Metallschichten in der dritten dielektrischen Schicht, wobei die erste Metallschicht, die zweite Metallschicht und die Durchkontaktierungen elektrisch verbunden werden, um eine Induktorspule herzustellen, die um den ferromagnetischen Kern verläuft.
  9. Verfahren nach Anspruch 8, wobei das Einbetten der Mehrzahl von Verbindungsschichten Folgendes umfasst: Herstellen einer vierten dielektrischen Schicht; und Herstellen einer metallischen Umverteilungsschicht (RDL) in der vierten dielektrischen Schicht, die derart eingerichtet ist, dass sie den Induktor mit einem IC-Chip verbindet.
  10. Verfahren nach einem der Ansprüche 7 bis 9, das weiterhin Folgendes umfasst: Bereitstellen eines Package-Substrats; und Montieren der Verkapselungsschicht auf das Package-Substrat.
  11. Verfahren nach einem der Ansprüche 7 bis 10, das weiterhin Folgendes umfasst: Bereitstellen eines IC-Chips, der in einer Formmasse verkappt ist; und Verbinden des Induktors mit dem IC-Chip durch die Mehrzahl von Verbindungsschichten.
  12. Verfahren nach Anspruch 11, wobei die Verkapselungsschicht über der Formmasse hergestellt wird.
  13. Verfahren nach Anspruch 12, das weiterhin das Prüfen des IC-Chips vor dem Herstellen der Verkapselungsschicht über der Formmasse umfasst.
  14. Verfahren nach einem der Ansprüche 7 bis 13, das weiterhin das Bereitstellen eines Trägers umfasst, wobei das Verkapselungsmaterial auf dem Träger hergestellt wird.
  15. Verfahren nach einem der Ansprüche 7 bis 14, wobei der IC-Chip mit der Mehrzahl von Verbindungsschichten verbunden wird, nachdem der Induktor hergestellt worden ist, der in das Verkapselungsmaterial eingebettet ist.
  16. Verfahren nach Anspruch 15, das weiterhin das Trennen des Verkapselungsmaterials von dem Träger nach dem Verbinden des IC-Chips mit der Mehrzahl von Verbindungsschichten umfasst.
  17. Verfahren nach einem der Ansprüche 7 bis 16, das weiterhin Folgendes umfasst: Herstellen einer Mehrzahl von dielektrischen Schichten; Herstellen einer Mehrzahl von metallischen Umverteilungsschichten (RDLs) in der Mehrzahl von dielektrischen Schichten; Einbetten eines IPD-Induktors in das Verkapselungsmaterial; und Verbinden des IPD-Induktors mit der Mehrzahl von RDLs.
  18. Verfahren mit den folgenden Schritten: Einbetten eines IC-Chips in eine Formmasse; Herstellen einer ersten dielektrischen Schicht; Herstellen einer ersten Metallschicht in der ersten dielektrischen Schicht; Herstellen einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; Herstellen eines ferromagnetischen Kerns und einer Mehrzahl von Durchkontaktierungen in der zweiten dielektrischen Schicht, wobei die Durchkontaktierungen auf einer ersten und einer zweiten Seite des ferromagnetischen Kerns angeordnet sind; Herstellen einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht; Herstellen einer zweiten Metallschicht in der dritten dielektrischen Schicht, wobei die erste Metallschicht, die zweite Metallschicht und die Durchkontaktierungen elektrisch so verbunden werden, dass sie um den ferromagnetischen Kern verlaufen und dass ein Induktor entsteht; und elektrisches Verbinden des IC-Chips mit dem Induktor.
  19. Verfahren nach Anspruch 18, wobei die erste dielektrische Schicht über der Formmasse hergestellt wird.
  20. Verfahren nach Anspruch 18 oder 19, wobei der IC-Chip, der in die Formmasse eingebettet ist, an der ersten dielektrischen Schicht befestigt wird, nachdem der Induktor hergestellt worden ist.
DE102018119133.2A 2018-06-14 2018-08-07 Packaging-Schicht-Induktor und Verfahren zur Herstellung Active DE102018119133B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/008,948 US11158448B2 (en) 2018-06-14 2018-06-14 Packaging layer inductor
US16/008,948 2018-06-14

Publications (2)

Publication Number Publication Date
DE102018119133A1 true DE102018119133A1 (de) 2019-12-19
DE102018119133B4 DE102018119133B4 (de) 2022-08-04

Family

ID=68724605

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018119133.2A Active DE102018119133B4 (de) 2018-06-14 2018-08-07 Packaging-Schicht-Induktor und Verfahren zur Herstellung

Country Status (5)

Country Link
US (1) US11158448B2 (de)
KR (3) KR20190141560A (de)
CN (1) CN110610926B (de)
DE (1) DE102018119133B4 (de)
TW (1) TWI714120B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809079B (zh) 2017-05-05 2019-11-05 台达电子企业管理（上海）有限公司 功率变换器、电感元件以及电感切除控制方法
US20200091053A1 (en) * 2018-09-14 2020-03-19 Intel Corporation Integrated circuit package supports having inductors with magnetic material
US11676756B2 (en) * 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
US11450595B2 (en) * 2019-12-27 2022-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated inductor and manufacturing method thereof
CN111863753A (zh) * 2020-07-10 2020-10-30 泓林微电子（昆山）有限公司 一种器件封装结构及制备方法
CN112864136B (zh) * 2021-01-14 2023-04-18 长鑫存储技术有限公司 半导体结构及其制作方法
US20230253299A1 (en) * 2022-02-10 2023-08-10 Advanced Semiconductor Engineering, Inc. Electronic package
FR3135348A1 (fr) * 2022-05-04 2023-11-10 X-Fab France SAS Inductances sur puce

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090188104A1 (en) * 2008-01-25 2009-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Manufacturing a Coil Inductor
US20150187488A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Integrated circuit with micro inductor and micro transformer with magnetic core

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102405524A (zh) 2009-02-20 2012-04-04 国家半导体公司 集成电路微模块
US8740612B2 (en) 2010-06-30 2014-06-03 Bryan Joseph Kraus Regenerative firing system
US8470612B2 (en) 2010-10-07 2013-06-25 Infineon Technologies Ag Integrated circuits with magnetic core inductors and methods of fabrications thereof
US8558344B2 (en) * 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US9844141B2 (en) * 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US20140104284A1 (en) 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
US9209131B2 (en) * 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
US10008316B2 (en) 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US9373605B1 (en) 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
US9673148B2 (en) * 2015-11-03 2017-06-06 Dyi-chung Hu System in package
KR102591624B1 (ko) 2016-10-31 2023-10-20 삼성전자주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090188104A1 (en) * 2008-01-25 2009-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Manufacturing a Coil Inductor
US20150187488A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Integrated circuit with micro inductor and micro transformer with magnetic core

Also Published As

Publication number Publication date
KR20190141560A (ko) 2019-12-24
US20190385775A1 (en) 2019-12-19
KR20210032353A (ko) 2021-03-24
CN110610926A (zh) 2019-12-24
KR20220068969A (ko) 2022-05-26
CN110610926B (zh) 2021-09-03
DE102018119133B4 (de) 2022-08-04
US11158448B2 (en) 2021-10-26
TW202002183A (zh) 2020-01-01
KR102439960B1 (ko) 2022-09-02
TWI714120B (zh) 2020-12-21

Similar Documents

Publication Publication Date Title
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102013107244B4 (de) Gestapelter Fan-Out-Halbleiterchip
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102016102108B4 (de) CoWoS-Dreischichtstruktur
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102011050228B9 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102008025223A1 (de) Eingebetteter Chipbaustein
DE102019103729A1 (de) Halbleiter-package und verfahren
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final