DE102010039156A1 - Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung - Google Patents

Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung Download PDF

Info

Publication number
DE102010039156A1
DE102010039156A1 DE102010039156A DE102010039156A DE102010039156A1 DE 102010039156 A1 DE102010039156 A1 DE 102010039156A1 DE 102010039156 A DE102010039156 A DE 102010039156A DE 102010039156 A DE102010039156 A DE 102010039156A DE 102010039156 A1 DE102010039156 A1 DE 102010039156A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
wiring layer
contact side
conductor loop
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010039156A
Other languages
English (en)
Inventor
Juergen Butz
Axel Franke
Frieder Haag
Heribert Weber
Arnim Hoechst
Sonja Knies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010039156A priority Critical patent/DE102010039156A1/de
Priority to IT001486A priority patent/ITMI20111486A1/it
Priority to FR1157179A priority patent/FR2963849B1/fr
Priority to CN201110226944.7A priority patent/CN102376539B/zh
Priority to US13/206,271 priority patent/US20120038065A1/en
Publication of DE102010039156A1 publication Critical patent/DE102010039156A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer elektrischen Schaltung mit zumindest einem Halbleiterchip (130) vorgeschlagen, das einen Schritt des Bildens einer Verdrahtungsschicht (360) an einer Kontaktseite des zumindest einen Halbleiterchips (130) umfasst, der bis auf die Kontaktseite mit einer Vergussmasse (140) eingegossen ist. Dabei weist die Verdrahtungsschicht (360) zum Ausbilden einer elektrischen Spule zumindest eine Leiterschleife (370) auf.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer elektrischen Schaltung mit zumindest einem Halbleiterchip, auf eine elektrische Schaltung mit zumindest einem Halbleiterchip und auf ein Sensormodul mit der elektrischen Schaltung.
  • Stand der Technik
  • In der Aufbau- und Verbindungstechnik von Chips wird ist das so genannte Waferlevelpackaging eingesetzt. Dabei werden die einzelnen Verpackungsprozesse auf dem Silizium-Wafer bzw. auf einer Anordnung im Waferformat durchgeführt.
  • Die US 3,579,056 A1 beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem Halbleiterbauelemente auf einen Träger angebracht werden und von einer Polyurethanschicht umhüllt werden. Anschließend wird der Träger entfernt und es werden Leiter für die Halbleiterbauelemente angebracht.
  • Offenbarung der Erfindung
  • Vor diesem Hintergrund werden mit der vorliegenden Erfindung ein Verfahren zum Herstellen einer elektrischen Schaltung mit zumindest einem Halbleiterchip und eine elektrische Schaltung mit zumindest einem Halbleiterchip gemäß den unabhängigen Patentansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.
  • Die Erfindung basiert auf der Erkenntnis, dass die Herstellung eines Chippackages im Waferlevelprozess mit Integration einer Spule erhebliche Vorteile bietet.
  • Für ein Waferlevelpackage mit integrierter Spule kann ein bekannter Ansatz des Waferlevelpackagings erweitert und die zusätzliche Funktion einer Spule in das Package integriert werden.
  • Bei dem Waferlevelprozess werden Chips auf einem temporären Trägersubstrat bestückt. Anschließend wird mittels einer Moldmasse ein Chip-Moldmasse-Wafer hergestellt, auf dem nach Entfernung des Trägersubstrats eine neue Verdrahtungsebene für die elektrische Kontaktierung hergestellt wird. Aufgabe der Verdrahtungsebene ist die Aufspreizung des Anschlussrasters von sehr fein, wie auf dem ursprünglichen Siliziumwafer, auf gröbere Maße zur Anbindung auf eine Leiterplatte, die aufgrund der Herstellungstechnologie nicht die feinen Strukturen realisieren kann.
  • Die Vorteile der Erfindung bestehen darin, dass der Herstellungsprozess für die Spule direkt in den Waferlevelpackage-Prozessablauf integriert werden kann. Zudem können bei Bedarf die Packagegröße, insbesondere die lateralen Abmaße, kostengünstig erweitert werden, sofern die vorhandene Siliziumchipfläche für die Spule nicht ausreichend ist. Vorteilhafterweise kann durch die Spule über Funk Energie in das System eingekoppelt werden, so dass es über Funk angesprochen und ausgelesen werden kann.
  • Die vorliegende Erfindung schafft ein Verfahren zum Herstellen einer elektrischen Schaltung mit zumindest einem Halbleiterchip, mit dem folgenden Schritt:
    Bilden einer Verdrahtungsschicht an einer Kontaktseite des zumindest einen Halbleiterchips, der bis auf die Kontaktseite mit einer Vergussmasse eingegossen ist, wobei die Verdrahtungsschicht zum Ausbilden einer elektrischen Spule zumindest eine Leiterschleife aufweist.
  • Unter einer elektrischen Schaltung kann eine integrierte Schaltung verstanden werden, die eine Mehrzahl elektronischer Bauelemente aufweist. Die elektrische Schaltung kann in Form eines Waferlevelpackage gegeben sein. Bei dem Halbleiterchip kann es sich um ein Halbleiterbauteil, beispielsweise um einen Siliziumchip, handeln. Die Schaltung kann dabei einen oder mehrere Halbleiterchips aufweisen. Der Halbleiterchip kann verpackt bzw. gehaust vorliegen und mit Kontaktverbindungen versehen sein. Die Schaltung kann einen Schichtaufbau aufweisen, wobei unter der Verdrahtungsschicht eine Verdrahtungsebene im Schichtaufbau der Schaltung verstanden werden kann. Die Verdrahtungsschicht dient vornehmlich der Bereitstellung von Kontaktleitungen zur Kontaktierung des Halbleiterchips und zur Bereitstellung von schaltungsinternen elektrischen Verbindungen zwischen den elektronischen Bauelementen der Schaltung. Das Bilden der Verdrahtungsschicht erfolgt mit einem Halbleitertechnologieverfahren, wie z. B. Metallsputtern, Belacken, Lithographie oder Galvanik. Die Verdrahtungsschicht kann sich über eine Fläche der Kontaktseite des Halbleiterchips hinaus erstrecken. Bei der Kontaktseite des Halbleiterchips handelt es sich um dessen aktive Seite, an der sich auch elektrische Kontakte des Chips befinden. Der Halbleiterchip ist in der Vergussmasse eingegossen, wobei die Kontaktseite nicht mit Vergussmasse bedeckt ist, so dass die Verdrahtungsschicht oder eine zwischenliegende Verdrahtungsschicht direkt auf einer Oberfläche der Kontaktseite gebildet werden kann. Unter einer Vergussmasse kann hierbei ein Moldmaterial, eine Moldmasse, auch als Mold Compound bekannt, verstanden werden. Der zumindest eine Halbleiterchip mit der Vergussmasse kann in Gestalt einer Art Moldmasse-Verbundwafer vorliegen. Dies bietet den Vorteil, dass somit eine effizient bearbeitbare Baugruppe bereitgestellt werden kann, auf die die Verdrahtungsschicht aufgebracht werden kann. Unter einer Leiterschleife kann eine Leiterbahn oder elektrische Leitung verstanden werden, die zum Ausbilden der elektrischen Spule in Form von zumindest einer Wicklung in der Verdrahtungsschicht angeordnet ist. Ein die zumindest eine Leiterschleife bildender Leiter kann gleichzeitig mit den übrigen Leitern in der Verdrahtungsschicht gebildet werden. Die elektrische Spule wird somit direkt in der Verdrahtungsschicht hergestellt und nicht als vorgefertigtes Element aufgebracht.
  • Die Verdrahtungsschicht kann mit der zumindest einen Leiterschleife direkt angrenzend an die Kontaktseite des zumindest einen Halbleiterchips gebildet werden. Dies bietet den Vorteil, dass durch die Integration der Spule in die Verdrahtungsschicht keine gesonderte Schicht zum Ausbilden der Spule benötigt wird. Die zusätzliche Funktion einer elektrischen Spule kann bei dieser Ausführungsform mit minimalem Fertigungsaufwand ohne Hinzufügung einer weiteren Schicht zu den ohnehin benötigten realisiert werden. Dies bietet sich bei Verdrahtungsgeometrien an, die genügend Ráum für die zumindest eine Leiterschleife in der Verdrahtungsschicht aufweisen.
  • Zusätzlich oder alternativ kann eine zwischenliegende Verdrahtungsschicht direkt angrenzend an die Kontaktseite des zumindest einen Halbleiterchips gebildet werden. Anschließend kann die Verdrahtungsschicht mit der zumindest einen Leiterschleife auf der zwischenliegenden Verdrahtungsschicht gebildet werden. Unter einer zwischenliegenden Verdrahtungsschicht kann eine Schicht verstanden werden, die der Verdrahtungsschicht mit der zumindest einen Leiterschleife gleicht, aber im Wesentlichen keine Leiterschleife zur Ausbildung einer elektrischen Spule aufweist, sondern nur die erforderlichen Verdrahtungsleitungen aufweist. Somit besteht eine Kontaktierungsebene und eine Spulenebene. Dies bietet den Vorteil, dass die Elemente der Schaltung mit einer für die Schaltung optimalen Verdrahtungsgeometrie verdrahtet werden können und die für die elektrische Spule erforderlichen Leitungen unabhängig von der Verdrahtungsgeometrie der Schaltung realisieren werden können. Die beiden Verdrahtungsschichten können mit dem gleichen Halbleitertechnologieverfahren gebildet werden.
  • Dabei kann eine Zwischenebene direkt angrenzend an die Kontaktseite des zumindest einen Halbleiterchips gebildet werden und die Verdrahtungsschicht kann mit der zumindest einen Leiterschleife auf der Zwischenebene gebildet werden, wobei eine Dicke der Zwischenebene abhängig von einem vorbestimmten Abstand der zumindest einen Leiterschleife von der Kontaktseite eingestellt wird. Die Zwischenebene kann aus einen oder mehreren Schichten aufgebaut sein und eine Verdrahtungsschicht umfassen.
  • Die zumindest eine Leiterschleife kann sich in der Verdrahtungsschicht über einen von dem zumindest einen Halbleiterchip abgedeckten Bereich hinaus erstrecken. Somit kann die Leiterschleife über Außengrenzen der Kontaktseite des zumindest einen Halbleiterchips hinausgeführt sein und sich somit in einen Bereich erstrecken, der nicht von dem Halbleiterchip sondern von der Vergussmasse abgedeckt wird. Somit kann die Leiterschleife eine Fläche umspannen, die größer als der Halbleiterchip ist. Beispielsweise kann sich die zumindest eine Leiterschleife in der Verdrahtungsschicht über zumindest zwei Halbleiterchips erstrecken. Dadurch kann eine wirksame Antennenfläche vergrößert werden.
  • Gemäß einer Ausführungsform kann das Verfahren einen Schritt des Anbringens des zumindest einen Halbleiterchips mit der Kontaktseite an einem Trägersubstrat, einen Schritt des Eingießens des zumindest einen Halbleiterchips an dem Trägersubstrat mit der Vergussmasse und einen Schritt des Ablösens des Trägersubstrats von dem zumindest einen Halbleiterchip umfassen, wobei die Kontaktseite des zumindest einen Halbleiterchips freigelegt wird. Auf diese Weise kann der Halbleiterchip, der bis auf die Kontaktseite mit der Vergussmasse eingegossen ist, hergestellt werden. Unter Anbringen des zumindest einen Halbleiterchips mit der Kontaktseite an einem Trägersubstrat kann beispielsweise ein Aufkleben mittels eines Haftmittels, z. B. einer Klebefolie, verstanden werden. Die Klebefolie kann dabei an dem Trägersubstrat vorgesehen sein oder werden, und der zumindest eine Chip kann dann darauf gesetzt werden. Das Trägersubstrat kann beispielsweise die Form eines Wafers aufweisen. Bei dem Ablösen des Trägersubstrats von dem zumindest einen Halbleiterchip werden Trägersubstrat und Haftmittel von dem des Trägersubstrats von dem zumindest einen Halbleiterchip entfernt. Dies bietet den Vorteil, dass das erfindungsgemäße Verfahren sich ohne Weiteres in einen herkömmlichen Waferlevelpackage-Prozessablauf eingliedern lässt.
  • Die Verdrahtungsschicht mit der zumindest einen Leiterschleife kann mittels eines Halbleitertechnologieverfahrens gebildet werden. Unter einem Halbleitertechnologieverfahren kann beispielsweise Metallsputtern, Belacken, Lithographie oder Galvanik verstanden werden. Dies bietet den Vorteil, dass die Verdrahtungsschicht mit der zumindest einen Leiterschleife unter Einsatz bekannter Fertigungsverfahren aus der Halbleitertechnologie gebildet werden kann. Somit ist die Verdrahtungsschicht mit der zumindest einen Leiterschleife vom Fertigungsaufwand her günstig und sehr gut in existierende Prozessabläufe integrierbar.
  • Vorteilhafterweise können die Schritte des erfindungsgemäßen Verfahrens im Rahmen eines Waferlevelprozess ausgeführt werden.
  • Die vorliegende Erfindung schafft ferner eine elektrische Schaltung mit zumindest einem Halbleiterchip, mit folgendem Merkmal:
    einer Verdrahtungsschicht an einer Kontaktseite des zumindest einen Halbleiterchips, der bis auf die Kontaktseite mit einer Vergussmasse eingegossen ist, wobei die Verdrahtungsschicht zum Ausbilden einer elektrischen Spule zumindest eine Leiterschleife aufweist.
  • Die Spule kann als Einrichtung zum Aussenden oder Empfangen von Daten fungieren. Auch kann die Spule zur Energieversorgung der Schaltung eingesetzt werden.
  • Die vorliegende Erfindung schafft ferner ein Sensormodul mit einer erfindungsgemäßen elektrischen Schaltung.
  • Unter einem Sensormodul kann beispielsweise ein Drucksensor, Inertialsensor, Magnetsensor o. ä. mit Auswerte-IC verstanden werden. In dem Sensormodul kann die erfindungsgemäße elektrische Schaltung vorteilhaft eingesetzt werden. Somit lässt sich der erfindungsgemäße Waferlevelpackage-Prozess für Sensormodule nutzen. Eine Einsatzmöglichkeit von Sensoren liegt beispielsweise in RFID-Tags. In diesem Zusammenhang kann z. B. ein Drucksensor über Funk ausgelesen werden.
  • Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
  • 1 bis 4 Darstellung einer sich im Herstellungsprozess befindlichen elektrischen Schaltung gemäß Ausführungsbeispielen der vorliegenden Erfindung;
  • 5 eine Draufsicht auf eine elektrische Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 6 ein Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.
  • 1 zeigt eine Schnittansicht eines Schichtaufbaus einer sich im Herstellungsprozess befindlichen elektrischen Schaltung. Die Schaltung wird dabei mittels eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt. Der Schichtaufbau umfasst ein Trägersubstrat 110, ein Haftmittel in Form einer Klebefolie 120, Halbleiterchips 130 und eine Mold- bzw. Vergussmasse 140. Das Verfahren basiert auf einem Waferlevelpackage-Prozess. Dabei erfolgen ein Fixieren der Chips 130 mittels der Klebefolie 120 auf dem Trägersubstrat 110 und ein anschließendes Übermolden oder Eingießen.
  • An der Oberseite des Trägersubstrates 110 befindet sich eine dünne Schicht der Klebefolie 120. Auf einer Oberfläche der Klebefolie 120 sind die Halbleiterchips 130 benachbart zueinander geklebt. Die Halbleiterchips 130 können in einer oder mehreren Reihen oder einem anderen Muster auf der Klebefolie 120 angeordnet sein. Die aufgeklebten Halbleiterchips 130 sind in der Vergussmasse 140 eingegossen. In der Schnittansicht von 1 ist der Anschaulichkeit und Zweckmäßigkeit halber lediglich ein Querschnitt durch einen Schichtaufbau eines Teils eines Wafers dargestellt. Die gezeigten Strukturen können sich auf dem gesamten Wafer in der gezeigten Art und Weise wiederholen.
  • Das Trägersubstrat 110 besteht aus einem für den Prozess geeigneten Material, beispielsweise einem Wafer. Das Trägersubstrat kann hier aus einem geeigneten, auf dem Gebiet bekannten Material hergestellt sein. Es kann sich hierbei natürlich auch um eine Kombination geeigneter Materialen handeln. Das Trägersubstrat 110 weist zwei Hauptoberflächen auf.
  • Die Klebefolie 120 ist an einer der beiden Hauptoberflächen des Trägersubstrates 110, der oberen Hauptoberfläche in 1, in einer dünnen Schicht aufgebracht. Die Klebefolie 120 bedeckt die gesamte in 1 gezeigte Hauptoberfläche des Trägersubstrates 110. Die Klebefolie 120 kann aus einem geeigneten, auf dem Gebiet bekannten Haftmittelmaterial hergestellt sein. Es kann sich hierbei natürlich auch um eine Kombination geeigneter Materialen handeln.
  • Die Halbleiterchips 130 sind jeweils an einer ihrer Hauptoberflächen an der Klebefolie 120 befestigt. Bei den Halbleiterchips 130 handelt es sich um identische oder unterschiedliche integrierte Schaltungen, die auf einem Halbleitersubstrat, beispielsweise Silizium, basieren. In 1 sind beispielsweise vier Halbleiterchips 130 gezeigt. Die Halbleiterchips 130 seien im Folgenden zu Zwecken besserer Übersichtlichkeit von links nach rechts in 1 als Chip A, Chip B, Chip C und Chip D bezeichnet. Die Chips A und B sind einer ersten elektrischen Schaltung zugeordnet und die Chips C und D einer zweiten elektrischen Schaltung. Der laterale Abstand zwischen Chip A und Chip B, sowie zwischen Chip C und Chip D, ist geringer als der laterale Abstand zwischen Chip B und Chip C, in 1 in etwa halb so groß. An der unteren Seite, mit der die Halbleiterchips 130 auf die Klebefolie 120 geklebt sind, befinden sich Anschlussflächen der Halbleiterchips 130. Bei der unteren Seite der Halbleiterchips 130 handelt es sich hierbei um die aktive Seite oder Kontaktseite der Halbleiterchips 130. Die Anschlussflächen oder elektrischen Kontakte der Halbleiterchips 130 sind in 1 an den unteren Enden der Chips als flache Rechtecke dargestellt. In 1 weisen Chip A und Chip C je eine Anschlussfläche auf und weisen Chip B und Chip D je zwei Anschlussflächen auf. Die Halbleiterchips 130 können weitere Anschlussflächen aufweisen, die sich vor oder hinter der in 1 gewählten Schnittebene befinden.
  • Die Mold- bzw. Vergussmasse 140 (auch als Mold-Compound bekannt) kann aus einem geeigneten, auf dem Gebiet bekannten Material hergestellt sein. Es kann sich hierbei natürlich auch um eine Kombination geeigneter Materialen handeln. Die Vergussmasse 140 ist in 1 als eine nach oben planare Deckschicht auf den Halbleiterchips 130 angeordnet. Die Vergussmasse 140 umgibt und bedeckt die Halbleiterchips 130 an allen Seiten bis auf jene, mit der die Halbleiterchips 130 an der Klebefolie 120 befestigt sind. Die Vergussmasse 140 bildet eine zusammenhängende Schicht um alle auf der Klebefolie 120 angeordneten Halbleiterchips 130 und auf denselben. In Bereichen der Klebefolie 120, an denen kein Halbleiterchip 130 aufgeklebt ist, befindet sich die Vergussmasse 140 in Kontakt mit der Klebefolie 120. Wie es in 1 gezeigt ist, schließen die aktiven Seiten der Halbleiterchips 130 und die Vergussmasse 140 zu der Klebefolie 120 auf einer Ebene bündig ab.
  • Somit kann der in 1 gezeigte Schichtaufbau mittels des Waferlevelpackage-Prozesses hergestellt werden, indem die zu verpackenden Halbleiterchips 130 mit der aktiven Seite nach unten mittels eines geeigneten Materials, vorzugsweise einer Klebefolie 120, auf das Trägersubstrat 110 fixiert werden. Dann werden die Halbleiterchips 130 mittels eines geeigneten Moldverfahrens, günstig ist z. B. Filmmolden, mit der Vergussmasse 140 übermoldet bzw. eingegossen.
  • 2 zeigt eine Schnittansicht eines Schichtaufbaus einer sich im Herstellungsprozess befindlichen elektrischen Schaltung. Die Schaltung wird dabei mittels eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt. Der in 2 dargestellte Schichtaufbau ist dem in 1 gezeigten ähnlich, mit dem Unterschied, dass die Klebefolie 120 und das Trägersubstrat 110 entfernt wurden und an der nun freiliegenden Oberfläche der Halbleiterchips 130 und der Vergussmasse 140 eine erste Verdrahtungsschicht 250 angeordnet ist.
  • Die erste Verdrahtungsebene oder Verdrahtungsschicht 250 bedeckt die aktiven Seiten der Halbleiterchips 130 und die untere Oberfläche der Vergussmasse 140. Auf einer den Halbleiterchips 130 zugewandten Oberfläche der Verdrahtungsschicht 250 sind leitfähige Verbindungen zur Verdrahtung der Halbleiterchips untereinander und nach extern (letztere sind in 2 nicht dargestellt) gebildet. In 2 sind zwei leitfähige Verbindungen oder Leiterbahnen von Chips untereinander durch flache Rechtecke in der ersten Verdrahtungsschicht 250 dargestellt. Die in 2 gezeigten Verbindungen verlaufen zwischen der Anschlussfläche von Chip A und einer Anschlussfläche von Chip B und zwischen der Anschlussfläche von Chip C und einer Anschlussfläche von Chip D. Zwischen Chip B und Chip C besteht keine leitfähige Verbindung, da diese Chips jeweils unterschiedlichen elektrischen Schaltungen zugeordnet sind, die später separiert werden. In 2 hat die erste Verdrahtungsschicht 250 in etwa die Dicke der Klebefolie 120 aus 1.
  • Um ausgehend von dem in 1 gezeigten Schichtaufbau zu dem in 2 gezeigten Schichtaufbau zu gelangen, werden weitere Schritte eines Waferlevelpackage-Prozesses ausgeführt. Ausgehend von dem Zustand in 1 erfolgt ein Ablösen der Klebefolie 120 und des Trägersubstrates 110 von den Halbleiterchips 130 und der Mold- bzw. Vergussmasse 140. Somit erhält man eine Art Chip-Moldmasse-Verbundwafer. Aufgrund der Waferform kann dieser Verbundwafer nun auf bekannten Anlagen der Halbleitertechnologie weiter prozessiert werden. Nach dem Entfernen der Folie 120 und des Trägersubstrates 110 wird die erste Verdrahtungsebene 250 mit Hilfe von Halbleitertechnologien, wie Belacken, Metall-Sputtern, Lithographie etc., angelegt. Mit Halbleitertechnologieverfahren, wie z. B. Metallsputtern, Lithographie oder Galvanik, wird die elektrische Verdrahtung des Halbleiterchips 130, oder mehrerer Chips bei verschiedenen Halbleiterchips in einem Package, realisiert.
  • 3 zeigt eine Schnittansicht eines Schichtaufbaus einer sich im Herstellungsprozess befindlichen elektrischen Schaltung. Die Schaltung wird dabei mittels eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt. Der in 3 dargestellte Schichtaufbau ist dem in 2 gezeigten ähnlich, mit dem Unterschied, dass auf der ersten Verdrahtungsschicht 250 eine zweite Verdrahtungsschicht 360 aufgebracht ist.
  • Die zweite Verdrahtungsschicht 360 weist in 3 zwei Leiterschleifen 370 zum Ausbilden je einer elektrischen Spule und zwei Kontaktpads bzw. Kontaktanschlussflächen 380 für externe Anschlüsse auf. In 3 hat die zweite Verdrahtungsschicht 360 in etwa die gleiche Dicke wie die erste Verdrahtungsschicht 250 aus 2. Die erste Verdrahtungsschicht 250 ist dabei zwischen den Halbleiterchips 130 oder der Vergussmasse 140 und der zweite Verdrahtungsschicht 360 angeordnet. Die Leiterschleifen 370 sind auf einer der ersten Verdrahtungsschicht 250 zugewandten Oberfläche der zweiten Verdrahtungsschicht 360 angeordnet. Die Kontaktanschlussflächen 380 sind auf einer der ersten Verdrahtungsschicht 250 abgewandten Oberfläche der zweiten Verdrahtungsschicht 360 angeordnet.
  • Eine erste der Leiterschleifen 370 erstreckt sich über einen Zwischenraum und über Randbereiche der benachbarten Chips A und B. Eine zweite der Leiterschleifen 370 erstreckt sich über einen Zwischenraum und über Randbereiche der benachbarten Chips C und D. Die erste der Leiterschleifen ist über eine Durchkontaktierung mit einer Leiterbahn der ersten Verdrahtungsschicht 250 elektrisch leitfähig verbunden. Eine Anschlussfläche der Chips B und D ist jeweils über eine Durchkontaktierung durch die Verdrahtungsschichten 250, 360 mit einer der Kontaktanschlussflächen 380 elektrisch leitfähig verbunden.
  • Um ausgehend von dem in 2 gezeigten Schichtaufbau zu dem in 3 gezeigten Schichtaufbau zu gelangen, erfolgt in einem Schritt des Waferlevelpackage-Prozesses eine Realisierung der zwei Spulen 370 mittels bekannter Halbleitertechnologien. Mit Halbleitertechnologieverfahren, wie Metallsputtern, Lithographie oder Galvanik wird eine elektrische Verdrahtung eines Siliziumchips 130 oder mehrerer Chips 130 bei verschiedenen Siliziumchips 130 in einem Package, sowie Kontaktpads 380 zur Ankontaktierung des Packages realisiert. Gemäß diesem Ausführungsbeispiel werden mit denselben Prozessen zudem eine oder mehrere Spulen 370 auf oder in der Verdrahtungsebene 370 realisiert.
  • 4 zeigt eine Schnittansicht eines Schichtaufbaus einer sich im Herstellungsprozess befindlichen elektrischen Schaltung. Die Schaltung wird dabei mittels eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt. Der in 4 dargestellte Schichtaufbau ist dem in 3 gezeigten ähnlich, mit dem Unterschied, dass der Schichtaufbau von 4 vertikal in getrennte Stücke unterteilt ist. Eine Unterteilung ist in 4 zwischen Chip B und Chip C dargestellt. Eine weitere Unterteilung, die am linken Rand von 4 gezeigt ist, soll andeuten, dass der gesamte Verbundwafer und nicht nur der dargestellte Ausschnitt auf diese Weise unterteilt ist.
  • Um ausgehend von dem in 3 gezeigten Schichtaufbau zu dem in 4 gezeigten Schichtaufbau zu einem Zeitpunkt im Rahmen des Herstellungsverfahrens gemäß der vorliegenden Erfindung zu gelangen, wird ein weiterer Schritt des Waferlevelpackage-Prozesses ausgeführt. Hierbei wird der Waferverbund durch Sägen vereinzelt, um einzelne Packages zu erhalten. Gemäß diesem Ausführungsbeispiel umfasst ein erstes Package die erste Schaltung mit den Chips A und B und ein zweites Package die zweite Schaltung mit den Chips A und B.
  • 5 zeigt eine Draufsicht auf eine elektrische Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die elektrische Schaltung kann mit einem Verfahren zum Herstellen einer elektrischen Schaltung hergestellt sein, wie es anhand der 1 bis 4 beschrieben ist. In der Draufsicht sind die Halbleiterchips 130, die Verdrahtung zwischen den Chips, die Vergussmasse 140, die Leiterschleife 370 zum Ausbilden einer elektrischen Spule und die Kontaktanschlussflächen bzw. Kontaktpads 380 zu sehen.
  • Die elektrische Schaltung weist eine rechteckige Grundfläche auf. Die elektrische Schaltung weist zwei Halbleiterchips 130 auf. Der in 5 links dargestellte Halbleiterchip 130 weist eine größere Grundfläche als der rechts gezeigte Halbleiterchip 130 auf. Die Halbleiterchips 130 sind in der Vergussmasse 140 eingegossen, die dieselben umgibt. Die Verdrahtungsschichten sind in 5 nicht direkt sichtbar, sondern nur indirekt durch die in denselben gebildeten Kontakt- und Leiterstrukturen. Die in den Verdrahtungsschichten gebildeten Kontakt- und Leiterstrukturen umfassen die Verdrahtung zwischen den Halbleiterchips 130, die Leiterschleife 370 und die Kontaktanschlussflächen 380.
  • Die Verdrahtung zwischen den Halbleiterchips 130 ist in der Mitte in 5 durch sechs in gleichem Abstand zueinander verlaufende, kurze Leitungen dargestellt, welche die beiden Halbleiterchips 130 elektrisch verbinden. Die Leitungen der Verdrahtung überspannen den Abstand zwischen den Halbleiterchips 130 und erstrecken sich beidseits weiter zu einem Viertel ihrer Leitungslänge über die jeweilige Chipkante auf die Halbleiterchips 130.
  • Die Leiterschleife 370 weist vier rechteckig-spiralförmige Wicklungen auf. Die Leitungen der Verdrahtung zwischen den Halbleiterchips 130 sind im Zentrum der Wicklungen der Leiterschleife 370 angeordnet. Die äußerste Wicklung, d. h. die Wicklung mit dem größten Wicklungsdurchmesser, verläuft teilweise neben einer Grundfläche der Halbleiterchips 130 und im Übrigen in Randbereichen der Halbleiterchips 130. Ein Ende der Leiterschleife weist eine äußere Anschlussfläche oder eine Durchkontaktierung zu einem Anschluss eines der Halbleiterchips 130 auf. Die Leiterschleife kann beispielswiese zwischen einem Viertel und drei Viertel einer Grundfläche der elektrischen Schaltung einnehmen.
  • Die Kontaktanschlussflächen 380 sind in 5 in Randbereichen der elektrischen Schaltung angeordnet. Als Beispiel sind hier zwölf Kontaktanschlussflächen 380 dargestellt. In der gezeigten Draufsicht weisen die Kontaktanschlussflächen 380 eine quadratische Grundfläche auf. Zuleitungen zu den Kontaktanschlussflächen 380 sind in 5 nicht dargestellt.
  • 6 zeigt ein Ablaufdiagramm eines Verfahrens zum Herstellen einer elektrischen Schaltung mit zumindest einem Halbleiterchip, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In einem Schritt 605 wird zumindest ein Halbleiterchip mit der Kontaktseite an einem Trägersubstrat angebracht. In einem Schritt 610 wird der zumindest eine Halbleiterchip an dem Trägersubstrat mit der Vergussmasse eingegossen. In einem Schritt 615 wird das Trägersubstrat von dem zumindest einen Halbleiterchip abgelöst, wobei die Kontaktseite des zumindest einen Halbleiterchips freigelegt wird. Somit ist nun zumindest ein Halbleiterchip bereitgestellt, der bis auf die Kontaktfläche mit einer Vergussmasse eingegossen ist. In einem Schritt 620 wird mittels eines Halbleitertechnologieverfahrens, wie z. B. Metallsputtern, Belacken, Lithographie oder Galvanik, eine Verdrahtungsschicht an einer Kontaktseite des zumindest einen Halbleiterchips gebildet, wobei die Verdrahtungsschicht zum Ausbilden einer elektrischen Spule zumindest eine Leiterschleife aufweist. In einem Schritt 625 wird der zumindest eine eingegossene und mit der Verdrahtungsschicht versehene Halbleiterchip vereinzelt. Somit erhält man ein Waferlevelpackage mit integrierter elektrischer Spule.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden. Je nachdem welche Vorverarbeitung bereits erfolgt ist oder welche Nachbearbeitung noch erfolgen soll, kann das Verfahren zum Herstellen einer elektrischen Schaltung auch nur einen oder einzelne der anhand der Figuren beschriebenen Verfahrensschritte umfassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 3579056 A1 [0003]

Claims (10)

  1. Verfahren zum Herstellen einer elektrischen Schaltung mit zumindest einem Halbleiterchip (130), mit folgenden Schritten: Bilden (620) einer Verdrahtungsschicht (360) an einer Kontaktseite des zumindest einen Halbleiterchips (130), der bis auf die Kontaktseite mit einer Vergussmasse (140) eingegossen ist, wobei die Verdrahtungsschicht zum Ausbilden einer elektrischen Spule zumindest eine Leiterschleife (370) aufweist.
  2. Verfahren gemäß Anspruch 1, bei dem die Verdrahtungsschicht (360) mit der zumindest einen Leiterschleife (370) direkt angrenzend an die Kontaktseite des zumindest einen Halbleiterchips (130) gebildet wird.
  3. Verfahren gemäß Anspruch 1, bei dem eine zwischenliegende Verdrahtungsschicht (250) direkt angrenzend an die Kontaktseite des zumindest einen Halbleiterchips (130) gebildet wird und die Verdrahtungsschicht (360) mit der zumindest einen Leiterschleife (370) auf der zwischenliegenden Verdrahtungsschicht gebildet wird.
  4. Verfahren gemäß Anspruch 2 oder 3, bei dem eine Zwischenebene direkt angrenzend an die Kontaktseite des zumindest einen Halbleiterchips (130) gebildet wird und die Verdrahtungsschicht (360) mit der zumindest einen Leiterschleife (370) auf der Zwischenebene gebildet wird, wobei eine Dicke der Zwischenebene abhängig von einem vorbestimmten Abstand der zumindest einen Leiterschleife von der Kontaktseite eingestellt wird.
  5. Verfahren gemäß einem der vorangegangenen Ansprüche, bei dem sich die zumindest eine Leiterschleife (370) in der Verdrahtungsschicht über einen von dem zumindest einen Halbleiterchip (130) abgedeckten Bereich hinaus erstreckt.
  6. Verfahren gemäß einem der vorangegangenen Ansprüche, mit einem Schritt des Anbringens (605) des zumindest einen Halbleiterchips (130) mit der Kontaktseite an einem Trägersubstrat (110), einem Schritt des Eingießens (610) des zumindest einen Halbleiterchips an dem Trägersubstrat mit der Vergussmasse (140) und einem Schritt des Ablösens (615) des Trägersubstrats (110) von dem zumindest einen Halbleiterchip, wobei die Kontaktseite des zumindest einen Halbleiterchips freigelegt wird, um den Halbleiterchip, der bis auf die Kontaktseite mit der Vergussmasse eingegossen ist, bereitzustellen.
  7. Verfahren gemäß einem der vorangegangenen Ansprüche, bei dem die Verdrahtungsschicht (360) mit der zumindest einen Leiterschleife (370) mittels eines Halbleitertechnologieverfahrens gebildet wird.
  8. Verfahren gemäß einem der vorangegangenen Ansprüche, das im Rahmen eines Waferlevelprozess ausgeführt wird.
  9. Elektrische Schaltung mit zumindest einem Halbleiterchip (130), mit folgenden Merkmalen: einer Verdrahtungsschicht (360) an einer Kontaktseite des zumindest einen Halbleiterchips (130), der bis auf die Kontaktseite mit einer Vergussmasse (140) eingegossen ist, wobei die Verdrahtungsschicht zum Ausbilden einer elektrischen Spule zumindest eine Leiterschleife (370) aufweist.
  10. Sensormodul mit einer elektrischen Schaltung gemäß Anspruch 9.
DE102010039156A 2010-08-10 2010-08-10 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung Ceased DE102010039156A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010039156A DE102010039156A1 (de) 2010-08-10 2010-08-10 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
IT001486A ITMI20111486A1 (it) 2010-08-10 2011-08-03 Procedimento per produrre un circuito elettrico e circuito elettrico
FR1157179A FR2963849B1 (fr) 2010-08-10 2011-08-05 Procede de fabrication d'un circuit electrique et circuit obtenu
CN201110226944.7A CN102376539B (zh) 2010-08-10 2011-08-09 用于制造电路的方法和电路
US13/206,271 US20120038065A1 (en) 2010-08-10 2011-08-09 Method for Producing an Electrical Circuit and Electrical Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010039156A DE102010039156A1 (de) 2010-08-10 2010-08-10 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung

Publications (1)

Publication Number Publication Date
DE102010039156A1 true DE102010039156A1 (de) 2012-02-16

Family

ID=44898808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010039156A Ceased DE102010039156A1 (de) 2010-08-10 2010-08-10 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung

Country Status (5)

Country Link
US (1) US20120038065A1 (de)
CN (1) CN102376539B (de)
DE (1) DE102010039156A1 (de)
FR (1) FR2963849B1 (de)
IT (1) ITMI20111486A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952489B2 (en) * 2012-10-09 2015-02-10 Infineon Technologies Ag Semiconductor package and method for fabricating the same
JP5987696B2 (ja) * 2013-01-09 2016-09-07 富士通株式会社 半導体装置の製造方法
TWI515843B (zh) * 2013-12-16 2016-01-01 南茂科技股份有限公司 晶片封裝結構
US20160240452A1 (en) * 2015-02-18 2016-08-18 Semiconductor Components Industries, Llc Semiconductor packages with sub-terminals and related methods
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW262595B (de) * 1993-11-17 1995-11-11 Ikeda Takeshi
JP3721520B2 (ja) * 1996-02-12 2005-11-30 フィン，ダーヴィト ワイヤ導体を接触させるための方法
US5717243A (en) * 1996-04-24 1998-02-10 Harris Corporation Integrated circuit with an improved inductor structure and method of fabrication
DE19632117C1 (de) * 1996-08-08 1997-12-18 Siemens Ag Datenträger zur kontaktlosen Übertragung von elektrischen Signalen
JPH10193849A (ja) * 1996-12-27 1998-07-28 Rohm Co Ltd 回路チップ搭載カードおよび回路チップモジュール
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
JP2000332155A (ja) * 1999-03-12 2000-11-30 Sony Corp 半導体装置及びその製造方法
EP1204136B1 (de) * 1999-07-16 2009-08-19 Panasonic Corporation Verfahren zur Herstellung einer verpackten Halbleiteranordnung
EP1167068A4 (de) * 1999-10-08 2007-04-04 Dainippon Printing Co Ltd Berührungsloser datenträger und ic-chip
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
AU7457401A (en) * 2000-06-21 2002-01-02 Hitachi Maxell, Ltd. Semiconductor chip and semiconductor device using the semiconductor chip
JP2004509479A (ja) * 2000-09-19 2004-03-25 ナノピアス・テクノロジーズ・インコーポレイテッド 無線周波数識別装置における複数の部品および複数のアンテナを組み立てる方法
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
TWI361479B (en) * 2003-08-28 2012-04-01 Gct Semiconductor Inc Integrated circuit package having inductance loop formed from a bridge interconnect
DE602005022746D1 (de) * 2004-09-09 2010-09-16 Semiconductor Energy Lab Drahtloser chip
JP2006108496A (ja) * 2004-10-07 2006-04-20 Hitachi Maxell Ltd 半導体装置
JP4703300B2 (ja) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
DE102006058068B4 (de) * 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP5005427B2 (ja) * 2007-05-25 2012-08-22 日本メクトロン株式会社 多層プリント配線板の製造方法
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US7816792B2 (en) * 2007-09-14 2010-10-19 Infineon Technologies Ag Semiconductor device with conductive interconnect
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8241952B2 (en) * 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet

Also Published As

Publication number Publication date
ITMI20111486A1 (it) 2012-02-11
US20120038065A1 (en) 2012-02-16
CN102376539A (zh) 2012-03-14
FR2963849A1 (fr) 2012-02-17
CN102376539B (zh) 2019-05-14
FR2963849B1 (fr) 2018-01-19

Similar Documents

Publication Publication Date Title
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102015111038B4 (de) Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102010039156A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE102006012738A1 (de) Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
WO2000021028A1 (de) Verfahren zur herstellung eines mikrotransponders
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10334575A1 (de) Elektronisches Bauteil und Nutzen zur Herstellung desselben
DE102013113558A1 (de) Eingebettetes chipgehäuse, chipgehäuse und verfahren zur herstellung eines eingebetteten chipgehäuses
DE102014113844A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
EP2452359B1 (de) Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip
EP3724948B1 (de) Verfahren und vorrichtung zur bestückung einer antennenstruktur mit einem elektronischen bauelement
DE102016224586A1 (de) Halbleiter-Package-System und damit verbundene Verfahren
DE102008051443B4 (de) Halbleitermodul und Herstellungsverfahren hierfür
DE102010040704A1 (de) Verfahren zum Aufbauen einer elektrischen Schaltung und elektrische Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final