CN102376539A - 用于制造电路的方法和电路 - Google Patents

用于制造电路的方法和电路 Download PDF

Info

Publication number
CN102376539A
CN102376539A CN2011102269447A CN201110226944A CN102376539A CN 102376539 A CN102376539 A CN 102376539A CN 2011102269447 A CN2011102269447 A CN 2011102269447A CN 201110226944 A CN201110226944 A CN 201110226944A CN 102376539 A CN102376539 A CN 102376539A
Authority
CN
China
Prior art keywords
semiconductor chip
wiring layer
contact side
conductor loops
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102269447A
Other languages
English (en)
Other versions
CN102376539B (zh
Inventor
J.布茨
A.弗兰克
F.哈格
H.韦伯
A.赫希斯特
S.克尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102376539A publication Critical patent/CN102376539A/zh
Application granted granted Critical
Publication of CN102376539B publication Critical patent/CN102376539B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及用于制造电路的方法和电路。建议了一种用于制造具有至少一个半导体芯片（130）的电路的方法，该方法包括在所述至少一个半导体芯片（130）的接触侧上形成布线层（360）的步骤，所述至少一个半导体芯片（130）除了接触侧之外被注入有浇注材料（140）。在此，布线层（360）为了构造电线圈而具有至少一个导体环（370）。

Description

用于制造电路的方法和电路
技术领域
本发明涉及一种用于制造具有至少一个半导体芯片的电路的方法，涉及一种具有至少一个半导体芯片的电路和涉及一种具有该电路的传感器模块。
背景技术
在芯片的构造技术和连接技术中采用所谓的晶片级封装。在此，各个封装工艺在硅晶片上或在晶片格式的装置上被执行。
US 3,579,056 A1描述了一种用于制造半导体设备的方法，其中半导体器件被安置在支承体上并且由聚氨酯层包封。紧接着，支承体被去除，并且针对半导体器件安置导体。
发明内容
在该背景下，利用本发明介绍了根据独立权利要求所述的一种用于制造具有至少一个半导体芯片的电路的方法和一种具有至少一个半导体芯片的电路。有利的扩展方案由相应的从属权利要求和随后的描述得到。
本发明基于以下认知：以带有线圈集成的晶片级工艺制造芯片封装提供了极大的优点。
针对具有集成的线圈的晶片级封装可以扩展晶片级封装的公知方案，并且线圈的附加功能被集成到该封装中。
在晶片级工艺中，芯片被装备在临时的支承衬底上。紧接着，借助模制物质（Moldmasse）来制造芯片模制物质晶片，在该芯片模制物质晶片上，在去除支承衬底之后制造用于电接触的新布线平面。布线平面的任务是将连接栅格（Anschlussraster）从非常精细的程度（如在原始硅晶片上）张开（Aufspreizung）到较粗的程度，以接到由于制造技术而不能实现精细结构的印刷电路板上。
本发明的优点在于，线圈的制造工艺可以被直接集成到晶片级封装工艺流程中。此外，只要现有的硅芯片面对于线圈并不足够，就在需要时可以成本低廉地扩展封装尺寸、尤其是横向尺度。有利地，通过线圈经由无线电可以将能量耦合输入到该系统中，使得可以通过无线电来作出响应和读取。 
本发明提出一种用于制造带有至少一个半导体芯片的电路的方法，该方法具有如下步骤：
在至少一个半导体芯片的接触侧上形成布线层，所述至少一个半导体芯片除了接触侧之外被注入有浇注材料，其中布线层为了构造电线圈而具有至少一个导体环。
电路可以被理解为具有多个电子器件的集成电路。电路可以以晶片级封装的形式来给出。半导体芯片可以是半导体构件，例如是硅芯片。电路在此可以具有一个或多个半导体芯片。半导体芯片可以被封装地或带壳地存在并且配置有接触连接。电路可以具有层结构，其中布线层可以被理解为在电路的层结构中的布线平面。布线层尤其用于提供接触线路，用于接触半导体芯片并且用于提供在该电路的电子器件之间的电路内部的电连接。布线层的形成利用半导体技术方法、譬如金属溅射、涂装（Belacken）、光刻或者电镀来实现。布线层可以延伸超过半导体芯片的接触侧的平面。半导体芯片的接触侧是半导体芯片的也存在芯片的电接触的有源侧（aktive Seite）。半导体芯片被注入浇注材料中，其中接触侧并不以浇注材料遮盖，使得布线层或者在其间的布线层可以直接被形成在接触侧的表面上。浇注材料在这种情况下可以被理解为模制材料、模制物质（也被称为模制复合物（Mold Compound））。具有浇注材料的至少一个半导体芯片可以以模制物质复合晶片类型的构型存在。这提供了如下优点：因此可以提供可涂覆有布线层的可有效处理的组件。导体环可以被理解为印制导线或者电线路，所述印制导线或者电线路为了构造至少一个绕组形式的电线圈而被布置在布线层中。形成至少一个导体环的导体同时可以利用布线层中的其余导体形成。电线圈因此直接在布线层中被制造并且并不被涂覆为经预加工的元件。
布线层可以以至少一个导体环而直接与至少一个半导体芯片的接触侧邻接地来形成。这提供如下优点：通过将线圈集成到布线层中而不需要用于构造线圈的分开的层。电线圈的附加功能在该实施形式中可以以最小的制造开销来实现，而无需为本来所需的层添加另外的层。这在布线几何结构方面提供了如下优点：所述布线几何结构对于布线层中的至少一个导体环具有足够的空间。
附加地或者可替换地，其间的布线层直接与至少一个半导体芯片的接触侧邻接地来形成。紧接着，形成在其间的布线层上具有至少一个导体环的布线层。其间的布线层可以被理解为如下层：所述层与具有至少一个导体环的布线层相同，但是基本上不具有用于构造电线圈的导体环，而是仅仅具有必要的布线线路。因此，存在接触平面和线圈平面。这提供了如下优点：电路的元件可以以对于该电路为最优的布线几何结构来接线，并且电线圈所需的线路可以与该电路的布线几何结构无关地来实现。这两个布线层可以利用相同的半导体技术方法来形成。
在此，中间平面可以直接邻接至少一个半导体芯片的接触侧地来形成，并且布线层可以利用中间平面上的至少一个导体环来形成，其中中间平面的厚度根据至少一个导体环距接触侧的预先确定的距离来调节。中间平面可以由一个或多个层来构造并且包括布线层。
至少一个导体环可以在布线层中延伸超过被至少一个半导体芯片覆盖的区域。因此，导体环超过至少一个半导体芯片的接触侧的外边界，并且因此延伸到不是被半导体芯片覆盖而是被浇注材料覆盖的区域中。因此，导体环可以包围大于半导体芯片的面积。例如，至少一个导体环可以在布线层中在至少两个半导体芯片上延伸。由此，可以增大有效的天线面积。
根据一个实施形式，该方法可以包括：在支承衬底上安置带有接触侧的至少一个半导体芯片的步骤，在支承衬底上给至少一个半导体芯片注入有浇注材料的步骤和将支承衬底从至少一个半导体芯片剥离的步骤，其中至少一个半导体芯片的接触侧被显露。以这种方式，可以制造除了接触侧之外被注入有浇注材料的半导体芯片。在支承衬底上安置带有接触侧的至少一个半导体芯片例如可以被理解为借助粘合剂（例如粘合膜）进行贴上。粘合膜在此可以被设置在支承衬底上，并且至少一个芯片接着可以被置于其上。支承衬底例如可以具有晶片的形式。在将支承衬底从至少一个半导体芯片剥离时，支承衬底和粘合剂从至少一个半导体芯片的支承衬底被去除。这提供了如下优点，根据本发明的方法能容易地适应常规的晶片级封装工艺流程。
具有至少一个导体环的布线层可以借助半导体技术方法来形成。半导体技术方法例如可以被理解为金属溅射、涂装、光刻或者电镀。这提供了如下优点：在采用在半导体技术中公知的制造方法的情况下可以形成具有至少一个导体环的布线层。因此，具有至少一个导体环的布线层就制造开销来看是有利的并且可以非常好地被集成到现有的工艺流程中。
有利地，根据本发明的方法的步骤在晶片级工艺的范围中被实施。
此外，本发明还提出了一种带有至少一个半导体芯片的电路，该电路具有如下特征：
在至少一个半导体芯片的接触侧上的布线层，所述至少一个半导体芯片除了接触侧之外被注入有浇注材料，其中布线层为了构造电线圈而具有至少一个导体环。
线圈可以充当用于发送或接收数据的装置。线圈也可被用于给电路进行能量供给。
此外，本发明还提出了一种带有根据本发明的电路的传感器模块。
传感器模块例如可以被理解为带有分析IC的压力传感器、惯性传感器、磁传感器等等。在该传感器模块中可以有利地采用根据本发明的电路。因此，根据本发明的晶片级封装工艺能被用于传感器模块。传感器的使用可能性例如在于RFID标签。在本上下文中，例如压力传感器可以通过无线电而被读取。
附图说明
在下文中借助所附的附图示例性地进一步阐述了本发明。其中：
图1至4示出了根据本发明的实施例的处于制造过程中的电路的图示；
图5示出了根据本发明的实施例的电路的俯视图；以及
图6示出了根据本发明的实施例的方法的流程图。
在随后的对本发明的优选实施例的描述中，针对在不同附图中示出的并且作用相似的元件使用了相同的或相似的附图标记，其中省去了对这些元件的重复描述。
具体实施方式
图1示出了处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。该层结构包括支承衬底110、粘合膜120形式的粘合剂、半导体芯片130和模制物质或浇注材料140。该方法基于晶片级封装工艺。在此，借助粘合膜120将芯片130固定在支承衬底110上并且紧接着进行过模制（Uebermolden）或者注入。
在支承衬底110的上侧上有粘合膜120的薄层。在粘合膜120的表面上，半导体芯片130彼此相邻地粘合。半导体芯片130可以以一列或多列或者以其它图案被布置在粘合膜120上。被贴上的半导体芯片130被注入浇注材料140中。在图1的截面图中，出于清楚易懂和适宜性仅仅示出了通过晶片的部分的层结构的横截面。所示出的结构可以在整个晶片上以所示的方式和方法重复。
支承衬底110由适于该工艺的材料制成，例如由晶片制成。支承衬底在此可以由合适的在本领域公知的材料来制造。在这种情况下，自然也可以涉及合适材料的组合物。支承衬底110具有两个主表面。
粘合膜120以薄层的形式被涂敷在支承衬底110的两个主表面之一（在图1中为上部主表面）上。粘合膜120遮盖支承衬底110的图1中所示的整个主表面。粘合膜120可以由合适的在本领域中公知的粘合剂材料制造。在这种情况下自然也可以涉及合适材料的组合物。
半导体芯片130分别在主表面之一上被固定在粘合膜120上。半导体芯片130是相同的或者不同的集成电路，这些集成电路基于半导体衬底、例如硅。在图1中例如示出了四个半导体芯片130。图1中从左向右的半导体芯片130在下文中为了更为清楚的目的而被标识为芯片A、芯片B、芯片C和芯片D。芯片A和B与第一电路相关联，而芯片C和D与第二电路相关联。芯片A和芯片B之间的横向距离以及芯片C和芯片D之间的横向距离小于芯片B和芯片C之间的横向距离，在图1中大致为一半大。半导体芯片130的连接面在半导体芯片130被粘合到粘合膜120上的下侧上。半导体芯片130的下侧在这种情况下是半导体芯片130的有源侧或接触侧。半导体芯片130的连接面或电接触部在图1中在该芯片的下端部处被示为平的矩形。在图1中，芯片A和芯片C各具有一个连接面，而芯片B和芯片D各具有两个连接面。半导体芯片130可以具有另外的连接面，这些另外的连接面在图1中所选的截面平面之前或之后。
模制物质或浇注材料140（也称为模制复合物）可以由合适的在本领域中公知的材料来制造。在这种情况下自然也可以涉及合适材料的组合物。浇注材料140在图1中作为向上的平面的覆盖层而被布置在半导体芯片130上。浇注材料140在除了半导体芯片130被固定在粘合膜120上的那侧之外的所有侧上围绕和遮盖半导体芯片130。浇注材料140围绕所有布置在粘合膜120上的半导体芯片130并且在这些半导体芯片130上形成连贯的层。在粘合膜120的未贴上半导体芯片130的区域中，浇注材料140与粘合膜120接触。如在图1中所示的那样，半导体芯片130的有源侧和浇注材料140相对于粘合膜120在一个平面上齐平地结束。
因此，图1中所示的层结构可以借助晶片封装工艺来制造，其方式是要封装的半导体芯片130以有源侧向下借助合适的材料（优选地粘合膜120）被固定到支承衬底110上。接着，半导体芯片130借助合适的模制方法（有利地例如是覆模模制（Filmmolden））而用浇注材料140来过模制或注入。
图2示出了在制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图2中所示的层结构类似于图1中所示的层结构，不同之处在于：粘合膜120和支承衬底110被去除并且在浇注材料140和半导体芯片130的现在显露的表面上布置有第一布线层250。
第一布线平面或布线层250遮盖半导体芯片130的有源侧和浇注材料140的下表面。在布线层250的朝向半导体芯片130的表面上形成导电连接，用于进行半导体芯片彼此间或对外的接线（后者在图2中未示出）。在图2中通过第一布线层250中的扁平的矩形示出了芯片彼此间的两个导电的连接或印制导线。图2中所示的连接在芯片A的连接面与芯片B的连接面之间并且在芯片C的连接面与芯片D的连接面之间走向。在芯片B和芯片C之间不存在导电连接，因为这些芯片分别与后来被分离的不同的电路相关联。在图2中，第一布线层250大致具有图1中的粘合膜120的厚度。
为了从图1中所示的层结构出发得到图2中所示的层结构，实施晶片级封装工艺的其它步骤。从图1中的状态出发，进行粘合膜120和支承衬底110与半导体芯片130和模制物质或浇注材料140的剥离。因此，获得芯片-模制物质复合晶片类型。基于晶片形状，可以现在在已知的半导体技术的设备上进一步加工该复合晶片。在去除膜120和支承衬底110之后，借助半导体技术、如涂装、金属溅射、光刻等等安放第一布线平面250。利用半导体技术方法、譬如金属溅射、光刻或者电镀来实现半导体芯片130的电接线，或者实现在一个封装中的不同半导体芯片的情况下的多个芯片的电接线。
图3示出了在制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图3中所示的层结构类似于图2中所示的层结构，不同之处在于，在第一布线层250上涂敷有第二布线层360。
在图3中，第二布线层360具有用于各构造一个电线圈的两个导体环370，并且针对外部连接具有两个接触垫（Kontaktpad）或接触连接面380。在图3中，第二布线层360大致具有与图2中的第一布线层250相同的厚度。第一布线层250在此被布置在半导体芯片130或浇注材料140与第二布线层360之间。导体环370被布置在第二布线层360的朝向第一布线层250的表面上。接触连接面380被布置在第二布线层360的背离第一布线层250的表面上。
导体环370中的第一导体环在相邻的芯片A和B的边缘区域上和在中间空隙上延伸。导体环370中的第二导体环在相邻的芯片C和D的边缘区域上和在中间空隙上延伸。导体环中的第一导体环通过穿通接触部（Durchkontaktierung）与第一布线层250的印制导线导电连接。芯片B和D的连接面分别经由穿通接触部穿过布线层250、360而与接触连接面380之一导电连接。
为了从图2中所示的层结构出发得到图3中所示的层结构，在晶片级封装工艺的步骤中，借助公知的半导体技术实现两个线圈370。利用半导体技术方法，譬如利用金属溅射、光刻或者电镀，实现硅芯片130或者在一个封装中的不同硅芯片130的情况下的多个芯片130的电接线，以及实现了用于接触该封装的接触垫380。根据该实施例，利用同样的工艺此外在布线平面370上或在布线平面370中实现了一个或多个线圈370。
图4示出了在制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图4中所示的层结构类似于图3中所示的层结构，不同之处在于，图4的层结构垂直地被划分成分开的块。在图4中示出在芯片B和芯片C之间的划分。在图4的左边缘处示出的另一划分要表示：整个复合晶片而不是仅仅所示的部分以这种方式被划分。
为了在根据本发明的制造方法的范围中的时刻从图3中所示的层结构出发得到图4中所示的层结构，实施晶片级封装工艺的另一步骤。在这种情况下，晶片复合结构通过锯割被分开，以便获得各个封装。根据该实施例，第一封装包括带有芯片A和B的第一电路，而第二封装包括带有芯片A和B的第二电路。
图5示出了根据本发明的实施例的电路的俯视图。该电路可以利用用于制造电路的方法来制造，如参照图1至4所描述的那样。在该俯视图中可看到半导体芯片130、芯片之间的布线、浇注材料140、用于构造电线圈的导体环370并且可看到接触连接面或接触垫380。
该电路具有矩形基面。该电路具有两个半导体芯片130。图5中左边所示的半导体芯片130具有比右边所示的半导体芯片130大的基面。半导体芯片130被注入浇注材料140中，所述浇注材料140围绕所述半导体芯片130。布线层在5中并不能直接看到，而是仅仅间接地通过在所述布线层中形成的接触结构和导体结构来看到。在布线层中形成的接触结构和导体结构包括在半导体芯片130、导体环370和接触连接面380之间的布线。
在半导体芯片130之间的布线在图5的中部通过六个以彼此间相同距离走向的短的线路示出，这些线路将两个半导体芯片130电连接。布线的线路跨越半导体芯片130之间的距离，并且从两侧进一步超过半导体芯片130上的相应芯片边而延伸到四分之一的线路长度。
导体环370具有四个矩形螺旋状的绕组。在半导体芯片130之间的布线的线路被布置在导体环370的绕组的中心。最外部的绕组、即具有最大的绕组直径的绕组部分地在半导体芯片130的基面旁边走向并且其余在半导体芯片130的边缘区域中走向。导体环的端部具有外部的连接面或者穿通接触部，用于连接半导体芯片130之一。导体环例如可以占据该电路的基面的四分之一到四分之三之间。
接触连接面38在图5中被布置在该电路的边缘区域中。作为例子在此示出了十二个接触连接面380。在所示的俯视图中，接触连接面380具有正方形的基面。在图5中未示出到接触连接面380的引线。
图6示出了根据本发明的实施例的用于制造带有至少一个半导体芯片的电路的方法的流程图。在步骤605，至少一个半导体芯片以接触侧被安置在支承衬底上。在步骤610，在支承衬底上的至少一个半导体芯片被注入有浇注材料。在步骤615，支承衬底从至少一个半导体芯片被剥离，其中至少一个半导体芯片的接触侧被显露。因此，现在提供除了接触面之外被注入有浇注材料的至少一个半导体芯片。在步骤620，借助半导体技术方法、譬如金属溅射、涂装、光刻或者电镀，在至少一个半导体芯片的接触侧上形成布线层，其中布线层为了构造电线圈而具有至少一个导体环。在步骤625，至少一个被注入的并且配备有布线层的半导体芯片被分开。因此，获得具有集成的电线圈的晶片级封装。
所描述的并且在附图中所示的实施例仅被示例性地选择。不同的实施例可以完全或关于各个特征彼此来组合。一个实施例也可以通过另一实施例的特征来补充。根据已进行何种预处理或者还要进行何种修整，用于制造电路的方法也可以仅仅包括借助附图所描述的方法步骤中的一个或者各个方法步骤。

Claims (10)

1.一种用于制造具有至少一个半导体芯片（130）的电路的方法，其具有如下步骤：
在所述至少一个半导体芯片（130）的接触侧上形成（620）布线层（360），所述至少一个半导体芯片（130）除了接触侧之外被注入有浇注材料（140），其中布线层为了构造电线圈而具有至少一个导体环（370）。
2.根据权利要求1所述的方法，其中，具有至少一个导体环（370）的布线层（360）直接与所述至少一个半导体芯片（130）的接触侧邻接地来形成。
3.根据权利要求1所述的方法，其中，其间的布线层（250）直接与所述至少一个半导体芯片（130）的接触侧邻接地来形成，并且具有至少一个导体环（370）的布线层（360）被形成在其间的布线层上。
4.根据权利要求2或3所述的方法，其中，中间平面直接与所述至少一个半导体芯片（130）的接触侧邻接地来形成，并且具有至少一个导体环（370）的布线层（360）被形成在中间平面上，其中中间平面的厚度根据至少一个导体环距接触侧的预先确定的距离来调节。
5.根据上述权利要求之一所述的方法，其中，至少一个导体环（370）在布线层中延伸超过被所述至少一个半导体芯片（130）覆盖的区域。
6.根据上述权利要求之一所述的方法，其具有：将所述至少一个半导体芯片（130）以接触侧安置（605）在支承衬底（110）上的步骤，给在支承衬底上的所述至少一个半导体芯片注入（610）有浇注材料（140）的步骤以及将支承衬底（110）与所述至少一个半导体芯片剥离（615）的步骤，其中使所述至少一个半导体芯片的接触侧显露，以便提供除了接触侧之外被注入有浇注材料的半导体芯片。
7.根据上述权利要求之一所述的方法，其中，具有至少一个导体环（370）的布线层（360）借助半导体技术方法来形成。
8.根据上述权利要求之一所述的方法，该方法在晶片级工艺的范围中被实施。
9.一种具有至少一个半导体芯片（130）的电路，其具有如下特征：
在所述至少一个半导体芯片（130）的接触侧上的布线层（360），所述至少一个半导体芯片（130）除了接触侧之外被注入有浇注材料（140），其中布线层为了构造电线圈而具有至少一个导体环（370）。
10.一种传感器模块，其具有根据权利要求9所述的电路。
CN201110226944.7A 2010-08-10 2011-08-09 用于制造电路的方法和电路 Expired - Fee Related CN102376539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010039156.5 2010-08-10
DE102010039156A DE102010039156A1 (de) 2010-08-10 2010-08-10 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung

Publications (2)

Publication Number Publication Date
CN102376539A true CN102376539A (zh) 2012-03-14
CN102376539B CN102376539B (zh) 2019-05-14

Family

ID=44898808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110226944.7A Expired - Fee Related CN102376539B (zh) 2010-08-10 2011-08-09 用于制造电路的方法和电路

Country Status (5)

Country Link
US (1) US20120038065A1 (zh)
CN (1) CN102376539B (zh)
DE (1) DE102010039156A1 (zh)
FR (1) FR2963849B1 (zh)
IT (1) ITMI20111486A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952489B2 (en) * 2012-10-09 2015-02-10 Infineon Technologies Ag Semiconductor package and method for fabricating the same
JP5987696B2 (ja) * 2013-01-09 2016-09-07 富士通株式会社 半導体装置の製造方法
US20160240452A1 (en) * 2015-02-18 2016-08-18 Semiconductor Components Industries, Llc Semiconductor packages with sub-terminals and related methods
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1210602A (zh) * 1996-02-12 1999-03-10 大卫·芬恩 与导线接触用的方法和设备
CN1227647A (zh) * 1996-08-08 1999-09-01 西门子公司 传输电信号的数据载体
CN1245460A (zh) * 1996-12-27 2000-02-23 罗姆股份有限公司 装有电路芯片的卡及电路芯片组件
JP2000332155A (ja) * 1999-03-12 2000-11-30 Sony Corp 半導体装置及びその製造方法
CN1385900A (zh) * 2001-03-30 2002-12-18 株式会社东芝 半导体封装及其制造方法
US6686650B1 (en) * 1999-10-08 2004-02-03 Dai Nippon Printing Co., Ltd. Non-contact data carrier and IC chip
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法
US6774499B1 (en) * 2003-04-02 2004-08-10 Siliconware Precision Industries Co., Ltd. Non-leaded semiconductor package and method of fabricating the same
WO2005022599A2 (en) * 2003-08-28 2005-03-10 Gct Semiconductor, Inc. Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure
JP2006108496A (ja) * 2004-10-07 2006-04-20 Hitachi Maxell Ltd 半導体装置
US20070018339A1 (en) * 2005-07-20 2007-01-25 Fujitsu Limited Relay board and semiconductor device having the relay board
CN101221947A (zh) * 2006-12-07 2008-07-16 英飞凌科技股份公司 具有半导体芯片和无源部件的半导体部件及其制造方法
CN101226920A (zh) * 2007-01-19 2008-07-23 株式会社瑞萨科技 使用具有降低布线断开的布线结构的布线衬底的半导体器件
CN101312615A (zh) * 2007-05-25 2008-11-26 日本梅克特隆株式会社 印刷电路板及其制造方法
US20080308917A1 (en) * 2007-06-13 2008-12-18 Infineon Technologies Ag Embedded chip package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6714336A (zh) 1967-10-21 1969-04-23
TW262595B (zh) * 1993-11-17 1995-11-11 Ikeda Takeshi
US5717243A (en) * 1996-04-24 1998-02-10 Harris Corporation Integrated circuit with an improved inductor structure and method of fabrication
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
EP1204136B1 (en) * 1999-07-16 2009-08-19 Panasonic Corporation Method of fabricating a packaged semiconductor device
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
AU7457401A (en) * 2000-06-21 2002-01-02 Hitachi Maxell, Ltd. Semiconductor chip and semiconductor device using the semiconductor chip
DE602005022746D1 (de) * 2004-09-09 2010-09-16 Semiconductor Energy Lab Drahtloser chip
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US7816792B2 (en) * 2007-09-14 2010-10-19 Infineon Technologies Ag Semiconductor device with conductive interconnect
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8241952B2 (en) * 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1210602A (zh) * 1996-02-12 1999-03-10 大卫·芬恩 与导线接触用的方法和设备
CN1227647A (zh) * 1996-08-08 1999-09-01 西门子公司 传输电信号的数据载体
CN1245460A (zh) * 1996-12-27 2000-02-23 罗姆股份有限公司 装有电路芯片的卡及电路芯片组件
JP2000332155A (ja) * 1999-03-12 2000-11-30 Sony Corp 半導体装置及びその製造方法
US6686650B1 (en) * 1999-10-08 2004-02-03 Dai Nippon Printing Co., Ltd. Non-contact data carrier and IC chip
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法
CN1385900A (zh) * 2001-03-30 2002-12-18 株式会社东芝 半导体封装及其制造方法
US6774499B1 (en) * 2003-04-02 2004-08-10 Siliconware Precision Industries Co., Ltd. Non-leaded semiconductor package and method of fabricating the same
WO2005022599A2 (en) * 2003-08-28 2005-03-10 Gct Semiconductor, Inc. Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure
JP2006108496A (ja) * 2004-10-07 2006-04-20 Hitachi Maxell Ltd 半導体装置
US20070018339A1 (en) * 2005-07-20 2007-01-25 Fujitsu Limited Relay board and semiconductor device having the relay board
CN101221947A (zh) * 2006-12-07 2008-07-16 英飞凌科技股份公司 具有半导体芯片和无源部件的半导体部件及其制造方法
CN101226920A (zh) * 2007-01-19 2008-07-23 株式会社瑞萨科技 使用具有降低布线断开的布线结构的布线衬底的半导体器件
CN101312615A (zh) * 2007-05-25 2008-11-26 日本梅克特隆株式会社 印刷电路板及其制造方法
US20080308917A1 (en) * 2007-06-13 2008-12-18 Infineon Technologies Ag Embedded chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构
CN104716127B (zh) * 2013-12-16 2018-11-16 南茂科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
ITMI20111486A1 (it) 2012-02-11
US20120038065A1 (en) 2012-02-16
FR2963849A1 (fr) 2012-02-17
CN102376539B (zh) 2019-05-14
FR2963849B1 (fr) 2018-01-19
DE102010039156A1 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
KR100821374B1 (ko) 반도체 패키지
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
CN103620762B (zh) 半导体装置
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US8338924B2 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
CN111052365A (zh) 嵌入式管芯封装多芯片模块
CN102884623A (zh) 在介电体上具有端子的微电子封装
CN103779235A (zh) 扇出晶圆级封装结构
CN100452382C (zh) 配线板，半导体器件以及制造半导体器件的方法
CN102376539A (zh) 用于制造电路的方法和电路
CN106847786A (zh) 具有两种贯通连接部的连接器块以及包括连接器块的电子装置
CN103383919A (zh) 用于制造芯片封装件的方法
KR20180118553A (ko) 제거가능한 캐리어를 포함하는 라우팅 가능한 전기 주조 기판
CN101278383A (zh) 电子电路装置及其制造方法
CN112385024B (zh) 扇出封装方法及扇出封装板
CN101924047A (zh) 半导体器件及其制造方法
US8569110B2 (en) Pre-bonded substrate for integrated circuit package and method of making the same
US20080153208A1 (en) Semiconductor Package Block Mold and Method
CN103367174A (zh) 制造半导体器件的方法以及半导体器件
US6278618B1 (en) Substrate strips for use in integrated circuit packaging
US20140091441A1 (en) Ic wafer having electromagnetic shielding effects and method for making the same
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US6948239B2 (en) Method for fabricating semiconductor apparatus using board frame
CN107403734B (zh) 电子结构制程
JP3667323B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190514

Termination date: 20200809