DE102015111038B4 - Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen - Google Patents

Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen Download PDF

Info

Publication number
DE102015111038B4
DE102015111038B4 DE102015111038.5A DE102015111038A DE102015111038B4 DE 102015111038 B4 DE102015111038 B4 DE 102015111038B4 DE 102015111038 A DE102015111038 A DE 102015111038A DE 102015111038 B4 DE102015111038 B4 DE 102015111038B4
Authority
DE
Germany
Prior art keywords
wires
ferrite
ferrite core
connection
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015111038.5A
Other languages
English (en)
Other versions
DE102015111038A1 (de
Inventor
Harald Witschnig
Walther Pachler
Gottfried Beer
Jürgen Schilling
Jürgen Hölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015111038.5A priority Critical patent/DE102015111038B4/de
Priority to US15/184,344 priority patent/US10651898B2/en
Publication of DE102015111038A1 publication Critical patent/DE102015111038A1/de
Application granted granted Critical
Publication of DE102015111038B4 publication Critical patent/DE102015111038B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Details Of Aerials (AREA)

Abstract

Ferritantenne, die Folgendes umfasst:einen Ferritkern, der eine erste Hauptfläche, eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche und Seitenflächen umfasst, die die erste und die zweite Hauptfläche verbinden;eine erste Vielzahl von Leiterdrähten, die an der ersten Hauptfläche des Ferritkerns angeordnet ist;eine zweite Vielzahl von Leiterdrähten, die an der zweiten Hauptfläche des Ferritkerns angeordnet ist;ein erstes Verbindungsbauteil, das an einer ersten Seitenfläche des Ferritkerns angeordnet ist, aber nicht an einer zweiten Seitenfläche gegenüber der ersten Seitenfläche, wobei das erste Verbindungsbauteil eine erste Vielzahl von Verbindungsdrähten umfasst; undein zweites Verbindungsbauteil, das an der zweiten Seitenfläche des Ferritkerns angeordnet ist, aber nicht an der ersten Seitenfläche, wobei das zweite Verbindungsbauteil eine zweite Vielzahl von Verbindungsdrähten umfasst;worin die erste und die zweite Vielzahl von Leiterdrähten und die erste und zweite Vielzahl von Verbindungsdrähten so miteinander verbunden sind, dass sie eine Antennenspule bilden, worin der Ferritkern im Innenraum der Antennenspule angeordnet ist.

Description

  • FACHGEBIET
  • Die vorliegende Erfindung betrifft eine Ferritantenne, ein Gehäuse einer elektronischen Vorrichtung mit einer Ferritantenne und ein Verfahren zur Herstellung eines Gehäuses einer elektronischen Vorrichtung.
  • HINTERGRUND
  • In den vergangenen Jahrzehnten wurden immer mehr Mobilgeräte wie z.B. Smartphones, Tablets oder Laptops mit der Nahfeldkommunikations- (NFC) Technologie ausgerüstet. Die NFC-Technologie wird bei Nahbereichsanwendungen wie beim Ticketkauf, Zahlungsvorgängen und dem Peer-Verbinden zweier Vorrichtungen eingesetzt. Bei der NFC kommuniziert eine Lesevorrichtung mit einer Transponder- (Tag) Vorrichtung durch induktive Kopplung. Zwei Spulen, eine in der Lesevorrichtung und eine in der Tag-Vorrichtung, werden induktiv über ein Magnetfeld gekoppelt. Metallobjekte in der Nähe der Vorrichtungen verschlechtern das Leistungsverhalten dieses Koppelungsmechanismus. Wirbelströme werden in der Metallumgebung ausgelöst und erzeugen ein umgekehrt orientiertes Magnetfeld, das das Feld der Lesevorrichtung schwächt. Die US 2014 / 0 043 196 A1 offenbart eine Antennenvorrichtung mit einem Ferritkern und einer Leiterstruktur, die um den Ferritkern herum angeordnet sind und eine Antennenspule bilden. Die Antennenspule umfasst Verbindungsbauteile, die um alle Seitenflächen des Ferritkerns herum angeordnet sind. Weitere Antennenvorrichtungen sind in der US 2015 / 0 188 228 A1 und der US 2010 / 0 163 630 A1 offenbart.
  • Figurenliste
    • 1 umfasst 1A, 1B und 1C und zeigt eine schematische Querschnitts-Seitenansicht (A), eine Draufsicht (B) und perspektivische (C) Darstellungen einer Ferritantenne gemäß einem Beispiel.
    • 2 besteht aus 2A und 2B und zeigt jeweils schematische Perspektivendarstellungen einer Ferritantenne gemäß einem Beispiel.
    • 3 zeigt eine schematische Perspektivendarstellung einer Ferritantenne gemäß einem Beispiel.
    • 4 besteht aus 4A-4G und zeigt schematische Querschnitts-Seitenansicht-Darstellungen zur Illustration eines Verfahrens zur Herstellung einer Ferritantenne gemäß einem Beispiel.
    • 5 besteht aus 5A und 5B und zeigt eine schematische Querschnitts-Seitenansicht (A) und Perspektiven- (B) Darstellung einer Ferritantenne gemäß einem Beispiel.
    • 6 umfasst 6A-6H und zeigt schematische Querschnitts-Seitenansicht-Darstellungen zur Illustration eines Verfahrens zur Herstellung einer Ferritantenne gemäß einem Beispiel.
    • 7 besteht aus 7A und 7B und zeigt eine schematische Querschnitts-Seitenansicht (A) und Perspektiven- (B) Darstellungen einer Ferritantenne gemäß einem Beispiel.
    • 8 besteht aus 8A-8H und zeigt schematische Querschnitts-Seitenansicht-Darstellungen zur Illustration eines Verfahrens zur Herstellung einer Ferritantenne gemäß einem Beispiel.
    • 9 besteht aus 9A-9F und zeigt schematische Querschnitts-Seitenansicht-Darstellungen zur Illustration eines Verfahrens zur Herstellung einer Ferritantenne gemäß einem Beispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, worin ähnliche Bezugsziffern im Allgemeinen verwendet werden, um sich durchgehend auf ähnliche Elemente zu beziehen. In der folgenden Beschreibung sind zu Erklärungszwecken mehrere spezielle Details dargelegt, um ein umfassendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen bereitzustellen. Es kann jedoch für Fachleute offenkundig sein, dass einer oder mehrere Aspekte der Erfindung ohne eine ganz so hohe Fülle an Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form dargestellt, um die Beschreibung eines oder mehrerer Aspekte der Erfindung zu vereinfachen. Es gilt zu verstehen, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne dabei vom Schutzumfang der vorliegenden Erfindung abzuweichen. Ferner gilt anzumerken, dass die Zeichnungen nicht oder nicht notwendigerweise maßstabsgetreu sind.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Aspekte beispielhaft dargestellt werden, in denen die Erfindung praktiziert werden kann. In diesem Zusammenhang kann Richtungsterminologie wie „oberste/r/s“, „unterste/r/s“, „vorderste/r/s“, „hinterste/r/s“ etc. unter Bezugnahme auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da Komponenten von beschriebenen Vorrichtungen in einer Reihe von unterschiedlichen Ausrichtungen positioniert sein können, kann die Richtungsterminologie zu Illustrationszwecken eingesetzt werden und ist in keiner Weise beschränkend. Es gilt zu verstehen, dass andere Aspekte verwendet und strukturelle und logische Änderungen vorgenommen werden können, ohne dabei von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht in beschränkendem Sinn aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die anhängigen Patentansprüche definiert.
  • Es gilt zu verstehen, dass die Merkmale der verschiedenen beispielhaften, hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Wie sie in dieser Patentschrift verwendet werden, sollen die Begriffe „gebondet“, „angebracht“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ nicht bedeuten, dass die Elemente oder Schichten direkt miteinander in Kontakt stehen müssen; Zwischenelemente oder -schichten können zwischen den „gebondeten“, „angebrachten“, „verbundenen“, „gekoppelten“ bzw. „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sein. Jedoch können die oben erwähnten Begriffe in Übereinstimmung mit dieser Offenbarung gegebenenfalls auch die spezielle Bedeutung aufweisen, dass die Elemente oder Schichten direkt miteinander in Kontakt stehen, d.h. dass keine Zwischenelemente oder -schichten zwischen den „gebondeten“, „angebrachten“, „verbundenen“, „gekoppelten“ bzw. „elektrisch verbundenen/elektrisch gekoppelten“ Elementen vorhanden sind.
  • Ferner kann das Wort „über“, das in Bezug auf ein Bauteil, ein Element oder eine Materialschicht verwendet wird, das/die sich „über“ einer Oberfläche befindet, hierin so verwendet werden, dass es bedeutet, dass das Bauteil, das Element oder die Materialschicht sich „indirekt auf“ der angegebenen Oberfläche befindet (z.B. platziert, gebildet, abgeschieden ist etc.), wobei ein oder mehrere zusätzliche Bauteile, Elemente oder Schichten zwischen der angegebenen Oberfläche und dem Bauteil, dem Element oder der Materialschicht angeordnet sind. Jedoch kann das Wort „über“, das in Bezug auf ein Bauteil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche gebildet ist, gegebenenfalls auch die spezielle Bedeutung aufweisen, dass das Bauteil, das Element oder die Materialschicht sich „direkt auf“, z.B. in direktem Kontakt mit der angegebenen Oberfläche befindet (z.B. platziert, gebildet, abgeschieden ist etc.).
  • Während ein bestimmtes Merkmal oder ein Aspekt einer Ausführungsform in Bezug auf nur eine aus mehreren Implementierungen offenbart sein kann, kann ein solches Merkmal oder ein solcher Aspekt zusätzlich dazu mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für jede gegebene oder bestimmte Anwendung wünschenswert oder von Vorteil ist. Außerdem sollen solche Begriffe, in dem Ausmaß, in dem die Begriffe „inkludieren“, „aufweisen“, „mit“ oder andere Varianten davon entweder in der detaillierten Beschreibung oder den Patentansprüchen verwendet werden, auf ähnliche Weise wie der Begriff „umfassen“ miteinschließend sein sollen. Die Begriffe „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es gilt zu verstehen, dass diese Begriffe verwendet werden können, um anzugeben, dass zwei Elemente miteinander kooperieren oder interagieren, unabhängig davon, ob sie in direktem physikalischen oder elektrischen Kontakt stehen, oder sich nicht in direktem Kontakt miteinander befinden. Außerdem ist der Begriff „beispielhaft“ nur als ein Beispiel gemeint und nicht das beste oder das Optimum. Die folgende detaillierte Beschreibung ist deshalb nicht in beschränkendem Sinne auszulegen, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Patentansprüche definiert.
  • Nachfolgend werden unten Ferritantennen und Gehäuse elektronischer Vorrichtungen beschrieben. Ein Gehäuse einer elektronischen Vorrichtung enthält eine Ferritantenne und kann auch einen oder mehrere Halbleiterchips umfassen. Die Halbleiterchips können in ihrer Art unterschiedlich sein, können mittels verschiedener Technologien hergestellt werden und können HF-Chips, RFID-Chips oder z.B. integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder Passivbauteile umfassen. Die Halbleiterchips können z.B. als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte Passivbauteile konstruiert sein. Sie können Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten umfassen. Ferner können sie als Leistungshalbleiterchips wie Leistungs-MOSFETs (Metalloxid-Halbleiterfeldeffekttransistoren), IGBTs (isolierte bipolare Gate-Transistoren), JFETs (Übergangsgate-Feldeffekttransistoren), bipolare Leistungstransistoren oder Leistungsdioden konfiguriert sein. Außerdem können die unten beschriebenen Gehäuse elektronischer Vorrichtungen integrierte Schaltungen umfassen, um die integrierten Schaltungen anderer Halbleiterchips zu steuern, z.B. die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips können auf der Basis eines speziellen Halbleitermaterials hergestellt werden, z.B. Si, SiC, SiGe, GaAs, GaN, AlGaAs, aber sie können auch auf der Basis anderer Halbleitermaterialien hergestellt werden und können außerdem anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie z.B. Isolatoren, Kunststoffe oder Metalle.
  • Die Beispiele für eine Ferritantenne eines Gehäuses einer elektronischen Vorrichtung können ein Verguss- oder Verkapselungsmaterial zum Einbetten des Halbleiterchips oder andere isolierende oder dielektrische Materialien umfassen. Diese Verkapselungs-, Isolations- oder dielektrischen Materialien können jedes elektrisch isolierende Material sein, wie z.B. jede Art von Formmaterial, jede Art von Harzmaterial oder jede Art von Epoxidmaterial. Die erwähnten Materialien können auch eines oder mehrere aus einem Polymermaterial, einem Polyimidmaterial, einem Thermoplastmaterial, einem Siliziummaterial, einem Keramikmaterial und einem Glasmaterial umfassen. Die erwähnten Materialien können auch jedes der oben erwähnten Materialien umfassen und können ferner Füllmaterialien umfassen, die darin eingebettet sind, wie z.B. wärmeleitfähige Einlagen. Diese Fülleinlagen können z.B. aus AlO oder AI2O3, AlN, BN oder SiN bestehen. Außerdem können die Fülleinlagen die Form von Fasern aufweisen und können z.B. aus Kohlenstofffasern oder Nanoröhrchen bestehen. Nach dessen Abscheidung kann das Vergussmaterial z.B. nur teilweise gehärtet werden und kann nach Anwendung von Energie (z.B. Wärme, UV-Licht etc.) vollständig gehärtet werden, um ein Verkapselungsmaterial zu bilden. Verschiedene Verfahren können verwendet werden, um die Halbleiterchips mit dem Vergussmaterial zu bedecken, z.B. eines oder mehrere aus Formpressen, Spritzpressen, Spritzgießen, Leistungspressen, Flüssigpressen, Dosieren oder Laminieren.
  • 1 besteht aus 1A, 1B und 1C und zeigt eine Ferritantenne gemäß einem Beispiel. Die Ferritantenne 10 aus 1 umfasst einen Ferritkern 11, der eine erste Hauptfläche 11A, eine der ersten Hauptfläche 11A gegenüberliegende zweite Hauptfläche 11B und Seitenflächen 11C und 11D umfasst, die die erste und zweite Hauptfläche 11A und 11B verbinden. Die Ferritantenne 10 aus 1 umfasst ferner eine erste Vielzahl 12 von Leiterdrähten 12.1-12.4, die an oder über der ersten Hauptfläche 11A des Ferritkerns 11 angeordnet sind, eine zweite Vielzahl 13 von Leiterdrähten, die an oder über der zweiten Hauptfläche 11B des Ferritkerns 11 angeordnet sind, ein erstes Verbindungsbauteil 14, das an einer ersten Seitenfläche 11C des Ferritkerns 11 angeordnet ist, wobei das erste Verbindungsbauteil 14 eine erste Vielzahl 14_1 von Verbindungsdrähten 14.1-14.4 umfasst und ein zweites Verbindungsbauteil 15, das an einer zweiten Seitenfläche 11D des Ferritkerns 11 angeordnet ist und wobei das zweite Verbindungsbauteil 15 eine zweite Vielzahl 15_1 von Verbindungsdrähten 15.1-15.4 umfasst. Die erste und zweite Vielzahl 12 und 13 von Leiterdrähten 12.1-12.4 und 13.1-13.4 und die erste und zweite Vielzahl 14_1 und 15_1 von Verbindungsdrähten 14.1-14.4 und 15.1-15.4 sind so miteinander verbunden, dass sie eine Antennenspule bilden, worin der Ferritkern 11 im Innenraum der Antennenspule angeordnet ist.
  • Die Querschnittsdarstellung aus 1A könnte z.B. von Verbindungsdraht 14.1 links entlang Leiterdraht 12.1 zu Verbindungsdraht 15.1 rechts verlaufen.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 umfasst das erste Verbindungsbauteil 14 einen Verkapselungskörper 14_2, worin die Verbindungsbauteile 14.1-14.4 im weiten Sinn an den Verkapselungskörper 14_2 angebracht sind. In dem in 1 dargestellten Beispiel sind die Verbindungsdrähte 14.1-14.4 als Durchkontaktierungen durch den Verkapselungskörper 14_2 gebildet. Gemäß einem weiteren Beispiel können die Verbindungsdrähte auch als Verbindungsleitungen auf einer Oberfläche des Verkapselungskörpers 14_2 ausgebildet sein. Dasselbe gilt für das zweite Verbindungsbauteil 15 und die Verbindungsdrähte 15.1-15.4. Gemäß einem weiteren Beispiel dafür können die Verkapselungskörper 14_2 oder 15_2 ein Verkapselungsmaterial umfassen, wobei das Verkapselungsmaterial eines oder mehrere aus einem Polymer, einem Harz, einem Epoxidharz, einem Duroplast, einem Thermoplast, einem Keramikmaterial und einem Laminat umfasst.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 werden das erste und das zweite Verbindungsbauteil 14 und 15 als bereits vorgefertigte Elemente während des Herstellungsprozesses der Ferritantenne eingebaut. Ein spezielles Beispiel dafür wird später vorgestellt werden.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 ist jedes des ersten und des zweiten Verbindungsbauteils 14 und 15 würfelförmig oder quaderförmig.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 kann die Ferritantenne 10 innerhalb eines Verkapselungskörpers 16 eingebettet sein.
  • Gemäß einem Beispiel für die Ferritantenne 10 wie in 1C dargestellt, ist das erste Verbindungsbauteil 14 direkt an der ersten Seitenfläche 11C des Ferritkerns 11 angebracht, und das zweite Verbindungsbauteil 15 ist direkt an der zweiten Seitenfläche 11D des Ferritkerns 11 angebracht.
  • Gemäß einem Beispiel für die Ferritantenne 10 wie in 1A und 1B dargestellt, ist das erste Verbindungsbauteil 14 in einem räumlichen Abstand von der ersten Seitenfläche 11C des Ferritkerns 11 angeordnet, und das zweite Verbindungsbauteil 15 ist in einem räumlichen Abstand von der zweiten Seitenfläche 11D des Ferritkerns 11 angeordnet. Gemäß einem weiteren Beispiel dafür ist ein Zwischenraum zwischen dem Ferritkern 11 und dem ersten und dem zweiten Verbindungsbauteil 14 und 15 mit einem Verkapselungsmaterial gefüllt, das dasselbe oder ein anderes ist wie das Verkapselungsmaterial des ersten und des zweiten Verbindungsbauteils 14 und 15. Das Verkapselungsmaterial, das in die Zwischenräume eingefüllt ist, kann dasselbe sein wie das Verkapselungsmaterial des Verkapselungskörpers 16.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 ist eine erste dielektrische Schicht 17 auf den Verbindungsbauteilen 14 und 15 und dem Ferritkern 11 und unter den Leiterdrähten 12 angeordnet. Die erste dielektrische Schicht 17 umfasst Öffnungen, die sich direkt über den Verbindungsdrähten 14.i und 15.i (i = 1, ..., 4) befinden, um eine elektrische Verbindung zwischen den Leiterdrähten 12 und den Verbindungsdrähten 14.i und 15.i zu ermöglichen. In dem in 1A dargestellten Beispiel ist die obere Oberfläche 11A des Ferritkerns 11 von der ersten dielektrischen Schicht 17 beabstandet, und das Verkapselungsmaterial 16 ist in den Zwischenraum eingefüllt. Alternativ dazu kann es auch eine direkte Verbindung zwischen der oberen Fläche 11A des Ferritkerns 11 und der ersten dielektrischen Schicht 17 geben.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 kann eine zweite dielektrische Schicht 18 unter der unteren Oberfläche 11B des Ferritkerns 11 angeordnet sein und kann z.B. in direkter Verbindung mit der unteren Oberfläche 11B stehen. Neben der Tatsache, dass die zweite dielektrische Schicht 18 dieselbe Konfiguration wie die erste dielektrische Schicht 17 aufweisen kann, sind insbesondere Öffnungen an Stellen direkt unter den Verbindungsdrähten 14.1 und 15.i (i = 1, ... 4) gebildet, um eine elektrische Verbindung zwischen den Leiterdrähten 13 und den Verbindungsdrähten 14.i und 15.i zu ermöglichen.
  • Gemäß einem Beispiel für die Ferritantenne 10 aus 1 ist jeder aus der ersten Vielzahl von Leiterdrähten 12 mit einem oder mehr als einem aus der ersten Vielzahl 14_1 von Verbindungsdrähten 14.1-14.4 und einem oder mehreren aus der zweiten Vielzahl 15_1 von Verbindungsdrähten 15.1-15.4 verbunden. Ein solches Beispiel ist in 1C dargestellt. Das Beispiel aus 1C zeigt ferner, dass ein Teil der ersten Vielzahl 14 1 von Verbindungsdrähten mit keinem der Leiterdrähte aus der ersten und zweiten Vielzahl von Leiterdrähten 12 und 13 verbunden ist und ähnlich dazu ist ein Teil der zweiten Vielzahl 15 von Verbindungsdrähten mit keinem der Leiterdrähte aus der ersten und zweiten Vielzahl von Leiterdrähten 12 und 13 verbunden.
  • 2 umfasst 2A und 2B und zeigt weitere Beispiele für Ferritantennen. Die Beispiele für Ferritantennen 20 und 30, die in 2A und 2B abgebildet sind, unterscheiden sich von Beispielen, wie sie in 1C dargestellt sind, in der Art der Verbindung der Leiterdrähte 12 und 13 mit den Verbindungsdrähten 14 und 15. Beide Beispiele, die in 2A und 2B dargestellt sind, zeigen eine Ferritantenne 20 und 30, in der ein Teil der ersten Vielzahl von Verbindungsdrähten 14 mit keinem der Leiterdrähte aus der ersten und zweiten Vielzahl 12 und 13 von Leiterdrähten verbunden ist und in der ein Teil der zweiten Vielzahl von Verbindungsdrähten 15 mit keinem der Leiterdrähte aus der ersten und zweiten Vielzahl von Leiterdrähten 12 und 13 verbunden ist.
  • 2A zeigt ein Beispiel für eine Ferritantenne 20, in der nur jeder zweite der Verbindungsdrähte 14 mit einem der Leiterdrähte 12 und einem der Leiterdrähte 13 verbunden ist. Ähnlich dazu ist nur jeder zweite der Verbindungsdrähte 15 mit einem der Leiterdrähte 12 und der Leiterdrähte 13 verbunden.
  • 2B zeigt ein Beispiel für eine Ferritantenne 30, in dem die Leiterdrähte 12 breiter sind als in den vorangegangenen Beispielen und in dem jeder der Leiterdrähte 12 mit drei Verbindungsdrähten 14_1 aus der ersten Vielzahl von Verbindungsdrähten verbunden ist und ähnlich dazu mit drei Verbindungsdrähten 15_1 aus der zweiten Vielzahl von Verbindungsdrähten verbunden ist. Darüber hinaus sind die zweiten Leiterdrähte 13 genauso breit wie die ersten Leiterdrähte.
  • 3 zeigt ein weiteres Beispiel für eine Ferritantenne 40. Der Unterschied zu den zuvor gezeigten Beispielen ist, dass im Inneren des Gehäuses, das die Ferritantenne umfasst, auch ein oder mehrere Halbleiterchips eingehaust sind. Das vorliegende Beispiel zeigt drei Halbleiterchips 41, 42 und 43, die über der ersten, oberen Oberfläche des Ferritkerns 11 angeordnet sind. Die Chips 41-43 können miteinander verbunden sein und können z.B. einen Mikrocontrollerchip 43, einen HF- oder einen RFID-Chip 42 und einen HF-Anpassungskomponentenchip 41 umfassen, der mit der vertikalen Antenne verbunden ist, die erste Leiterdrähte 12 und zweite Leiterdrähte 13 umfasst, die im Vordergrund der Ferritantenne 40 angeordnet sind. Jeder der Chips 41-43 kann Kontaktpads an der oberen Oberfläche davon umfassen. Der Mikrocontrollerchip 41 und der HF-Chip 42 können mit ihren Kontaktpads durch die Verwendung von einzelnen der Verbindungsdrähte 15.i des zweiten Verbindungsbauteils 15 mit externen Kontaktpads verbunden sein. Der HF-Anpassungskomponentenchip 41 umfasst zwei Kontaktpads, von denen jede mit einem Ende der Antennenspule der vertikalen Antenne verbunden ist, insbesondere ist eine der Kontaktpads mit dem äußersten der Verbindungsdrähte 14.i verbunden und die andere Kontaktpad ist mit dem 5. der Verbindungsdrähte 14.i verbunden.
  • 4 besteht aus 4A-4G und zeigt nunmehr das Verfahren zur Herstellung einer Ferritantenne gemäß 1. Gemäß 4A wird ein doppelseitiges Klebeband 2 auf einen temporären Metallträger 1 angebracht und danach wird ein Ferritkern 11 an dem doppelseitigen Klebeband 2 angebracht. Wie bereits zuvor erwähnt, werden das erste und das zweite Verbindungsbauteil 14 und 15 getrennt hergestellt und an beiden Seiten des Ferritkerns 11 an das doppelseitige Klebeband 2 angebracht. Das erste und das zweite Verbindungsbauteil 14 und 15 sind so vorgefertigt, dass jedes davon eine Vielzahl von Verbindungsdrähten 14.i bzw. 15.i umfasst. Jedes der ersten und zweiten Verbindungsbauteile 14 und 15 umfasst im Wesentlichen einen Verkapselungs- oder Formkörper 14_2 und 15_2, worin die Verbindungsdrähte 14.i bzw. 15.i in der Form von Durchkontaktierungen durch den Formkörper hergestellt sind. Die ersten und zweiten Verbindungsbauteile 14 und 15 werden auf dem doppelseitigen Klebeband 2 in einer räumlichen Beziehung zum Ferritkern 11 auf je einer der Seiten des Ferritkerns angebracht.
  • Gemäß einem Beispiel für das Verfahren wird eine Vielzahl von Ferritkernen 11 zusammen mit dem ersten und zweiten Verbindungsbauteil 14 und 15 auf dem doppelseitigen Klebeband 2 in einer räumlichen Beziehung zueinander angebracht, um eine entsprechende Vielzahl von Gehäusen elektronischer Vorrichtungen herzustellen.
  • Gemäß 4B wird ein Verkapselungsmaterial 16 auf die Vielzahl von Ferritkernen 11 und auf das erste und das Verbindungsbauteil 14 und 15 angebracht. Gemäß einem Beispiel wird das Verkapselungsmaterial 16 unter Verwendung eines Formverfahrens wie Formpressen, Transfergießen, Spritzgießen, Granulatformen, Leistungspressen, Flüssigpressen sowie von Druckverfahren wie Schablonen- oder Siebdruck angebracht.
  • Gemäß Beispielen umfasst das Verkapselungsmaterial 16 ein dielektrisches Material und kann gemäß einem Beispiel eine Form- oder Moldmasse umfassen. Das Verkapselungsmaterial 16 kann auch eines oder mehr aus einem Polymer, einem Copolymer, einem Biopolymer, einem faserimprägnierten Polymer (z.B. Kohlenstoff- oder Glasfasern in einem Harz), ein partikelgefülltes Polymer und andere organische Materialien umfassen. Das Verkapselungsmaterial 16 kann auch aus jedem geeigneten Duroplast, Thermoplast, wärmehärtbaren Material oder einem Laminat bestehen. Das Verkapselungsmaterial 16 kann Füllmaterialien wie z.B. kleine Glaspartikel oder andere elektrisch isolierende mineralische Füllmaterialien wie Tonerde oder organische Füllmaterialien umfassen. Das Verkapselungsmaterial 16 kann gehärtet werden, d.h. einem Wärmeverfahren unterzogen werden, um es zu härten, wodurch ein einzelnes Substrat gebildet wird, das die Vielzahl von Ferritkernen 11 und das erste und zweite Verbindungsbauteil 14 und 15 umschließt. Ein solches Substrat wird oft als ein rekonstituierter Wafer bezeichnet. Die Form des Substrats ist nicht auf einen Wafer beschränkt und kann auch eine quadratische oder rechteckige Form aufweisen.
  • Gemäß 4C werden der Träger 1 und das doppelseitige Klebeband 2 nach Härten des Verkapselungsmaterials 16 entfernt, was einen rekonstituierten Wafer ergibt, der von dem gehärteten Verkapselungsmaterial 16 zusammengehalten und stabilisiert wird.
  • Gemäß 4D wird eine erste dielektrische Schicht 17 auf eine obere Hauptfläche der Platte angebracht, wodurch eine erste obere Hauptfläche 11A des Ferritkerns 11 bedeckt wird. Die erste dielektrische Schicht 17 wird so angebracht, dass sie Öffnungen umfasst, die sich direkt über den Verbindungsdrähten 14.i des ersten Verbindungsbauteils 14 und der Verbindungsdrähte 15.i des zweiten Verbindungsbauteils 15 befinden. Dies kann z.B. durch Aufbringen der ersten dielektrischen Schicht 17 und danach durch Bilden der Öffnungen durch ein Laser-Bohrverfahren oder durch ein Photolithographie- oder Ätzverfahren durchgeführt werden.
  • Gemäß 4E wird eine Vielzahl von Leiterdrähten 12.i wie z.B. in 1B dargestellt, abgeschieden. Die Leiterdrähte 12.i werden so abgeschieden, dass sie die ersten Verbindungsdrähte 14.i jeweils mit den zweiten Verbindungsdrähten 15.i verbinden. Das Abscheiden der Leiterdrähte 12.i kann z.B. durch galvanische Plattierung oder Abscheidung durchgeführt werden, in diesem Fall müsste eine Keimschicht (nicht dargestellt) zuvor abgeschieden werden. Die Leiterdrähte 12.i könnten auch durch ein anderes Verfahren abgeschieden werden, wie z.B. stromlose Plattierung oder Abscheidung oder Sputtern. Zum Ausbilden der Leiterdrähte 12.i kann zuerst eine zusammenhängende metallische Schicht auf die obere Hauptfläche des Panels abgeschieden werden und danach kann ein Strukturierungsverfahren z.B. durch Photolithographie und Ätzen oder durch ein Lift-Off-Verfahren durchgeführt werden. Es ist ebenfalls möglich, die Leiterdrähte 12.i durch Abscheiden des metallischen Materials durch eine Schattenmaske auszubilden, so dass kein Nachstrukturieren notwendig wäre.
  • Gemäß 4F wird die untere Hauptfläche der Platte z.B. durch Polieren, chemisch-mechanisches Polieren (CMP) oder Schleifen entfernt, bis die entsprechenden unteren Oberflächen des ersten und des zweiten Verbindungsbauteils 14 und 15 und somit auch die entsprechenden unteren Oberflächen der Verbindungsdrähte 14.i und 15.i erreicht werden. 4F zeigt die resultierende Platte in einer auf dem Kopf stehenden Darstellung.
  • Gemäß 4G wird eine zweite dielektrische Schicht 18 auf der nun oberen Hauptfläche der Platte auf dieselbe Art abgeschieden, wie zuvor in Verbindung mit der ersten dielektrischen Schicht 17 beschrieben wurde. Danach werden zweite Leiterdrähte 13.i auf dieselbe Weise wie zuvor in Verbindung mit den ersten Leiterdrähten 12.i beschrieben, d.h., dass sie auch die Verbindungsdrähte 14.i bzw. 15.i miteinander verbinden, auf der zweiten dielektrischen Schicht 18 abgeschieden.
  • Danach wird die Platte vereinzelt, um eine Vielzahl von in Gehäusen elektronischer Vorrichtungen eingebetteten Ferritantennen zu erhalten.
  • 5 umfasst 5A und 5B und zeigen ein Beispiel für ein Gehäuse einer elektronischen Vorrichtung, das eine Ferritantenne umfasst. Das Gehäuse einer elektronischen Vorrichtung 50 aus 5 umfasst einen Verkapselungskörper 51 und eine Ferritantenne 52, die in dem Verkapselungskörper 51 angeordnet ist. Die Ferritantenne 52 umfasst einen Ferritkern 52.1 und eine Antennenspule 52.2, die über einer oberen Hauptfläche des Ferritkerns 52.1 angeordnet ist. In dem vorliegenden Beispiel ist die Antennenspule 52.2 auf einer oberen Hauptfläche des Verkapselungskörpers 51 angeordnet. Darüber hinaus ist ein Halbleiterchip 53 mittels einer Klebeschicht 54 auf einer oberen Hauptfläche des Ferritkerns 52.1 angeordnet. Der Halbleiterchip 53 kann ein RF-Chip oder ein RFID-Chip sein. Der Halbleiterchip 53 umfasst zwei Kontaktpads 53.1 und 53.2, von denen jede mit einem Ende der Antennenspule 52.2 verbunden ist. Die Antennenspule erstreckt sich nur auf der oberen Hauptfläche des Verkapselungskörpers 51.
  • 6 besteht aus 6A-6H und zeigt ein Verfahren zur Herstellung eines Gehäuses einer elektronischen Vorrichtung gemäß einem Beispiel wie jenes aus 5.
  • Gemäß 6A wird ein doppelseitiges Klebeband 2 auf einen Hilfsträger 1 angebracht und danach wird eine Vielzahl von HF-Chips 53 auf das doppelseitige Klebeband 2 geklebt, wobei ihre Kontaktpads 53.1 und 53.2 dem doppelseitigen Klebeband 2 zugewandt sind.
  • Gemäß 6B wird ein Ferritkern 52.1 auf einer oberen Hauptfläche des HF-Chips 53 angebracht. Der Ferritkern 52.1 weist vorzugsweise eine würfelförmige oder quaderförmige Form auf.
  • Gemäß 6C wird ein Verkapselungsmaterial 51 auf das doppelseitige Klebeband 2 und die gesamte Vielzahl von HF-Chips 53 und Ferritkernen 52.1 angebracht.
  • Gemäß 6D werden das doppelseitige Klebeband 2 und der Hilfsträger 1 nach Härten des Verkapselungsmaterials 51 entfernt. Dadurch wird ein rekonstituierter Wafer mit einer Vielzahl von HF-Chips 53 und Ferritkernen 52.1 erhalten, die durch das gehärtete Verkapselungsmaterial 51 zusammengehalten und stabilisiert werden. Der rekonstituierte Wafer kann die Form eines klassischen Wafers, aber auch eine quadratische oder rechteckige Form aufweisen.
  • Gemäß 6E wird eine dielektrische Schicht 54 auf der oberen Hauptfläche des rekonstituierten Wafers, d.h. auf den oberen Hauptflächen der HF-Chips 53 und des Verkapselungskörpers 51, abgeschieden. Die dielektrische Schicht 54 umfasst Öffnungen direkt über den Kontaktpads 53.1 und 53.2 der HF-Chips 53.
  • Gemäß 6F werden Antennenspulen 52.2 so auf der dielektrischen Schicht 54 abgeschieden, dass jede Antennenspule 52.2 eine Form wie in 5B gezeigt aufweist. Die Antennenspulen 52.2 werden z.B. durch galvanische Plattierung oder Abscheidung abgeschieden, in dem Fall muss eine Keimschicht zuvor auf der dielektrischen Schicht 54 abgeschieden werden. Die Antennenspulen 52.2 können auch durch stromlose Plattierung oder Abscheidung oder Sputtern abgeschieden werden. Darüber hinaus kann die Abscheidung so stattfinden, dass eine durchgehende metallische Schicht in einem ersten Schritt auf der dielektrischen Schicht 54 abgeschieden wird und die durchgehende Schicht danach mittels Fotolithografie und Ätzen strukturiert wird oder, alternativ dazu, wird ein Lift-Off-Verfahren durchgeführt oder die Abscheidung wird durch eine Schattenmaske durchgeführt.
  • Gemäß 6G wird eine zweite dielektrische Schicht 55 auf dem gesamten rekonstituierten Wafer abgeschieden.
  • Gemäß 6H wird der rekonstituierte Wafer vereinzelt, um eine Vielzahl von Gehäusen elektronischer Vorrichtungen zu erhalten.
  • 7 besteht aus 7A und 7B und zeigt ein Gehäuse einer elektronischen Vorrichtung gemäß eines Beispiels. Das Gehäuse 70 einer elektronischen Vorrichtung umfasst einen Verkapselungskörper 71 und eine Ferritantenne 72, die in dem Verkapselungskörper 71 angeordnet ist, worin die Ferritantenne 72 einen Ferritkern 72.1 und eine Antennenspule 72.2 umfasst, die auf der oberen Hauptfläche des Ferritkerns 72.1 angeordnet ist. Das Gehäuse 70 einer elektronischen Vorrichtung umfasst ferner einen HF-Chip 73, der oberhalb des Ferritkerns 72.1 angeordnet ist, wobei der HF-Chip 73 Kontaktpads 73.1 und 73.2 umfasst, die dem Ferritkern 72.1 zugewandt sind. Jede der Kontaktpads 73.1 und 73.2 ist mit einem Ende der Antennenspule 72.2 verbunden.
  • 8 besteht aus 8A-8H und zeigt ein Verfahren zur Herstellung des Gehäuses einer elektronischen Vorrichtung aus 7 gemäß einem Beispiel.
  • Gemäß 8A wird ein doppelseitiges Klebeband 2 an einen Hilfsträger 1 angebracht. Dann wird eine Vielzahl von Ferritkernen 72.1 mit einer ihrer Hauptflächen und in einem bestimmten räumlichen Abstand voneinander an dem doppelseitigen Klebeband 2 angebracht.
  • Gemäß 8B wird ein Verkapselungsmaterial 71 auf das doppelseitige Klebeband 2 und die Ferritkerne 72.1 angebracht, so dass die Ferritkerne 72.1 in dem Verkapselungsmaterial 71 eingebettet sind.
  • Gemäß 8C werden das doppelseitige Klebeband 2 und der Hilfsträger 1 nach dem Härten des Verkapselungsmaterials 71 entfernt. Dadurch wird ein rekonstituierter Wafer erhalten, in dem eine Vielzahl von Ferritkernen 72.1 von einem Verkapselungsmaterial 71 so gehalten und stabilisiert werden, dass eine der Hauptflächen der Ferritkerne 72.1 freiliegt. Die resultierende Platte wird in 8C auf dem Kopf stehend dargestellt.
  • Gemäß 8D wird eine erste dielektrische Schicht 74 auf die gesamte obere Hauptfläche des rekonstituierten Wafers angebracht, d.h. auf den freiliegenden oberen Hauptflächen der Ferritkerne 72.1 und auf der oberen Hauptfläche des Verkapselungskörpers 71.
  • Gemäß 8E wird eine Antennenspule 72.2 auf der ersten dielektrischen Schicht 74 angebracht. Die Antennenspule 72.2 wird wie dargestellt und in Verbindung mit 7B erklärt gebildet.
  • Gemäß 8F wird ein HF-Chip 73, der Kontaktpads 73.1 und 73.2 umfasst, mit seinen Kontaktpads 73.1 bzw. 73.2 auf zwei Enden der Antennenspule 72.2 platziert.
  • Gemäß 8G wird eine zweite dielektrische Schicht 75 auf die gesamte Oberfläche des rekonstituierten Wafers angebracht, d.h. auf die erste dielektrische Schicht 74, die HF-Chips 73 und die Antennenspulen 72.2.
  • Gemäß 8H wird der rekonstituierte Wafer vereinzelt, um eine Vielzahl von Gehäusen 70 elektronischer Vorrichtungen zu erhalten.
  • 9 besteht aus 9A-9F und zeigt ein Verfahren zur Herstellung eines Gehäuses einer elektronischen Vorrichtung.
  • Gemäß 9A wird ein Ferritsubstrat 90 bereitgestellt, das die Form eines Wafers oder jede andere quadratische oder rechteckige Form aufweisen kann. Dann wird eine Vielzahl von Halbleiterchips 91 wie z.B. HF-Chips oder RFID-Chips mit ihren Rückseiten auf dem Ferritsubstrat 90 angebracht.
  • Gemäß 9B wird eine erste dielektrische Schicht 92 auf die gesamte Oberfläche des Ferritsubstrats 90 und der Halbleiterchips 91 angebracht.
  • Gemäß 9C werden Öffnungen direkt über Kontaktpads der Halbleiterchips 91 in der ersten dielektrischen Schicht 92 gebildet. Die Öffnungen können z.B. durch Laser-Bohren gebildet werden.
  • Gemäß 9D werden Antennenspulen 93 auf der ersten dielektrischen Schicht 92 gebildet, worin die Antennenspulen 93 wie jene aussehen können, die in 5B oder 7B dargestellt sind. Elektrische Kontaktsstäbe, die direkt auf elektrischen Kontaktpads der Halbleiterchips 91 gebildet werden, sind mit den entsprechenden Enden der Antennenspulen 93 verbunden. Gemäß 9E wird eine zweite dielektrische Schicht 94 auf die gesamte Oberfläche des rekonstituierten Wafers, d.h. auf der ersten dielektrischen Schicht 92 und den Antennenspulen 93, angebracht.
  • Gemäß 9F wird der rekonstituierte Wafer vereinzelt, um eine Vielzahl von Gehäusen 100 elektronischer Vorrichtungen zu erhalten.
  • Obwohl spezielle Ausführungsformen hierin dargestellt und beschrieben wurden, wird von Fachleuten anerkannt werden, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen mit den speziellen dargestellten und beschriebenen Ausführungsformen ersetzt werden können, ohne dabei vom Schutzumfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Adaptierungen oder Variationen der hierin besprochenen speziellen Ausführungsformen abdecken. Deshalb wird beabsichtigt, dass diese Erfindung nur durch die Patentansprüche und den Äquivalenten davon beschränkt wird.

Claims (11)

  1. Ferritantenne, die Folgendes umfasst: einen Ferritkern, der eine erste Hauptfläche, eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche und Seitenflächen umfasst, die die erste und die zweite Hauptfläche verbinden; eine erste Vielzahl von Leiterdrähten, die an der ersten Hauptfläche des Ferritkerns angeordnet ist; eine zweite Vielzahl von Leiterdrähten, die an der zweiten Hauptfläche des Ferritkerns angeordnet ist; ein erstes Verbindungsbauteil, das an einer ersten Seitenfläche des Ferritkerns angeordnet ist, aber nicht an einer zweiten Seitenfläche gegenüber der ersten Seitenfläche, wobei das erste Verbindungsbauteil eine erste Vielzahl von Verbindungsdrähten umfasst; und ein zweites Verbindungsbauteil, das an der zweiten Seitenfläche des Ferritkerns angeordnet ist, aber nicht an der ersten Seitenfläche, wobei das zweite Verbindungsbauteil eine zweite Vielzahl von Verbindungsdrähten umfasst; worin die erste und die zweite Vielzahl von Leiterdrähten und die erste und zweite Vielzahl von Verbindungsdrähten so miteinander verbunden sind, dass sie eine Antennenspule bilden, worin der Ferritkern im Innenraum der Antennenspule angeordnet ist.
  2. Ferritantenne nach Anspruch 1, worin jedes der ersten und zweiten Verbindungsbauteile einen Verkapselungskörper umfasst, worin die Verbindungsdrähte an dem Verkapselungskörper angebracht sind.
  3. Ferritantenne nach Anspruch 2, worin der Verkapselungskörper ein Verkapselungsmaterial umfasst, wobei das Verkapselungsmaterial eines oder mehrere aus einem Polymer, einem Harz, einem Expoxidharz, Duroplast, Thermoplast, Keramik und einem Laminat umfasst.
  4. Ferritantenne nach Anspruch 2 oder 3, worin die Verbindungsdrähte entweder an eine Oberfläche des Verkapselungskörpers angebracht sind oder sich die Verbindungsdrähte durch den Verkapselungskörper erstrecken.
  5. Ferritantenne nach einem der vorangegangenen Ansprüche, worin jedes der ersten und zweiten Verbindungsbauteile würfelförmig oder quaderförmig ist.
  6. Ferritantenne nach einem der vorangegangenen Ansprüche, worin das erste Verbindungsbauteil direkt an der ersten Seitenfläche des Ferritkerns angebracht ist und das zweite Verbindungsbauteil direkt an der zweiten Seitenfläche des Ferritkerns angebracht ist.
  7. Ferritantenne nach einem der Ansprüche 1 bis 5, worin das erste Verbindungsbauteil in einem räumlichen Abstand von der ersten Seitenfläche des Ferritkerns angeordnet ist und das zweite Verbindungsbauteil in einem räumlichen Abstand von der zweiten Seitenfläche des Ferritkerns angeordnet ist.
  8. Ferritantenne nach Anspruch 7, worin ein Zwischenraum zwischen dem Ferritkern und dem ersten und zweiten Verbindungsbauteil mit einem Verkapselungsmaterial gefüllt ist, das gleich oder anders ist als ein Verkapselungsmaterial des ersten und zweiten Verbindungsbauteils.
  9. Ferritantenne nach einem der vorangegangenen Ansprüche, worin jeder der Vielzahl von Leiterdrähten mit einem oder mehr als einem aus der ersten Vielzahl von Verbindungsdrähten und einem oder mehr als einem aus der zweiten Vielzahl von Verbindungsdrähten verbunden ist.
  10. Ferritantenne nach einem der vorangegangenen Ansprüche, worin ein Teil der ersten Vielzahl von Verbindungsdrähten mit keinem der Leiterdrähte aus der ersten und zweiten Vielzahl von Leiterdrähten verbunden ist und ein Teil der zweiten Vielzahl von Verbindungsdrähten mit keinem der Leiterdrähte aus der ersten und zweiten Vielzahl von Leiterdrähten verbunden ist.
  11. Verfahren zur Herstellung eines Gehäuses einer elektronischen Vorrichtung, das Folgendes umfasst: Bereitstellen eines Ferritkerns, wobei der Ferritkern eine erste Hauptfläche, eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche und Seitenflächen umfasst, die die erste und zweite Hauptfläche verbinden; Anordnen eines ersten Verbindungsbauteils an einer ersten Seitenfläche des Ferritkerns, aber nicht an einer zweiten Seitenfläche gegenüber der ersten Seitenfläche, wobei das erste Verbindungsbauteil eine erste Vielzahl von Verbindungsdrähten umfasst; Anordnen eines zweiten Verbindungsbauteils an der zweiten Seitenfläche des Ferritkerns, aber nicht an der ersten Seitenfläche, wobei das zweite Verbindungsbauteil eine zweite Vielzahl von Verbindungsdrähten umfasst; Aufbringen einer ersten Metallisierungsschicht über die erste Hauptfläche des Ferritkerns, wobei die erste Metallisierungsschicht eine erste Vielzahl von Leiterdrähten umfasst; Aufbringen einer zweiten Metallisierungsschicht über die zweite Hauptfläche des Ferritkerns, wobei die zweite Metallisierungsschicht eine zweite Vielzahl von Leiterdrähten umfasst; Verbinden der ersten und zweiten Vielzahl von Leiterdrähten und der ersten und zweiten Vielzahl von Verbindungsdrähten, sodass sie eine Antennenspule bilden, worin der Ferritkern im Innenraum der Antennenspule angeordnet ist; und Einbetten des Ferritkerns und des ersten und zweiten Verbindungsbauteils in einem Verkapselungsmaterial.
DE102015111038.5A 2015-07-08 2015-07-08 Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen Active DE102015111038B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015111038.5A DE102015111038B4 (de) 2015-07-08 2015-07-08 Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen
US15/184,344 US10651898B2 (en) 2015-07-08 2016-06-16 Vertical ferrite antenna including pre-fabricated connection members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015111038.5A DE102015111038B4 (de) 2015-07-08 2015-07-08 Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen

Publications (2)

Publication Number Publication Date
DE102015111038A1 DE102015111038A1 (de) 2017-01-12
DE102015111038B4 true DE102015111038B4 (de) 2021-05-06

Family

ID=57583658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015111038.5A Active DE102015111038B4 (de) 2015-07-08 2015-07-08 Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen

Country Status (2)

Country Link
US (1) US10651898B2 (de)
DE (1) DE102015111038B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011094387A1 (en) 2010-01-29 2011-08-04 Avery Dennison Corporation Rfid/nfc panel and/or array used in smart signage applications and method of using
US10977965B2 (en) 2010-01-29 2021-04-13 Avery Dennison Retail Information Services, Llc Smart sign box using electronic interactions
CN102668241B (zh) * 2010-03-24 2015-01-28 株式会社村田制作所 Rfid系统
WO2013033522A1 (en) 2011-09-01 2013-03-07 Avery Dennison Corporation Apparatus, system and method for consumer tracking
US9734365B2 (en) * 2012-09-10 2017-08-15 Avery Dennison Retail Information Services, Llc Method for preventing unauthorized diversion of NFC tags
CN104704508B (zh) 2012-10-18 2017-12-15 艾利丹尼森公司 用于nfc安全的方法、系统和设备
EP3429250A1 (de) 2012-11-19 2019-01-16 Avery Dennison Corporation Nfc-sicherheitssystem und verfahren zur deaktivierung nicht autorisierter tags
US10194696B2 (en) * 2016-07-21 2019-02-05 Infineon Technologies Ag Electronic cigarette, liquid container, and method of operating an electronic cigarette
CN106128392A (zh) * 2016-08-29 2016-11-16 武汉华星光电技术有限公司 Goa驱动电路和嵌入式触控显示面板
EP3916910B1 (de) * 2020-05-26 2022-12-14 Premo, S.A. Niederfrequenzantenne mit grosser reichweite

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163630A1 (en) * 2006-01-20 2010-07-01 Matsushita Electric Industrial Co., Ltd Antenna built-in module, card type information device, and methods for manufacturing them
US20140043196A1 (en) * 2012-08-09 2014-02-13 Murata Manufacturing Co., Ltd. Antenna device, wireless communication device, and method of manufacturing antenna device
US20150188228A1 (en) * 2013-02-06 2015-07-02 Murata Manufacturing Co., Ltd. Coil device and antenna device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683389A (en) * 1971-01-20 1972-08-08 Corning Glass Works Omnidirectional loop antenna array
JPH06310337A (ja) * 1993-04-23 1994-11-04 Murata Mfg Co Ltd アンテナコネクタ
JP3891448B2 (ja) * 1994-04-11 2007-03-14 日立金属株式会社 薄型アンテナおよびそれを用いたカード
US5966641A (en) * 1996-11-01 1999-10-12 Plantronics, Inc. Aerial arrays for inductive communications systems
US6014111A (en) * 1997-06-05 2000-01-11 Megapulse, Inc. Ferrite crossed-loop antenna of optimal geometry and construction and method of forming same
FR2808943B1 (fr) * 2000-05-12 2004-10-01 Valeo Electronique Identifiant pour systeme "d'acces et demarrage mains-libres" avec une bobine emettrice et/ou receptrice disposee dans l'epaisseur du substrat
JP4619953B2 (ja) * 2003-10-23 2011-01-26 株式会社東芝 インダクタンス素子
US6940466B2 (en) * 2003-11-25 2005-09-06 Starkey Laboratories, Inc. Enhanced magnetic field communication system
DE102004023815A1 (de) * 2004-05-13 2005-12-08 Vacuumschmelze Gmbh & Co. Kg Antennenanordnung und Verwendung der Antennenanordnung
US7973729B2 (en) * 2006-08-08 2011-07-05 Sensormatic Electronics, LLC Thin-film EAS and RFID antennas
US9136600B2 (en) * 2010-09-30 2015-09-15 Murata Manufacturing Co., Ltd. Antenna
EP2482382B1 (de) * 2009-09-25 2020-05-20 Murata Manufacturing Co., Ltd. Antennenvorrichtung und kommunikationsendgerät
EP2413424B1 (de) * 2010-07-28 2016-05-04 Panasonic Intellectual Property Management Co., Ltd. Antennenvorrichtung und Kommunikationsgerät damit
KR101697418B1 (ko) * 2012-05-09 2017-01-17 도요타지도샤가부시키가이샤 차량
WO2013171923A1 (ja) * 2012-05-15 2013-11-21 株式会社 村田製作所 インダクタ素子
CN103765675B (zh) * 2012-06-04 2015-06-10 株式会社村田制作所 天线装置及通信终端设备
JP5913268B2 (ja) * 2013-11-29 2016-04-27 東光株式会社 ３軸アンテナ
ES2639012T3 (es) * 2014-02-25 2017-10-25 Premo, S.L. Antena y método de fabricación de antenas

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163630A1 (en) * 2006-01-20 2010-07-01 Matsushita Electric Industrial Co., Ltd Antenna built-in module, card type information device, and methods for manufacturing them
US20140043196A1 (en) * 2012-08-09 2014-02-13 Murata Manufacturing Co., Ltd. Antenna device, wireless communication device, and method of manufacturing antenna device
US20150188228A1 (en) * 2013-02-06 2015-07-02 Murata Manufacturing Co., Ltd. Coil device and antenna device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wikipedia: Antennentechnik, online-Enzyklopädie, Version vom 29.6..2015 *

Also Published As

Publication number Publication date
US10651898B2 (en) 2020-05-12
US20170012355A1 (en) 2017-01-12
DE102015111038A1 (de) 2017-01-12

Similar Documents

Publication Publication Date Title
DE102015111038B4 (de) Eine vertikale Ferritantenne mit vorgefertigten Verbindungsbauteilen
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE102017200127A1 (de) Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE112009000686T5 (de) Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung
DE102013108255A1 (de) Chipkartenmodul mit getrennter antenne und chipkarteneinlage, die es verwendet
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102007037798A1 (de) Anordnung von Halbleiterchips mit integrierter Schaltung und Verfahren zum Fertigen derselben
DE102011008457A1 (de) Siliziumplättchen-Stapelpaket auf Waferebene
DE112017001828T5 (de) Elektrische verbindungsbrücke
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102018207060A1 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen
DE102016224936A1 (de) Radarmodul
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102013114155B4 (de) Verfahren zum Herstellen einer Chipanordnung und Chipanordnungen
DE102011007537A1 (de) In einem Kunststoffkörper eingebettetes Funktionselement und Verfahren zur elektrischen Kontaktierung eines in einem Kunststoffkörper eingebetteten Funktionselements
WO1997005571A1 (de) Datenträger mit einem einen bauteil aufweisenden modul und mit einer spule und verfahren zum herstellen eines solchen datenträgers sowie modul hierfür
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE102014116941A1 (de) Halbleiterchip mit elektrisch leitfähiger Schicht
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative