DE102011008457A1 - Siliziumplättchen-Stapelpaket auf Waferebene - Google Patents

Siliziumplättchen-Stapelpaket auf Waferebene Download PDF

Info

Publication number
DE102011008457A1
DE102011008457A1 DE102011008457A DE102011008457A DE102011008457A1 DE 102011008457 A1 DE102011008457 A1 DE 102011008457A1 DE 102011008457 A DE102011008457 A DE 102011008457A DE 102011008457 A DE102011008457 A DE 102011008457A DE 102011008457 A1 DE102011008457 A1 DE 102011008457A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
coupled
substrate
die
discrete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011008457A
Other languages
English (en)
Inventor
Dan Calif. Kinzer
Yong Me. Liu
Stephen Me. Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE102011008457A1 publication Critical patent/DE102011008457A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Das vorliegende Dokument behandelt unter anderem ein integriertes Schaltkreispaket, das ein erstes und ein zweites diskretes Bauelement enthält, die in ein Halbleitersubstrat hineingefertigt sind. Das erste und das zweite diskrete Bauelement können im Halbleitersubstrat aneinander grenzen, und ein IS-Siliziumplättchen kann auf dem Halbleitersubstrat montiert und mit dem ersten und dem zweiten diskreten Bauelement gekoppelt sein.

Description

  • HINTERGRUND
  • Elektronische Geräte wie Cell Phones, Personaldatenassistenten, Digitalkameras, Laptops etc. enthalten im allgemeinen mehrere gepackte IS-Halbleiterchips und Oberflächenmontage-Bauelemente, welche auf Zwischenverbindungssubstraten zusammengesetzt sind. Fortlaufend wird vom Markt die Forderung erhoben, daß elektronischen Geräten bei gleichzeitiger Verringerung ihrer Größe eine höhere Funktionalität und mehr Zusatzfunktionen innewohnen müssen. Dies hat wiederum erhöhte Anforderungen an Design, Größe und Zusammenbau von Zwischenverbindungssubstraten gestellt. Da die Anzahl von zusammengesetzten Bauelementen zunimmt, nehmen Substratflächen und Kosten zu, während die Nachfrage nach dem Faktor „kleinere Form” steigt.
  • ÜBERBLICK
  • Dieses Dokument behandelt unter anderem ein integriertes Schaltkreispaket, das einen monolithischen Schaltkreis mit einem auf demselben montierten IS-Siliziumplättchen enthält, wobei eine Umgießverbindung über dem IS-Siliziumplättchen angeordnet ist, um das integrierte Schaltkreispaket zu bilden. Der monolithische Schaltkreis kann ein erstes und ein zweites diskretes Bauelement beinhalten, die in einem Halbleitersubstrat aneinandergrenzend gefertigt sind. Das IS-Siliziumplättchen kann an eine passive Seite des Halbleitersubstrats montiert und mit dem ersten und dem zweiten diskreten Bauelement mit einer Mehrzahl von Substrat-Durchkontakten gekoppelt sein. Das integrierte Schaltkreispaket kann auf der aktiven Seite des Halbleitersubstrats eine Mehrzahl von Bondkontaktstellen einschließen, um das integrierte Schaltkreispaket an ein Zwischenverbindungssubstrat zu montieren.
  • Dieser Überblick soll einen Überblick über den Gegenstand der vorliegenden Patentanmeldung verschaffen. Er soll keine ausschließliche oder erschöpfende Erläuterung der Erfindung liefern. Die ausführliche Beschreibung ist mit eingeschlossen, um weitere Informationen bezüglich der vorliegenden Patentanmeldung zur Verfügung zu stellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu angefertigt sind, können gleiche Ziffern ähnliche Bauelemente in unterschiedlichen Ansichten beschreiben. Gleiche Ziffern mit unterschiedlichen Suffixen in Form von Buchstaben können unterschiedliche Fallbeispiele von ähnlichen Bauelementen darstellen. Die Zeichnungen veranschaulichen im allgemeinen beispielhaft, aber nicht beschränkend, verschiedene, im vorliegenden Dokument behandelte Ausführungsformen.
  • 1 zeigt im allgemeinen eine Querschnittsansicht eines Beispiels für ein Siliziumplättchen-Stapelpaket auf Waferebene mit integriertem Schaltkreis.
  • 2 zeigt im allgemeinen eine Querschnittsansicht des Siliziumplättchen-Stapelpakets auf Waferebene mit integriertem Schaltkreis von 1 von unten.
  • 3 zeigt im allgemeinen eine Querschnittsansicht eines Beispiels für das Siliziumplättchen-Stapelpaket auf Waferebene mit integriertem Schaltkreis von 1 von oben.
  • 4 zeigt ein Beispiel für einen ersten und einen zweiten diskreten Halbleiter, die in einem einzelnen Halbleiterwafer gefertigt sind.
  • 5 zeigt ein Beispiel für das Halbleiterwafer von 4, das zur Unterstützung während der Herstellung des Pakets an einen Filmträger montiert ist.
  • 6 zeigt ein Beispiel für das Halbleiterwafer von 5, das für die Zugänglichkeit der Substrat-Durchkontakte dünner gemacht wurde.
  • 7 zeigt ein Beispiel für eine gemusterte, leitende und dem Halbleiterwafer von 6 hinzugefügte Schicht.
  • 8 zeigt ein Beispiel für eine in das Halbleiterwafer von 7 geätzte Nut.
  • 9 zeigt ein Beispiel für die mit einem elektrisch isolierenden Material zum Bilden eines Isolierspalts gefüllte Nut von 8.
  • 10 zeigt ein Beispiel für einen an das Halbleiterwafer von 9 montierten IS-Siliziumplättchen Flip-Chip.
  • 11 zeigt ein Beispiel für ein um das IS-Siliziumplättchen und das Halbleiterwafer von 10 herum angeordnetes, elektrisch isolierendes Material.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im vorliegenden Fall haben die Erfinder unter anderem erkannt, daß ein kompaktes integriertes Schaltkreispaket durch Fertigen wenigstens eines diskreten Bauelements in einem Halbleitersubstrat (z. B. einem Siliziumwafer) und Montieren eines IS-Siliziumplättchens auf dem Halbleitersubstrat geschaffen werden kann. Das IS-Siliziumplättchen kann dann mit einem elektrisch isolierenden Material (z. B. einer Umgießverbindung) bedeckt und geschnitten werden, um das integrierte Schaltkreispaket zu bilden. In einem Beispiel kann das integrierte Schaltkreispaket eine Mehrzahl von Kontaktbereichen zur Flip-Chip-Montage an ein Zwischenverbindungssubstrat (z. B. eine Leiterplatte) enthalten.
  • In einem Beispiel ist das IS-Siliziumplättchen im Inneren des integrierten Schaltkreispakets an eine passive Seite des Halbleitersubstrats flip-chip-montiert und mit dem diskreten Bauelement elektrisch gekoppelt. Das Halbleitersubstrat kann eine Mehrzahl von Substrat-Durchkontakten einschließen, welche das IS-Siliziumplättchen mit dem diskreten Bauelement und der Mehrzahl von Kontaktbereichen auf der aktiven Seite des Halbleitersubstrats elektrisch koppeln können.
  • 1 zeigt im allgemeinen eine Querschnittsansicht eines Beispiels für ein integriertes Schaltkreispaket 100. Das integrierte Schaltkreispaket 100 kann ein erstes diskretes Bauelement 102 und ein zweites diskretes Bauelement 104 enthalten, die in ein Halbleitersubstrat 106 hineingefertigt sind. Mit anderen Worten: Das erste und das zweite diskrete Bauelement 102, 104 bilden zusammen mit dem Halbleitersubstrat 106 einen integrierten, monolithischen Schaltkreis. In einem Beispiel kann das Halbleitersubstrat 106 ein Siliziumwafer einschließen. In weiteren Beispielen kann das Halbleitersubstrat 106 Germanium-, Galliumarsenid-, Siliziumcarben- oder beschichtete Halbleitersubstrate (z. B. Silizium auf Isolator) einschließen. In einigen Beispielen kann, wie in Fachkreisen bekannt ist, das Halbleitersubstrat 106 dotiert sein. Im vorliegenden Fall enthält das Halbleitersubstrat 106 eine aktive Seite 108 und eine passive Seite 110. Die aktive Seite 108 des Halbleitersubstrats 106 kann eine Oberfläche des Halbleitersubstrats 106 mit dem darin gefertigten ersten und dem ebenfalls darin gefertigten zweiten diskreten Bauelement 102, 104 einschließen. Die passive Seite 110 des Halbleitersubstrats 106 liegt der aktiven Seite 108 gegenüber.
  • In einem Beispiel grenzen das erste und das zweite diskrete Bauelement 102, 104 im Inneren des Halbleitersubstrats 106 aneinander. In einem Beispiel kann das Halbleitersubstrat 106 einen Isolierspalt 112 enthalten, der zwischen dem ersten und dem zweiten diskreten Bauelement 102, 104 angeordnet ist, um das erste diskrete Bauelement 102 vom zweiten diskreten Bauelement 104 zu isolieren. In einem Beispiel wird der Isolierspalt 112 durch Einätzen einer Nut in das Halbleitersubstrat 106 und Ablagern eines elektrisch isolierenden Materials in der Nut gebildet. In einem Beispiel kann das elektrisch isolierende Material eine Umgießverbindung wie ein Epoxid, ein Silikon, ein Polyimid oder eine Kombination aus einem oder mehreren dieser Materialien einschließen. In einem Beispiel kann die Breite des Isolierspalts 112 auf der Spannung basieren, welche am ersten und am zweiten diskreten Bauelement 102, 104 vorliegt. Es sei bemerkt, daß, wenn eine höhere Spannung entweder am ersten oder am zweiten diskreten Bauelement 102, 104 vorliegen kann, der Isolierspalt 112 breiter sein sollte, um eine erhöhte elektrische Isolierung zu bewirken.
  • In einem Beispiel kann das integrierte Schaltkreispaket 100 auch eine Mehrzahl von Substrat-Durchkontakten 122 einschließen, die in Verbindung mit leitenden Schichten 116 und 124 das erste und das zweite diskrete Bauelement 102, 104 auf der aktiven Seite 108 des Halbleitersubstrats 106 mit Elementen auf der passiven Seite 110 des Halbleitersubstrats 106 elektrisch koppeln. Mit anderen Worten: Die Mehrzahl von Substrat-Durchkontakten 122 (z. B. Silizium-Durchkontakten, wenn das Halbleitersubstrat 106 Silizium ist) bewirkt eine elektrische Kopplung zwischen der aktiven Seite 108 und der passiven Seite 110 durch das Halbleitersubstrat 106 hindurch. Jeder der Mehrzahl von Substrat-Durchkontakten 122 wird durch Ätzen einer Öffnung durch das Halbleitersubstrat 106 hindurch und Ablagern eines leitenden Materials im Inneren der Öffnung gebildet. In einigen Beispielen kann das leitende Material Wolfram einschließen.
  • In bestimmten Beispielen kann das integrierte Schaltkreispaket 100 ein IS-Siliziumplättchen 114 enthalten, das auf dem Halbleitersubstrat 106 montiert und mit dem ersten und dem zweiten diskreten Bauelement 102, 104 elektrisch gekoppelt ist. Das IS-Siliziumplättchen 114 und das erste und das zweite diskrete Bauelement 102, 104 bilden einen elektrischen Schaltkreis für das integrierte Schaltkreispaket 100. In einem Beispiel ist das IS-Siliziumplättchen 114 auf der passiven Seite 110 des Halbleitersubstrats 106 montiert. Das IS-Siliziumplättchen 114 ist mit dem ersten und dem zweiten diskreten Bauelement 102, 104 mit der Mehrzahl von Substrat-Durchkontakten 122 elektrisch gekoppelt.
  • In einem Beispiel kann eine erste gemusterte, leitende Schicht 116 auf der passiven Seite 108 des Halbleitersubstrats 106 angeordnet sein. Die erste gemusterte, leitende Schicht 116 bewirkt eine elektrische Kopplung des IS-Siliziumplättchens 114 mit der Mehrzahl von Substrat-Durchkontakten 122. Die erste gemusterte, leitende Schicht kann auch eine Kopplung zwischen verschiedenen Kontakten auf dem IS-Siliziumplättchen 114 bewirken. In einem Beispiel ist die erste gemusterte, leitende Schicht auf der passiven Seite 110 des Halbleitersubstrats 106 erstellt derart, daß ein Abschnitt der gemusterten, leitenden Schicht 116 zwischen dem IS-Siliziumplättchen 114 und dem Halbleitersubstrat 106 angeordnet ist. Die erste gemusterte, leitende Schicht 116 kann eine Mehrzahl von Leiterbahnen enthalten, um das IS-Siliziumplättchen 114 mit der Mehrzahl von Substrat-Durchkontakten 122 elektrisch zu koppeln. In einem Beispiel kann die erste gemusterte, leitende Schicht 116 auch eine Mehrzahl von leitenden Bereichen (z. B. Bondkontaktstellen) zum Montieren und elektrischen Koppeln des IS-Siliziumplättchens 114 an die bzw. mit der gemusterten, leitenden Schicht 116 enthalten. In einem Beispiel kann das IS-Siliziumplättchen 114 an die gemusterte, leitende Schicht 116 flip-chip-montiert sein. In einem Beispiel kann das IS-Siliziumplättchen 114 von einer Kugel-Gitter-Anordnung von Lötkugeln 118 Gebrauch machen, um das IS-Siliziumplättchen 114 mit der ersten gemusterten, leitenden Schicht 116 elektrisch und physisch zu koppeln.
  • Das IS-Siliziumplättchen 114 kann unter Verwendung wenigstens eines der Mehrzahl von Substrat-Durchkontakten mit dem ersten und dem zweiten diskreten Bauelement 102, 104 elektrisch gekoppelt sein. Das IS-Siliziumplättchen 114 kann z. B. mit der ersten gemusterten, leitenden Schicht 116 gekoppelt sein, die mit den Substrat-Durchkontakten 122 gekoppelt ist. Die Substrat-Durchkontakte 122 können dann mit dem ersten und dem zweiten diskreten Bauelement 102, 104 gekoppelt werden. In einem Beispiel ist eine zweite gemusterte, leitende Schicht 124 auf der aktiven Seite 108 des Halbleitersubstrats 106 zum Koppeln der Mehrzahl von Substrat-Durchkontakten 122 mit dem ersten und dem zweiten diskreten Bauelement 102, 104 erstellt.
  • In einem Beispiel kann das integrierte Schaltkreispaket 100 eine Mehrzahl von leitenden Bereichen einschließen, um das integrierte Schaltkreispaket 100 an ein Zwischenverbindungssubstrat (z. B. eine Leiterplatte) physisch zu montieren und mit diesem elektrisch zu koppeln. In einem Beispiel kann die Mehrzahl von leitenden Bereichen extern zugängliche Abschnitte der zweiten gemusterten, leitenden Schicht 124 sein. In einem Beispiel koppelt die zweite gemusterte, leitende Schicht 124 das IS-Siliziumplättchen 114 elektrisch mit wenigstens einem der Mehrzahl von leitenden Bereichen für eine externe elektrische Verbindung. Obwohl das IS-Siliziumplättchen 114 als mit der passiven Seite 110 des Halbleitersubstrats 106 gekoppelt dargestellt ist, kann in anderen Beispielen das IS-Siliziumplättchen 114 mit der aktiven Seite 108 des Halbleitersubstrats 106 gekoppelt sein, und die Mehrzahl von leitenden Bereichen zum Koppeln des integrierten Schaltkreispakets 100 mit einem Zwischenverbindungssubstrat ist auf der passiven Seite 110 des Halbleitersubstrats 106 angeordnet. In einem Beispiel sind die Eingangs-/Ausgangsstifte für das IS-Siliziumplättchen 114 mit Kontaktbereichen 124 mit einem (oder mehreren) der Mehrzahl von Substrat-Durchkontakten 122 gekoppelt.
  • In einem Beispiel ist ein elektrisch isolierendes Material 120 über dem IS-Siliziumplättchen 114 und wenigstens einem Abschnitt der passiven Seite 110 des Halbleitersubstrats 106 angeordnet. Das elektrisch Isoliermaterial 120 isoliert das IS-Siliziumplättchen 114 elektrisch von externen Einflüssen. In einem Beispiel kann das elektrisch isolierende Material 120 eine Umgießverbindung wie ein Epoxid, ein Silikon, ein Polyimid oder eine Kombination aus einem oder mehreren dieser Materialien einschließen. In einem Beispiel ist das elektrisch isolierende Material 120 angeordnet derart, daß die Rück-(Boden-)fläche des IS-Siliziumplättchens 114 für eine bessere Wärmedissipation zugänglich ist.
  • In einem Beispiel können das erste und das zweite diskrete Bauelement 102, 104 Transistoren und das IS-Siliziumplättchen 114 ein Steuerelement für die Transistoren einschließen. Insbesondere können das erste und das zweite diskrete Bauelement einen Hochspannungsseiten- und einen Niederspannungsseiten-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFETs) einschließen, welche zusammen mit dem IS-Siliziumplättchen 114 einen Umformer bilden. In einem speziellen Beispiel kann der Umformer einen Auf-/Abwärtsumformer einschließen.
  • 2 zeigt im allgemeinen eine Querschnittsansicht eines Beispiels für das integrierte Schaltkreispaket 100 aus 1 von unten. 2 zeigt die aktive Seite 108 des Halbleitersubstrats 106, welches die zweite gemusterte, leitende Schicht 124 und die Mehrzahl von Substrat-Durchkontakten 122 zeigt. In einem Beispiel kann ein erster Quellenbereich 202 der zweiten gemusterten, leitenden Schicht 124 mit der Quelle eines Hochspannungsseiten-MOSFETs gekoppelt sein. Zusätzlich ist in einem Beispiel ein zweiter Quellenbereich 204 mit der Quelle des Niederspannungsseiten-MOSFETs gekoppelt.
  • In einem Beispiel sind die Abzüge des Hochspannungsseiten- und des Niederspannungsseiten-MOSFETs mit Substrat-Durchkontakten 122 für eine Kopplung mit der passiven Seite 110 des Halbleitersubstrats 106 gekoppelt. In einem Beispiel ist der Abzug des Hochspannungsseiten-MOSFETs mit einer (im allgemeinen bei Bereich 206 dargestellt) ersten Gruppe von Substrat-Durchkontakten 122 gekoppelt und der Abzug des Niederspannungsseiten-MOSFETs ist mit einer (im allgemeinen bei 208 dargestellten) zweiten Gruppe von Substrat-Durchkontakten 122 gekoppelt. In einem Beispiel koppelt die zweite gemusterte, leitende Schicht 124 die Hochspannungsseiten-Quelle elektrisch mit dem Niederspannungsseiten-Abzug. Dementsprechend ist der Abzug des Niederspannungsseiten-Transistors mit dem ersten Quellenbereich 202 elektrisch gekoppelt. In einem Beispiel können der erste Quellenbereich 202 und der zweite Quellenbereich 204 große Oberflächenbereiche einschließen. Die großen Oberflächenbereiche auf der aktiven Seite 108 des Halbleitersubstrats 106, gekoppelt mit den Quellen des Hochspannungsseiten- und des Niederspannungsseiten-MOSFETs, können aufgrund der großen Wärmedissipationsfläche, die für eine externe Bondkontaktstellenanordnung (z. B. die Mehrzahl von leitenden Bereichen) zur Verfügung steht, eine gute Wärmeleistung bewirken. Zusätzlich positioniert in einem Beispiel ein Anordnen der Mehrzahl von leitenden Bereichen auf der aktiven Seite 108 des Halbleitersubstrats 106 den Hochspannungsseiten- und den Niederspannungsseiten-MOSFET nahe der Mehrzahl von leitenden Bereichen für eine wirksame Wärmeentfernung aus dem Hochspannungsseiten- und dem Niederspannungsseiten-MOSFET.
  • Wie in 2 gezeigt ist, wird eine Mehrzahl von Substrat-Durchkontakten 122 (dargestellt als Quadrate) zum Koppeln des IS-Siliziumplättchens 114 mit externen Bondkontaktstellen des integrierten Schaltkreispakets 100 verwendet. 2 zeigt zusätzlich den Isolierspalt 112. Der Isolierspalt 112 kann eine Nut enthalten, die sich quer über das Halbleitersubstrat 106 zwischen dem Hochspannungsseiten-MOSFET und dem Niederspannungsseiten-MOSFET erstreckt. 2 zeigt auch einen Hochspannungsseiten-Gatterbereich 210, der mit dem Gatter des Hochspannungsseiten-MOSFETs gekoppelt ist. Ein Niederspannungsseiten-Gatterbereich 212 ist ebenfalls dargestellt und mit dem Gatter des Niederspannungsseiten-MOSFETs gekoppelt.
  • 3 zeigt im allgemeinen eine Querschnittsansicht eines Beispiels für die passive Seite 110 des integrierten Schaltkreispakets 100 von oben. 3 zeigt die erste gemusterte, leitende Schicht 116 auf der passiven Seite 110 des Halbleitersubstrats 106. Wie gezeigt ist, koppelt die erste Gruppe 206 von Substrat-Durchkontakten 122 mit einem ersten Abzugsbereich 302 der ersten gemusterten, leitenden Schicht 116 für den Hochspannungsseiten-Abzug. Der erste Abzugsbereich 302 ist wiederum mit dem Steuerelement 114 gekoppelt (die gestrichelten Linien zeigen, wo sich das Steuerelement 114 auf der passiven Seite 110 befindet). Auf ähnliche Weise koppelt die zweite Gruppe 304 von Substrat-Durchkontakten 122 mit einem zweiten Abzugsbereich 304 für den Niederspannungsseiten-Abzug und die Hochspannungsseiten-Quelle. Das IS-Siliziumplättchen 114 koppelt mit dem Gatter des Hochspannungseiten-MOSFETs bei Bereich 306 und dem Gatter des Niederspannungsseiten-MOSFETs bei Bereich 308. Das IS-Siliziumplättchen 114 kann den Hochspannungsseiten-MOSFET und den Niederspannungsseiten-MOSFET mit den Gatterbereichen 306 und 308 steuern.
  • 4 bis 11 veranschaulichen ein Verfahren zum Herstellen eines Siliziumplättchen-Stapelpakets auf Waferebene mit integriertem Schaltkreis wie des integrierten Schaltkreispakets 100. In 4 sind der erste und der zweite diskrete Halbleiter 102, 104 in einem einzelnen Halbleiterwafer (z. B. dem Substrat 106) gefertigt. In einem Beispiel kann die Fertigung vielfältige Schritte des Maskierens und Ätzens des Halbleiterwafers sowie des Ablagerns passender Materialien zum Bilden des ersten und des zweiten diskreten Halbleiters im Halbleiterwafer einschließen. Die aktive Seite 108 wird dann durch Ätzen und Ablagern eines Metalls (z. B. Wolfram) zum Bilden der Substrat-Durchkontakte 122 fertiggestellt. Als Nächstes wird die zweite gemusterte, leitende Schicht 124 der aktiven Seite 108 hinzugefügt. Bei 5 ist das Halbleiterwafer an einen Filmträger 502 zur Unterstützung während der Konstruktion des integrierten Schaltkreispakets montiert. Bei 6 ist die passive Seite 110 des Halbleiterwafers dünner gemacht, um die Substrat-Durchkontakte 122 zugänglich zu machen. In einem Beispiel ist das Halbleiterwafer auf etwa 25 Mikrometer dünner gemacht. Bei 7 ist die erste gemusterte, leitende Schicht 116 der passiven Seite 110 des Halbleitersubstrats 106 hinzugefügt. Das Hinzufügen der ersten gemusterten, leitenden Schicht 116 kann das Hinzufügen einer dicken Kupfermetallisierung mit einem Muster für Abzugsbereiche 302, 304 und Bereichen für eine Kopplung mit den Substrat-Durchkontakten 122 einschließen. Bei 8 ist eine Nut 802 im Halbleitersubstrat 106 für den Isolierspalt 112 in der passiven Seite des Halbleitersubstrats 106 zwischen dem ersten und dem zweiten diskreten Bauelement 102, 104 plasmageätzt. Bei 9 ist die Nut 802 mit einem elektrisch isolierenden Material gefüllt, um den Isolierspalt 112 zu bilden. In einigen Beispielen kann das elektrisch isolierende Material ein Epoxid hoher Stärke oder ein Glas hoher Stärke einschließen. Bei 10 ist das IS-Siliziumplättchen 114 an das Halbleitersubstrat 106 flip-chip-montiert. Bei 11 ist das elektrisch leitende Material um das IS-Siliziumplättchen 114 herum und über der passiven Seite 110 des Halbleitersubstrats 106 angeordnet. Der in 4 bis 10 veranschaulichte Prozeß wird an vielfältigen Orten auf einem einzigen Wafer abgeschlossen und das Wafer wird dann zersägt, um einzelne integrierte Schaltkreispakete 100 zu erzeugen.
  • Zusätzliche Anmerkungen
  • Die obige, ausführliche Beschreibung enthält Verweise auf die beigefügten Zeichnungen, die einen Teil der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen veranschaulichend spezifische Ausführungsbeispiele, in denen die Erfindung ausgeführt werden kann. Diese Ausführungsbeispiele sind vorliegend auch als „Beispiele” bezeichnet. Solche Beispiele können Elemente einschließen, die zusätzlich zu den gezeigten und beschriebenen vorhanden sind. Im vorliegenden Fall hat der Erfinder jedoch auch Beispiele im Sinn, in denen nur die gezeigten und beschriebenen Elemente vorgesehen sind.
  • Sämtliche Veröffentlichungen, Patente und Patentdokumente, auf die in diesem Dokument Bezug genommen wird, sind hierin in ihrer Gänze verweishalber aufgenommen, als wenn sie einzeln verweishalber aufgenommen wären. Im Falle von Nichtübereinstimmungen in den Ausdrucksweisen zwischen diesem Dokument und den derart verweishalber aufgenommenen Dokumenten sollte die Ausdrucksweise in dem bzw. in den aufgenommenen Verweis(en) als die Ausdrucksweise dieses Dokuments ergänzend angesehen werden; was unvereinbare Nichtübereinstimmungen anbetrifft, so gibt die Ausdrucksweise in diesem Dokument den Ausschlag.
  • In diesem Dokument wird, wie in Patentdokumenten allgemein üblich, der Begriff „ein” verwendet, um ein oder mehr als ein, unabhängig von irgendwelchen anderen Fallbeispielen oder Ausdrucksweisen wie „wenigstens ein” oder „ein oder mehr”, einzuschließen. In diesem Dokument wird der Begriff „oder” dazu verwendet, um auf ein nichtausschließliches „oder” Bezug zu nehmen derart, daß „A oder B” „A aber nicht „B”, „B aber nicht A” und „A und B” einschließt, wenn nicht anderweitig angegeben. In den angefügten Ansprüchen werden die Begriffe „enthaltend” und „in denen” als klare Äquivalente der betreffenden Begriffe „bestehend aus” und „worin” verwendet. Auch sind in den folgenden Ansprüchen die Begriffe „enthaltend” und „bestehend aus” offenendig, d. h. ein System, ein Gerät, ein Artikel oder ein Prozeß können sämtlich Elemente zusätzlich zu denen enthalten, die nach solch einem Begriff in einem Anspruch aufgeführt sind und dennoch als in den Umfang dieses Anspruchs fallend angesehen werden. Außerdem werden in den folgenden Ansprüchen die Begriffe „erster”, „zweiter” und „dritter” etc. lediglich als Etikettierungen verwendet und sollen ihren Gegenständen keine numerischen Erfordernisse auferlegen.
  • Zusätzlich kann, wenn ein erstes Element wie ein Material oder ein IS-Siliziumplättchen als „auf” (z. B. montiert auf) einem zweiten Element befindlich bezeichnet wird, in diesem Dokument sich das erste Element direkt auf dem zweiten Element befinden oder es können auch dazwischenliegende Elemente vorhanden sein. In diesem Dokument kann, wenn ein ersten Element wie eine Schicht, ein Bereich oder ein Substrat als „mit” einem zweiten Element „gekoppelt” bezeichnet wird, das erste Element direkt mit dem zweiten Element gekoppelt sein oder es können ein oder mehrere dazwischenliegende Elemente vorhanden sein. Demgegenüber sind, wenn ein erstes Element als „direkt auf” einem anderen Element befindlich oder als „direkt” mit diesem „gekoppelt” bezeichnet wird, keine dazwischenliegenden Elemente vorhanden.
  • Hierin beschriebene Verfahrensbeispiele können zumindest teilweise maschinen- oder computerimplementiert sein. Einige Beispiele können ein computerlesbares Medium oder ein maschinenlesbares Medium einschließen, welches mit Befehlen codiert ist, die zur Konfiguration einer elektronischen Vorrichtung tätig werden können, um Verfahren durchzuführen, wie sie in den obigen Beispielen beschrieben sind. Eine Implementierung derartiger Verfahren kann einen Code wie einen Mikrocode, einen Assembliersprachencode, einen höheren Sprachencode od. dgl. einschließen. Ein derartiger Code kann computerlesbare Befehle zum Durchführen verschiedenartiger Verfahren einschließen. Der Code kann Abschnitte von Computerprogrammprodukten bilden. Des weiteren kann der Code auf einem oder mehreren flüchtigen oder nichtflüchtigen, Computerlesbaren Medien während der Ausführung oder zu anderen Zeiten greifbar gespeichert sein. Diese computerlesbaren Medien können, sind aber nicht beschränkt auf, Festplatten, herausnehmbare Magnetplatten, herausnehmbare opti-optische Platten (z. B. CDs und DVDs), Magnetkassetten, Speicherkarten oder -sticks, Speicher mit wahlfreiem Zugriff (RAMs), Nur-Lese-Speicher (ROMs) u. dgl. einschließen.
  • Die obige Beschreibung soll veranschaulichend und nicht einschränkend sein. So können die vorbeschriebenen Beispiele (oder ein oder mehrere Aspekte derselben) in Verbindung miteinander verwendet werden. Andere Ausführungsbeispiele können von einem Durchschnittsfachmann bei Durchsicht der obigen Beschreibung verwendet werden. Der Abriß ist vorgesehen, um 37 C. F. R. § 1.72 (b) zu entsprechen, damit der Leser schnell erkennen kann, was technisch offenbart wird. Dieser wird vorgelegt in der selbstverständlichen Annahme, daß er nicht zum Interpretieren oder Beschränken des Umfangs oder der Bedeutung der Ansprüche verwendet wird. In der obigen ausführlichen Beschreibung können verschiedene Merkmale auch in Gruppen zusammengefaßt werden, um die Offenbarung zu straffen. Dies sollte nicht so ausgelegt werden, daß ein nicht beanspruchtes, offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Vielmehr kann ein erfinderischer Gehalt in weniger als allen Merkmalen eines speziellen offenbarten Ausführungsbeispiels liegen. Daher sind die folgenden Ansprüche hierdurch in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch als separates Ausführungsbeispiel für sich allein steht. Der Umfang der Erfindung sollte mit Bezug auf die angefügten Ansprüche zusammen mit dem vollen Umfang von Äquivalenten, die diese Ansprüche rechtlich abdecken, bestimmt werden.

Claims (20)

  1. Ein integriertes (IC-)Schaltungsbauteil, bestehend aus: einem Halbleitersubstrat; einem ersten diskreten Bauelement, das im Halbleitersubstrat gefertigt ist; einem zweiten diskreten Bauelement, das im Halbleitersubstrat gefertigt ist, worin das erste diskrete Bauelement an das zweite diskrete Bauelement angrenzt; und einem integrierten (IC-)Plättchen, das auf dem Halbleitersubstrat montiert sowie mit dem ersten diskreten Bauelement und dem zweiten diskreten Bauelement gekoppelt ist.
  2. Das IC-Schaltungsbauteil nach Anspruch 1, worin das Halbleitersubstrat ein Siliziumwafer enthält.
  3. Das IC-Schaltungsbauteil nach einem der Ansprüche 1 und 2, worin das Halbleitersubstrat eine aktive Seite, die das erste und das zweite diskrete Bauelement einschließt, und eine passive Seite gegenüber der aktiven Seite enthält, worin das IC-Plättchen an die passive Seite des Halbleitersubstrats montiert ist.
  4. Das IC-Schaltungsbauteil nach Anspruch 3, worin die Vorrichtung eine Mehrzahl von Substrat-Durchkontakten, wobei ein erster Substrat-Durchkontakt mit dem ersten diskreten Bauelement gekoppelt ist und ein zweiter Substrat-Durchkontakt mit dem zweiten diskreten Bauelement gekoppelt ist, und eine gemusterte, leitende Schicht auf der passiven Seite des Halbleitersubstrats enthält, welche gemusterte, leitende Schicht mit dem ersten und dem zweiten Substrat-Durchkontakt gekoppelt ist, worin das IC-Plättchen mit dem ersten Substrat-Durchkontakt und dem zweiten Substrat-Durchkontakt durch die gemusterte, leitende Schicht gekoppelt ist.
  5. Das IC-Schaltungsbauteil nach Anspruch 4, aufweisend eine Mehrzahl von leitenden Bereichen auf der aktiven Seite des Halbleitersubstrats für eine Kopplung mit einem externen Zwischenverbindungssubstrat, worin wenigstens ein Substrat-Durchkontakt das IC-Plättchen mit wenigstens einem leitenden Bereich koppelt.
  6. Das IC-Schaltungsbauteil nach Anspruch 4, worin das erste diskrete Bauelement einen ersten Transistor enthält, das zweite diskrete Bauelement einen zweiten Transistor enthält und das IC-Plättchen ein Steuerelement zum derartigen Steuern des Betriebs des ersten und des zweiten Transistors enthält, dass die Vorrichtung als Leistungswandler arbeitet.
  7. Das IC-Schaltungsbauteil nach Anspruch 5, worin der erste Transistor einen hochseitigen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) und der zweite Transistor einen niederseitigen MOSFET umfasst, worin wenigstens ein Substrat-Durchkontakt eine Source des hochseitigen MOSFETs mit einer Drain des niederseitigen MOSFETs koppelt.
  8. Das IC-Schaltungsbauteil nach Anspruch 1, aufweisend einen Isolierspalt im Halbleitersubstrat zwischen dem ersten diskreten Bauelement und dem zweiten diskreten Bauelement.
  9. Das IC-Schaltungsbauteil nach Anspruch 8, worin der Isolierspalt eine in das Halbleitersubstrat geätzte Nut mit einem in die Nut eingebrachten Isolator einschließt.
  10. Das IC-Schaltungsbauteil nach Anspruch 1, worin das IC-Plättchen an das Halbleitersubstrat flip-chip-montiert ist.
  11. Das IC-Schaltungsbauteil nach Anspruch 1, aufweisend ein elektrisch isolierendes Material, das über dem IC-Plättchen und wenigstens einem Abschnitt der passiven Seite des Halbleitersubstrats angeordnet ist.
  12. Ein Verfahren zum Herstellen eines integrierten (IC-)Schaltungsbauteils, bestehend aus: dem Fertigen eines ersten und eines zweiten diskreten Bauelements in einem Halbleitersubstrat, worin das erste diskrete Bauelement an das zweite diskrete Bauelement angrenzt; dem Montieren eines IC-Plättchens auf einer ersten Seite des Halbleitersubstrats, worin das IC-Plättchen mit dem ersten und dem zweiten diskreten Bauelement gekoppelt ist; und dem Aushärten eines elektrisch isolierenden Materials über dem IC-Plättchen und wenigstens einem Abschnitt der ersten Oberfläche des Halbleitersubstrats.
  13. Das Verfahren nach Anspruch 12, aufweisend: Erstellen einer Mehrzahl von Substrat-Durchkontakten im Halbleitersubstrat, worin ein erster Substrat-Durchkontakt mit dem ersten diskreten Bauelement gekoppelt ist, ein zweiter Substrat-Durchkontakt mit dem zweiten diskreten Bauelement gekoppelt ist und ein dritter Substrat-Durchkontakt mit dem IC-Plättchen gekoppelt ist.
  14. Das Verfahren nach Anspruch 13, aufweisend: Aufbringen einer gemusterten, leitenden Schicht auf der ersten Seite des Halbleitersubstrats, welche gemusterte, leitende Schicht mit wenigstens einem der Mehrzahl von Substrat-Durchkontakten gekoppelt ist; worin das Fertigen des ersten und des zweiten diskreten Bauelements das Fertigen des ersten und des zweiten diskreten Bauelements auf einer zweiten Seite des Halbleitersubstrats einschließt; und worin das Montieren des IC-Plättchens das Koppeln des IC-Plättchens mit der gemusterten, leitenden Schicht einschließt.
  15. Das Verfahren nach Anspruch 14, worin das Aufbringen der gemusterten, leitenden Schicht das Koppeln des ersten Substrat-Durchkontakts, der mit dem ersten diskreten Bauelement gekoppelt ist, mit dem IC-Plättchen und das Koppeln des zweiten Substrat-Durchkontakts, der mit dem zweiten diskreten Bauelement gekoppelt ist, mit dem IC-Plättchen einschließt.
  16. Das Verfahren nach Anspruch 15, aufweisend: Bilden einer Mehrzahl von leitenden Bereichen auf der zweiten Seite des Halbleitersubstrats für eine Kopplung mit einem externen Schaltkreis.
  17. Verfahren nach einem der Ansprüche 12 bis 16, aufweisend: Ätzen einer Nut in das Halbleitersubstrat zwischen dem ersten und dem zweiten diskreten Bauelement und Einbringen eines isolierenden Materials in die Nut.
  18. Das Verfahren nach einem der Ansprüche 12 bis 16, worin das Montieren das Flip-Chip-Montieren des IC-Plättchens an das Halbleitersubstrat einschließt.
  19. Ein Leistungswandlersystem, aufweisend: einen Siliziumwafer mit einer aktiven Seite und einer passiven Seite; einen hochseitigen Transistor, der in der aktiven Seite des Siliziumwafers gefertigt ist; einen niederseitigen Transistor, der in der aktiven Seite des Siliziumwafers gefertigt ist, welcher niederseitige Transistor an den hochseitigen Transistor angrenzt; einem Isolierspalt, der im Siliziumwafer zwischen dem hochseitigen Transistor und dem niederseitigen Transistor gebildet ist; eine Mehrzahl von Silizium-Durchkontakten, worin ein erster Silizium-Durchkontakt mit einer Drain des hochseitigen Transistors gekoppelt ist und ein zweiter Silizium-Durchkontakt mit einer Drain des niederseitigen Transistors gekoppelt ist; eine gemusterte, leitende Schicht, die auf die passive Seite des Siliziumwafers aufgebracht ist; ein integriertes (IC-)Plättchen, das an der passiven Seite des Siliziumwafers montiert und mit der gemusterten, leitenden Schicht gekoppelt ist, wobei das IC-Plättchen ein Steuerelement für den hochseitigen Transistor und den niederseitigen Transistor einschließt, worin das erste und das zweite diskrete Bauelement mit dem IC-Plättchen durch die gemusterte, leitende Schicht gekoppelt sind, die den ersten und den zweiten Silizium-Durchkontakt mit dem IC-Plättchen koppelt; ein elektrisch isolierenden Material, das über dem IC-Plättchen und wenigstens einem Abschnitt der passiven Seite des Siliziumwafers angeordnet ist; und eine Mehrzahl von Bondkontaktstellen auf der aktiven Seite des Siliziumwafers für eine Kopplung mit einer gedruckten Schaltungsplatte, wobei wenigstens eine Bondkontaktstelle mit dem hochseitigen Transistor gekoppelt ist, wenigstens eine Bondkontaktstelle mit dem niederseitigen Transistor gekoppelt ist und wenigstens eine Bondkontaktstelle mit einem Silizium-Durchkontakt gekoppelt ist, der mit dem IC-Plättchen gekoppelt ist.
  20. Der Leistungswandler nach Anspruch 19, worin die Mehrzahl von Bondkontaktstellen für eine Flip-Chip-Montage an eine gedruckte Schaltungsplatte konfiguriert ist.
DE102011008457A 2010-01-06 2011-01-06 Siliziumplättchen-Stapelpaket auf Waferebene Withdrawn DE102011008457A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/683,058 2010-01-06
US12/683,058 US8115260B2 (en) 2010-01-06 2010-01-06 Wafer level stack die package

Publications (1)

Publication Number Publication Date
DE102011008457A1 true DE102011008457A1 (de) 2011-07-28

Family

ID=44224210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011008457A Withdrawn DE102011008457A1 (de) 2010-01-06 2011-01-06 Siliziumplättchen-Stapelpaket auf Waferebene

Country Status (5)

Country Link
US (2) US8115260B2 (de)
KR (1) KR101834389B1 (de)
CN (1) CN102157474B (de)
DE (1) DE102011008457A1 (de)
TW (1) TWI528504B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115260B2 (en) 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
US8384430B2 (en) * 2010-08-16 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. RC delay detectors with high sensitivity for through substrate vias
JP5988192B2 (ja) * 2011-12-06 2016-09-07 不二越機械工業株式会社 ワーク貼着方法およびワーク貼着装置
US9460972B2 (en) * 2012-01-09 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming reduced surface roughness in molded underfill for improved C-SAM inspection
TWI538125B (zh) * 2012-03-27 2016-06-11 南茂科技股份有限公司 半導體封裝結構的製作方法
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9698143B2 (en) * 2012-09-07 2017-07-04 Fairchild Semiconductor Corporation Wireless module with active devices
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
CN103441124B (zh) * 2013-08-27 2016-01-06 矽力杰半导体技术(杭州)有限公司 电压调节器的叠层封装方法及相应的叠层封装装置
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
JP2016058655A (ja) * 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
WO2017014777A1 (en) * 2015-07-22 2017-01-26 Intel Corporation Multi-layer package
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
CN106098643A (zh) * 2016-08-10 2016-11-09 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式基板结构及其制作方法
US10312194B2 (en) * 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US10840216B2 (en) * 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
WO2023090809A1 (ko) * 2021-11-18 2023-05-25 엘지이노텍 주식회사 Sip 모듈

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US6682955B2 (en) 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
EP1573889A1 (de) * 2002-12-10 2005-09-14 Koninklijke Philips Electronics N.V. Integrierte halbbrückenleistungsschaltung
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
KR100906065B1 (ko) * 2007-07-12 2009-07-03 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지
KR100909562B1 (ko) * 2007-12-21 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US8030743B2 (en) 2008-01-07 2011-10-04 Fairchild Semiconductor Corporation Semiconductor package with an embedded printed circuit board and stacked die
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US20090278241A1 (en) 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8314499B2 (en) 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
CN101510549B (zh) * 2009-03-31 2010-12-01 电子科技大学 一种半导体横向器件
US8866258B2 (en) * 2009-10-06 2014-10-21 Broadcom Corporation Interposer structure with passive component and method for fabricating same
US8362555B2 (en) * 2009-11-24 2013-01-29 Intersil Americas Inc. Voltage converter and systems including same
US8115260B2 (en) 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package

Also Published As

Publication number Publication date
TWI528504B (zh) 2016-04-01
CN102157474A (zh) 2011-08-17
CN102157474B (zh) 2015-10-21
KR101834389B1 (ko) 2018-03-05
US20120088331A1 (en) 2012-04-12
US8211747B2 (en) 2012-07-03
US8115260B2 (en) 2012-02-14
KR20110081097A (ko) 2011-07-13
TW201135878A (en) 2011-10-16
US20110163391A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
DE102011008457A1 (de) Siliziumplättchen-Stapelpaket auf Waferebene
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE112017004976T5 (de) Elektronisches bauelementgehäuse
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102020131263A1 (de) Verbesserter basis-die-wärmepfad unter verwendung von siliciumdurchkontaktierungen
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102009001522B4 (de) Halbleiterstruktur mit Kondensator
DE102015104507A1 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130801