DE102011053161B4 - Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips - Google Patents

Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips Download PDF

Info

Publication number
DE102011053161B4
DE102011053161B4 DE102011053161.0A DE102011053161A DE102011053161B4 DE 102011053161 B4 DE102011053161 B4 DE 102011053161B4 DE 102011053161 A DE102011053161 A DE 102011053161A DE 102011053161 B4 DE102011053161 B4 DE 102011053161B4
Authority
DE
Germany
Prior art keywords
line
semiconductor chip
routing
layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011053161.0A
Other languages
English (en)
Other versions
DE102011053161A1 (de
Inventor
Thorsten Meyer
Gottfried Beer
Christian Geissler
Thomas Ort
Klaus Pressel
Bernd Waidhas
Andreas Wolter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011053161A1 publication Critical patent/DE102011053161A1/de
Application granted granted Critical
Publication of DE102011053161B4 publication Critical patent/DE102011053161B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung, die aufweist:mindestens einen Halbleiterchip (104, 106, 202, 306, 308);mindestens eine Leitungsführungsebene (108, 208, 310) mit einer Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904), die voneinander beabstandet parallel zueinander verlaufen;eine erste Isolationsschicht (326), die über dem mindestens einen Halbleiterchip und der mindestens einen Leitungsführungsebene (108, 208, 310) angeordnet ist; undeine Umverteilungsschicht (234, 334), die über der ersten Isolationsschicht (326) angeordnet ist und folgendes aufweist:eine erste Verbindungsleitung (218), die mit einer der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und dem mindestens einen Halbleiterchip (104, 202, 306) elektrisch gekoppelt ist; undeine zweite Verbindungsleitung (220), die mit der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und mit einem zweiten Halbleiterchip (106, 308) oder mit einem ersten externen Kontaktelement (214) elektrisch gekoppelt ist.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung sowie ein Verfahren zum Führen (Routen) von elektrischen Verbindungen von Halbleiterchips.
  • In einem Halbleiter-Package können ein oder mehrere Halbleiterchips enthalten sein, um verschiedene Funktionalitäten bereitzustellen. Ein Halbleiter-Package kann beispielsweise einen Anwendungsprozessorchip für eine spezifische Anwendung, einen Sensorchip zum Sammeln von Daten und einen integrieren Leistungsschaltungschip zum Bereitstellen einer Leistungsquelle für andere Chips im Package umfassen. In diesen Packages kann das Führen von elektrischen Verbindungen zwischen den mehreren Chips und von externen Quellen aufgrund des begrenzten Raums und der Struktur des Packages schwierig sein. Daher besteht ein Bedarf an einem Verfahren und einem System zum Führen von elektrischen Verbindungen von Halbleiterchips in einer effizienten Weise.
  • US 2009/0072411 A1 zeigt eine Halbleitervorrichtung mit einem Halbleiterchip und einem leitenden Verbindungselement, die gemeinsam eingebettet sind. Das Verbindungselement wird verwendet, um einen ersten Leitungspfad mit einem zweiten Leitungspfad zu verbinden.
  • US 2007/0075437 A1 und US 2007/0018339 A1 zeigen eine Halbleitervorrichtungen mit wenigstens einem Halbleiterchip und einer Relaiskarte, über die ein Halbleiterchip z.B. mit einem anderen Halbleiterchip über Bonddrähte (weiter-)verbunden werden kann.
  • Eine der Erfindung zugrundeliegende Aufgabe kann darin gesehen werden, eine Halbleitervorrichtung zu schaffen, die eine effiziente Führung von elektrischen Verbindungen aufweist. Ferner soll ein Verfahren zum effizienten Führung von elektrischen Verbindungen von Halbleiterchips angegeben werden.
    • 1 stellt ein System zum Führen von elektrischen Verbindungen von Halbleiterchips gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
    • 2 stellt ein System zum Führen von elektrischen Verbindungen von Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung dar.
    • 3A-3G zeigen Diagramme, die einen beispielhaften Prozess zum Ausbilden einer Halbleitervorrichtung zum Führen von elektrischen Verbindungen von Halbleiterchips gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 4 zeigt eine Darstellung der Ausbildung von mehreren Kontaktlochöffnungen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5 zeigt eine Darstellung der Ausbildung der mindestens einen Verbindungsleitung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6 zeigt ein Ablaufplan eines beispielhaften Prozesses zum Führen von elektrischen Verbindungen von mehreren Halbleiterchips gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7 zeigt ein Diagramm, das ein System zum Führen von elektrischen Verbindungen zwischen Halbleiterchips und externen Komponenten gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 8 zeigt ein Ablaufplan eines beispielhaften Prozesses zum Führen von elektrischen Verbindungen von Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung.
    • 9 zeigt ein Diagramm, das verschiedene eingebettete Leitungsführungsebenen gemäß alternativen Ausführungsformen der vorliegenden Offenbarung darstellt.
  • Die vorliegende Offenbarung beschreibt ein Verfahren und ein System zum Führen von elektrischen Verbindungen von mehreren Halbleiterchips. In einer Ausführungsform wird eine Halbleitervorrichtung mit mindestens einem Halbleiterchip, mindestens einer Leitungsführungsebene mit mindestens einer Leitungsführungsleitung und mindestens einer Verbindungsleitung, die mit der mindestens einen Leitungsführungsleitung und dem mindestens einen Halbleiterchip elektrisch gekoppelt ist, geschaffen.
  • Alternativ wird eine Halbleitervorrichtung mit mindestens einem Halbleiterchip mit mindestens einem Kontaktelement, mindestens einer Leitungsführungsebene mit mindestens einer Leitungsführungsleitung, einer ersten Isolationsschicht, die auf dem mindestens einen Halbleiterchip und der mindestens einen Leitungsführungsebene angeordnet ist und über dem mindestens einen Kontaktelement strukturiert ist, und einer Umverteilungsschicht, die über der ersten Isolationsschicht angeordnet ist, um mindestens eine Verbindungsleitung auszubilden, geschaffen.
  • In einer nochmals weiteren Ausführungsform wird ein Verfahren zum Führen von elektrischen Verbindungen von mehreren Chips geschaffen, das das Vorsehen mindestens eines Halbleiterchips und mindestens einer Leitungsführungsebene, das Aufbringen einer Isolationsschicht über dem mindestens einen Halbleiterchip und der mindestens einen Leitungsführungsebene, das Ausbilden von mehreren Kontaktlochöffnungen in der Isolationsschicht und das Ausbilden einer Umverteilungsschicht über der Isolationsschicht, um mindestens eine Verbindungsleitung zu schaffen, umfasst.
  • In der folgenden Beschreibung wird auf die Zeichnungen Bezug genommen, in denen zur Erläuterung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie z. B. „oben“, „unten“, „vorn“, „hinten“, „vordere“ „hintere“ usw., mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da die Komponenten von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen angeordnet sein können, wird die Richtungsterminologie für Erläuterungszwecke verwendet und ist keineswegs begrenzend. Selbstverständlich können andere Ausführungsformen verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Erfindung abzuweichen.
  • Selbstverständlich können die Merkmale der hier beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden, wenn nicht speziell anders angegeben.
  • Vorrichtungen mit Halbleiterchips werden nachstehend beschrieben. Die Halbleiterchips können von äußert unterschiedlichen Typen sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen oder passive Elemente oder MEMS usw. umfassen. Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, IGBTs (Bipolartransistoren mit isoliertem Gate) konfiguriert sein. Halbleiterchips können eine vertikale Struktur aufweisen und können in einer solchen Weise hergestellt werden, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Diese Halbleiterchips können Kontaktelemente aufweisen, die auf ihren Hauptoberflächen angeordnet sind, die eine obere Oberfläche und eine untere Oberfläche umfassen. Beispiele von Halbleiterchips mit einer vertikalen Struktur umfassen Leistungstransistoren und Leistungsdioden. Im Fall von Leistungstransistoren können die Sourceelektrode und die Gateelektrode auf einer ersten Hauptoberfläche angeordnet sein, während die Drainelektrode auf einer zweiten Hauptoberfläche angeordnet sein kann. Im Fall einer Leistungsdiode kann die Anodenelektrode auf einer ersten Hauptoberfläche angeordnet sein, während die Kathodenelektrode auf einer zweiten Hauptoberfläche angeordnet sein kann.
  • Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Ferner können die Halbleiterchips als MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie z. B. Brücken, Membranen oder Zungenstrukturen umfassen. Die Halbleiterchips können als Sensoren oder Aktuatoren, beispielsweise Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Mikrophone usw. konfiguriert sein. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente konfiguriert sein. Die Halbleiterchips können auch Antennen und/oder diskrete passive Elemente umfassen. Halbleiterchips, in die solche Funktionselemente eingebettet sind, enthalten im Allgemeinen elektronische Schaltungen, die zum Ansteuern der Funktionselemente oder weiterer Prozesssignale, die durch die Funktionselemente erzeugt werden, dienen. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial hergestellt werden und können ferner anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Überdies können die Halbleiterchips verkappt oder unverkappt sein.
  • Die Halbleiterchips weisen Kontaktelemente auf, die ermöglichen, dass ein elektrischer Kontakt mit den Halbleiterchips hergestellt wird. Die Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitfähigen Material, beispielsweise aus einem Metall, wie z. B. Aluminium, Nickel, Palladium, Gold oder Kupfer, einer Metalllegierung, einem Metallstapel oder einem elektrisch leitfähigen organischen Material bestehen. Die Kontaktelemente können auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips liegen. Die aktiven oder passiven Strukturen der Halbleiterchips sind gewöhnlich unter den aktiven Hauptoberflächen angeordnet und können über die Kontaktelemente elektrisch kontaktiert werden. Im Fall von Leistungstransistoren können die Kontaktelemente Drain-, Source- oder Gateelektroden sein.
  • Die im Folgenden beschriebenen Vorrichtungen können externe Kontaktelemente umfassen, die von der Außenseite der Vorrichtungen zugänglich sind, um zu ermöglichen, dass ein elektrischer Kontakt von der Außenseite der Vorrichtungen hergestellt wird. Außerdem können die externen Kontaktelemente wärmeleitend sein und als Wärmeableiter für die Wärmeableitung der Halbleiterchips dienen. Die externen Kontaktelemente können aus einem beliebigen elektrisch leitfähigen Material, beispielsweise einem Metall wie z. B. Kupfer, Pd, Ni, Au usw., bestehen.
  • Die im Folgenden beschriebenen Vorrichtungen können ein Einkapselungsmaterial umfassen, das zumindest Teile der Halbleiterchips bedeckt. Das Einkapselungsmaterial ist ein elektrisch isolierendes Material, das relativ zu den elektrisch leitfähigen Komponenten der Vorrichtung höchstens unwesentlich elektrisch leitfähig ist. Beispiele eines Einkapselungsmaterials umfassen ein Formmaterial und ein Material auf Epoxidbasis. Das Einkapselungsmaterial kann ein beliebiges geeignetes duroplastisches, thermoplastisches, Laminat-(Prepreg) oder wärmehärtendes Material sein und kann Füllmaterialien enthalten. Verschiedene Techniken können verwendet werden, um die Halbleiterchips mit dem Formmaterial zu bedekken, beispielsweise Formpressen, Laminierung oder Spritzgießen.
  • In einem Halbleiter-Package können mehrere Halbleiterchips verwendet werden, um verschiedene Funktionalitäten bereitzustellen. Derzeit wird eine mehrlagige Struktur im Package bereitgestellt, wenn mehr als eine Umverteilungsschicht erforderlich ist, um elektrische Verbindungen zwischen den mehreren Chips oder zwischen einem Halbleiterchip und externen Verbindungen zu führen. Diese mehrlagige Struktur ist kostspielig zu implementieren, da sie in verschiedenen Bereichen des Packages erforderlich ist.
  • Die vorliegende Offenbarung schafft ein Verfahren und ein System zum Führen von elektrischen Verbindungen von Halbleiterchips innerhalb eines Packages oder mit externen Verbindungen. In einer Ausführungsform ist eine eingebettete Leitungsführungsebene in einem Bereich vorgesehen, der eine hohe Dichte von elektrischen Verbindungen zwischen den mehreren Chips aufweist. In einer anderen Ausführungsform ist eine eingebettete Leitungsführungsebene in einem Bereich vorgesehen, der eine hohe Dichte von elektrischen Verbindungen zwischen mindestens einem Halbleiterchip und einer externen Komponente außerhalb des Halbleiter-Packages aufweist. In einem Beispiel kann die eingebettete Leitungsführungsebene in einem Bereich mit hoher Verbindungsdichte innerhalb einer Umverteilungsschicht zwischen mehreren Chips verwendet werden. In einem anderen Beispiel kann die eingebettete Leitungsführungsebene in Bereichen verwendet werden, in denen im Allgemeinen eine hohe Leitungsführungsdichte besteht. Folglich kann die eingebettete Leitungsführungsebene innerhalb der Umverteilungsschicht oder anderer Schichten verwendet werden, die eine hohe Leitungsführungsdichte aufweisen. Im Zusammenhang mit der vorliegenden Offenbarung ist eine Umverteilungsschicht eine Schicht, die aus einem leitfähigen Material besteht, das mit Kontaktelementen der Chips und anderen leitfähigen Elementen elektrisch gekoppelt ist.
  • 1 stellt ein System zum Führen von elektrischen Verbindungen von mehreren Chips gemäß einer Ausführungsform der vorliegenden Offenbarung dar. In dieser Ausführungsform umfasst ein Halbleiter-Package 100 mehrere Halbleiterchips, beispielsweise Halbleiterchips 104 und 106. Die Halbleiterchips 104 und 106 können ähnliche oder unterschiedliche Funktionen durchführen. Der Halbleiterchip 104 kann beispielsweise ein Anwendungsprozessor sein, der eine Anwendungsfunktion bereitstellt, während der Halbleiterchip 106 ein Leistungshalbleiterchip sein kann, der eine Leistungsquelle für den Halbleiterchip 104 bereitstellt.
  • Das Halbleiter-Package 100 umfasst auch eine eingebettete Leitungsführungsebene 108. In einer Ausführungsform ist die eingebettete Leitungsführungsebene 108 zwischen den Halbleiterchips 104 und 106 angeordnet. Die eingebettete Leitungsführungsebene 108 kann unter Verwendung von Einbettungsmaterial wie z. B. eines Formmaterials oder Laminats angeordnet werden. Andere Verfahren zur Anordnung der eingebetteten Leitungsführungsebene 108 können jedoch verwendet werden, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen. Außerdem kann die eingebettete Leitungsführungsebene 108 an einem beliebigen Ort innerhalb des Packages 100 mit einer hohen Verbindungsdichte, beispielsweise zwischen anderen Chips innerhalb des Packages 100 oder zwischen irgendeinem Halbleiterchip und externen Verbindungen, angeordnet sein.
  • Die eingebettete Leitungsführungsebene 108 kann ein Siliziumträger mit einer hohen Leitungsführungsleitungsdichte sein. Die eingebettete Leitungsführungsebene 108 kann auch aus irgendeinem Polymer oder Keramiksubstrat, beispielsweise einem mehrlagigen HTCC oder LTCC, bestehen. Zusätzliche passive oder aktive Vorrichtungen, mehrlagige Umverteilungsleitungen, Sicherungen oder Kontaktflecken für das Aufbringen von Verbindungselementen, vorzugsweise Lotkugeln, können in die eingebettete Leitungsführungsebene 108 integriert sein. Ferner kann die eingebettete Leitungsführungsebene 108 aus irgendeinem Metall, irgendeiner Metalllegierung oder irgendeinem Metallstapel von verschiedenen Metallen bestehen, in welchem Fall die eingebettete Leitungsführungsebene 108 als Masse- oder Leistungsebene dienen kann.
  • Die eingebettete Leitungsführungsebene 108 umfasst mindestens eine Leitungsführungsleitung 110. Die mindestens eine Leitungsführungsleitung 110 kann aus irgendeinem Metall, irgendeiner Legierung oder irgendeinem Metallstapel von verschiedenen Metallen für elektrische Verbindungen bestehen. Außerdem kann mehr als eine Metallschicht verwendet werden, um die mindestens eine Leitungsführungsleitung 110 auszubilden. Die mindestens eine Leitungsführungsleitung 110 ist einer aktiven Seite der Halbleiterchips 104 und 106 zugewandt, um Verbindungen zwischen den Halbleiterchips zu schaffen.
  • Mehrere Kontaktlochöffnungen 112 können über jeder der mindestens einen Leitungsführungsleitung 110 ausgebildet sein, durch die die eingebettete Leitungsführungsebene 108 mit den Halbleiterchips 104 und 106 verbunden ist. In einer Ausführungsform kann eine der mehreren Kontaktlochöffnungen 112 an einem ersten Ende der Leitungsführungsleitung 110 ausgebildet sein, während eine andere der mehreren Kontaktlochöffnungen 112 an einem zweiten Ende derselben Leitungsführungsleitung 110 ausgebildet sein kann. Die mehreren Kontaktlochöffnungen 112 können jedoch an einem beliebigen Ort entlang der mindestens einen Leitungsführungsleitung ausgebildet sein, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen.
  • Die mindestens eine Leitungsführungsleitung 110 ist mit mindestens einer Verbindungsleitung 114 durch die mehreren Kontaktlochöffnungen 112 elektrisch gekoppelt. Jede der mindestens einen Verbindungsleitung 114 ist mit einer Elektrode oder einem Kontaktelement der Halbleiterchips 104 oder 106 elektrisch gekoppelt. Die mindestens eine Verbindungsleitung 114 kann in einem beliebigen Winkel in Bezug auf die mindestens eine Leitungsführungsleitung 110 orientiert sein. In diesem Beispiel ist die mindestens eine Verbindungsleitung 114 senkrecht zur mindestens einen Leitungsführungsleitung 110 angeordnet. Die mindestens eine Verbindungsleitung 114 kann jedoch in Abhängigkeit vom Ort der eingebetteten Leitungsführungsebene 108 in einem anderen Winkel in Bezug auf die mindestens eine Leitungsführungsleitung 110 angeordnet sein. Die mindestens eine Verbindungsleitung 114 kann aus einem beliebigen Metall für elektrische Verbindungen bestehen und kann über einer oder mehreren Metallschichten ausgebildet sein.
  • Es wird angemerkt, dass sowohl die mindestens eine Leitungsführungsleitung 110 als auch die mindestens eine Verbindungsleitung 114 eine unterschiedliche Leitungsdicke oder -breite aufweisen können. Die Größe der mindestens einen Verbindungsleitung 114 kann beispielsweise gleich der, größer als oder kleiner als die Größe des Kontaktelements 116 der Halbleiterchips 104 und 106 sein. Mittels einer Einbettungsleitungsführungsebene mit der mindestens einen Leitungsführungsleitung, die mit der mindestens einen Verbindungsleitung elektrisch gekoppelt ist, kann die Leitungsführungsdichte zwischen den Halbleiterchips oder mit externen Verbindungen verringert werden, da die eingebettete Leitungsführungsebene an einem beliebigen Ort mit hoher Leitungsführungsdichte angeordnet werden kann. Folglich werden die Kosten verringert, da weniger Umverteilungsschichten erforderlich sind, um elektrische Verbindungen zwischen den mehreren Chips zu führen.
  • In 2 ist ein Diagramm, das ein System zum Führen von elektrischen Verbindungen von Halbleiterchips darstellt, gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung dargestellt. Anstelle von mehreren Halbleiterchips umfasst das Halbleiter-Package 200 in 2 einen Halbleiterchip, beispielsweise einen Halbleiterchip 202, mit mehreren Kontaktelementen 204. Außerdem umfasst das Halbleiter-Package 200 eine eingebettete Leitungsführungsebene 208.
  • Die eingebettete Leitungsführungsebene 208 kann ein Siliziumträger oder andere Typen eines Trägers sein, die aus irgendeinem Polymer oder Keramiksubstrat, beispielsweise einem mehrlagigen HTCC oder LTCC, bestehen. Zusätzliche passive oder aktive Vorrichtungen, mehrlagige Umverteilungsleitungen, Sicherungen oder Kontaktflecken für das Aufbringen von Verbindungselementen, vorzugsweise Lotkugeln, können in die eingebettete Leitungsführungsebene 208 integriert sein. Ferner kann die eingebettete Leitungsführungsebene 208 aus irgendeinem Metall, irgendeiner Metalllegierung oder einem Metallstapel von verschiedenen Metallen bestehen, in welchem Fall die eingebettete Leitungsführungsebene 208 als Masse- oder Leistungsebene dienen kann.
  • In dieser Ausführungsform ist die eingebettete Leitungsführungsebene 208 in einem Bereich des Packages 200 mit hoher Leitungsführungsleitungsdichte, beispielsweise im Bereich 212, der Verbindungen mit mehreren Kontaktelementen 214 zur Kommunikation mit externen Komponenten außerhalb des Packages 200 umfasst, angeordnet. Die eingebettete Leitungsführungsebene 208 umfasst mindestens eine Leitungsführungsleitung 210. Die mindestens eine Leitungsführungsleitung 210 kann aus irgendeinem Metall, irgendeiner Legierung oder irgendeinem Metallstapel von verschiedenen Metallen für elektrische Verbindungen bestehen. Außerdem kann mehr als eine Metallschicht verwendet werden, um die mindestens eine Leitungsführungsleitung 210 auszubilden. Die mindestens eine Leitungsführungsleitung 210 ist einer aktiven Seite des Halbleiterchips 202 zugewandt, um eine Verbindung zwischen dem Halbleiterchip 202 und den mehreren Kontaktelementen 214 mit einer externen Komponente außerhalb des Packages 200 zu schaffen.
  • Mehrere Kontaktlochöffnungen 216 können über der mindestens einen Leitungsführungsleitung 210 ausgebildet sein, durch die die eingebettete Leitungsführungsebene 208 mit dem Halbleiterchip 202 verbunden ist. In einer Ausführungsform kann eine der mehreren Kontaktlochöffnungen 216 an einem ersten Ende der Leitungsführungsleitung 210 ausgebildet sein, während eine andere der mehreren Kontaktlochöffnungen 216 an einem zweiten Ende derselben Leitungsführungsleitung 210 ausgebildet sein kann. Die mehreren Kontaktlochöffnungen 216 können jedoch an einem beliebigen Ort entlang der mindestens einen Leitungsführungsleitung 210 ausgebildet sein, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen.
  • Die mindestens eine Leitungsführungsleitung 210 ist mit mindestens einer Verbindungsleitung 218, 220 durch die mehreren Kontaktlochöffnungen 216 elektrisch gekoppelt. Eine erste Verbindungsleitung 218 ist mit einem Kontaktelement des Halbleiterchips 202 elektrisch gekoppelt. Eine zweite Verbindungsleitung 220 ist mit dem Kontaktelement 214 elektrisch gekoppelt.
  • Die erste 218 und die zweite 220 Verbindungsleitung können in einem beliebigen Winkel in Bezug auf die mindestens eine Leitungsführungsleitung 210 orientiert sein. In diesem Beispiel sind die erste 218 und die zweite 220 Verbindungsleitung senkrecht zu der mindestens einen Leitungsführungsleitung 210 angeordnet. Die mindestens eine Verbindungsleitung 218, 220 kann jedoch in Abhängigkeit vom Ort und von der Orientierung der eingebetteten Leitungsführungsebene 208 in einem anderen Winkel in Bezug auf die mindestens eine Leitungsführungsleitung 210 angeordnet sein. Die mindestens eine Verbindungsleitung 218, 220 kann aus irgendeinem Metall für elektrische Verbindungen bestehen und kann über einer oder mehreren Metallschichten ausgebildet sein.
  • Es wird angemerkt, dass sowohl die mindestens eine Leitungsführungsleitung 210 als auch die erste 218 und die zweite 220 Verbindungsleitung eine unterschiedliche Leitungsdicke oder -breite aufweisen können. Die Größe der ersten 218 und der zweiten 220 Verbindungsleitung kann beispielsweise gleich der, größer als oder kleiner als die Größe der Kontaktelemente 204 des Halbleiterchips 202 und der Kontaktelemente 214 mit der externen Komponente außerhalb des Packages 200 sein. Mit einer Einbettungsleitungsführungsebene 208 mit der mindestens einen Leitungsführungsleitung 210, die mit der ersten 218 und der zweiten 220 Verbindungsleitung elektrisch gekoppelt ist, kann die Leitungsführungsdichte zwischen dem Halbleiterchip 202 und der externen Komponente durch die Kontaktelemente 214 verringert werden, da die eingebettete Leitungsführungsebene 208 an einem beliebigen Ort im Package 200 mit hoher Leitungsführungsdichte angeordnet werden kann. Folglich werden die Kosten verringert, da weniger Umverteilungsschichten erforderlich sind, um elektrische Verbindungen zwischen dem Package 200 und den externen Komponenten außerhalb des Packages 200 zu führen.
  • Es wird auch angemerkt, dass mehr als ein Halbleiterchip 202 im Halbleiter-Package 200 enthalten sein kann und mehr als eine externe Komponente außerhalb des Packages 200 mit dem einen oder den mehreren Halbleiterchips 202 im Package 200 für eine Kommunikation durch die eingebettete Leitungsführungsebene 208 verbunden sein kann. In diesem Fall kann eine zusätzliche Verbindungsleitung, die zur ersten 218 und zur zweiten 220 Verbindungsleitung ähnlich ist, vorgesehen und mit der eingebetteten Leitungsführungsebene 208 elektrisch gekoppelt sein.
  • Mit der Verwendung der eingebetteten Leitungsführungsebene 208 können auch zusätzliche Kreuzungen zwischen dem Halbleiterchip 202 und einem anderen Halbleiterchip im Package oder einer externen Komponente außerhalb des Packages verwirklicht werden. Mindestens eine Kreuzungsleitung 222 kann beispielsweise vorgesehen und zwischen dem Halbleiterchip 202 und mehreren Kontaktelementen 214 elektrisch gekoppelt sein. In diesem Fall kann die mindestens eine Kreuzungsleitung 222 über, unter der oder um die eingebettete Leitungsführungsebene 208 in einer Umverteilungsschicht ausgebildet sein, die von der Umverteilungsschicht verschieden ist, in der die mindestens eine Leitungsführungsleitung 210 ausgebildet ist.
  • In den 3A-3G sind Diagramme, die einen beispielhaften Prozess zum Ausbilden einer Halbleitervorrichtung zum Führen von elektrischen Verbindungen von Halbleiterchips darstellen, gemäß einer Ausführungsform der vorliegenden Offenbarung dargestellt. In 3A ist ein Prozess zum Ausbilden eines Halbleiter-Packages wie z. B. des Halbleiter-Packages 100 gezeigt. Ein Träger 302 wird bereitgestellt und eine Klebstoffschicht 304 wird über dem Träger 302 angeordnet. Der Träger 302 kann ein Metallträger oder andere Typen eines Trägers sein. Die Klebstoffschicht 304 kann aus einem beliebigen Klebstoffmaterial bestehen, einschließlich Klebeband, ohne jedoch darauf begrenzt zu sein.
  • Mehrere Halbleiterchips, beispielsweise Halbleiterchips 306 und 308, und mindestens eine eingebettete Leitungsführungsebene 310 werden aufgegriffen und auf dem Träger 302 über der Klebstoffschicht 304 angeordnet. In einer Ausführungsform kann die mindestens eine eingebettete Leitungsführungsebene 310 mit mindestens einer Leitungsführungsleitung 312 vorgefertigt werden und kann in einer Weise ähnlich zu den Halbleiterchips 306 und 308 aufgegriffen und auf dem Träger 302 angeordnet werden. Die Halbleiterchips 306 und 308 und die mindestens eine eingebettete Leitungsführungsebene 310 werden am Träger 302 durch die Klebstoffschicht 304 befestigt, sobald sie auf der Oberfläche angeordnet sind.
  • Die mindestens eine eingebettete Leitungsführungsebene 310 kann aus verschiedenen Materialien bestehen, beispielsweise Silizium, Glas, Keramik, mehrlagiger Keramik, Polymer usw. Außerdem kann die eingebettete Leitungsführungsebene 310 aus irgendeinem Metall, irgendeiner Metalllegierung oder irgendeinem Metallstapel von verschiedenen Metallen bestehen, in welchem Fall die eingebettete Leitungsführungsebene als Masse- oder Leistungsebene dienen kann. Ferner kann die mindestens eine eingebettete Leitungsführungsebene 310 zusätzliche integrierte Vorrichtungen bzw. Elemente aufweisen, wie z. B. passive oder aktive Vorrichtungen bzw. Elemente, Antennen usw. Die mindestens eine eingebettete Leitungsführungsebene kann auch eine mehrlagige Umverteilung mit mehreren Umverteilungsschichten aufweisen, wobei eine Umverteilungsschicht über einer anderen in einer zum Träger 302 senkrechten Richtung angeordnet ist.
  • Alternativ kann die mindestens eine eingebettete Leitungsführungsebene 310 Kontaktflächen (nicht dargestellt) für externe Verbindungselemente wie Lotkugeln aufweisen. Mehr als eine eingebettete Leitungsführungsebene 310 pro Package kann auf einmal aufgegriffen und auf dem Träger 302 angeordnet werden. Die Form der eingebetteten Leitungsführungsebene 310 ist nicht auf irgendeine geometrische Form begrenzt und die Größe der eingebetteten Leitungsführungsebene 310 kann eine beliebige Größe in Abhängigkeit von der Anzahl der zu führenden elektrischen Verbindungen aufweisen.
  • In dieser Ausführungsform kann die Dicke D1 der eingebetteten Leitungsführungsebene 310 dieselbe wie die Dicke D2 der Halbleiterchips 306 und 308 sein. Die Dicke D1 der eingebetteten Leitungsführungsebene 310 kann jedoch mehr oder weniger als die Dicke D2 der Halbleiterchips 306 und 308 sein, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen. In diesem Beispiel ist die mindestens eine Leitungsführungsleitung 312 außerhalb des Körpers der eingebetteten Leitungsführungsebene 302 auf derselben Seite wie die aktive Oberfläche 318 der Halbleiterchips 306 und 308 und dieser zugewandt angeordnet. Folglich umfasst die Dicke D1 die Dicke des Körpers der eingebetteten Leitungsführungsebene 210 selbst und der mindestens einen Leitungsführungsleitung 312.
  • Die mindestens eine Leitungsführungsleitung 312 kann jedoch innerhalb des Körpers der eingebetteten Leitungsführungsebene 302 auch auf derselben Seite wie die aktive Oberfläche 318 der Halbleiterchips 306 und 308 angeordnet sein, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen. In diesem Fall umfasst die Dicke D1 nur die Dicke des Körpers der eingebetteten Leitungsführungsebene 310, da die mindestens eine Leitungsführungsleitung 312 bereits in den Körper der eingebetteten Leitungsführungsebene 310 eingebettet ist.
  • Die Halbleiterchips 306 und 308 können auf einem Wafer hergestellt werden, der aus einem Halbleitermaterial besteht. Die Halbleiterchips 306 und 308 können auf demselben Wafer oder verschiedenen Wafern hergestellt werden. Die Halbleiterchips 306 und 308 können identische Chips oder Chips mit verschiedenen integrierten Schaltungen sein. Außerdem können die Halbleiterchips 306 und 308 dieselben, ähnliche oder verschiedene Funktionalitäten aufweisen. Die Halbleiterchips 306 und 308 können Kontaktelemente wie z. B. Kontaktelemente 314 und Kontaktelemente 216 umfassen, die auf einer aktiven oder ersten Oberfläche 318 der Halbleiterchips 306 und 308 angeordnet sind.
  • Mit Bezug auf 3B wird, nachdem mindestens ein Halbleiterchip 306, 308 auf dem Träger 302 angeordnet ist, ein Einkapselungsmaterial wie z. B. ein Formmaterial über den mindestens einen Halbleiterchip 306, 308 und die eingebettete Leitungsführungsebene 310 aufgebracht, um ein Formteil 320 auszubilden. In einer Ausführungsform kann das Formmaterial auf Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Partikeln oder Glasfasern (SiO2) oder einem anderen Füllmaterial aus elektrisch isolierendem Material wie z. B. Al2O3 oder organischen Füllmaterialien besteht. In einer Ausführungsform kann das Einkapselungsmaterial unter Verwendung von Formpressen aufgebracht werden. Andere Verfahren zum Aufbringen von Einkapselungsmaterial, z. B. Laminierung, Gießen oder Drucken, können jedoch verwendet werden, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen.
  • Nachdem das Formteil 320 ausgebildet ist, wird mit Bezug auf 3C der Träger 302 entfernt. In einer Ausführungsform kann der Träger 302 unter Verwendung einer Unterdruckspannvorrichtung entfernt werden. Nachdem der Träger 302 entfernt ist, können der mindestens eine Halbleiterchip 306, 308, die eingebettete Leitungsführungsebene 310 und/oder das Formteil 320 auf eine gewünschte Dicke gedünnt oder geschliffen werden. In einer Ausführungsform können Waferschleifmaschinen verwendet werden, um den mindestens einen Halbleiterchip 306, 308, die eingebettete Leitungsführungsebene 310 und/oder das Formteil 320 zu schleifen oder zu dünnen. Alternativ kann ein chemisch-mechanischer Polierprozess verwendet werden, um das Schleifen oder Dünnen auszuführen. Der mindestens eine Halbleiterchip 306, 308, die eingebettete Leitungsführungsebene 310 und/oder das Formteil 320 können gleichzeitig oder in einer beliebigen Reihenfolge geschliffen oder gedünnt werden.
  • Nach dem Schleifen sind die obere Oberfläche 322 des Formmaterials 320 und die zweite Oberfläche 324 des mindestens einen Halbleiterchips 306, 308 im Wesentlichen koplanar. Das Schleifen oder Dünnen des mindestens einen Halbleiterchips 306, 308, der eingebetteten Leitungsführungsebene 310 und/oder des Formteils 320 ist jedoch in Abhängigkeit von der Anwendung optional. Wenn die Dicke D1 der eingebetteten Leitungsführungsebene 310 dieselbe wie oder ähnlich zur Dicke D2 des mindestens einen Halbleiterchips ist, sind die obere Oberfläche 322 des Formmaterials 320, die zweite Oberfläche 324 des mindestens einen Halbleiterchips 306, 308 und die obere Oberfläche 325 der eingebetteten Leitungsführungsebene 310 im Wesentlichen koplanar.
  • Mit Bezug auf 3D kann eine Isolationsschicht 326 über die erste Oberfläche 318 des mindestens einen Halbleiterchips 306, 308, die mindestens eine Leitungsführungsleitung 312 der mindestens einen eingebetteten Leitungsführungsebene 310 und das Formteil 320 aufgebracht werden. Die Isolationsschicht 326 kann aus einem dielektrischen Material bestehen. Andere Typen von Isolationsmaterial können jedoch verwendet werden, um die Isolationsschicht 326 auszubilden, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen.
  • Mehrere Kontaktlochöffnungen, wie z. B. Kontaktlochöffnungen 328, 330, 332 werden dann in der Isolationsschicht 326 ausgebildet. In einer Ausführungsform werden mehrere Kontaktlochöffnungen 328 ausgebildet, um Durchgangsverbindungen mit Kontaktelementen 314 von mindestens einem Halbleiterchip 306, 308 zu schaffen. Mehrere Kontaktlochöffnungen 330 werden ausgebildet, um Durchgangsverbindungen mit Kontaktelementen von Halbleiterchips 306, 308 zu schaffen.
  • Außerdem werden mehrere Kontaktlochöffnungen 332 ausgebildet, um Durchgangsverbindungen mit der mindestens einen Leitungsführungsleitung 312 der mindestens einen eingebetteten Leitungsführungsebene 310 zu schaffen. Die mehreren Kontaktlochöffnungen 328, 330, 332 können durch einen Photolithographieschritt, Bohren unter Verwendung eines Laserstrahls, ein Ätzverfahren oder irgendein anderes Verfahren ausgebildet werden, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen. Eine alternative Darstellung der Ausbildung der mehreren Kontaktlochöffnungen wird mit Bezug auf 4 nachstehend erörtert.
  • Mit Bezug auf 3E wird eine Umverteilungsschicht 334 über der Isolationsschicht 326 ausgebildet, um mindestens eine Verbindungsleitung 114 zu schaffen. In einer Ausführungsform wird die mindestens eine Verbindungsleitung 114 in der Umverteilungsschicht 334 ausgebildet und wird mit den Kontaktelementen 314 und 316 mindestens eines Halbleiterchips 306, 308 und der mindestens einen Leitungsführungsleitung 312 der mindestens einen eingebetteten Leitungsführungsebene 310 elektrisch gekoppelt. Mit der mindestens einen Verbindungsleitung 114 können elektrische Verbindungen zwischen mindestens einem Halbleiterchip 306, 308 und der mindestens einen Einbettungsleitungsführungsebene 310 ohne zusätzliche Umverteilungsschichten hergestellt werden.
  • Um eine Umverteilungsschicht auszubilden, kann zuerst eine Sperrschicht über den mehreren Kontaktlochöffnungen, in diesem Beispiel den Kontaktlochöffnungen 328, 330, 332, und der Isolationsschicht 326 abgeschieden (z. B. gesputtert) werden. Die Sperrschicht kann aus einem elektrisch leitfähigen Material wie z. B. Chrom oder Titan oder einer Legierung aus verschiedenen Metallen wie Titan und Wolfram bestehen. Dann kann eine Keimschicht auf der Sperrschicht abgeschieden (z. B. gesputtert) werden. Die Keimschicht kann aus einem elektrisch leitfähigen Material wie z. B. Kupfer bestehen.
  • Nachdem eine Sperr- und/oder Keimschicht aufgebracht ist, wird eine weitere Schicht aus einem elektrisch leitfähigen Material wie z. B. Kupfer oder mehrere Schichten aus ähnlichen oder verschiedenen elektrisch leitfähigen Materialien wie z. B. Kupfer, Nickel, Gold oder Palladium galvanisch abgeschieden. Das elektrisch leitfähige Material kann Kupfer oder irgendein anderes leitfähiges Metall sein und kann aus einem Schichtstapel aus verschiedenen Metallen wie z. B. Kupfer, Nickel und Gold oder Kupfer, Nickel und Kupfer oder Kupfer, Nickel und Palladium bestehen.
  • Bevor das elektrisch leitfähige Material aufgebracht wird, wird ein Plattierungsresist über der Sperr- und/oder der Keimschicht angeordnet. Der Plattierungsresist kann über der ganzen Sperr- und/oder Keimschicht mit Ausnahme der mehreren Kontaktlochöffnungen wie z. B. Kontaktlochöffnungen 328, 330, 332, der Waferkante (Kantenausschluss) und der Bereiche der Umverteilungsschicht, die für die mindestens eine Verbindungsleitung 114 bestimmt sind, angeordnet werden. Typischerweise wird der Plattierungsresist nach dem Aufbringen mit einer Photolithographiemaske (Maskenjustieranlage) oder einem Retikel (Stepper) belichtet und entwickelt. Eine weitere Möglichkeit bestünde darin, den Resist mit einem Laser (z. B. direkte Laserabbildung) zu strukturieren oder die Umverteilungsschicht bereits strukturiert aufzubringen (z. B. Drukken). Eine Doppel-Damaszener-Umverteilung ist ebenso möglich.
  • Nachdem das elektrisch leitfähige Material in Bereichen aufgebracht ist, die nicht mit dem Plattierungsresist bedeckt sind, wird der Plattierungsresist abgelöst und die Sperr- und/oder Keimschicht werden chemisch, beispielsweise durch Nassätzen, entfernt. Der Plattierungsresist kann leicht mit einer üblichen Resistablösetechnik entfernt werden. Die Sperr- und/oder Keimschicht können durch Nassätzen entfernt werden. Teile der Sperr- und/oder der Keimschicht können jedoch unter Verwendung von anderen Verfahren entfernt werden, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen.
  • Nachdem der Plattierungsresist und die Sperr- und/oder Keimschicht entfernt sind, wird mindestens eine Verbindungsleitung 114 in der Umverteilungsschicht 334 ausgebildet, um elektrische Verbindungen zwischen den Halbleiterchips 306, 308 und der mindestens einen Leitungsführungsleitung 312 der eingebetteten Leitungsführungsebene 310 durch die mehreren Kontaktlochöffnungen 328, 330, 332 zu schaffen.
  • Eine alternative Darstellung der Ausbildung der mindestens einen Verbindungsleitung wird mit Bezug auf 5 nachstehend erörtert.
  • Mit Bezug auf 3F wird, nachdem mindestens eine Verbindungsleitung 114 in der Umverteilungsschicht 324 ausgebildet ist, eine Isolations- oder Lötstoppschicht 336 über der und um die Umverteilungsschicht 334 ausgebildet. Die Isolations- oder Lötstoppschicht 336 wird strukturiert, um Kontaktflecken für externe Verbindungen zu schaffen. Die Kontaktflecken können aus einem beliebigen elektrisch leitfähigen Material hergestellt werden. Ähnlich zur Isolationsschicht 326 kann die Isolations- oder Lötstoppschicht 336 unter Verwendung eines dielektrischen Materials ausgebildet werden. Ein anderes Isolationsmaterial kann jedoch verwendet werden, um die Isolationsschicht 336 auszubilden, ohne vom Gedanken der vorliegenden Offenbarung abzuweichen.
  • Mit Bezug auf 3G kann mindestens ein leitfähiges Element 338 wie z. B. Lötelemente auf die Kontaktflecken aufgebracht werden, wie in 3F strukturiert, um externe elektrische Verbindungen mit Kontaktelementen 314, 316 der Halbleiterchips 306, 308 durch die mehreren Kontaktlochöffnungen 328 und 330 zu schaffen.
  • In diesem Beispiel wird die elektrische Verbindung zwischen dem Kontaktelement 316 des Halbleiterchips 306 und dem Kontaktelement 314 des Halbleiterchips 308 durch die mindestens eine Verbindungsleitung 114 mit der mindestens einen Leitungsführungsleitung 312 der eingebetteten Leitungsführungsebene 310 über die mehreren Kontaktlochöffnungen 332 geschaffen. In dieser Weise können elektrische Verbindungen der Halbleiterchips 306, 308 ohne zusätzliche Umverteilungsschicht geführt werden.
  • Mit Bezug auf 4 ist eine alternative Darstellung der Ausbildung der mehreren Kontaktlochöffnungen gemäß einer Ausführungsform der vorliegenden Offenbarung dargestellt. In dieser Ausführungsform ist ein Halbleiter-Package wie z. B. das Halbleiter-Package 100 gezeigt. Wie vorstehend in 3D erörtert, kann eine Isolationsschicht 326 über die erste Oberfläche 318 der Halbleiterchips 306, 308 und mindestens eine Leitungsführungsleitung 312 der mindestens einen eingebetteten Leitungsführungsebene 310 aufgebracht werden.
  • Mehrere Kontaktlochöffnungen 328, 330, 332 können dann in der Isolationsschicht 326 ausgebildet werden. In diesem Beispiel werden mehrere Kontaktlochöffnungen 328 ausgebildet, um Durchgangsverbindungen mit Kontaktelementen 314 des Halbleiterchips 308 zu schaffen, und mehrere Kontaktlochöffnungen 330 werden ausgebildet, um Durchgangsverbindungen mit Kontaktelementen 316 des Halbleiterchips 306 zu schaffen. Außerdem werden mehrere Kontaktlochöffnungen 332 ausgebildet, um Durchgangsverbindungen mit der mindestens einen Leitungsführungsleitung 312 der mindestens einen eingebetteten Leitungsführungsebene 310 zu schaffen.
  • Wie in 4 gezeigt, werden mehrere Kontaktlochöffnungen 332 über der mindestens einen Leitungsführungsleitung 312 der eingebetteten Leitungsführungsebene 310 ausgebildet, die Abschnitte der mindestens einen Leitungsführungsleitung 312 freilegen, die später durch die mindestens eine Verbindungsleitung 114 (nicht dargestellt) mit Kontaktelementen wie z. B. den Kontaktelementen 314 und/oder Kontaktelementen 316 der Halbleiterchips 306 und 308 verbunden werden sollen, die jeweils durch Kontaktlochöffnungen 328 und 330 freigelegt werden. Es wird angemerkt, dass eine beliebige Anzahl von Kontaktlochöffnungen in der Isolationsschicht 326 ausgebildet werden kann, um Durchgangsverbindungen mit Kontaktelementen von Halbleiterchips zu schaffen. Mehr als zwei Kontaktlochöffnungen können beispielsweise ausgebildet werden, um mehr als zwei Abschnitte der mindestens einen Leitungsführungsleitung 312 freizulegen, die später durch mehr als zwei Verbindungsleitungen 114 (nicht dargestellt) mit Kontaktelementen der Halbleiterchips 306 und 308 verbunden werden sollen.
  • Mit Bezug auf 5 ist eine alternative Darstellung der Ausbildung der mindestens einen Verbindungsleitung gemäß einer Ausführungsform der vorliegenden Offenbarung dargestellt. In dieser Ausführungsform ist ein Halbleiter-Package wie z. B. das Halbleiter-Package 100 gezeigt.
  • Wie vorstehend in 3E erörtert, wird eine Umverteilungsschicht 334 über der Isolationsschicht 326 ausgebildet, um mindestens eine Verbindungsleitung 114 zu schaffen. In diesem Beispiel ist eine erste Verbindungsleitung 502 in der Umverteilungsschicht 334 ausgebildet, die das Kontaktelement 314 des Halbleiterchips 308 mit der Leitungsführungsleitung 504 der eingebetteten Leitungsführungsebene 310 verbindet. Eine zweite Verbindungsleitung 506 ist in der Umverteilungsschicht 334 ausgebildet, die das Kontaktelement 316 des Halbleiterchips 306 mit der Leitungsführungsleitung 504 der eingebetteten Leitungsführungsebene 310 verbindet. Auf diese Weise können elektrische Verbindungen zwischen den Halbleiterchips 306 und 308 und der Einbettungsleitungsführungsebene 310 ohne zusätzliche Umverteilungsschichten hergestellt werden. Die Kreuzungen von elektrischen Verbindungen zwischen den zwei Halbleiterchips 306, 308 oder in der Leitungsführung von Kontaktelementen 314, 316 mit den externen Kontaktelementen können lokal ohne Aufbringen von zusätzlichen Umverteilungsschichten verwirklicht werden.
  • In 6 ist ein Ablaufplan eines beispielhaften Prozesses gemäß einer Ausführungsform der vorliegenden Offenbarung dargestellt. Der Prozess 600 beginnt in Schritt 602, um mehrere Halbleiterchips und mindestens eine eingebettete Leitungsführungsebene vorzusehen. Halbleiterchips 306 und 308 und mindestens eine eingebettete Leitungsführungsebene 310 können beispielsweise auf einem Träger 302 über einer Klebstoffschicht 304 vorgesehen werden.
  • Der Prozess 600 geht dann zu Schritt 604 weiter, um die mehreren Halbleiterchips und die mindestens eine eingebettete Leitungsführungsebene einzukapseln. Beispielsweise kann ein Formteil 320 über den Halbleiterchips 306 und 308 und der mindestens einen eingebetteten Leitungsführungsebene 310 zur Einkapselung ausgebildet werden.
  • Der Prozess 600 fährt dann zu Schritt 606 fort, um eine Isolationsschicht über die mehreren Halbleiterchips und die mindestens eine eingebettete Leitungsführungsebene aufzubringen. Ein dielektrisches Material kann beispielsweise verwendet werden, um eine Isolationsschicht 326 über die Halbleiterchips 306 und 308 und eine eingebettete Leitungsführungsebene 310 aufzubringen.
  • Der Prozess 600 fährt dann zu Schritt 608 fort, um mehrere Kontaktlochöffnungen in der Isolationsschicht auszubilden. Kontaktlochöffnungen 328 und 330 können beispielsweise ausgebildet werden, um jeweils Durchgangsverbindungen mit Kontaktelementen, wie z. B. den Kontaktelementen 314 und/oder Kontaktelementen 316 der Halbleiterchips 306, 308 zu schaffen.
  • Außerdem können Kontaktlochöffnungen 332 ausgebildet werden, um Durchgangsverbindungen mit mindestens einer Leitungsführungsleitung 312 der mindestens einen eingebetteten Leitungsführungsebene 310 zu schaffen.
  • Der Prozess 600 fährt dann zu Schritt 610 fort, um mindestens eine Verbindungsleitung in einer Umverteilungsschicht auszubilden. Mindestens eine Verbindungsleitung 114 wird beispielsweise in einer Umverteilungsschicht 334 ausgebildet, die die Kontaktelemente, wie z. B. Kontaktelemente 314 und/oder die Kontaktelemente 316 der Halbleiterchips 306, 308, mit der mindestens einen Leitungsführungsleitung 312 der eingebetteten Leitungsführungsebene 310 elektrisch koppelt. In dieser Weise können elektrische Verbindungen zwischen Halbleiterchips 306 und 308 und der mindestens einen Einbettungsleitungsführungsebene 310 ohne zusätzliche Umverteilungsschichten hergestellt werden.
  • Der Prozess 600 fährt dann zu Schritt 612 fort, um eine Isolations- oder Lötstoppschicht über der in Schritt 606 ausgebildeten Isolationsschicht aufzubringen und zu strukturieren. Beispielsweise kann die Isolations- oder Lötstoppschicht 336 über der Isolationsschicht 326 ausgebildet und strukturiert werden, um Kontaktflecken zu schaffen, wie in 3F dargestellt.
  • Der Prozess 600 schließt dann in Schritt 614 mit dem Aufbringen von leitfähigen Elementen über der Lötstoppschicht und dem Verbinden mit der mindestens einen Verbindungsleitung ab. Lotelemente 338 können beispielsweise über der Lötstoppschicht 336 aufgebracht und mit der mindestens einen Verbindungsleitung 114 verbunden werden, um externe Verbindungen mit Kontaktelementen wie z. B. den Kontaktelementen 314, 316 der Halbleiterchips 306, 308 durch die mehreren Kontaktlochöffnungen 328 und 330 zu schaffen.
  • 7 stellt ein System zum Führen von elektrischen Verbindungen zwischen Halbleiterchips und externen Komponenten dar. In dieser Ausführungsform umfasst das Package 200 Halbleiterchips 206 und eine eingebettete Leitungsführungsebene 210. Mindestens eine Verbindungsleitung 218, 220 ist vorgesehen, um elektrische Verbindungen zwischen dem Halbleiterchip 206 und der externen Komponente außerhalb des Packages 200 zu führen. In diesem Beispiel sind Kontaktelemente 216 des Halbleiterchips 206 mit zumindest der Leitungsführungsleitung 212 der eingebetteten Leitungsführungsebene 210 durch eine Kontaktlochöffnung 211 elektrisch gekoppelt, während das Kontaktelement 214 mit mindestens einer Leitungsführungsleitung 212 der eingebetteten Leitungsführungsebene 210 durch die Kontaktlochöffnung 213 elektrisch gekoppelt ist.
  • Die mindestens eine Verbindungsleitung 218 und 220 kann durch Aufbringen einer Isolationsschicht 226 auf der ersten Oberfläche 218 des mindestens einen Halbleiterchips 206, der mindestens einen Leitungsführungsleitung 212 der mindestens einen eingebetteten Leitungsführungsebene 210 und dem Formteil 219 ausgebildet werden. Mehrere Kontaktlochöffnungen wie z. B. Kontaktlochöffnungen 211, 213 können in der Isolationsschicht 226 ausgebildet werden, um Durchgangsverbindungen mit dem Kontaktelement 216 des Halbleiterchips 206 und mindestens einer Leitungsführungsleitung 212 der eingebetteten Leitungsführungsebene 210 zu schaffen. Eine Umverteilungsschicht 234 kann über der Isolationsschicht 226 ausgebildet werden, um mindestens eine Verbindungsleitung 218, 220 zu schaffen.
  • Wie vorstehend in 2 erörtert, kann mindestens eine Kreuzungsleitung über, unter der oder um die eingebettete Leitungsführungsebene ausgebildet werden, um elektrische Verbindungen zwischen mehreren Halbleiterchips oder zwischen Halbleiterchips und einer externen Komponente außerhalb des Packages zu schaffen. In dieser Ausführungsform ist die Kreuzungsleitung 222 vorgesehen und zwischen dem Halbleiterchip 206 und der Lotkugel 242 elektrisch gekoppelt, die mit der externen Komponente außerhalb des Packages 200 gekoppelt sein kann. Die Kreuzungsleitung 222 kann durch Aufbringen einer zusätzlichen Isolationsschicht 236 über der Umverteilungsschicht 234, in der die mindestens eine Verbindungsleitung 218, 220 ausgebildet ist, ausgebildet werden. Eine zusätzliche Umverteilungsschicht 238 kann dann über der zusätzlichen Isolationsschicht 236 aufgebracht und strukturiert werden, um die Kreuzungsleitung 222 zwischen dem Kontaktelement 224 des Halbleiterchips 206 und der Lotkugel 242, die mit der externen Komponente außerhalb des Packages 200 verbunden ist, zu schaffen. Mit der eingebetteten Leitungsführungsebene 210 und Kreuzungsleitung 222 können elektrische Verbindungen zwischen dem Halbleiterchip 206 und der externen Komponente außerhalb des Packages 200 geführt werden. In dieser Weise kann die Leitungsführungsdichte in bestimmten Bereichen des Halbleiter-Packages 200 ohne den Bedarf an zusätzlichen Umverteilungsschichten verringert werden.
  • In 8 ist ein Ablaufplan eines beispielhaften Prozesses zum Führen (Routen) von elektrischen Verbindungen von Halbleiterchips gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung dargestellt.
  • Der Prozess 800 beginnt in Schritt 802, um mindestens einen Halbleiterchip und mindestens eine eingebettete Leitungsführungsebene in einem Halbleiter-Package vorzusehen, beispielsweise werden der Halbleiterchip 206 und die eingebettete Leitungsführungsebene 210 im Package 200 in 7 vorgesehen. Der Prozess 800 fährt dann zu Schritt 804 fort, um den mindestens einen Halbleiterchip und die mindestens eine eingebettete Leitungsführungsebene in einem Halbleitergehäuse einzukapseln. Die Einkapselung kann unter Verwendung eines Einkapselungsmaterials, wie z. B. eines Formmaterials, durchgeführt werden.
  • Der Prozess 800 fährt dann zu Schritt 806 fort, um eine Isolationsschicht über den eingekapselten mindestens einen Halbleiterchip und die mindestens eine eingebettete Leitungsführungsebene aufzubringen. Die Isolationsschicht 226 kann beispielsweise über den Halbleiterchip 206 und die eingebettete Leitungsführungsebene 210 aufgebracht werden. Der Prozess 800 fährt dann zu Schritt 808 fort, um mehrere Kontaktlochöffnungen in der Isolationsschicht auszubilden. Beispielsweise können Kontaktlochöffnungen 211 und 213 in der Isolationsschicht 226 ausgebildet werden, um Durchgangsverbindungen mit dem Kontaktelement 214, 216 der Halbleiterchips 206, 208 zu schaffen.
  • Der Prozess 800 fährt dann zu Schritt 810 fort, um mindestens eine Verbindungsleitung in einer Umverteilungsschicht auszubilden. Mindestens eine Verbindungsleitung 218, 220 wird beispielsweise in der Umverteilungsschicht 234 ausgebildet, die das Kontaktelement 216 des Halbleiterchips 206 und mindestens eine Leitungsführungsleitung 212 der eingebetteten Leitungsführungsebene 210 verbindet. Der Prozess 800 fährt dann zu Schritt 812 fort, um eine zusätzliche Isolationsschicht aufzubringen. Die zusätzliche Isolationsschicht 236 wird beispielsweise über die Umverteilungsschicht 234 aufgebracht. Dann fährt der Prozess 800 zu Schritt 814 fort, um eine zusätzliche Umverteilungsschicht über die zusätzliche Isolationsschicht aufzubringen, um mindestens eine Kreuzungsleitung auszubilden. Die zusätzliche Umverteilungsschicht 238 wird beispielsweise über die zusätzliche Isolationsschicht 236 aufgebracht, um mindestens eine Kreuzungsleitung 222 auszubilden.
  • Der Prozess 800 fährt dann zu Schritt 816 fort, um eine Lötstoppschicht über der Umverteilungsschicht und/oder der zusätzlichen Umverteilungsschicht aufzubringen und zu strukturieren. Die Lötstoppschicht 240 kann beispielsweise über der Umverteilungsschicht und/oder der zusätzlichen Umverteilungsschicht aufgebracht und strukturiert werden, um Kontaktflekken für leitfähige Elemente wie z. B. die Lotkugel 242 in 7 zu schaffen. Die Lötstoppschicht definiert Positionen der leitfähigen Elemente. Der Prozess 800 schließt dann in Schritt 818 mit dem Aufbringen von leitfähigen Elementen über der Lötstoppschicht ab. Lotkugeln 242 werden beispielsweise über der Lötstoppschicht 240 aufgebracht, um externe Verbindungen mit dem Package 200 zu schaffen.
  • In 9 ist ein Diagramm, das verschiedene eingebettete Leitungsführungsebenen darstellt, gemäß alternativen Ausführungsformen der vorliegenden Offenbarung dargestellt. Wie in 9 gezeigt, können die eingebetteten Leitungsführungsebenen 902 und 906 in einem Bereich mit hoher Leitungsführungsdichte des Halbleiter-Packages wie z. B. des Packages 100 und 200 in 1 und 2 angeordnet sein, um die Leitungsführungsdichte zwischen den Halbleiterchips oder zwischen den Halbleiterchips und externen Komponenten zu verringern. In diesem Beispiel weist die eingebettete Leitungsführungsebene 902 eine L-Form auf, die ermöglicht, dass elektrische Verbindungen von einer Seite des Packages zur anderen durch mindestens eine Leitungsführungsleitung 904 geführt werden. Ebenso weist die eingebettete Leitungsführungsebene 906 eine unregelmäßige Form auf, die ermöglicht, dass elektrische Verbindungen um andere Komponenten im Package, beispielsweise um Halbleiterchips innerhalb des Packages, durch mindestens eine Leitungsführungsleitung 908 geführt werden.
  • Obwohl ein spezielles Merkmal oder ein spezieller Aspekt einer Ausführungsform der Erfindung in Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal oder ein solcher Aspekt außerdem mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für irgendeine gegebene oder spezielle Anwendung erwünscht und vorteilhaft sein kann. In dem Umfang, in dem die Begriffe „einschließen“, „aufweisen“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, sollen solche Begriffe ferner in einer Weise ähnlich dem Begriff „umfassen“ einschließend sein. Die Begriffe „gekoppelt“ und „verbunden“ zusammen mit Ableitungen können verwendet worden sein. Selbstverständlich können diese Begriffe verwendet worden sein, um anzugeben, dass zwei Elemente ungeachtet dessen, ob sie in direktem physikalischem oder elektrischem Kontakt stehen oder sie nicht miteinander in direktem Kontakt stehen, miteinander zusammenarbeiten oder zusammenwirken. Ferner können die Ausführungsformen der Erfindung selbstverständlich in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert werden. Der Begriff „beispielhaft“ ist auch lediglich als Beispiel anstatt als das Beste oder optimal gemeint. Es soll auch zu erkennen sein, dass Merkmale und/oder Elemente, die hier dargestellt sind, für Zwecke der Einfachheit und des leichten Verständnisses mit speziellen Abmessungen relativ zueinander dargestellt sind, und dass sich tatsächliche Abmessungen von den hier dargestellten beträchtlich unterscheiden können.

Claims (24)

  1. Halbleitervorrichtung, die aufweist: mindestens einen Halbleiterchip (104, 106, 202, 306, 308); mindestens eine Leitungsführungsebene (108, 208, 310) mit einer Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904), die voneinander beabstandet parallel zueinander verlaufen; eine erste Isolationsschicht (326), die über dem mindestens einen Halbleiterchip und der mindestens einen Leitungsführungsebene (108, 208, 310) angeordnet ist; und eine Umverteilungsschicht (234, 334), die über der ersten Isolationsschicht (326) angeordnet ist und folgendes aufweist: eine erste Verbindungsleitung (218), die mit einer der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und dem mindestens einen Halbleiterchip (104, 202, 306) elektrisch gekoppelt ist; und eine zweite Verbindungsleitung (220), die mit der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und mit einem zweiten Halbleiterchip (106, 308) oder mit einem ersten externen Kontaktelement (214) elektrisch gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, wobei der mindestens eine Halbleiterchip (104, 106, 202, 306, 308) und die mindestens eine Leitungsführungsebene (108, 208, 310) durch ein Einkapselungsmaterial eingekapselt sind.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die erste Verbindungsleitung (218) mit der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und dem mindestens einen Halbleiterchip (104, 202, 306) durch mehrere Kontaktlochöffnungen (112, 332) durch die erste Isolationsschicht (326) elektrisch gekoppelt ist.
  4. Vorrichtung nach Anspruch 3, wobei die mehreren Kontaktlochöffnungen (112, 332) an einem beliebigen Ort entlang der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) ausgebildet sind.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die mindestens eine Leitungsführungsebene (108, 208, 310) ein Siliziumsubstrat, ein Polymersubstrat, ein Keramiksubstrat oder ein Metallsubstrat ist.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die eine der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) einer aktiven Seite des mindestens einen Halbleiterchips (104, 202, 306) zugewandt ist.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, die ferner aufweist: mindestens eine Kreuzungsleitung (222), die mit dem mindestens einen Halbleiterchip (104, 202, 306) und mindestens einem Kontaktelement einer Komponente außerhalb der Vorrichtung elektrisch gekoppelt ist.
  8. Vorrichtung nach Anspruch 7, wobei die mindestens eine Kreuzungsleitung (222) in einer zweiten Umverteilungsschicht (238) ausgebildet ist, die über, unter der oder um die mindestens eine Leitungsführungsebene (108, 208, 310) ausgebildet ist.
  9. Halbleitervorrichtung, die aufweist: mindestens einen Halbleiterchip (206, 208) mit mindestens einem Kontaktelement (214, 216); mindestens eine Leitungsführungsebene (108, 208, 310) mit einer Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904), die koplanar zu dem mindestens einen Kontaktelement (214, 216) sind; eine erste Isolationsschicht (326), die über dem mindestens einen Halbleiterchip und der mindestens einen Leitungsführungsebene (108, 208, 310) angeordnet ist; und eine Umverteilungsschicht (234, 334), die über der ersten Isolationsschicht (326) angeordnet ist, um mindestens eine erste Verbindungsleitung (218) und eine zweite Verbindungsleitung (220) auszubilden, wobei die erste Verbindungsleitung (218) mit einer der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und mit einem ersten Halbleiterchip (104, 202, 306) des mindestens einen Halbleiterchips elektrisch gekoppelt ist; und wobei die zweite Verbindungsleitung (220) mit der einen der Mehrzahl von Leitungsführungsleitungen und mit einem zweiten Halbleiterchip (106, 308) des mindestens einen Halbleiterchips oder mit einem ersten externen Kontaktelement (214) elektrisch gekoppelt ist.
  10. Vorrichtung nach Anspruch 9, wobei die mindestens eine Leitungsführungsebene (108, 208, 310) zwischen dem mindestens einen Halbleiterchip (104, 202, 306) und dem zweiten Halbleiterchip (106, 308) angeordnet ist.
  11. Vorrichtung nach Anspruch 9 oder 10, die ferner aufweist: mehrere Kontaktlochöffnungen, die in der ersten Isolationsschicht (326) über dem mindestens einen Kontaktelement und der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) ausgebildet sind.
  12. Vorrichtung nach Anspruch 11, wobei die erste Verbindungsleitung (218) mit dem mindestens einen Kontaktelement und der einen der Mehrzahl von Leitungsführungsleitungen durch die mehreren Kontaktlochöffnungen (112, 332) elektrisch gekoppelt ist.
  13. Vorrichtung nach Anspruch 11 oder 12, wobei die zweite Verbindungsleitung (220) mit einem Kontaktelement einer Komponente außerhalb der Vorrichtung und mit der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) durch die mehreren Kontaktlochöffnungen (112, 332) elektrisch gekoppelt ist.
  14. Vorrichtung nach einem der Ansprüche 9 bis 13, die ferner aufweist: eine zweite Isolationsschicht (336), die über der Umverteilungsschicht (334) um die mindestens eine Verbindungsleitung angeordnet ist.
  15. Vorrichtung nach Anspruch 14, die ferner aufweist: mindestens ein leitfähiges Element, das über der zweiten Isolationsschicht (336) angeordnet ist.
  16. Vorrichtung nach Anspruch 14 oder 15, die ferner aufweist: eine zweite Umverteilungsschicht (238), die über der zweiten Isolationsschicht (336) angeordnet ist, um mindestens eine Kreuzungsleitung (222) auszubilden.
  17. Vorrichtung nach Anspruch 16, wobei die mindestens eine Kreuzungsleitung (222) mit dem mindestens einen Kontaktelement des mindestens einen Halbleiterchips (104, 202, 306) und mindestens einem Kontaktelement einer Komponente außerhalb der Vorrichtung elektrisch gekoppelt ist.
  18. Verfahren zum Führen von elektrischen Verbindungen von mehreren Halbleiterchips, das umfasst: Vorsehen von einem ersten Halbleiterchip (104, 202, 306) und mindestens einer Leitungsführungsebene (108, 208, 310) mit einer Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904), die voneinander beabstandet parallel zueinander verlaufen; Aufbringen einer ersten Isolationsschicht (326) über dem ersten Halbleiterchip und die mindestens eine Leitungsführungsebene; Ausbilden von mehreren Kontaktlochöffnungen (112, 332) in der ersten Isolationsschicht; und Ausbilden einer ersten Umverteilungsschicht (234, 334) über der ersten Isolationsschicht (326), um eine erste Verbindungsleitung (218) und eine zweite Verbindungsleitung (220) auszubilden, wobei die erste Verbindungsleitung (218) mit einer der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und mit dem ersten Halbleiterchip (104, 202, 306) elektrisch gekoppelt ist; und wobei die zweite Verbindungsleitung (220) mit der einen der Mehrzahl von Leitungsführungsleitungen (110, 210, 312, 504, 904) und mit einem zweiten Halbleiterchip (106, 308) des mindestens einen Halbleiterchips oder mit einem ersten externen Kontaktelement (214) elektrisch gekoppelt ist.
  19. Verfahren nach Anspruch 18, wobei das Vorsehen von dem ersten Halbleiterchip (104, 202, 306) und mindestens einer Leitungsführungsebene umfasst: Vorsehen von mindestens einem Kontaktelement in dem Halbleiterchip (104, 202, 306); und Vorsehen von mindestens einer Leitungsführungsleitung (110, 210, 312, 504, 904) in der mindestens einen Leitungsführungsebene (108, 208, 310).
  20. Verfahren nach einem der Ansprüche 18 oder 19, wobei das Ausbilden von mehreren Kontaktlochöffnungen in der Isolationsschicht (326) umfasst: Ausbilden von mehreren Kontaktlochöffnungen (112, 332) über dem mindestens einen Kontaktelement und der mindestens einen Leitungsführungsleitung (110, 210, 312, 504, 904).
  21. Verfahren nach einem der Ansprüche 18 bis 20, das ferner umfasst: Einkapseln des ersten Halbleiterchips (104, 202, 306) und der mindestens einen Leitungsführungsebene (108, 208, 310) mit einem Einkapselungsmaterial.
  22. Verfahren nach einem der Ansprüche 18 bis 21, das ferner umfasst: Aufbringen einer Lötstoppschicht (336) über der Umverteilungsschicht (234, 334); und Strukturieren der Lötstoppschicht (336), um mindestens ein leitfähiges Element aufzubringen.
  23. Verfahren nach einem der Ansprüche 18 bis 22, das ferner umfasst: Aufbringen einer zweiten Isolationsschicht über der Umverteilungsschicht (234, 334); und Aufbringen einer zweiten Umverteilungsschicht (238) über der zweiten Isolationsschicht, um mindestens eine Kreuzungsleitung auszubilden.
  24. Verfahren nach Anspruch 23, das ferner umfasst: Aufbringen einer Lötstoppschicht (240) über der zweiten Umverteilungsschicht (238); und Strukturieren der Lötstoppschicht (240), um mindestens ein leitfähiges Element aufzubringen.
DE102011053161.0A 2010-08-31 2011-08-31 Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips Active DE102011053161B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/871,939 US8598709B2 (en) 2010-08-31 2010-08-31 Method and system for routing electrical connections of semiconductor chips
US12/871,939 2010-08-31

Publications (2)

Publication Number Publication Date
DE102011053161A1 DE102011053161A1 (de) 2012-03-29
DE102011053161B4 true DE102011053161B4 (de) 2021-01-28

Family

ID=45696049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011053161.0A Active DE102011053161B4 (de) 2010-08-31 2011-08-31 Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips

Country Status (2)

Country Link
US (1) US8598709B2 (de)
DE (1) DE102011053161B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
DE102013111569B4 (de) * 2012-10-19 2021-05-06 Infineon Technologies Ag Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9721920B2 (en) 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US9385075B2 (en) * 2012-10-26 2016-07-05 Infineon Technologies Ag Glass carrier with embedded semiconductor device and metal layers on the top surface
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
KR101984831B1 (ko) * 2013-01-31 2019-05-31 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9230926B2 (en) 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
BR112015008750A2 (pt) 2013-09-05 2017-07-04 Koninklijke Philips Nv elemento detector de radiação; método; dispositivo de imageamento médico; e método para construir um detector de radiação
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9056763B2 (en) 2013-09-27 2015-06-16 Intel Corporation Stress buffer layer for integrated microelectromechanical systems (MEMS)
US9337159B2 (en) * 2013-12-13 2016-05-10 Infineon Technologies Ag Semiconductor package with integrated microwave component
DE102014003462B4 (de) * 2014-03-11 2022-12-29 Intel Corporation Substrat-Routing mit lokaler hoher Dichte und Verfahren zum Herstellen einer entsprechenden Vorrichtung
US9978686B1 (en) * 2016-02-19 2018-05-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Interconnection of semiconductor devices in extreme environment microelectronic integrated circuit chips
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188818A1 (en) * 2003-03-25 2004-09-30 Advanced Semiconductor Engineering, Inc. Multi-chips module package
US20070018339A1 (en) * 2005-07-20 2007-01-25 Fujitsu Limited Relay board and semiconductor device having the relay board
US20070075437A1 (en) * 2005-09-30 2007-04-05 Fujitsu Limited Relay board and semiconductor device having the relay board
US20090072411A1 (en) * 2007-09-14 2009-03-19 Infineon Technologies Ag Semiconductor device with conductive interconnect

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US7692310B2 (en) 2006-03-27 2010-04-06 Intel Corporation Forming a hybrid device
DE102006035864B4 (de) * 2006-08-01 2014-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Durchkontaktierung
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US8178982B2 (en) * 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
US8076180B2 (en) * 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188818A1 (en) * 2003-03-25 2004-09-30 Advanced Semiconductor Engineering, Inc. Multi-chips module package
US20070018339A1 (en) * 2005-07-20 2007-01-25 Fujitsu Limited Relay board and semiconductor device having the relay board
US20070075437A1 (en) * 2005-09-30 2007-04-05 Fujitsu Limited Relay board and semiconductor device having the relay board
US20090072411A1 (en) * 2007-09-14 2009-03-19 Infineon Technologies Ag Semiconductor device with conductive interconnect

Also Published As

Publication number Publication date
US20120049375A1 (en) 2012-03-01
US8598709B2 (en) 2013-12-03
DE102011053161A1 (de) 2012-03-29

Similar Documents

Publication Publication Date Title
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102013107244B4 (de) Gestapelter Fan-Out-Halbleiterchip
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102019105763A1 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102015115999B4 (de) Elektronische Komponente
DE102015105952A1 (de) Halbleitereinrichtung und Verfahren
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE102013108352A1 (de) Integriertes System und Verfahren zum Herstellen des integrierten Systems
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102013106299B4 (de) Verfahren zum Ausbilden einer Chipanordnung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102018109028B4 (de) Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative