DE102013111569B4 - Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung - Google Patents

Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102013111569B4
DE102013111569B4 DE102013111569.1A DE102013111569A DE102013111569B4 DE 102013111569 B4 DE102013111569 B4 DE 102013111569B4 DE 102013111569 A DE102013111569 A DE 102013111569A DE 102013111569 B4 DE102013111569 B4 DE 102013111569B4
Authority
DE
Germany
Prior art keywords
antenna structure
semiconductor package
chip
via rod
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013111569.1A
Other languages
English (en)
Other versions
DE102013111569A1 (de
Inventor
Gottfried Beer
Mehran Pour Mousavi
Maciej Wojnowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/736,641 external-priority patent/US8866292B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111569A1 publication Critical patent/DE102013111569A1/de
Application granted granted Critical
Publication of DE102013111569B4 publication Critical patent/DE102013111569B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Abstract

Halbleiterpackage (1), das Folgendes umfasst:ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche;einen in dem Substrat angeordneten ersten Chip (10), wobei der erste Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst;einen in dem Substrat angeordneten ersten Viastab (450);eine auf und/oder in dem ersten Viastab (450) angeordnete erste Antennenstruktur (50);eine auf und/oder in dem ersten Viastab (450) angeordnete zweite Antennenstruktur,wobei die erste Antennenstruktur (50) eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst.

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleiterpackages und insbesondere Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung.
  • In jüngster Zeit ist das Interesse am Millimeterwellenspektrum bei 10 GHz bis 300 GHz drastisch angestiegen. Das Auftreten preiswerter Hochleistungs-CMOS-Technologie hat für Systemdesigner und Serviceprovider neue Perspektiven eröffnet, da es die Entwicklung von Millimeterwellenfunkgeräten mit der gleichen Kostenstruktur wie Funkgeräte ermöglicht, die im Gigahertzbereich oder darunter arbeiten. In Kombination mit verfügbaren ultrabreiten Bandbreiten macht dies das Millimeterwellenspektrum attraktiver als jemals zuvor zum Unterstützen einer neuen Klasse von Systemen und Anwendungen, die von Ultrahochgeschwindigkeitsdatenübertragung, Videoverteilung, tragbarem Radar, Erfassung, Detektion bis zu Bildgebung aller Arten reichen. Dieses Spektrum auszunutzen erfordert jedoch die Fähigkeit zum Auslegen und Herstellen zuverlässiger, preiswerter, effizienter Antennen, die mit Millimeterwellen-Halbleiterbauelementen arbeiten.
  • Bei Millimeterwellensystemen, wie etwa z.B. Radare für Autosicherheit und Komfort, werden Antennenstrukturen auf Hochfrequenzsubstraten oder Hochfrequenzleiterplatten (HF-PCBs) platziert. Antennen wie etwa Mikrostreifenantennen (z.B. Patchantennen) werden oftmals auf diesen speziellen Hochfrequenzsubstraten aufgebaut. HF-PCBs basieren konstruktionsmäßig oftmals auf Rogers-, Taconic- oder anderen PTFE-Materialien. Ein derartiger Aufbau erhöht jedoch die Gesamtkosten aufgrund der besonders hohen Kosten für solche Hochfrequenzsubstrate und ihre Montage.
  • Millimeterwellenausgangsleistung kann auf einer monolithischen integrierten Halbleitermikrowellenschaltung (MMIC - Monolithic Microwave Integrated Circuit) generiert werden, die sich ebenfalls auf der HF-PCB befinden kann. Die Eingänge und Ausgänge an MMIC-Bauelementen passen häufig an eine charakteristische Impedanz (z.B. 50 Ohm) und koppeln an eine Antenne. Diese Zwischenverbindungen zwischen MMIC-Bauelementen und der Antenne beinhalten allgemein eine verlustbehaftete Chip-Platinen-Schnittstelle (z.B. Bonddrähte).
  • Dementsprechend besteht ein Bedarf an effizienten, weniger aufwendigen und kosteneffektiven Antennenpackages für Millimeterwellenanwendungen. US 2012/0049375 A1 beschreibt ein System zur Umverdrahtung, wobei zumindest ein Chip und zumindest ein Umverdrahtungselement in ein Kapselungsmaterial eingebettet und über zumindest eine Umverdrahtungsleitung miteinander verbunden sind. US 2010/0193935 A1 beschreibt ein Embedded-Wafer-Level-Package, wobei ein integrierter Schaltkreis (IC), eine Umverdrahtungslage und eine Antennenstruktur in ein Kapselungsmaterial eingebettet sind. US 2010/0127937 A1 beschreibt eine Antennenstruktur, die durch eine Mehrzahl von Substrat-Durchkontaktierungen gebildet ist, welche auf den Substratoberflächen durch horizontale Metallisierungen verbunden sind. US 2008/0029886 A1 offenbart ein Substratelement mit zumindest einem mit Metall ausgekleidetem Hohlraum zur Aufnahme einer Antennenstruktur. US 2012/0020044 A1 beschreibt eine elektrische Leitungsstruktur, welche in einem Chip-Package zur Durchkontaktierung verwendet wird. Die Leitungsstruktur weist elektrische Leitungen auf, die in einer oder mehreren Schichten auf einem dielektrischen Substrat angeordnet sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterpackage ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche. Ein erster Chip ist in dem Substrat angeordnet. Der erste Chip umfasst mehrere Kontaktpads an der ersten Hauptoberfläche. Ein Viastab ist in dem Substrat angeordnet. Eine Antennenstruktur ist in dem Viastab angeordnet. Eine zweite Antennenstruktur ist in dem Substrat angeordnet, wobei die erste Antennenstruktur eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst. Die zweite Antennenstruktur ist innerhalb des ersten Viastabs angeordnet.
  • In einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen ein um eine Seitenwand des ersten Chips herum angeordnetes Kapselungsmittel, wobei das Kapselungsmittel das Substrat bildet. In noch einer Ausgestaltung kann die erste Antennenstruktur eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in eine Richtung senkrecht zur ersten Hauptoberfläche. In noch einer Ausgestaltung kann die erste Antennenstruktur eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in eine Richtung parallel zur ersten Hauptoberfläche. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin Folgendes umfassen: einen in dem Substrat angeordneten zweiten Viastab und eine innerhalb des zweiten Viastabs angeordnete zweite Antennenstruktur. In noch einer Ausgestaltung kann die erste Antennenstruktur konfiguriert sein zum Emittieren von Strahlung in einer ersten Richtung parallel zur ersten Hauptoberfläche und wobei die zweite Antennenstruktur konfiguriert ist zum Emittieren von Strahlung in einer zweiten Richtung im Wesentlichen senkrecht zur ersten Richtung. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen eine dritte Antennenstruktur, die konfiguriert ist zum Emittieren von Strahlung in einer dritten Richtung, wobei die dritte Richtung relativ zur ersten Richtung und zur zweiten Richtung geneigt ist. In noch einer Ausgestaltung kann das Halbleiterpackage weiterhin umfassen einen dritten Viastab, wobei die dritte Antennenstruktur in dem dritten Viastab angeordnet ist. In noch einer Ausgestaltung kann die dritte Antennenstruktur in dem ersten Viastab angeordnet sein. In noch einer Ausgestaltung können/kann die erste Richtung und/oder die zweite Richtung im Wesentlichen senkrecht zur dritten Richtung verlaufen.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleitersystem ein Halbleiterpackage und eine gedruckte Leiterplatte. Das Halbleiterpackage umfasst ein Substrat, das ein Kapselungsmittel umfasst. Das Substrat weist eine erste Hauptoberfläche und eine gegenüberliegende zweite Hauptoberfläche auf. Ein Chip und ein Viastab sind in dem Substrat angeordnet. Der Chip umfasst mehrere Kontaktpads an der ersten Hauptoberfläche. Eine erste und eine zweite Antennenstruktur sind in dem Viastab angeordnet, wobei die erste Antennenstruktur eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst. Mehrere externe Kontaktpads sind an der zweiten Hauptoberfläche angeordnet. Die gedruckte Leiterplatte weist eine Vorderseite und Rückseite auf. Die gedruckte Leiterplatte umfasst Kontaktpads an der Vorderseite, die elektrisch an die mehreren externen Kontakte gekoppelt sind.
  • In einer Ausgestaltung können die mehreren externen Kontakte durch Durchkapselungsvias an die mehreren Kontaktpads gekoppelt sein. In noch einer Ausgestaltung kann das Halbleitersystem weiterhin Folgendes umfassen: mehrere Lotkugeln, die in den mehreren externen Kontakten angeordnet sind, wobei das Halbleiterpackage unter Verwendung der mehreren Lotkugeln an der gedruckten Leiterplatte angebracht ist. In noch einer Ausgestaltung kann das Halbleitersystem weiterhin umfassen ein um eine Seitenwand des ersten Chips herum angeordnetes Kapselungsmittel, wobei das Kapselungsmittel das Substrat bildet.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden eines Halbleiterpackage das Ausbilden eines Substrats mit einer ersten Hauptoberfläche und einer zweiten gegenüberliegenden Hauptoberfläche. Das Substrat umfasst einen Chip, der mehrere Kontaktpads an der ersten Hauptoberfläche enthält. Ein Viastab weist eine erste Antennenstruktur auf, die bei dem Chip eingebettet ist und eine erste Komponente und eine zweite Komponente umfasst, die konfiguriert sind zum Emittieren von Strahlung in im Wesentlichen senkrechten Richtungen. Die Antennenstruktur wird durch eine Umverdrahtungsschicht mit einem Chipkontaktpad verbunden.
  • In einer Ausgestaltung kann das Verfahren weiterhin Folgendes umfassen: Ausbilden der Antennenstruktur in dem Viastab und Einbetten des Viastabs in ein Kapselungsmittel, während das Substrat ausgebildet wird. In noch einer Ausgestaltung kann die erste Antennenstruktur eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in einer Richtung senkrecht zur ersten Hauptoberfläche. In noch einer Ausgestaltung kann die erste Antennenstruktur eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in einer Richtung parallel zur ersten Hauptoberfläche. In noch einer Ausgestaltung kann das Verfahren weiterhin Folgendes umfassen: Einbetten eines zweiten Viastabs mit einer zweiten Antennenstruktur bei dem Chip. In noch einer Ausgestaltung kann der erste Viastab eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung, und der zweite Viastab kann eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in einer zweiten Richtung orthogonal zur ersten Richtung. In noch einer Ausgestaltung kann das Verfahren weiterhin Folgendes umfassen: Einbetten eines dritten Viastabs mit einer zweiten Antennenstruktur bei dem Chip. In noch einer Ausgestaltung kann der dritte Viastab eine Komponente umfassen, die konfiguriert ist zum Emittieren von Strahlung in einer dritten Richtung orthogonal zur ersten und zweiten Richtung.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigt:
    • 1, die die 1A-1C enthält, ein Halbleiterpackage gemäß einem Beispiel, wobei 1A eine Querschnittsansicht darstellt, während die 1B und 1C geschnittene Draufsichten darstellen;
    • 2 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine Dipolantenne gemäß einem alternativen Beispiel darstellt;
    • 3 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine gefaltete Dipolantenne gemäß einem alternativen Beispiel darstellt;
    • 4 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine Ringantenne gemäß einem alternativen Beispiel darstellt;
    • 5 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine Schleifenantenne gemäß einem alternativen Beispiel darstellt;
    • 6 eine geschnittene Draufsicht auf ein Halbleiterpackage, die eine koplanare Patchantenne gemäß einem alternativen Beispiel darstellt;
    • 7 eine geschnittene Draufsicht auf ein Halbleiterpackage, die ein Antennenarray gemäß einem alternativen Beispiel darstellt;
    • 8 eine geschnittene Draufsicht auf ein Halbleiterpackage mit einem passiven Bauelement gemäß einem alternativen Beispiel;
    • 9 eine Querschnittsansicht eines Halbleiterpackage mit mehreren Halbleiterchips gemäß einem alternativen Beispiel;
    • 10 eine Querschnittsansicht eines Halbleiterpackage mit mehreren gestapelten Halbleiterchips gemäß einem alternativen Beispiel;
    • 11, die die 11A-11B beinhaltet, ein Halbleiterpackage mit einem Kühlkörper gemäß einem alternativen Beispiel, wobei 11A eine Querschnittsansicht ist, während 11B eine Draufsicht ist;
    • 12, die die 12A-12B beinhaltet, ein Halbleiterpackage mit einem eingebetteten Kühlkörper gemäß einem alternativen Beispiel, wobei 12A eine Querschnittsansicht ist, während 12B eine Draufsicht auf das Halbleiterpackage ist;
    • 13 ein Halbleiterpackage mit einer dielektrischen Linse, die über der Antennenstruktur angeordnet ist, gemäß einem alternativen Beispiel;
    • 14, die die 14A-14F beinhaltet, ein Halbleiterpackage während verschiedener Fabrikationsstadien gemäß einem Beispiel;
    • 15 ein Halbleiterpackage mit einer in einem Viastab angeordneten integrierten Antenne;
    • 16 ein Halbleiterpackage mit einer integrierten Antenne mit einer zusätzlichen Mikrostreifenleitung;
    • 17 ein Halbleiterpackage mit einem in den Viastab integrierten Reflektor;
    • 18, die die 18A und 18 B beinhaltet, ein Halbleiterpackage mit einer in einem oder mehreren Viastäben integrierten mehrdimensionalen Antenne gemäß einer Ausführungsform der vorliegenden Erfindung;
    • 19 ein Halbleiterpackage mit einem in den Viastab integrierten Direktor;
    • 20, die die 20A-20C beinhaltet, ein vergrößerte Ansicht der in ein Halbleiterpackage integrierten Antennenstrukturen gemäß Ausführungsformen der Erfindung und
    • 21, die die 21A-21G beinhaltet, ein Halbleiterpackage während verschiedener Fabrikationsstadien.
  • Entsprechende Zahlen und Symbole der verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen deutlich zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Die Herstellung und Verwendung verschiedener Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können.
  • In ein Halbleiterpackage (im Folgenden auch bezeichnet als Halbleitergehäuse) integrierte herkömmliche Antennen weisen viele Probleme auf. Bei herkömmlichen Antennendesigns wird die Antenne in den Fan-Out-Bereich des Halbleiterpackage integriert. Bei solchen herkömmlichen Antennendesigns wird ein Reflektor auf der oberen Oberfläche der gedruckten Leiterplatte unter der Antenne platziert. Folglich hängen kritische Parameter einer Antenne wie etwa Impedanzanpassung, Bandbreite, Richtcharakteristik usw. stark von dem Abstand zwischen der Antenne und der gedruckten Leiterplatte (PCB - Printed Circuit Board) ab. Dieser Abstand wird jedoch während der Montage des Halbleiterpackage bestimmt und ist kein eng kontrollierter Prozess, was zu großen Variationen bei den elektrischen Parametern bei der Antenne führt. Dieser Abstand hängt insbesondere von der Größe der Lotkugeln, der Lötpaste, der das Halbleiterpackage mit der PCB anbringenden Aufschmelzverarbeitung ab.
  • Zudem sollte der Abstand oder die Teilung zwischen der Antenne und dem Reflektor A/4 nicht übersteigen, wobei λ die Freiraumwellenlänge bezeichnet, um maximale Strahlung in der Richtung senkrecht zur PCB sicherzustellen und alle mehrfachen Strahlungsmaxima (sogenannte Nebenzipfel) zu vermeiden. Wenn beispielsweise die Höhe der Lotkugeln etwa 200 µm beträgt, entspricht dies einem akzeptablen Abstand von λ/20 bei 80 GHz und A/15 bei 100 GHz. Die Bandbreite der Antenne hängt jedoch umgekehrt von dem Abstand ab. Der Abstand von 200 µm zwischen der Antenne und dem Reflektor auf der PCB ist nicht optimal, weil er die für die Antenne verfügbare Bandbreite begrenzt. Größere Abstände sind für Breitbandanwendungen und zum Reduzieren der Empfindlichkeit gegenüber Montagetoleranzen vorteilhaft. Deshalb begrenzt der Einsatz von Lotkugeln zum Definieren des Abstands die Bandbreite der Antenne.
  • Aufgrund der Platzierung des Reflektors innerhalb der PCB geht zudem wertvolle Grundfläche auf der PCB verloren, die ansonsten für Leitungsführungsfunktionen verwendet werden könnte. Ein derartiges Design beschränkt oder begrenzt weiterhin die Verwendung von Unterfüllmaterialien zwischen dem Halbleiterpackage und der gedruckten Leiterplatte. Weiterhin werden Lotkugeln auf dem Halbleiterchip platziert, um das Wärmemanagement des Chips zu verbessern. Die Lotkugeln verbrauchen jedoch eine große Fläche der Chipoberfläche, die für andere Kontakte nicht verwendet werden kann.
  • Bei verschiedenen beispielhaften Ausführungsformen überwinden beispielhafte Ausführungsformen der vorliegenden Erfindung diese und andere Probleme durch Ausbilden des Reflektors als eine Dünnfilmschicht auf einer Seite des Halbleiterpackage, während die Antenne als eine andere Dünnfilmschicht auf einer gegenüberliegenden Seite des Halbleiterpackage ausgebildet wird. Somit bestimmt vorteilhafterweise die Dicke des Halbleiterpackage den Abstand zwischen der Antenne und dem Reflektor im Gegensatz zu herkömmlichen Designs. Die Dicke des Halbleiterpackage kann innerhalb höherer Prozesstoleranzen als herkömmliche Lotausbildungsprozesse gesteuert werden. Die gegenüberliegenden Seiten des Halbleiterpackage können unter Verwendung von innerhalb des Halbleiterpackage ausgebildeten Durchgangsvias zusammengeschaltet werden.
  • Ein strukturelles Beispiel wird anhand von 1 beschrieben. Weitere strukturelle Beispiele werden anhand der 2-13 und wieder in 15-20 beschrieben. Verfahren zum Herstellen des Halbleiterpackage werden anhand der 14 und 21 beschrieben.
  • 1, die die 1A-1C beinhaltet, veranschaulicht ein Halbleiterpackage gemäß einem Beispiel. 1A veranschaulicht eine Querschnittsansicht, während die 1B und 1C geschnittene Draufsichten darstellen.
  • Unter Bezugnahme auf 1A wird ein Halbleiterpackage 1 über einer gedruckten Leiterplatte 100 montiert. Bei verschiedenen Beispielen umfasst das Halbleiterpackage 1 mindestens einen in ein Kapselungsmittel 20 eingebetteten Halbleiterchip 10. Der Halbleiterchip 10 kann bei einem oder mehreren Beispielen eine beliebige Art von Schaltungsanordnung umfassen. Bei einem oder mehreren Beispielen umfasst der Halbleiterchip 10 einen integrierten Schaltungschip für Funkkommunikation. Bei einem oder mehreren Beispielen umfasst der Halbleiterchip 10 Ausgänge und/oder Eingänge für eine Antennenstruktur für Funkkommunikation. Der Halbleiterchip 10 kann bei einer oder mehreren Beispielen ein Siliziumchip sein. Bei verschiedenen Beispielen kann der Halbleiterchip 10 ein monolithischer integrierter Mikrowellenschaltungschip (MMIC - Monolithic Microwave Integrated Circuit) für Mikrowellentechnikprozesse sein. MMIC-Chips können Funktionen wie etwa Mikrowellenmischen, Leistungsverstärkung, rauscharme Verstärkung und Hochfrequenzschalten ausführen. MMIC-Chips können massenproduziert sein und sind von ihren Abmessungen her klein, beispielsweise von etwa 1 mm2 bis etwa 10 mm2, was den Betrieb von Hochfrequenzeinrichtungen wie etwa beispielsweise Smartphones und Mobiltelefonen, Radaranwendungen ermöglicht.
  • Bei einem oder mehreren Beispielen umfasst das Halbleiterpackage 1 eine an den Halbleiterchip 10 gekoppelte integrierte Antennenstruktur 50. Bei verschiedenen Beispielen kann die Antennenstruktur 50 zum Übertragen/Empfangen von Kommunikationssignalen zu dem Halbleiterchip 10 konfiguriert sein. Bei einem oder mehreren Beispielen kann die Antennenstruktur 50 zum Übertragen oder Empfangen von Millimeterwellensignalen konfiguriert sein.
  • Bei einem oder mehreren Beispielen kann das Halbleiterpackage 1 beispielsweise ein Wafer-Level-Package und ein Embedded-Wafer-Level-Package umfassen. Bei einem oder mehreren Beispielen kann das Wafer-Level-Package ein Embedded-Wafer-Level-Ball-Grid-Array-Package sein. Bei einem oder mehreren Beispielen kann das Halbleiterpackage 1 ein „Chip in Laminate-Package“ umfassen. Wie dargestellt, ist der Halbleiterchip 10 in das Kapselungsmittel 20 eingebettet, was den Halbleiterchip 10 von anderen Bauelementen isoliert, während gleichzeitig der Halbleiterchip 10 geschützt wird.
  • Der Halbleiterchip 10 enthält eine Schaltungsanordnung, die aktive Bauelemente wie etwa Transistoren, Dioden, Thyristoren und andere, die auf einer ersten Hauptoberfläche ausgebildet sind, enthält. Wie dargestellt, sind die aktiven Bauelemente 11 bei der oberen Oberfläche des Halbleiterchips 10 ausgebildet. Im Gegensatz dazu weist die untere Oberfläche des Halbleiterchips 10 möglicherweise keine aktiven Bauelemente auf. Deshalb enthält die obere Oberfläche des Halbleiterchips 10 mehrere Kontaktpads 35 zum Verbinden mit den Bauelementen innerhalb des Halbleiterchips 10.
  • Bei verschiedenen Beispielen umfasst das Halbleiterpackage 1 ein Fan-Out-Package. Das Embedded-Wafer-Level-Packaging ist eine Erweiterung des standardmäßigen Wafer-Level-Packaging, bei dem das Packaging auf einem künstlichen Wafer realisiert wird. Bei einem Package vom Fan-Out-Typ befinden sich mindestens einige der externen Kontaktpads und/oder Leitungen, die den Halbleiterchip 10 mit den externen Kontaktpads verbinden, seitlich außerhalb des Umrisses des Halbleiterchips 10 oder schneiden zumindest den Umriss des Halbleiterchips 10. Somit wird bei Packages vom Fan-Out-Typ ein peripher äußerer Teil des Package des Halbleiterchips 10 in der Regel (zusätzlich) zum elektrischen Bonden des Package an externe Anwendungen wie etwa Applikationsplatinen usw. verwendet. Dieser äußere Teil des Package, der den Halbleiterchip 10 umgibt, vergrößert effektiv den Kontaktbereich des Package bezüglich der Grundfläche des Halbleiterchips 10, was somit zu gelockerten Einschränkungen hinsichtlich Packagepadgröße und Teilung bezüglich einer späteren Verarbeitung, z.B. Second-Level-Assembly, führt.
  • Bei verschiedenen Beispielen enthält das Halbleiterpackage 1 eine vorderseitige Umverdrahtungsschicht 61 an einer Vorderseite 6 und eine rückseitige Umverdrahtungsschicht 71 auf einer Rückseite 7. Die vorderseitige Umverdrahtungsschicht 61 enthält eine vorderseitige Isolierschicht 30, die vorderseitige Umverdrahtungsleitungen 40, mehrere Viapads 60 und mindestens eine Antennenstruktur 50 umfasst. Somit liefern die in der vorderseitigen Umverdrahtungsschicht 61 verfügbaren Übertragungsleitungen verlustarme Zwischenverbindungen zwischen dem Halbleiterchip 10 und der Antennenstruktur 50. Für einen Fachmann ist es offensichtlich, dass die Vorderseite zusätzliche Bauelemente tragen kann, die in einem bestimmten Abstand von der Antennenstruktur auf Pads der vorderseitigen Umverdrahtungsschicht 61 montiert sind (nicht dargestellt). Die vorderseitige Umverdrahtungsschicht 61 und die rückseitige Umverdrahtungsschicht 71 können mehr als eine Metallschicht umfassen.
  • Analog enthält die rückseitige Umverdrahtungsschicht 71 eine rückseitige Isolierschicht 55, die Umverdrahtungsleitungen, mehrere externe Kontakte 65 und einen Reflektor 45 umfasst. Der Reflektor 45 verbessert die Richtcharakteristik der Antenne, so dass die Antenne primär in einer Richtung senkrecht zur Hauptoberfläche des Halbleiterpackage 1 sendet. Bei Abwesenheit des Reflektors 45 wird ein erheblicher Teil der von der Antenne übertragenen Energie in die darunterliegende gedruckte Leiterplatte gelenkt.
  • Bei verschiedenen Beispielen umfasst das Halbleiterpackage 1 die mehreren externen Kontakte 65 auf der Rückseite 7 des Halbleiterpackage 1. Die Rückseite 7 des Halbleiterpackage 1 befindet sich gegenüber der Vorderseite 6 des Halbleiterpackage 1, die sich bei der oberen Oberfläche des Halbleiterchips 10 befindet, während sich die Rückseite 7 des Halbleiterpackage 1 bei der unteren Oberfläche des Halbleiterchips 10 befindet.
  • Die mehreren Kontaktpads 35 auf der oberen Oberfläche des Halbleiterchips 10 sind an die mehreren externen Kontakte 65 an der Rückseite 7 des Halbleiterpackage 1 gekoppelt. Bei verschiedenen Beispielen sind die mehreren Kontaktpads 35 auf der oberen Oberfläche des Halbleiterchips 10 durch vorderseitige Umverdrahtungsleitungen 40 und durch Durchkapselungsvias 70 an die mehreren externen Kontakte 65 gekoppelt. Die vorderseitigen Umverdrahtungsleitungen 40 sind über der oberen Oberfläche des Halbleiterchips 10 ausgebildet und koppeln die mehreren Kontaktpads 35 an mehrere Viapads 60 (siehe auch 1B). Die mehreren Viapdads 60 sind unter Verwendung der Durchkapselungsvias 70 an die mehreren externen Kontakte 65 gekoppelt.
  • Unter Bezugnahme auf 1B sind einige der mehreren Kontaktpads 35 auf der oberen Oberfläche des Halbleiterchips 10 an mehrere Antennenstrukturen 50 gekoppelt. In 1B sind zwei Antennenstrukturen 50 dargestellt, während bei verschiedenen Beispielen eine kleinere oder größere Anzahl von Antennenstrukturen verwendet werden kann. Die mehreren Kontaktpads 35 werden für externe Strom-/Masse- und Niederfrequenzsignalkontakte verwendet und sorgen auch für mechanische Stütze.
  • Bei verschiedenen Beispielen kann die integrierte Antennenstruktur 50 eine beliebige Art von Antenne wie etwa planare Antennen umfassen. 1B veranschaulicht eine Patchantenne gemäß einem Beispiel. Bei einem alternativen Beispiel kann die Antennenstruktur 50 eine Peitschenantenne (gerade Metallleitung) umfassen. Bei einem Beispiel umfasst die Antennenstruktur 50 ein innerhalb einer Umverdrahtungsschicht des Halbleiterpackage 1 ausgebildetes Metallfeld. Der Reflektor 45 auf der Rückseite 7 ist größer als das die Antennenstruktur 50 bildende Metallfeld und ist geerdet.
  • Unter Bezugnahme auf 1C sind die mehreren externen Kontakte 65 auf der Rückseite 7 des Halbleiterpackage 1 angeordnet. Außerdem ist ein Reflektor 45 auf der Rückseite 7 des Halbleiterpackage 1 angeordnet. Bei verschiedenen Beispielen überlappt der Reflektor 45 die Antennenstruktur 50 auf der Vorderseite 6.
  • Bei einem oder mehreren Beispielen ist der Reflektor 45 größer als das die Antennenstruktur 50 bildende Metallfeld, um stabile Strukturen und geringere Umgebungsempfindlichkeit zu produzieren. Bei einem oder mehreren Beispielen besitzt der Reflektor 45 die mindestens 1,5-fache Größe der Antennenstruktur 50. Bei einem oder mehreren Beispielen besitzt der Reflektor 45 die mindestens doppelte Größe der Antennenstruktur 50. Bei einem oder mehreren Beispielen besitzt der Reflektor 45 die mindestens 5-fache Größe der Antennenstruktur 50. Bei einem oder mehreren Beispielen besitzt der Reflektor 45 die mindestens etwa 1,1- bis etwa 10-fache Größe der Antennenstruktur 50. Bei einem oder mehreren Beispielen besitzt der Reflektor 45 die mindestens etwa 1,5- bis etwa 5-fache Größe der Antennenstruktur 50. Bei einigen Beispielen jedoch kann der Reflektor 45 etwa von der gleichen Größe sein oder nur geringfügig (~1,05x) größer als das Feld der Antennenstruktur 50 sein.
  • Wie in 1A und 1C dargestellt, sind mehrere KontaktLotkugeln 80 unter den mehreren externen Kontaktelementen 65 angeordnet und erstrecken sich aus dem Halbleiterpackage 1 heraus. Die mehreren KontaktLotkugeln 80 sind zwischen die mehreren externen Kontakte 65 und die PCB-Kontaktpads 110 an der oberen Oberfläche der gedruckten Leiterplatte 100 gekoppelt.
  • Analog sind mehrere thermische Lotkugeln 90 unter der Chiprückseite und/oder unter dem Reflektor 45 angeordnet. Die mehreren thermischen Lotkugeln 90 sind an die thermischen Kontaktpads 120 an der oberen Oberfläche der gedruckten Leiterplatte 100 gebondet. Die mehreren thermischen Lotkugeln 90 sind optional und werden bei einigen Beispielen möglicherweise nicht verwendet.
  • Die gedruckte Leiterplatte 100 enthält das PCB-Kontaktpad 110 und die thermischen Kontaktpads 120 an der oberen Oberfläche. Die gedruckte Leiterplatte 100 enthält den rückseitigen Kühlkörper 130 auf der hinteren Oberfläche. Die thermischen Kontaktpads 120 sind durch Durchvias 140 an den rückseitigen Kühlkörper 130 gekoppelt. Die gedruckte Leiterplatte 100 kann eine andere Schaltungsanordnung umfassen, z.B. Metallleitungen und Vias zum Verbinden des Halbleiterpackage 1 mit anderen Komponenten auf der gedruckten Leiterplatte 100. Die vorderseitige Umverdrahtungsschicht 61 des Halbleiterpackage 1 kann zusätzliche, auf Pads der vorderseitigen Umverdrahtungsschicht 61 in einem gewissen Abstand von der nicht dargestellten Antennenstruktur montierte Bauelemente tragen. Die vorderseitige Umverdrahtungsschicht 61 und die rückseitige Umverdrahtungsschicht 71 können bei verschiedenen Beispielen mehr als eine Metallschicht umfassen. Bei verschiedenen Beispielen könnten mehr als ein Chip und/oder passive Elemente in das Halbleiterpackage 1 eingebettet sein.
  • Vorteilhafterweise überwinden Beispiele viele der Beschränkungen eines herkömmlichen Antennendesigns. Beispielsweise wird der Abstand zwischen der Antenne und dem Reflektor durch die Packagedicke eingestellt und ist gegenüber Montagetoleranzen unempfindlich. Der vergrößerte Abstand, z.B. über 200 µm, zwischen der Antenne und dem Reflektor ermöglicht das Realisieren von Antennen mit größeren Bandbreiten. Weiterhin kann die Dicke des Halbleiterpackage 1 so geändert werden, dass anderen Antennenanforderungen und somit anderen Millimeterwellenanwendungen genügt wird. Somit ermöglichen Beispiele das Ausbilden stabiler Antennen mit besseren elektrischen Eigenschaften. Weiterhin gibt es keine Beschränkungen hinsichtlich der Leitungsführung innerhalb der PCB im Gegensatz zu herkömmlichen Antennendesigns, weil der Reflektor nicht innerhalb der PCB ausgebildet ist, sondern vielmehr innerhalb des Halbleiterpackage 1 integriert ist.
  • Als zusätzlicher Vorteil kann der ganze Bereich unter dem Halbleiterchip 10 für thermische Lotkugeln 90 verwendet werden, ohne die chipinterne Schaltungsanordnung zu beeinflussen, die nun auf der gegenüberliegenden Seite des Siliziumchips platziert ist. Dies führt zu einer besseren Wärmeableitung und ermöglicht das Skalieren des Halbleiterchips 10 auf kleinere Abmessungen, ohne das Wärmemanagement zu beeinträchtigen.
  • 2 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einem alternativen Beispiel. Die geschnittene Draufsicht von 2 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie in 2 dargestellt, weist die Antennenstruktur 50 bei diesem Beispiel eine Dipolantenne auf. Die Dipolantenne enthält zwei parallel und in der gleichen Linie miteinander orientierte Metallleitungen, wobei sie ein kleiner Raum trennt.
  • 3 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einem alternativen Beispiel. Die geschnittene Draufsicht von 3 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Unter Bezugnahme auf 3 ist die Antennenstruktur 50 die gefaltete Dipolantenne. Die Enden der Antennenstruktur 50 sind zum Mittelpunkt zurückgefaltet. Diese Antennenstruktur 50 kann eine größere Bandbreite als die in 2 dargestellte Dipolantenne aufweisen.
  • 4 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einem alternativen Beispiel. Die geschnittene Draufsicht von 4 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie als nächstes in 4 dargestellt, ist die Antennenstruktur 50 bei diesem Beispiel eine Ringantenne. Bei weiteren Beispielen kann die Antennenstruktur 50 eine Choke-RingAntenne sein.
  • 5 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einem alternativen Beispiel. Die geschnittene Draufsicht von 5 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie weiter in 5 dargestellt, ist die Antennenstruktur 50 bei einem alternativen Beispiel die Rechteckschleifenantenne.
  • 6 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einem alternativen Beispiel. Die geschnittene Draufsicht von 6 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Wie weiter in 6 dargestellt, kann die Antennenstruktur 50 bei einem alternativen Beispiel eine koplanare Patchantenne sein.
  • 7 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage gemäß einem alternativen Beispiel. Die geschnittene Draufsicht von 7 kann einer in 1A gezeigten Schnittlinie 1B-1B entsprechen.
  • Bei verschiedenen Beispielen kann die Antennenstruktur 50 ein Antennenarray umfassen. Das Antennenarray kann in verschiedenen Ausführungsformen in einer beliebigen geeigneten Struktur oder einem Array von Strukturen (oben beschrieben) ausgebildet sein. Bei verschiedenen Beispielen können die Antennenelemente des Antennenarrays so angeordnet sein, dass sie eine 1- oder 2-dimensionale Struktur bilden. Bei verschiedenen Beispielen kann die Antennenstruktur 50 andere Antennenstrukturen umfassen, einschließlich anderer Schlitzantennen, Monopolantennen und anderer.
  • 8 zeigt eine geschnittene Draufsicht auf ein Halbleiterpackage, das ein passives Bauelement gemäß einem alternativen Beispiel enthält.
  • In verschiedenen Beispielen kann das Halbleiterpackage 1 ein passives Bauelement 51 wie etwa einen Induktor, einen Widerstand, einen Kondensator, in dem Kapselungsmittel 20 (z.B. 1) und/oder der vorderseitigen Umverdrahtungsschicht 61 angeordnet, enthalten. Beispielsweise kann das passive Bauelement 51 eine Spule beinhalten, die bei einem Beispiel in der vorderseitigen Umverdrahtungsschicht 61 bei der Antennenstruktur 50 angeordnet ist.
  • 9 zeigt eine Querschnittsansicht eines Halbleiterpackage, das mehrere Halbleiterchips gemäß einem alternativen Beispiel der vorliegenden Erfindung enthält.
  • Unter Bezugnahme auf 9 kann das Halbleiterpackage 1 bei einem oder mehreren Beispielen mehr als einen Halbleiterchip umfassen. Wie dargestellt, können ein erster Halbleiterchip 10A und ein zweiter Halbleiterchips 10B innerhalb des Kapselungsmittels 20 ausgebildet sein. Bei einem oder mehreren Beispielen ist mindestens einer der Halbleiterchips an die Antennenstruktur 50 gekoppelt. Bei einigen Beispielen kann sowohl der erste Halbleiterchip 10A als auch der zweite Halbleiterchip 10B an eine Antennenstruktur 50 gekoppelt sein.
  • 10 zeigt eine Querschnittsansicht eines Halbleiterpackage, das mehrere gestapelte Halbleiterchips gemäß einem alternativen Beispiel enthält.
  • Im Gegensatz zu der vorausgegangenen Ausführungsform kann dieses Beispiel weiterhin über dem ersten und dem zweiten Halbleiterchip 10A und 10B angeordnete gestapelte Halbleiterchips enthalten. Wie dargestellt, kann ein dritter Halbleiterchip 11A über dem ersten Halbleiterchip 10A angeordnet sein, und der vierte Halbleiterchip 11B kann über dem zweiten Halbleiterchip 10B angeordnet sein. Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können bei verschiedenen Beispielen integrierte Schaltungen oder diskrete Chips oder passive Elemente umfassen. Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können durch ein zweites Kapselungsmittel 320 gekapselt sein. Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können mit der Oberseite nach unten montiert sein (z.B. ist das aktive Gebiet des dritten Halbleiterchips 11A dem aktiven Gebiet des ersten Halbleiterchips 10A zugewandt). Der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B können durch die Durchkapselungsvias 70 an die mehrere externen Kontakte 65 gekoppelt sein. Alternativ können der dritte Halbleiterchip 11A und der vierte Halbleiterchip 11B mit der Oberseite nach oben montiert sein und durch Bonddrähte an die mehrere Viapads 60 gebondet sein.
  • 11, die die 11A-11B beinhaltet, zeigt ein Halbleiterpackage mit einem Kühlkörper gemäß einem alternativen Beispiel der vorliegenden Erfindung. 11A ist eine Querschnittsansicht, während 11B eine Draufsicht ist.
  • Bei verschiedenen Beispielen kann ein Kühlkörper 210, wie in 11A gezeigt, über dem Halbleiterpackage 1 montiert sein, um innerhalb des Halbleiterchips 10 generierte Wärme effektiv zu entfernen. Der Kühlkörper 210 ist derart angebracht, dass die Antennenstruktur 50 nicht blockiert ist. Beispielsweise kann ein Kühlkörper 210 Schlitze für die Antennenstruktur 50 aufweisen (11B). Bei einem oder mehreren Beispielen sind die Schlitze größer als die Antennenstruktur 50, um Abschattungseffekte zu vermeiden. Bei verschiedenen Beispielen können die Schlitze Schrägen aufweisen oder könnten dreidimensional geformt sein.
  • 12, die die 12A-12B beinhaltet, zeigt ein Halbleiterpackage mit einem eingebetteten Kühlkörper gemäß einem alternativen Beispiel der vorliegenden Erfindung. 12A ist eine Querschnittsansicht, während 12B eine Draufsicht auf das Halbleiterpackage ist.
  • Bei diesem Beispiel ist zusätzlich zu dem bezüglich 11 beschriebenen Kühlkörper 210 ein eingebetteter Kühlkörper 220 innerhalb des Kapselungsmittels 20 angeordnet. Der eingebettete Kühlkörper 220 kann ein Halbleitermaterial wie etwa Silizium umfassen oder kann bei verschiedenen Beispielen metallisches Material umfassen. Bei verschiedenen Beispielen kann der eingebettete Kühlkörper 220 ein Via oder andere Strukturen umfassen. Bei einem Beispiel ist der eingebettete Kühlkörper 220 als ein Graben ausgebildet, der eine oder mehrere Seitenwände des Halbleiterchips 10 umgibt (siehe auch 12B). Bei verschiedenen Beispielen ist der eingebettete Kühlkörper 220 nicht unter der Antennenstruktur 50 ausgebildet, um eine Störung des Betriebs der Antenne zu verhindern. Bei verschiedenen Beispielen ist der eingebettete Kühlkörper 220 als eine Masse- oder Stromverbindung von der Oberseite zur Unterseite ausgelegt. Bei verschiedenen Beispielen ist der Kühlkörper 220 als mehrschichtige Metallfläche ausgelegt, um eine Masse- und Stromverbindung von der Oberseite zur Unterseite bereitzustellen.
  • 13 zeigt ein Halbleiterpackage mit einer über der Antennenstruktur montierten dielektrischen Linse gemäß einem alternativen Beispiel.
  • Unter Bezugnahme auf 13 kann eine dielektrische Linse 310 über der Antennenstruktur 50 und über der Vorderseite des Halbleiterpackage 1 angeordnet sein. Die Basis der dielektrischen Linse 310 kann so ausgerichtet sein, dass sie parallel zur Antennenstruktur 50 verläuft. Die Seitenwände der dielektrischen Linse 310 können konfiguriert sein, die Richtcharakteristik der Antennenstruktur 50 zu verbessern. Bei verschiedenen Beispielen kann die dielektrische Linse 310 eine Pyramidenform-, eine Kegel-, eine Pyramidenstumpf-/Kegelstumpfformstruktur oder eine rotationssymmetrische parabolförmige Formstruktur oder Formstruktur höherer Ordnung aufweisen.
  • 14, die die 14A-14F beinhaltet, zeigt ein Halbleiterpackage während verschiedener Fabrikationsstadien gemäß einem Beispiel.
  • Unter Bezugnahme auf 14A wird der eine Halbleiterchip 10 umfassende rekonstituierte Wafer 400 ausgebildet. Unter Bezugnahme auf 14 werden mehrere Halbleiterchips 10 über einem Träger 500 platziert. Die mehreren Halbleiterchips 10 können unter Verwendung herkömmlicher Verarbeitung beispielsweise innerhalb eines Wafers ausgebildet werden, der zerlegt wird, um die mehreren Halbleiterchips 10 auszubilden. Wie oben beschrieben, können die mehreren Halbleiterchips 10 auf einem Siliziumsubstrat wie etwa einem Volumensiliziumsubstrat oder einem Silizium-auf-Isolator-Substrat (SOI-Substrat) ausgebildet werden. Alternativ kann der Halbleiterchip 10 ein auf Siliziumcarbid (SiC) oder Galliumarsenid (GaAs) ausgebildetes Bauelement sein. Beispiele können auch auf Verbundhalbleitersubstraten ausgebildete Bauelemente enthalten und können Bauelemente auf Heteroepitaxialsubstraten enthalten. Bei einem Beispiel ist der Halbleiterchip 10 ein mindestens teilweise auf Galliumnitrid (GaN) ausgebildetes Bauelement, wobei es sich um ein GaN-auf-Saphir- oder Silizium-Substrat handeln kann.
  • Als nächstes werden die mehreren Halbleiterchips 10 unter Verwendung einer Haftschicht 510 an dem Träger 500 befestigt. Der Träger 500 liefert mechanische Stütze und Stabilität während der Verarbeitung. Bei verschiedenen Beispielen kann der Träger 500 ein Klebeband, ein Rahmen, eine aus einem starren Material wie etwa beispielsweise einem Metall wie etwa Nickel, Stahl oder rostfreiem Stahl bestehende Platte, ein Laminat, ein Film oder ein Materialstapel sein.
  • Ein Kapselungsmittel 20 wird über den mehreren Halbleiterchips 10 aufgebracht und umschließt die mehreren Halbleiterchips 10 mindestens teilweise. Bei einem Beispielwird das Kapselungsmittel 20 unter Verwendung eines Ausformprozesses wie etwa Formpressen, Pressgießen, Spritzpressen Spritzgießen, Granulatformen, Pulversintern, Liquid Molding sowie Druckprozessen wie etwa Schablonen- oder Siebdruck aufgebracht.
  • Bei verschiedenen Beispielen umfasst das Kapselungsmittel 20 ein dielektrisches Material und kann bei einem Beispieleine Formmasse umfassen. Bei anderen Beispielen kann das Kapselungsmittel 20 eines oder mehrere eines Polymers, eines Copolymers, eines Biopolymers, eines faserimprägnierten Polymers (z.B. Carbon- oder Glasfasern in einem Harz), eines partikelgefüllten Polymers und andere organische Materialien umfassen. Bei einem oder mehreren Beispielen umfasst das Kapselungsmittel 20 eine nicht unter Verwendung einer Formmasse ausgebildete Dichtmasse und Materialien wie etwa Epoxidharze und/oder Silikone. Bei verschiedenen Beispielen kann das Kapselungsmittel 20 aus einem beliebigen angemessenen Durokunststoff, Thermokunststoff, einem wärmehärtenden Material oder einem Laminat bestehen. Das Material des Kapselungsmittels 20 kann bei einigen Beispielen Füllmaterialien enthalten. Bei einem Beispiel kann das Kapselungsmittel 20 Epoxidmaterial und ein Füllmaterial umfassen, das kleine Partikel aus Glas oder andere elektrisch isolierende mineralische Füllmaterialien wie etwa Aluminiumoxid oder organische Füllmaterialien umfasst. Das Kapselungsmittel 20 kann gehärtet werden, d.h. einem thermischen Prozess unterzogen werden, um zu härten und somit eine hermetische Dichtung auszubilden, die die mehreren Halbleiterchips 10 schützt. Der Härteprozess härtet das Kapselungsmittel 20, wodurch ein einzelnes, die mehreren Halbleiterchips 10 haltendes Substrat ausgebildet wird. Ein derartiges Substrat wird als ein rekonstituierter Wafer 400 bezeichnet. Die Form des Substrats ist nicht auf einen Wafer beschränkt und kann wie bei verschiedenen Beispielen eine Paneele sein.
  • Bei einem oder mehreren Beispielen kann die Dicke des rekonstituierten Wafers 400 konfiguriert sein, die Impedanzanpassung und die Bandbreite der Antenne zu verbessern. Der Abstand zwischen der Antennenstruktur 50 und dem Reflektor 45, der in aufeinanderfolgenden Schritten ausgebildet wird, kann durch die Dicke des rekonstituierten Wafers 400 gesteuert werden. Bei verschiedenen Beispielen kann die Dicke des rekonstituierten Wafers von etwa 20 µm bis zu etwa 2000 µm variieren.
  • 14B, die die 14B-1 und 14B-2 beinhaltet, zeigt das Halbleiterpackage während der Fabrikation, nach dem Trennen des rekonstituierten Wafers von dem Träger gemäß einem Beispiel.
  • Unter Bezugnahme auf 14B wird der Träger 500 entfernt, um den rekonstituierten Wafer 400 oder künstlichen Wafer zu trennen. Das Kapselungsmittel 20 liefert während der nachfolgenden Verarbeitung mechanische und thermische Stabilität. Während der nachfolgenden Verarbeitung kann der rekonstituierte Wafer 400 je nach der thermischen Stabilität des Kapselungsmittels 20 in verschiedenen Ausführungsformen Temperaturen von bis zu 300°C ausgesetzt werden.
  • Bei einem Beispielwerden nach dem Ausbilden des rekonstituierten Wafers 400, wie in 14C dargestellt, Durchkapselungsvias 70 innerhalb des Kapselungsmittels 20 ausgebildet. Die Durchkapselungsvias 70 können durch Ausbilden von Öffnungen in dem Kapselungsmittel 20 und Füllen der Öffnungen mit einem leitenden Material ausgebildet werden. Alternativ können die Durchkapselungsvias 70 bei einigen Beispielen während der Ausbildung des rekonstituierten Wafers 400 ausgebildet werden. Beispielsweise können bei einer oder mehreren Ausführungsformen Viastäbe, z.B. Siliziumstäbe, PCB-Stäbe oder/und Metallstäbe zusammen mit dem Halbleiterchip 10 platziert werden, bevor das Kapselungsmittel 20 ausgebildet wird. Bei verschiedenen Beispielen variieren die Abmessungen der Durchkapselungsvias 70 hinsichtlich Durchmesser und/oder Form von etwa 15 µm bis etwa 500 µm, und die Tiefe hängt von der Dicke des rekonstituierten Wafers ab.
  • Bei verschiedenen Ausführungsformen können die Durchkapselungsvias 70 entweder durch eine Kombination aus Fotolithografie und Ätzen oder alternativ durch einen Laserbohrprozess strukturiert werden. Da die Durchkapselungsvias 70 in ein dielektrisches Material (Kapselungsmittel 20) eingebettet ausgebildet werden, wird eine zusätzliche Ausbildung eines dielektrischen Abstandhalters um die Durchkapselungsvias 70 herum vorteilhafterweise vermieden.
  • Die vorderseitige Umverdrahtungsschicht 61 wird über der aktiven Seite des Halbleiterchips 10 ausgebildet. Eine vorderseitige Isolierschicht 30 wird über dem rekonstituierten Wafer 400 ausgebildet. Als nächstes werden die vorderseitigen Umverdrahtungsleitungen 40 und die Antennenstruktur 50 innerhalb der vorderseitigen Isolierschicht 30 ausgebildet. Die Anzahl der Umverdrahtungsschichten ist bei verschiedenen Beispielen nicht auf eine beschränkt.
  • Eine vorderseitige Isolierschicht 30 kann über der letzten Metallebene der Metallisierung des Halbleiterchips 10 ausgebildet werden, die mehrere Kontaktpads 35 enthalten kann. Die vorderseitige Isolierschicht 30 wird unter Ausbildung von Umverdrahtungsleitungen und Kontaktpads strukturiert. Bei einer oder mehreren Beispielen kann die vorderseitige Isolierschicht 30 eine Oxidschicht oder einen Oxid-/Nitridschichtstapel umfassen. Bei anderen Beispielen kann die vorderseitige Isolierschicht 30 Siliziumnitrid, Siliziumoxynitrid, FTEOS, SiCOH, Polyimid, Fotoimid, BCB oder andere organische Polymere oder Kombinationen davon umfassen. Eine optionale Isolierauskleidung kann über der vorderseitigen Isolierschicht 30 ausgebildet werden. Die optionale Isolierauskleidung kann bei einem Beispiel eine Nitridschicht umfassen. Bei verschiedenen Beispielen kann die optionale Isolierauskleidung FTEOS, SiO2, SiCOH oder andere Lowk-Materialien umfassen. Unter Einsatz eines Fotolithographieprozesses wird die vorderseitige Isolierschicht 30 strukturiert, um die Bondpads auf der letzten Metallebene zu öffnen, z.B. die mehreren Kontaktpads 35 des Halbleiterchips 10.
  • Die vorderseitigen Umverdrahtungsleitungen 40 und die Antennenstruktur 50 werden in der strukturierten vorderseitigen Isolierschicht 30 beispielsweise durch Abscheiden einer Metallauskleidung wie etwa z.B. Titan, Wolfram-Titan, Titannitrid oder Tantalnitrid abgeschieden, gefolgt von einer Keimschicht und einem Elektroplattierungsprozess. Bei einer oder mehreren Beispielen können die vorderseitigen Umverdrahtungsleitungen 40 Kupfer oder ein für einen Plattierungsprozess geeignetes leitendes Material umfassen. Bei verschiedenen Beispielen umfassen die vorderseitigen Umverdrahtungsleitungen 40 bei einem Beispielmehrere Schichten, beispielsweise Cu/Ni, Cu/Ni/Pd/Au, Cu/NiMoP/Pd/Au oder Cu/Sn. Bei verschiedenen Beispielen können die vorderseitigen Umverdrahtungsleitungen 40 zur gleichen Zeit wie die Antennenstruktur 50 ausgebildet werden.
  • Als nächstes unter Bezugnahme auf 14D wird eine rückseitige Umverdrahtungsschicht 71 unter der Rückseite des rekonstituierten Wafer ausgebildet. Die vorderseitigen Umverdrahtungsleitungen 40 können während der nachfolgenden Verarbeitung mit einer Isoliermaterialschicht bedeckt werden, wie in 14D dargestellt. Diese Isoliermaterialschicht könnte eine Struktur sein, um das Zusammenschalten zusätzlicher Bauelemente zu ermöglichen, die auf der Oberseite der vorderseitigen Umverdrahtungsschicht 61 zusammengebaut sind.
  • Eine rückseitige Isolierschicht 55 wird unter dem rekonstituierten Wafer 400 abgeschieden. Die mehreren externen Kontakte 65 werden innerhalb der rückseitigen Isolierschicht 55 ausgebildet. Eine hintere Platte, beispielsweise ein Reflektor 45, wird unter dem Halbleiterchip 10 ausgebildet, so dass er die Antennenstruktur 50 überlappt. Bei verschiedenen Ausführungsformen werden die mehreren externen Kontakte 65 und der Reflektor 45 unter Einsatz eines üblichen Elektroplattierungsprozesses während der Ausbildung der rückseitigen Umverdrahtungsleitungen ausgebildet. Bei verschiedenen Beispielen kann die Anzahl an Umverdrahtungsschichten auf der Vorderseite und der Rückseite wie etwa die vorderseitige Umverdrahtungsschicht 61 und die rückseitige Umverdrahtungsschicht 71 höher liegen und ist möglicherweise nicht auf eine beschränkt, was nur zur Veranschaulichung verwendet wird.
  • Wie als nächstes in 14E dargestellt, werden Lotkugeln auf der rückseitigen Umverdrahtungsschicht 71 ausgebildet. Mehrere KontaktLotkugeln 80 werden unter den mehreren externen Kontakten 65 ausgebildet. Mehrere thermische Lotkugeln 90 werden unter dem Reflektor 45 ausgebildet.
  • Wie durch die Pfeile dargestellt, wird der rekonstituierte Wafer 400 zerlegt, um individuelle Halbleiterpackages 1 auszubilden. Das Zerlegen kann bei einem oder mehreren Beispielen unter Verwendung eines mechanischen Sägeprozesses oder eines Laserzerlegungsprozesses durchgeführt werden. Das Halbleiterpackage 1 umfasst mehrere externe Kontakte 65 zum Ausbilden externer Kontakte. Das so ausgebildete Halbleiterpackage 1 kann vor dem nachfolgenden Packaging getestet werden. Beispielsweise kann eine Testsonde über den mehreren externen Kontakten 65 aufgebracht werden, um fehlerhafte Einheiten zu identifizieren.
  • Das so ausgebildete Halbleiterpackage 1 kann bei einigen Beispielen direkt verwendet und auf einer Leiterplatte montiert werden. Bei anderen Beispielen kann das Halbleiterpackage 1 weiter über einem Systemträger, einem Klemmrahmen und anderen geeigneten Substraten gekapselt werden, um ein Halbleitermodul auszubilden. Zu Beispielen zählen das Ausbilden einer beliebigen Art von Packages, die beispielsweise mit JEDEC-Normen kompatibel sind. Zu Beispielen zählen TO-Packages (Transistor Outline Packages), SO-Packages (Small Outline Packages), TSOP-Gehäuse (Thin Small Outline Packages), TSSOP-Gehäuse (Thin Shrink Small Outline Packages), SIL-Packages (Single in Line), BGA und andere.
  • Unter Bezugnahme auf 14F wird bei einem oder mehreren Beispielen das Halbleiterpackage 1 auf einer gedruckten Leiterplatte 100 montiert. Die mehreren thermischen Lotkugeln 90 können an den thermischen Kontaktpads auf der gedruckten Leiterplatte 100 befestigt werden, während die mehreren KontaktLotkugeln 80 an PCB-Kontaktpads 110 befestigt werden.
  • Alternative strukturelle Beispiele eines Halbleiterpackage mit einer integrierten Antennenstruktur werden gemäß einem Beispiel der vorliegenden Erfindung beschrieben.
  • 15 beschreibt ein Halbleiterpackage mit einer in einem Viastab angeordneten integrierten Antenne, gemäß einem Beispiel der vorliegenden Erfindung.
  • Unter Bezugnahme auf 15 wird ein Halbleiterpackage 1 über einer gedruckten Leiterplatte 100 montiert. Das Halbleiterpackage 1 umfasst einen in ein Kapselungsmittel 20 eingebetteten Halbleiterchip 10. Das Halbleiterpackage 1 umfasst eine an den Halbleiterchip 10 gekoppelte integrierte Antennenstruktur 50.
  • Das Halbleiterpackage 1 enthält eine vorderseitige Umverdrahtungsschicht 61 an einer Vorderseite 6. Die vorderseitige Umverdrahtungsschicht 61 enthält eine vorderseitige Isolierschicht 30, die vorderseitige Umverdrahtungsleitungen 40 umfasst.
  • Mindestens eine Antennenstruktur 50 ist in einem in dem Kapselungsmittel 20 angeordneten Viastab 450 angeordnet. Der Viastab 450 ist eine in das Kapselungsmittel 20 eingebettete Struktur und kann während der Ausbildung des oben in verschiedenen Ausführungsformen beschriebenen rekonstituierten Wafers ausgebildet werden. Als Konsequenz kann der Viastab 450 viele verschiedene Strukturen beinhalten. Der Viastab 450 kann einen Siliziumstab, einen PCB-Viastab oder irgendein anderes Substrat mit einer darin für die Antennenstruktur ausgebildeten Metallisierung umfassen.
  • Der Viastab 450 kann auf PCB-artige Weise hergestellt werden. Der Viastab 450 kann ein Substratmaterial wie Laminat, Keramik, Duroplast, Kapselungsmittel, Thermoplast oder andere Materialien umfassen. Die Strukturen der Viastäbe 450 können analoge PCB- oder Dünnschichttechnologien umfassen. Die Viastäbe 450 können „chipartig“ eingebettet werden, wie unter Verwendung von 14 beschrieben.
  • Der Viastab 450 ist durch die vorderseitige Umverdrahtungsschicht 61 an den Halbleiterchip 10 gekoppelt. Somit liefern die in der vorderseitigen Umverdrahtungsschicht 61 zur Verfügung stehenden Übertragungsleitungen verlustarme Zwischenverbindungen zwischen dem Halbleiterchip 10 und der Antennenstruktur 50. Ein Reflektor 45 ist an der Vorderseite 6 des Halbleiterpackage 1 angeordnet. Der Reflektor 45 überlappt die Antennenstruktur 50 auf der Vorderseite 6. Die Strahlung von der Antennenstruktur 50 ist in 15 durch die Pfeile dargestellt. Der eingebettete Viastab 450 ist senkrecht zur Hauptebene des Halbleiterchips 10 ausgerichtet, so dass die Richtung der Strahlung senkrecht zur Vorderseite 6 verläuft. Somit ist die Strahlungsrichtung ähnlich wie bei den vorausgegangenen Beispielen, beispielsweise in 1 beschrieben.
  • Der Viastab 450 kann eine beliebige geeignete Antennenstruktur beinhalten. Beispielsweise kann ein Vivaldi-Antennenarray an dem Viastab 450 ausgebildet werden. Bei weiteren Ausführungsformen kann eine dielektrische Linse über dem Halbleiterpackage 1 montiert werden, um die Antennenstrahlung weiter zu fokussieren. Weiterhin kann die Antennenstruktur 50 in einem anderen Winkel innerhalb des Viastabs 450 orientiert sein.
  • Die 16 beschreibt ein Halbleiterpackage mit einer integrierten Antenne mit einer zusätzlichen Mikrostreifenleitung.
  • In 16 wird eine zweite Speiseleitung 42 zum Speisen der Antennenstruktur 50 verwendet. Somit kann eine etwaige Asymmetrie bei der Strahlungscharakteristik aufgrund der ersten Speiseleitung 41 minimiert werden.
  • 17 veranschaulicht ein Halbleiterpackage mit einem in den Viastab integrierten Reflektor.
  • 17 veranschaulicht, dass die Strahlung in einer Richtung entlang der Vorderseite 6 des Halbleiterpackage zeigt. Beispielsweise kann die Antennenstruktur 50 eine Dipol- oder Patchantennenstruktur sein. Der Reflektor 45 kann innerhalb des Viastabs 450 enthalten sein. Zur Minimierung der Absorption kann vorteilhafterweise der Viastab 450 mit der Antennenstruktur 50 nahe am Rand des Halbleiterpackage 1 platziert werden.
  • 18, die die 18A und 18B beinhaltet, zeigt eine Ausführungsform eines Halbleiterpackage mit einer in einen oder mehrere Viastäbe in dem Halbleiterpackage integrierten mehrdimensionalen Antenne.
  • Diese Ausführungsform kombiniert die in 16 und 17 beschriebenen Ausführungsformen, um eine dreidimensionale Antenne auszubilden. Somit kann in der in 18A dargestellten Ausführungsform die Antennenstruktur 50 in mehrere Richtungen abstrahlen. Unter Bezugnahme auf 18B kann der Viastab 450 die Antennenstruktur 50 enthalten, die eine Erste-Achse-Antenne 50A, eine Zweite-Achse-Antenne 50B und eine dritte Achse-Antenne 50C enthält, bei einer oder mehreren Ausführungsformen. Diese Funktion kann in individuelle Viastäbe aufgeteilt werden oder/und könnte bei verschiedenen Ausführungsformen mit oben beschriebenen Antennenstrukturen (1 bis 11) kombiniert werden. Solche dreidimensionalen Antennenstrukturen können für Felderfassung oder Energietransfer vorteilhaft sein.
  • 19 zeigt ein Halbleiterpackage mit einer passiven Antenne/Direktor, die in den parallel zur Oberfläche 6 angeordneten Viastab integriert sind.
  • Die Antennenstruktur 50 kann auf der Vorderseite 6 des Halbleiterpackage 1 platziert werden, wobei eine passive Antennenstruktur 145 auf der gegenüberliegenden Seite auf dem Viastab 450 angeordnet ist. Ein Reflektor 45 kann über der gedruckten Leiterplatte 100 ausgebildet sein.
  • 20, die die 20A-20C beinhaltet, zeigt eine vergrößerte Ansicht der in ein Halbleiterpackage integrierten Antennenstrukturen.
  • 20A zeigt eine einzelne Antennenstruktur 50 innerhalb des Kapselungsmittels angeordnet und durch eine erste und eine zweite Speiseleitung 41 und 42 gekoppelt. 20B zeigt eine aus einem Array aus einzelnen Antennen ausgebildete Antennenstruktur 50 zeigt. 20C zeigt eine Ausführungsform, die eine Antennenstruktur 50 mit einer Ersten-Achse-Antenne 50A und einer Zweiten-Achse-Antenne 50B zeigt.
  • 21, die die 21A-21G beinhaltet, veranschaulicht ein Halbleiterpackage während verschiedener Fabrikationsstadien.
  • Unter Bezugnahme auf 21A können die die Antennenstruktur umfassenden Viastäbe in separaten Substraten individuell hergestellt werden. Beispielsweise kann eine erste Antennenstruktur 500A in einem ersten Viastabsubstrat 501 unter Einsatz planarer Fabrikationstechnologien wie etwa Fabrikationsverfahren für gedruckte Leiterplatten und/oder Dünnschichtstrukturierungstechnologien hergestellt werden. Das erste Viastabsubstrat 501 wird vereinzelt, um den ersten Viastab 511 auszubilden, wie in 21B dargestellt. Das erste Viastabsubstrat 501 kann eine andere Antennenstruktur beispielsweise auf der Rückseite gegenüber der Seite, auf der die erste Antennenstruktur 500A ausgebildet ist, enthalten.
  • Eine andere Antennenstruktur kann in einem anderen Substrat hergestellt werden. Wie in 21C gezeigt, kann eine zweite Antennenstruktur 500B innerhalb eines zweiten Viastabsubstrats 502 ausgebildet werden, das vereinzelt wird, um den zweiten Viastab 512 auszubilden, wie in 21D gezeigt. Alternativ kann, wie in 21E gezeigt, eine dritte Antennenstruktur 500C innerhalb eines dritten Viastabsubstrats 503 ausgebildet werden, das vereinzelt wird, um den dritten Viastab 513 auszubilden, wie in 21F dargestellt.
  • Unter Bezugnahme auf 21G kann der rekonstituierte Wafer 400 ausgebildet werden, der einen Halbleiterchip 10, den ersten Viastab 511, den zweiten Viastab 512 und den dritten Viastab 513 umfasst. Die mehreren Halbleiterchips 10 werden über einem Träger 500 platziert.
  • Je nach der Richtcharakteristik der beabsichtigen Antennenstruktur können ein oder mehrere Viastäbe vor dem Positionieren über dem Träger 500 gedreht werden. Mehrere der ersten Viastäbe 511, mehrere der zweiten Viastäbe 512 und mehrere der dritten Viastäbe 513 werden entsprechend über dem Träger 500 positioniert. Als Veranschaulichung werden die mehreren der zweiten Viastäbe 512 und die mehreren der dritten Viastäbe 513 gedreht. Als nächstes werden die mehreren Halbleiterchips 10, die mehreren der ersten Viastäbe 511, die mehreren der zweiten Viastäbe 512 und die mehreren der dritten Viastäbe 513 unter Verwendung einer Haftschicht 510 an dem Träger 500 angebracht.
  • Ein Kapselungsmittel 20 wird über den mehreren Halbleiterchips 10, den mehreren der ersten Viastäbe 511, den mehreren der zweiten Viastäbe 512 und den mehreren der dritten Viastäbe 513 aufgebracht. Das Kapselungsmittel 20 kann gehärtet werden, um den rekonstituierten Wafer 400 zu bilden. Die nachfolgende Verarbeitung kann ablaufen, wie unter Verwendung von 14 dargestellt und beschrieben. Somit können unter Verwendung eines oder mehrerer Viastäbe verschiedene Antennenstrukturen aufgenommen werden.

Claims (23)

  1. Halbleiterpackage (1), das Folgendes umfasst: ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche; einen in dem Substrat angeordneten ersten Chip (10), wobei der erste Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst; einen in dem Substrat angeordneten ersten Viastab (450); eine auf und/oder in dem ersten Viastab (450) angeordnete erste Antennenstruktur (50); eine auf und/oder in dem ersten Viastab (450) angeordnete zweite Antennenstruktur, wobei die erste Antennenstruktur (50) eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst.
  2. Halbleiterpackage (1) nach Anspruch 1, weiterhin umfassend ein um eine Seitenwand des ersten Chips (10) herum angeordnetes Kapselungsmittel (20), wobei das Kapselungsmittel (20) das Substrat bildet.
  3. Halbleiterpackage (1) nach Anspruch 1 oder 2, das weiterhin Folgendes umfasst: einen in dem Substrat angeordneten zweiten Viastab und eine auf und/oder in dem zweiten Viastab angeordnete Antennenstruktur.
  4. Halbleiterpackage (1) nach Anspruch 3, wobei die erste Antennenstruktur (50) konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung und wobei die auf und/oder in dem zweiten Viastab angeordnete Antennenstruktur konfiguriert ist zum Emittieren von Strahlung in einer zweiten Richtung im Wesentlichen senkrecht zur ersten Richtung.
  5. Halbleiterpackage (1) nach Anspruch 4, weiterhin umfassend eine dritte Antennenstruktur, die konfiguriert ist zum Emittieren von Strahlung in einer dritten Richtung.
  6. Halbleiterpackage (1) nach Anspruch 5, weiterhin umfassend einen dritten Viastab, wobei die dritte Antennenstruktur auf und/oder in dem dritten Viastab angeordnet ist.
  7. Halbleiterpackage (1) nach Anspruch 5, wobei die dritte Antennenstruktur auf und/oder in dem ersten Viastab (450) angeordnet ist.
  8. Halbleiterpackage (1) nach einem der Ansprüche 5 bis 7, wobei die dritte Richtung relativ zur ersten Richtung und zur zweiten Richtung geneigt ist, oder wobei die erste Richtung und/oder die zweite Richtung im Wesentlichen senkrecht zur dritten Richtung verlaufen.
  9. Halbleiterpackage (1) nach einem der Ansprüche 1 bis 8, ferner aufweisend: einen auf und/oder in dem ersten Viastab (450) angeordneten Reflektor (45).
  10. Halbleitersystem, das Folgendes umfasst: ein Halbleiterpackage (1), das Folgendes umfasst: ein Substrat, das ein Kapselungsmittel (20) umfasst, wobei das Substrat eine erste Hauptoberfläche und eine gegenüberliegende zweite Hauptoberfläche aufweist, einen in dem Substrat angeordneten Chip (10), wobei der Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst, einen Viastab (450) bei dem im Substrat angeordneten Chip (10), eine auf und/oder in dem ersten Viastab (450) angeordnete erste Antennenstruktur (50), eine auf und/oder in dem ersten Viastab (450) angeordnete zweite Antennenstruktur, wobei die erste Antennenstruktur (50) eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst; und wobei die erste und/oder die zweite Antennenstruktur (50) über eine Umverdrahtungsschicht mit einem Kontaktpad (35) des Chips (10) verbunden ist, und mehrere externe Kontakte an der ersten Hauptoberfläche und/oder der zweiten Hauptoberfläche und eine gedruckte Leiterplatte (100) mit einer Vorderseite und Rückseite, wobei die gedruckte Leiterplatte (100) Kontaktpads an der Vorderseite umfasst, die elektrisch an die mehreren externen Kontakte des Halbleiterpackage (1) gekoppelt sind.
  11. Halbleitersystem nach Anspruch 10, wobei die mehreren externen Kontakte durch Durchkapselungsvias an die mehreren Kontaktpads (35) gekoppelt sind.
  12. Halbleitersystem nach Anspruch 10 oder 11, das weiterhin Folgendes umfasst: mehrere Lotkugeln, die in den mehreren externen Kontakten angeordnet sind, wobei das Halbleiterpackage (1) unter Verwendung der mehreren Lotkugeln an der gedruckten Leiterplatte (100) angebracht ist.
  13. Halbleitersystem nach einem der Ansprüche 10 bis 12, weiterhin umfassend ein um eine Seitenwand des ersten Chips (10) herum angeordnetes Kapselungsmittel (20), wobei das Kapselungsmittel (20) das Substrat bildet.
  14. Halbleitersystem (1) nach einem der Ansprüche 10 bis 13, ferner aufweisend: einen auf und/oder in dem ersten Viastab (450) angeordneten Reflektor (45).
  15. Verfahren zum Ausbilden eines Halbleiterpackage (1), wobei das Verfahren Folgendes umfasst: Ausbilden eines Substrats mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche, wobei das Substrat einen Chip (10) umfasst, wobei der Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst; Einbetten eines ersten Viastabs (450) mit einer ersten Antennenstruktur (50) bei dem Chip (10); wobei die erste Antennenstruktur (50) eine erste Komponente und eine zweite Komponente umfasst, die konfiguriert sind zum Emittieren von Strahlung in im Wesentlichen senkrechten Richtungen, und Verbinden der ersten Antennenstruktur (50) durch eine Umverdrahtungsschicht mit einem Chipkontaktpad.
  16. Verfahren nach Anspruch 15, das weiterhin Folgendes umfasst: Ausbilden der ersten Antennenstruktur (50) auf und/oder in dem ersten Viastab (450) und Einbetten des ersten Viastabs (450) in ein Kapselungsmittel (20), während das Substrat ausgebildet wird.
  17. Verfahren nach Anspruch 15 oder 16, wobei die erste Antennenstruktur (50) eine Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer Richtung senkrecht zur ersten Hauptoberfläche.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die erste Antennenstruktur (50) eine Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer Richtung parallel zur ersten Hauptoberfläche.
  19. Verfahren nach einem der Ansprüche 15 bis 18, das weiterhin Folgendes umfasst: Einbetten eines zweiten Viastabs mit einer zweiten Antennenstruktur bei dem Chip (10).
  20. Verfahren nach Anspruch 19, wobei der erste Viastab eine Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung, und wobei der zweite Viastab eine Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer zweiten Richtung orthogonal zur ersten Richtung.
  21. Verfahren nach Anspruch 20, das weiterhin Folgendes umfasst: Einbetten eines dritten Viastabs mit einer dritten Antennenstruktur bei dem Chip (10).
  22. Verfahren nach Anspruch 21, wobei der dritte Viastab eine Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer dritten Richtung orthogonal zur ersten und zweiten Richtung.
  23. Verfahren nach Anspruch 15, ferner aufweisend; Bereitstellen eines Reflektors (45) auf und/oder in dem ersten Viastab (450).
DE102013111569.1A 2012-10-19 2013-10-21 Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung Active DE102013111569B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP12007249.1 2012-10-19
EP12007249 2012-10-19
US13/736,641 US8866292B2 (en) 2012-10-19 2013-01-08 Semiconductor packages with integrated antenna and methods of forming thereof
US13/736,641 2013-01-08

Publications (2)

Publication Number Publication Date
DE102013111569A1 DE102013111569A1 (de) 2014-04-24
DE102013111569B4 true DE102013111569B4 (de) 2021-05-06

Family

ID=50437184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111569.1A Active DE102013111569B4 (de) 2012-10-19 2013-10-21 Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102013111569B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023121524A1 (en) * 2021-12-22 2023-06-29 Telefonaktiebolaget Lm Ericsson (Publ) Thermal interconnect for integrated circuitry

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337159B2 (en) 2013-12-13 2016-05-10 Infineon Technologies Ag Semiconductor package with integrated microwave component
FR3032556B1 (fr) 2015-02-11 2017-03-17 Commissariat Energie Atomique Dispositif de transmission rf a reflecteur d'ondes electromagnetiques integre
US9831147B2 (en) 2015-11-30 2017-11-28 Infineon Technologies Austria Ag Packaged semiconductor device with internal electrical connections to outer contacts
DE102017200127A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200126A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
US10593635B2 (en) * 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029886A1 (en) * 2006-08-03 2008-02-07 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US20100127937A1 (en) * 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
US20100193935A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Integrated antennas in wafer level package
US20120020044A1 (en) * 2010-07-23 2012-01-26 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
US20120049375A1 (en) * 2010-08-31 2012-03-01 Thorsten Meyer Method and system for routing electrical connections of semiconductor chips

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027530A1 (de) * 2009-07-08 2011-01-20 Robert Bosch Gmbh Leiterplatte

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029886A1 (en) * 2006-08-03 2008-02-07 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US20100127937A1 (en) * 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
US20100193935A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Integrated antennas in wafer level package
US20120020044A1 (en) * 2010-07-23 2012-01-26 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
US20120049375A1 (en) * 2010-08-31 2012-03-01 Thorsten Meyer Method and system for routing electrical connections of semiconductor chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023121524A1 (en) * 2021-12-22 2023-06-29 Telefonaktiebolaget Lm Ericsson (Publ) Thermal interconnect for integrated circuitry

Also Published As

Publication number Publication date
DE102013111569A1 (de) 2014-04-24

Similar Documents

Publication Publication Date Title
DE102013111581A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102011085348B4 (de) Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
US11482788B2 (en) Antenna device and method for manufacturing antenna device
DE102017202578B4 (de) Halbleitervorrichtung, die eine Antenne enthält, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017223561B4 (de) Hochfrequenzbauelement-Packages und Verfahren zum Bilden derselben
DE102010001407B4 (de) Integrierte Antennen auf Wafer-Ebene
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
EP3346544B1 (de) Waver level package mit integrierter oder eingebetteter antenne
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102016107678B4 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
DE112014003166T5 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US11791534B2 (en) Antenna package for signal transmission
DE102020101293A1 (de) Hochfrequenz-vorrichtung mit halbleitervorrichtung und wellenleiter-bauteil
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
DE102018122228A1 (de) Integriertes Multichip-Fan-Out-Package
DE102019128779B4 (de) Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren
WO2004064158A2 (de) Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE112018008188B4 (de) Halbleitervorrichtung und Antennenvorrichtung
DE102020108029A1 (de) Halbleiter-package für hochgeschwindigkeitsdatenübertragung und herstellungsverfahren dafür
DE102018129019A1 (de) Halbleitervorrichtung und verfahren zur herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative