DE102009044639A1 - Bauelement mit einem Halbleiterchip - Google Patents

Bauelement mit einem Halbleiterchip Download PDF

Info

Publication number
DE102009044639A1
DE102009044639A1 DE102009044639A DE102009044639A DE102009044639A1 DE 102009044639 A1 DE102009044639 A1 DE 102009044639A1 DE 102009044639 A DE102009044639 A DE 102009044639A DE 102009044639 A DE102009044639 A DE 102009044639A DE 102009044639 A1 DE102009044639 A1 DE 102009044639A1
Authority
DE
Germany
Prior art keywords
component
layer
semiconductor chip
metal layer
encapsulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009044639A
Other languages
English (en)
Other versions
DE102009044639B4 (de
Inventor
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009044639A1 publication Critical patent/DE102009044639A1/de
Application granted granted Critical
Publication of DE102009044639B4 publication Critical patent/DE102009044639B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Bauelement (100) mit einer Metallschicht (10), einem Halbleiterchip (11), der elektrisch an die Metallschicht (10) gekoppelt und darüber platziert ist, einem Kapselungsmaterial (12), das die Metallschicht (10) und den Halbleiterchip (11) bedeckt, und mindestens einem Durchgangsloch (17), das durch das Kapselungsmaterial (12) verläuft, wobei das mindestens eine Durchgangsloch (17) einen Abschnitt der Metallschicht (10) exponiert, der von außerhalb des Bauelements (100) zugänglich ist.

Description

  • Die vorliegende Erfindung betrifft ein Bauelement mit einem Halbleiterchip und ein Verfahren zu dessen Herstellung.
  • Die Miniaturisierung ist ein anhaltender Trend in der Technologie der Kapselung von integrierten Schaltungen in Richtung kleineren Skalen für Halbleiterbauelemente. Verschiedene Techniken können verwendet werden, um kleinere Halbleiterpackages herzustellen, wie etwa Chip-Skale-Packaging, Wafer-Level-Packaging oder Chip-Stapeln.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Bauelement mit einem Halbleiterchip anzugeben, das sich für die Stapelung von Bauelementen eignet. Ferner soll ein Herstellungsverfahren für ein derartiges Bauelement angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die vorliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Be zugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements mit einem Halbleiterchip, einem Kapselungsmaterial und einem Durchgangsloch durch das Kapselungsmaterial.
  • 2 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Moduls mit zwei aufeinandergestapelten Bauelementen.
  • 3A bis 3M zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem Träger, einem Halbleiterchip, einem Kapselungsmaterial und einem Durchgangsloch durch das Kapselungsmaterial.
  • 4A bis 4K zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem Halbleiterchip, einem Kapselungsmaterial und einem Durchgangsloch durch das Kapselungsmaterial.
  • 5A bis 5C zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Moduls mit zwei aufeinandergestapelten Bauelementen und das Montieren des Moduls auf einer Leiterplatte.
  • 6 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements mit einem Halbleiterchip, ei nem Laminatmaterial und einem Durchgangsloch durch das Laminatmaterial.
  • 7 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements mit einem Halbleiterchip, einem Träger, einem Kapselungsmaterial und einem Durchgangsloch durch den Träger und das Kapselungsmaterial.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt” sollen, wie sie in dieser Anmeldung verwendet werden, nicht bedeuten, dass die Elemente notwendigerweise direkt zusammengekoppelt sind; dazwischenliegende Elemente können zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorgesehen sein.
  • Bauelemente, die einen oder mehrere Halbleiterchips enthalten, werden unten beschrieben. Die Halbleiterchips können von unterschiedlichen Typen sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Weiterhin können die Halbleiterchips als MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren, beispielsweise Drucksensoren, Beschleunigungssensoren, Drehsensoren, Magnetfeldsensoren, Elektromagnetfeldsensoren, Mikrofone usw. konfiguriert sein. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente und/oder Chipstapel konfiguriert sein. Halbleiterchip, in die solche funktionalen Elemente eingebettet sind, enthalten im Allgemeinen Elektronikschaltungen, die zum Ansteuern der funktionalen Elemente oder zum weiteren Verarbeiten von von den funktionalen Elementen generierten Signalen dienen. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips können Kontaktelemente (oder Kontaktpads oder Elektroden oder Kontaktflächen) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Kontaktelementen der Halbleiterchips aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und mit einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, beispielsweise aus Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen zu sein oder nur aus einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Die Bauelemente können eine oder mehrere Metallschichten enthalten. Die Metallschichten können beispielsweise zum Herstellen einer Umverdrahtungsschicht verwendet werden. Die Metallschichten können als Verdrahtungsschichten zum Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Bauelemente oder zum Herstellen eines elektrischen Kontakts mit anderen Halbleiterchips und/oder Komponenten, die in den Bauelementen enthalten sind, verwendet werden. Die Metallschichten können mit einer beliebigen ge wünschten geometrischen Gestalt und mit einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise aus Leiterbahnen bestehen, können aber auch in der Form einer einen Bereich bedeckenden Schicht vorliegen. Beliebige gewünschte Metalle, beispielsweise Kupfer, Aluminium, Nickel, Palladium, Silber, Zinn oder Gold, Metalllegierungen oder Metallstapel können als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Weiterhin können die Metallschichten über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein.
  • Die Halbleiterchips können auf Trägern platziert werden. Die Träger können von beliebiger Gestalt oder Größe sein und aus einem beliebigen Material bestehen. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück hergestellt werden. Die Träger können untereinander durch Verbindungsmittel verbunden werden, mit dem Zweck, einige der Träger im Verlauf der Fabrikation zu trennen. Die Trennung der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder ein beliebiges anderes angebrachtes Verfahren ausgeführt werden. Die Träger können elektrisch leitend sein. Sie können beispielsweise vollständig aus Metallen oder Metalllegierungen, beispielsweise Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen angebrachten Materialien hergestellt werden. Die Träger können beispielsweise ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Weiterhin können die Träger mit einem elektrisch leitenden Material elektroche misch beschichtet werden, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Es kann auch vorgesehen werden, dass die Träger während der Produktion der Bauelemente von den Bauelementen entfernt werden.
  • Die Bauelemente können ein Kapselungsmaterial enthalten, das elektrisch isolieren kann. Das Kapselungsmaterial kann einen beliebigen Bruchteil einer beliebigen Anzahl von Oberflächen der Komponenten des Bauelements bedecken. Das Kapselungsmaterial kann verschiedenen Funktionen dienen. Es kann beispielsweise verwendet werden, um Komponenten des Bauelements elektrisch voneinander und/oder von externen Komponenten zu isolieren, doch kann das Kapselungsmaterial auch als eine Plattform zum Montieren von anderen Komponenten, beispielsweise Verdrahtungsschichten, verwendet werden. Das Kapselungsmaterial kann auch zum Herstellen von Packages (Gehäusen, Kapselungen) vom Fan-Out-Typ verwendet werden. Bei einem Package vom Fan-Out-Typ befinden sich mindestens einige der externen Kontaktelemente und/oder Leiterbahnen, die den Halbleiterchip mit den externen Kontaktelementen verbinden, seitlich außerhalb des Umrisses des Halbleiterchips oder schneiden zumindest den Umriss des Halbleiterchips. Somit wird bei Packages vom Fan-Out-Typ ein peripher äußerer Teil des Package des Halbleiterchips in der Regel (zusätzlich) dazu verwendet, das Package elektrisch mit externen Anwendungen wie etwa Anwendungsplatinen usw. zu verbinden. Dieser äußere Teil des Package, der den Halbleiterchip umgibt, vergrößert effektiv den Kontaktbereich des Package bezüglich des „Footprint” des Halbleiterchips (Anordnung der Kontaktelemente auf dem Halbleiterchip), was zu gelockerten Einschränkungen im Hinblick auf Package-Padgröße und -teilung bezüglich späterer Verarbeitung führt, zum Beispiel der Montage auf der zweiten Ebene.
  • Das Kapselungsmaterial kann unter Einsatz verschiedener Techniken auf den Komponenten des Bauelements abgeschieden werden. Beispielsweise kann das Kapselungsmaterial durch Drucken oder aus einer Gasphase oder einer Lösung oder durch Einsatz irgendeinen anderen angebrachten Verfahrens abgeschieden werden. Das Kapselungsmaterial kann beispielsweise Silikonmaterial enthalten oder kann ganz aus Silikon (oder polymerisierten Siloxanen oder Polysiloxanen) bestehen. Das Kapselungsmaterial kann ein Elastizitätsmodul von beispielsweise unter 100 MPa aufweisen. Das Kapselungsmaterial kann thermisch leitend sein, so dass es die von den Halbleiterchips erzeugte Wärme abführen kann. Es kann auch vorgesehen werden, dass die Bauelemente Kapselungsmaterial enthalten, das thermisch isoliert.
  • Weiterhin kann es sich bei dem Kapselungsmaterial um ein entsprechendes duroplastisches, thermoplastisches oder wärmehärtendes Material oder Laminat (Prepreg) handeln und es kann Füllmaterialien enthalten. Diese Art von Kapselungsmaterial kann beispielsweise durch Formpressen, Spritzgießen, Pulversintern, Vergießen, Dispensieren, Jetting oder Lamination abgeschieden werden.
  • Eine oder mehrere Durchgangslöcher können in dem Kapselungsmaterial erzeugt werden. Die Durchgangslöcher können beispielsweise Abschnitte einer Metallschicht exponieren (freilegen), um das Herstellen einer elektrischen Verbindung mit der Metallschicht von außerhalb des Bauelements zu gestatten. Die Durchgangslöcher können groß genug sein, um Lötkugeln oder Lötabscheidungen aufzunehmen. Dies kann dazu verwendet werden, Bauelemente aufeinander zu stapeln. Die Durchgangslöcher können beispielsweise durch Laserabtragung, Ätzen, foto lithografisches Strukturieren, mechanisches Bohren oder irgendeinen anderen geeigneten Prozess, der einem Fachmann bekannt ist, hergestellt werden.
  • Die unten beschriebenen Bauelemente enthalten externe Kontaktelemente, die von beliebiger Gestalt oder Größe sein und aus einem beliebigen Material bestehen können. Die externen Kontaktelemente können von außerhalb des Bauelements zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin können die externen Kontaktelemente thermisch leiten und können als Kühlkörper dienen, um die von den Halbleiterchips erzeugte Wärme abzuführen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen. Die externen Kontaktelemente können externe Kontaktpads enthalten. Lötmaterial kann auf den externen Kontaktpads abgeschieden werden. Das Lötmaterial kann die Gestalt von Lötkugeln aufweisen und kann beispielsweise aus SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und/oder SnBi bestehen.
  • 1 zeigt schematisch eine Querschnittsansicht eines Bauelements 100. Das Bauelement 100 enthält eine Metallschicht 10, einen Halbleiterchip 11 und ein Kapselungsmaterial 12. Die Metallschicht 10 weist eine erste Fläche 13 und eine zweite Fläche 14 gegenüber der ersten Fläche 13 auf. Der Halbleiterchip 11 weist eine erste Fläche 15 und eine zweite Fläche 16 gegenüber der ersten Fläche 15 auf. Der Halbleiterchip 11 ist über der Metallschicht 10 platziert, wobei seine erste Fläche 15 der ersten Fläche 13 der Metallschicht 10 zugewandt ist. Weiterhin ist der Halbleiterchip 11 elektrisch an die Metallschicht 10 gekoppelt. Das Kapselungsmaterial 12 bedeckt die erste Fläche 13 der Metallschicht 10 und den Halbleiterchip 11. Mindestens ein Durchgangsloch 17 verläuft von der ersten Fläche 13 der Metallschicht 10 durch das Kapselungsmaterial 12. Das Durchgangsloch 17 ist ungefüllt oder mindestens nicht vollständig mit einem Material gefüllt, so dass das Durchgangsloch 17 von außerhalb des Bauelements 100 zugänglich ist. Weiterhin ist der Abschnitt der ersten Fläche 13 der Metallschicht 10, der durch das Durchgangsloch 17 exponiert (freigelegt) ist, von außerhalb des Bauelements 100 zugänglich.
  • 2 zeigt schematisch eine Querschnittsansicht eines Moduls 200. Das Modul 200 besteht aus einem ersten Bauelement 20 und einem zweiten Bauelement 21. Das erste Bauelement 20 enthält einen ersten Halbleiterchip 22 und mehrere erste externe Kontaktpads 23, die elektrisch an den ersten Halbleiterchip 22 gekoppelt sind. Das zweite Bauelement 21 enthält eine Metallschicht 10 mit einer ersten Fläche 13 und einen zweiten Halbleiterchip 11 mit einer ersten Fläche 15. Der zweite Halbleiterchip 11 ist so an der Metallschicht 10 angebracht, dass seine erste Fläche 15 der ersten Fläche 13 der Metallschicht 10 zugewandt ist. Das zweite Bauelement 21 enthält weiterhin ein Kapselungsmaterial, das die erste Fläche 13 der Metallschicht 10 und den Halbleiterchip 11 bedeckt. Mehrere Durchgangslöcher 17 verlaufen von der ersten Fläche 13 der Metallschicht 10 durch das Kapselungsmaterial 12. Das Modul 200 enthält weiterhin mehrere Lötbumps (Lothöcker, Lotdepots, Lotabscheidungen) 24, die die Metallschicht 10 elektrisch an die ersten externen Kontaktpads 23 koppeln, wobei jeder der Lötbumps 24 mindestens teilweise in einem jeweiligen der Durchgangslöcher 17 platziert ist.
  • Die 3A bis 3M zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements 300, das in 3M gezeigt ist. Das Bauelement 300 ist eine Implementierung des in 1 gezeigten Bauelements 100. Die Details des Bauelements 300, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 100 angewendet werden. Ähnliche oder identische Komponenten der Bauelemente 100 und 300 sind mit den gleichen Bezugszahlen bezeichnet.
  • Wie in 3A gezeigt, wird ein Träger 30 bereitgestellt. Bei dem Träger 30 kann es sich um eine Platte oder eine Folie handeln, die aus einem starren Material hergestellt ist, beispielsweise einem Metall oder einer Metalllegierung, wie etwa Kupfer, Aluminium, Nickel, CuFeP, Stahl oder rostfreiem Stahl. Der Träger 30 kann eine flache obere Oberfläche aufweisen, auf der später die Halbleiterchips 11 platziert werden. Die Gestalt des Trägers 30 ist nicht auf eine beliebige geometrische Gestalt beschränkt, und der Träger 30 kann eine entsprechende Größe aufweisen. Beispielsweise kann die Dicke des Trägers 30 im Bereich von 50 μm bis 1 mm liegen. Weiterhin kann der Träger 30 strukturiert sein. Der Träger 30 kann beispielsweise ein Systemträger oder ein Teil eines Systemträgers sein. Zudem kann der Träger 30 mit einem elektrisch leitenden Material elektrochemisch beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor.
  • Ein Material 31, beispielsweise ein Klebematerial, kann auf der oberen Oberfläche des Trägers 30 abgeschieden sein, wie in 3B gezeigt. Das Klebematerial 31 kann aus einem Polymer oder einem beliebigen anderen geeigneten Material bestehen. Das Klebematerial 31 kann Silikon, d. h. polymerisierte Siloxane oder Polysiloxane, oder fluoriertes Silikon enthalten oder kann ganz aus Silikon bestehen. Das Klebematerial 31 kann weiterhin eine Mischung aus Silikon und Epoxidharz oder eine Mischung aus Silikon und Polyimid sein. Nach dem Härten kann das Klebematerial 31 ein Elastizitätsmodul von unter 100 MPa, unter 50 MPa oder 20 MPa oder 10 MPa oder 5 MPa oder 2 MPa oder 1 MPa oder 500 kPa oder 200 kPa oder 100 kPa oder 50 kPa oder 20 kPa aufweisen. Der Elastizitätsmodul ist auch als der Young'sche Modul, E-Modul oder Zugbeanspruchung bekannt. Der Elastizitätsmodul kann definiert werden als das Verhältnis aus Belastung, die Druckeinheiten aufweist, zur Verformung, die dimensionslos ist; deshalb besitzt der Elastizitätsmodul selbst Druckeinheiten.
  • Der Elastizitätsmodul des Klebematerials 31, wie oben beschrieben, kann eine schwimmende Montage der Halbleiterchips 11 gestatten. Wegen der verschiedenen Wärmeausdehnungskoeffizienten des Trägers 30 und der Halbleiterchips 11 ist eine schwimmende Montage des Halbleiterchips 11 erwünscht, um die während Temperaturzyklen induzierte mechanische Belastung zu reduzieren. Als ein Beispiel besitzt Kupfer, aus dem der Träger 30 hergestellt sein kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10–6/K, und Silizium, aus dem die Halbleiterchips 11 hergestellt sein können, besitzt einen Wärmeausdehnungskoeffizienten von etwa 3 × 10–6/K.
  • Das Klebematerial 31 kann eine Wärmeleitfähigkeit von beispielsweise im Bereich zwischen 0,1 W/mK und 5 W/mK oder höher aufweisen. Alternativ kann das Klebematerial 31 thermisch isolieren. Das Klebematerial 31 kann ein geringes Ausgasen während der Härtung und eine hohe Thixotropie aufweisen. Elastosil kann für das Klebematerial 31 verwendet werden, beispielsweise Elastosil RT705, das im Handel erhältlich ist.
  • Das Klebematerial 31 kann an jenen Plätzen der oberen Oberfläche des Trägers 30 abgeschieden werden, wo später die Halbleiterchips 11 platziert werden. Das Klebematerial 31 kann beim Abscheiden flüssig, viskos oder wachsartig sein. Die Abscheidung des Klebematerials 31 kann beispielsweise durch Siebdruck, Schablonendruck, Dispensieren oder ein beliebiges anderes geeignetes Verfahren durchgeführt werden.
  • Wie in 3C gezeigt, werden zwei Halbleiterchips 11 sowie möglicherweise weitere Halbleiterchips über den Inseln des auf dem Träger 30 abgeschiedenen Klebematerials 31 platziert. Wenngleich die Inseln aus dem Klebematerial 31 und die Halbleiterchips 11 in 3C die gleichen Flächeninhalte aufweisen, können ihre Flächeninhalte verschieden sein. Die Halbleiterchips 11 können in einem Array angeordnet sein. Weiterhin kann ein beliebiges geeignetes Array von Halbleiterchips 11 auf dem Träger 30 platziert werden (in 3C sind nur zwei der Halbleiterchips 11 gezeigt). Beispielsweise können auf dem Träger 30 mehr als 50 oder 500 oder 1000 Halbleiterchips 11 platziert werden. Die Halbleiterchips 11 werden mit einem größeren Abstand, als sie sich in dem Wafer-Verbund befunden haben, auf dem Träger 30 umgesetzt. Die Halbleiterchips 11 können auf dem gleichen Halbleiterwafer hergestellt worden sein, können aber alternativ auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips 11 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen und/oder können verschiedene Außenabmessungen und/oder Geometrien aufweisen. Die Halbleiterchips 11 können eine Dicke im Bereich zwischen 50 μm und mehreren hundert Mikrometern aufweisen. Die Halbleiterchips 11 können so auf dem Träger 30 platziert sein, dass ihre ersten Flächen 15 von dem Träger 30 wegweisen und ihre zweiten Flächen 16 gegenüber den ersten Flächen 15 zum Träger 30 hinweisen. Die ersten und zweiten Flächen 15, 16 können die Haupto berflächen der Halbleiterchips 11 sein. Die ersten Flächen 15 können aktive Hauptflächen 15 der Halbleiterchips 11 sein, auf denen sich Kontaktpads 32 befinden können. Die in den Halbleiterchips 11 eingebetteten integrierten Schaltungen können über die Kontaktpads 32, die aus einem Metall, beispielsweise Aluminium oder Kupfer, hergestellt sein können, elektrisch zugänglich sein.
  • Eine Pick-and-Place-Anlage (Aufnehm-und-Absetz-Anlage) kann verwendet werden, die in der Lage ist, die Halbleiterchips 11 aufzugreifen und sie auf dem Klebematerial 31 zu platzieren. Die Halbleiterchips 11 können in das Klebematerial 31 gedrückt werden.
  • Nach der Platzierung der Halbleiterchips 11 kann das Klebematerial 31 durch eine Wärmebehandlung bei moderaten Temperaturen, beispielsweise Temperaturen von weniger als 200°C oder 140°C oder 100°C mehrere Minuten lang gehärtet werden. Die Wärmebehandlung kann durch Einsatz einer Heizplatte oder eines Ofens ausgeführt werden.
  • Um die Positionen und Winkel der auf dem Träger 30 platzierten Halbleiterchips 11 zu speichern, kann eine Fotoabbildung ausgeführt werden. Je nach der Genauigkeit des zum Platzieren der Halbleiterchips 11 verwendeten Positionierungssystems ist die Fotoabbildung möglicherweise nicht erforderlich.
  • Vor der Abscheidung des Kapselungsmaterials 12 kann ein Nivellierungsprozess ausgeführt werden, um die ersten Flächen 15 der Halbleiterchips 11 auszurichten. Dazu kann ein weiterer Träger, beispielsweise ein Wafer, auf die Halbleiterchips 11 gedrückt werden. Der Nivellierungsprozess kann vor oder nach dem Härten des Klebematerials 31 durchgeführt werden.
  • Wie in 3D gezeigt, wird das Kapselungsmaterial 12 auf den Halbleiterchips 11 und den exponierten (freiliegenden) Oberflächen des Trägers 30 abgeschieden. Die Lücken zwischen den Halbleiterchips 11 werden ebenfalls mit dem Kapselungsmaterial 12 gefüllt. Die Höhe d1 des Kapselungsmaterials 12 über den ersten Flächen 15 der Halbleiterchips 11 kann mindestens 10 μm und etwa 30 μm betragen. Das Kapselungsmaterial 12 kann nach seiner Abscheidung planare Sektionen auf seiner oberen Oberfläche liefern, die planparallel zu der oberen Oberfläche des Trägers 30 sind. Diese planaren Oberflächen können zum Montieren von anderen Komponenten wie etwa einer Umverdrahtungsschicht verwendet werden.
  • Das zum Bedecken der Halbleiterchips 11 verwendete Kapselungsmaterial 12 kann elektrisch isolierend und aus einem Polymer oder einem beliebigen anderen geeigneten Material hergestellt sein. Das Kapselungsmaterial 12 kann Silikon oder fluoriertes Silikon enthalten oder kann ganz aus Silikon bestehen. Das Kapselungsmaterial 12 kann weiterhin eine Mischung aus Silikon und Epoxidharz oder eine Mischung aus Silikon und Polyimid sein. Nach dem Härten kann das Kapselungsmaterial 12 einen Elastizitätsmodul von unter 100 MPa, unter 50 MPa oder 20 MPa oder 10 MPa oder 5 MPa oder 2 MPa oder 1 MPa oder 500 kPa oder 200 kPa oder 100 kPa oder 50 kPa oder 20 kPa aufweisen. Der Elastizitätsmodul kann bei etwa 3 MPa liegen. Das Kapselungsmaterial 12 kann eine Wärmeleitfähigkeit von beispielsweise im Bereich zwischen 0,1 W/mK und 5 W/mK oder höher aufweisen. Das Kapselungsmaterial 12 kann ein geringes Ausgasen während der Härtung und eine niedrige Thixotropie aufweisen. Elastosil kann für das Kapselungsmaterial 12 verwendet werden, obgleich es hochthixotrop ist, beispielsweise Elastosil RT705, das im Handel erhältlich ist.
  • Der Elastizitätsmodul des Kapselungsmaterials 12 wie oben beschrieben kann eine schwimmende Montage der Halbleiterchips 11 bezüglich der Metallfolie 10 gestatten, die später über den Halbleiterchips 11 platziert wird. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten der Halbleiterchips 11 und der Metallfolie 10 ist eine schwimmende Montage des Halbleiterchips 11 gewünscht, um die während Temperaturzyklen induzierte mechanische Belastung zu reduzieren.
  • Das Kapselungsmaterial 12 kann während seiner Abscheidung flüssig, viskos oder wachsartig sein. Die Abscheidung des Kapselungsmaterials 12 kann beispielsweise durch Siebdruck, Schablonendruck, Dispensieren oder irgendein anderes angemessenes Verfahren erfolgen.
  • Das Kapselungsmaterial 12 kann nach seiner Abscheidung durch eine Wärmebehandlung bei moderaten Temperaturen, beispielsweise Temperaturen von unter 120°C oder 100°C oder 80°C für mehrere Minuten, halbgehärtet werden. Die Wärmebehandlung kann unter Einsatz einer Heizplatte oder eines Ofens erfolgen.
  • Das Kapselungsmaterial 12 kann strukturiert werden, um Ausschnitte oder Durchgangslöcher 33 herzustellen, die von der oberen Oberfläche des Kapselungsmaterials 12 hinunter zu Kontaktpads 32 der Halbleiterchips 11 reichen, wie in 3E gezeigt. Das Aspektverhältnis der Durchgangslöcher 33, das das Verhältnis der Höhe zu der Breite der Durchgangslöcher 33 ist, kann von dem Verfahren abhängen, das zum Füllen der Durchgangslöcher 33 mit elektrisch leitendem Material verwendet wird. Das Kapselungsmaterial 12 kann beispielsweise durch Laserabtragung strukturiert werden. Es kann vorgesehen wer den, dass der Durchmesser der Durchgangslöcher 33 nicht größer als 50 μm ist, wenn eine Laserstrukturierung verwendet wird. Die Laserstrukturierung kann bei einer Ausführungsform verwendet werden, wenn die Genauigkeit des zum Platzieren der Halbleiterchips 11 verwendeten Positionierungssystems niedrig ist, und Fotoabbildung durchgeführt worden ist, um die Positionen und Winkel der auf dem Träger 30 platzierten Halbleiterchips 11 zu speichern. Andere Techniken zum Herstellen der Durchgangslöcher 33 sind chemisches Ätzen oder fotolithografische Strukturierung, wenn das Kapselungsmaterial 12 eine lichtempfindliche Komponente enthält. Eine weitere Alternative besteht darin, für die Abscheidung des Kapselungsmaterials 12 eine Drucktechnologie zu verwenden, wie etwa Siebdruck oder Schablonendruck, und mindestens Abschnitte der Kontaktpads 32 exponiert zu lassen, wenn das Kapselungsmaterial 12 auf den Träger 30 und die Halbleiterchips 11 gedruckt wird.
  • Lötmaterial 34 kann in den Durchgangslöchern 33 platziert werden, wie in 3F gezeigt. Das Lötmaterial 34 kann durch Siebdruck oder andere geeignete Druckverfahren aufgebracht werden. Bei einer anderen Ausführungsform können vorgeformte Lötkugeln mit Durchmessern, die nicht größer sind als die Durchmesser der Durchgangslöcher 33, durch Bürsten oder Walzen in die Durchgangslöcher 33 eingefügt werden. Weiterhin kann das Lötmaterial 34 oder irgendein anderes elektrisch leitendes Material in die Durchgangslöcher 33 gefüllt werden, indem Druck verwendet wird, um das Material in flüssigem Zustand in die Durchgangslöcher 33 zu füllen. Es kann vorgesehen werden, dass das Lötmaterial 34 von der oberen Oberfläche des Kapselungsmaterials 12 vorsteht, was bedeutet, dass das in den Durchgangslöchern 33 abgeschiedene Lötmaterial 34 eine Höhe aufweist, die größer ist als die Höhe d1. Das Lötmaterial 34 kann aus Metalllegierungen hergestellt sein, die beispielsweise aus den folgenden Materialien bestehen: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Das Lötmaterial 34 kann Flussmaterial enthalten, das eine geringe Ausgasung aufweist. Die Kontaktpads 32 der Halbleiterchips 11 können eine lötbare Oberfläche aufweisen.
  • Als eine Alternative zu dem Lötmaterial 34 können andere elektrisch leitende Materialien, wie etwa elektrisch leitender Kleber oder Metallteilchen (Nanoteilchen) in den Durchgangslöchern 33 abgeschieden werden. Die Metallteilchen können beispielsweise aus einem Metall wie etwa Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Die Abmessungen (mittlerer Durchmesser) der Metallteilchen können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm sein. Es kann auch vorgesehen sein, dass nur ein Bruchteil der Metallteilchen solche Abmessungen aufweist. Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der Metallteilchen Abmessungen kleiner als 100 nm oder 50 nm oder 10 nm aufweisen. Die anderen Metallteilchen können größere Abmessungen aufweisen.
  • Auf dem Kapselungsmaterial 12 kann eine Umverdrahtungsschicht hergestellt werden. Eine Möglichkeit zum Herstellen der Umverdrahtungsschicht besteht darin, einen standardmäßigen PCB(gedruckte Leiterplatte)-Industrieprozessfluss zu verwenden. Wie in 3G gezeigt, kann eine Metallschicht 10, beispielsweise eine Metallfolie, mit ihrer ersten Fläche 13 auf der oberen Oberfläche der Kapselungsschicht 12 aufgebracht werden. Die Metallfolie 10 kann aus Kupfer, Aluminium oder irgendeinem anderen Metall, irgendeiner anderen Metalllegierung oder irgendeinem anderen Metallstapel hergestellt sein. Die Metallfolie 10 kann lötbar sein, so dass sie sich an Stellen, wo ein Lötprozess durchgeführt wird, nicht vollstän dig auflöst. Die Dicke der Metallfolie 10, beispielsweise eine Kupferfolie, kann im Bereich zwischen 6 und 500 μm und insbesondere im Bereich zwischen 8 und 200 μm liegen. Die Metallschicht 10 kann auch aus gestapelten Metallschichten bestehen. Beispielsweise können eine Kupferschicht, eine Nickelschicht und eine weitere Kupferschicht aufeinander gestapelt werden. Jede der drei Schichten kann eine Dicke von mindestens 1 μm aufweisen. Die im Vergleich zu einer aus beispielsweise reinem Kupfer hergestellte Folie reduzierte Dicke der gestapelten Metallschichten kann auf die geringere Löslichkeit von Nickel durch Lötmaterial zurückzuführen sein. Anstelle der Nickelschicht können andere Metallschichten verwendet werden, die im Lötmaterial eine geringere Löslichkeit als Kupfer aufweisen.
  • Die Metallfolie 10 kann auf die darunter liegenden Strukturen laminiert werden, indem Vakuum und Druck für eine Zeit ausgeübt werden, die sich dafür eignet, dass die Metallfolie 10 an dem Kapselungsmaterial 12 haftet. Weiterhin kann während der Laminierung der Metallfolie 10 Wärme einwirken. Nach dem Laminieren der Metallfolie 10 können Wärme und Druck ausgeübt werden, um das in das Kapselungsmaterial 12 eingebettete Lötmaterial 34 zu schmelzen. Die Temperatur kann im Bereich zwischen 200 und 400°C liegen. Durch Schmelzen des Lötmaterials 34 wird ein Lötprozess initiiert, der gelötete Verbindungen zwischen den Kontaktpads 32 der Halbleiterchips 11 und der Metallfolie 10 erzeugt. Aufgrund der während des Lötprozesses einwirkenden Wärme kann das Kapselungsmaterial 12 gehärtet werden und sich fest mit der Metallfolie 10 verbinden. Die Metallfolie 10 kann perforiert sein, um ein Ausgasen des Kapselungsmaterials 12 und des Lötmaterials 34 während des Härtens zu gestatten.
  • Wenn elektrisch leitender Kleber anstelle des Lötmaterials 34 in den Durchgangslöchern 33 abgeschieden wird, kann eine Temperatur über beispielsweise 150°C angelegt werden, um den Kleber zu härten. Wenn Metallteilchen (Nanoteilchen) in den Durchgangslöchern 33 abgeschieden werden, kann eine Temperatur einwirken, die hoch genug ist, um die Metallteilchen zu sintern. Die Temperatur kann beispielsweise höher als 150 oder 200°C liegen und hängt von dem Durchmesser der Metallteilchen ab.
  • Auf der Metallfolie 10 kann ein Trockenresistfilm laminiert werden, der fotostrukturierbar ist. Durch Exposition gegenüber Licht mit einer geeigneten Wellenlänge können in dem Resistfilm Vertiefungen ausgebildet werden. Dazu können ein Laserstrahl und die während der Fotoabbildung aufgezeichneten Daten verwendet werden. Wenn die Genauigkeit des zum Platzieren der Halbleiterchips 11 verwendeten Positionierungssystems hoch genug ist, kann der Resistfilm selektiv gegenüber dem Licht der geeigneten Wellenlänge, das durch eine Maske emittiert wird, exponiert werden. Danach wird der Resistfilm entwickelt, und die dadurch exponierten Abschnitte der Metallfolie 10 werden geätzt. Danach wird der Resistfilm abgelöst und nur die strukturierte Metallfolie 10 bleibt auf dem Kapselungsmaterial 12, wie in 3H gezeigt.
  • Eine Schicht 35, die aus einem Silikonmaterial und einem formbaren elektrisch isolierenden Material bestehen kann, kann auf die strukturierte Metallfolie 10 und die exponierten Abschnitte des Kapselungsmaterials 12 aufgebracht werden, wie in 3I gezeigt. Die Schicht 35 kann elektrisch isolierend und thermisch leitend sein. Die Schicht 35 kann beispielsweise eine Dicke von etwa 20 μm aufweisen. Die Schicht 35 kann beispielsweise durch Siebdruck oder Schablonendruck gedruckt werden, wobei externe Kontaktpads 36 an entsprechenden Orten offen bleiben. Die Schicht 35 kann danach gehärtet und gereinigt werden. Zudem kann vor der Abscheidung der Schicht 35 eine weitere Schicht aus der Gasphase abgeschieden werden, beispielsweise durch Sputtern. Die weitere Schicht kann aus amorphem Kohlenstoff, beispielsweise HDMC, oder einem Keramikmaterial bestehen. Die Schicht 35 kann verhindern, dass Lötmaterial zwischen Leiterbahnen überbrückt und Kurzschlüsse erzeugt. Die Schicht 35 sorgt auch für einen Schutz vor der Umgebung.
  • Die Schicht 35 kann fotostrukturierbar sein. Durch Exposition gegenüber Licht mit einer geeigneten Wellenlänge und nachfolgende Entwicklung können in der Schicht 35 Vertiefungen ausgebildet werden, um die externen Kontaktpads 36 zu exponieren.
  • Lötmaterial 37 kann auf den Oberflächen der externen Kontaktpads 36, von der Schicht 35 exponiert, aufgebracht werden, wie in 3J gezeigt. Das Lötmaterial 37 kann durch Drucken aufgebracht werden, beispielsweise Schablonendruck, gefolgt von einem Wärmebehandlungsprozess, um das Lötmaterial 37 zu schmelzen. Das Lötmaterial kann beispielsweise aus SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und/oder SnBi bestehen. Die externen Kontaktpads 36 und das Lötmaterial 37 können später als externe Kontaktelemente verwendet werden, um die Bauelemente 300 elektrisch an andere Komponenten zu koppeln, beispielsweise eine PCB. Die externen Kontaktpads 36 können seitlich von den Kontaktpads 32 der Halbleiterchips 11 verschoben sein. Vor dem Aufbringen des Lötmaterials 37 können die externen Kontaktpads 36 gereinigt werden, beispielsweise durch RIE (reaktives Ionenätzen) oder chemische Reini gung, um Lötstoppmaterial und/oder eingebettetes Material zu entfernen, das auf den externen Kontaktpads 36 zurückgeblieben ist. Anstelle des Lötmaterials 37 können andere Materialien, beispielsweise NiAu, auf den Oberflächen der externen Kontaktpads 36 aufgebracht werden, die eine Oxidation der externen Kontaktpads 36 verhindern.
  • Vor oder nach dem Aufbringen des Lötmaterials 37 können Durchgangslöcher 38, die durch den Träger 30 verlaufen, hergestellt werden, wie in 3K gezeigt. Die Durchgangslöcher 38 können im Wesentlichen orthogonal zu der ersten Fläche 13 der Metallfolie 10 sein. Die Durchgangslöcher 38 exponieren Abschnitte des Kapselungsmaterials 12. Der Durchmesser d2 der Durchgangslöcher 38 ist nicht notwendigerweise gleichförmig und kann im Bereich von 200 bis 800 μm liegen, der Durchmesser d2 kann größer als 210 oder 220 oder 230 oder 240 oder 250 oder 260 oder 270 oder 280 oder 290 oder 300 μm sein. Der Querschnitt der Durchgangslöcher 38 (parallel zu der ersten Fläche 13 der Metallfolie 10) kann eine beliebige geeignete Gestalt aufweisen, beispielsweise kann er kreisförmig, rechteckig oder quadratisch sein. Der Querschnitt jedes der Durchgangslöcher 38 kann eine Fläche von mindestens 3,0 × 104 oder 3,2 × 104 oder 3,4 × 104 oder 3,6 × 104 oder 3,8 × 104 oder 4,0 × 104 oder 4,5 × 104 oder 5,0 × 104 oder 5,5 × 104 oder 6,0 × 104 oder 6,5 × 104 oder 7,0 × 104 μm2 aufweisen. Die Querschnitte der Durchgangslöcher 38 können groß genug sein, um später Lötbumps aufzunehmen, beispielsweise Lötkugeln.
  • Der Träger 30 kann über ein beliebiges angebrachtes Verfahren strukturiert werden, um die Durchgangslöcher 38 herzustellen, beispielsweise durch Ätzen, einen Stanzprozess, Laserabtragung, mechanisches Bohren. Beispielsweise kann ein trockener fotostrukturierbarer Resistfilm auf den Träger 30 laminiert werden. Vertiefungen können in den Resistfilm durch Exposition zu Licht mit einer geeigneten Wellenlänge ausgebildet werden. Dazu kann ein Laserstrahl verwendet werden, oder der Resistfilm kann selektiv zu dem Licht der geeigneten Wellenlänge, das durch eine Maske emittiert wird, exponiert werden. Danach wird der Resistfilm entwickelt, und die dadurch exponierten Abschnitte des Trägers 30 werden geätzt. Danach wird der Resistfilm abgelöst und nur der strukturierte Träger 30 bleibt zurück, wie in 3K gezeigt. Die Umverdrahtungsschicht kann während des Ätzprozesses beispielsweise dadurch geschützt werden, dass der Ätzprozess nur auf einer Seite des Bauelements 300 durchgeführt wird.
  • Durchgangslöcher 39 können in dem Kapselungsmaterial 12 an Plätzen hergestellt werden, wo das Kapselungsmaterial 12 durch die Durchgangslöcher 38 exponiert worden ist, wie in 3L gezeigt. Die Durchgangslöcher 39 können beispielsweise im Wesentlichen orthogonal zu der ersten Fläche 13 der Metallfolie 10 verlaufen und können Abschnitte der ersten Fläche 13 der Metallfolie 10 exponieren. Der Durchmesser d3 der Durchgangslöcher 39 ist nicht notwendigerweise gleichförmig und kann im Bereich von 200 bis 800 μm liegen, der Durchmesser d3 kann größer als 210 oder 220 oder 230 oder 240 oder 250 oder 260 oder 270 oder 280 oder 290 oder 300 μm sein. Der Querschnitt der Durchgangslöcher 39 (parallel zu der ersten Fläche 13 der Metallfolie 10) kann eine beliebige geeignete Gestalt aufweisen, beispielsweise kann er kreisförmig, rechteckig oder quadratisch sein. Der Querschnitt jedes der Durchgangslöcher 39 kann eine Fläche von mindestens 3,0 × 104 oder 3,2 × 104 oder 3,4 × 104 oder 3,6 × 104 oder 3,8 × 104 oder 4,0 × 104 oder 4,5 × 104 oder 5,0 × 104 oder 5,5 × 104 oder 6,0 × 104 oder 6,5 × 104 oder 7,0 × 104 μm2 aufweisen. Die Querschnitte der Durchgangslöcher 39 können groß genug sein, um später Lötbumps aufzunehmen, beispielsweise Lötkugeln.
  • Die Durchgangslöcher 39 können durch einen Laserstrahl oder durch ein beliebiges anderes angemessenes Verfahren hergestellt werden. Im Fall der Laserabtragung kann der Laserabtragungsprozess durch die Metallfolie 10 gestoppt werden. Nach der Herstellung der Durchgangslöcher 38 und 39 können die dadurch exponierten Abschnitte der ersten Fläche 13 der Metallfolie 10 gereinigt werden, indem beispielsweise RIE oder chemische Reinigung verwendet wird, um eingebettetes Material zu entfernen, das auf den exponierten Abschnitten der Metallfolie 10 zurückgeblieben ist.
  • Der Durchmesser d2 der Durchgangslöcher 38 kann gleich dem Durchmesser d3 der Durchgangslöcher 39 sein, oder der Durchmesser d2 kann größer sein als der Durchmesser d3. Im letzteren Fall kann jedes der Durchgangslöcher 39 bezüglich des jeweiligen Durchgangslochs 38 zentriert sein. Der größere Durchmesser d2 der Durchgangslöcher 38 kann verhindern, dass Lötmaterial in Kontakt mit dem elektrisch leitenden Träger 30 kommt, nachdem Lötbumps in den Durchgangslöchern 38, 39 platziert sind. Ein derartiger Kurzschluss kann auch vermieden werden, indem die Durchgangslöcher 38 und/oder 39 mit einer elektrisch isolierenden Lötstoppschicht beschichtet werden. Im Allgemeinen sind die Durchgangslöcher 38, 39 ungefüllt oder mindestens nicht vollständig gefüllt, so dass exponierte Abschnitte der ersten Fläche 13 der Metallfolie 10 von außerhalb des Bauelements 300 zugänglich sind.
  • Wie in 3M gezeigt, werden die Bauelemente 300 voneinander getrennt, indem der Träger 30, das Kapselungsmaterial 12 und die Umverdrahtungsschicht beispielsweise durch Sägen, Schneiden, Laserabtragung oder Ätzen getrennt werden.
  • Die durch das obenbeschriebene Verfahren hergestellten Bauelemente 300 sind Packages vom Fan-Out-Typ. Das Kapselungsmaterial 12 gestattet, dass sich die Umverdrahtungsschicht über den Umriss des Halbleiterchips 11 hinaus erstreckt. Die externen Kontaktelemente 36, 37 brauchen deshalb nicht innerhalb des Umrisses des Halbleiterchips 11 angeordnet sein, sondern können über einen größeren Bereich verteilt sein. Der vergrößerte Bereich, der für eine Anordnung der externen Kontaktelemente 36, 37 infolge des Kapselungsmaterials 12 zur Verfügung steht, bedeutet, dass die externen Kontaktelemente 36, 37 nicht nur in einem großen Abstand voneinander angeordnet sein können, sondern dass gleichermaßen die größte Anzahl von externen Kontaktelementen 36, 37, die dort angeordnet werden können, im Vergleich zu der Situation höher liegt, wenn alle externen Kontaktelemente 36, 37 innerhalb des Umrisses des Halbleiterchips 11 angeordnet sind.
  • Für einen Fachmann ist es offensichtlich, dass die in 3M gezeigten Bauelemente 300 und die Herstellung davon wie oben beschrieben nur als ein Ausführungsbeispiel gedacht sind und viele Variationen möglich sind. Beispielsweise können weitere Halbleiterchips oder passive Elemente von unterschiedlichen Typen in dem gleichen Bauelement 300 enthalten sein. Die Halbleiterchips und passiven Elemente können hinsichtlich Funktion, Größe, Herstellungstechnologie usw. differieren. Zudem kann die Umverdrahtungsschicht mehr als eine Metallschicht enthalten.
  • Bei der oben beschriebenen und in 3A bis 3M gezeigten Ausführungsform wird das in den Durchgangslöchern 33 abge schiedene Lötmaterial 34 nach der Laminierung der Metallfolie 10 geschmolzen. Das Lötmaterial 34 kann geschmolzen werden, wenn das auf den externen Kontaktpads 36 abgeschiedene Lötmaterial 37 geschmolzen wird, das heißt, nach der Abscheidung des Lötmaterials 34 wird seine Schmelztemperatur erst erreicht, wenn das Lötmaterial 37 geschmolzen wird. Wenn elektrisch leitender Kleber oder Metallteilchen anstelle des Lötmaterials 34 verwendet werden, wird der elektrisch leitende Kleber gehärtet oder die Metallteilchen werden gesintert, wenn das Lötmaterial 37 geschmolzen wird.
  • Gemäß einer Ausführungsform kann das auf den Halbleiterchips 11 abgeschiedene Kapselungsmaterial 12 von dem Kapselungsmaterial 12 verschieden sein, das auf den exponierten Abschnitten des Trägers 30 abgeschieden ist und die Seitenflächen der Halbleiterchips 11 bedeckt. Die beiden Kapselungsmaterialien 12 können beispielsweise hinsichtlich ihres Elastizitätsmoduls und/oder ihrer Wärmeleitfähigkeit und/oder ihrer Thixotropie differieren.
  • Gemäß einer Ausführungsform kann das Kapselungsmaterial 12 unter Verwendung von zwei Abscheidungsprozessen abgeschieden werden. Bei einem ersten Prozess wird das Kapselungsmaterial 12 auf den exponierten Teilen des Trägers 30 derart abgeschieden, dass die obere Oberfläche des Kapselungsmaterials 12 und die ersten Flächen 15 des Halbleiterchips 11 eine im Wesentlichen gemeinsame Ebene bilden. Bei einem zweiten Prozess wird eine Schicht aus dem Kapselungsmaterial 12 mit einer Dicke d1 auf dem zuvor abgeschiedenen Kapselungsmaterial 12 und den Halbleiterchips 11 abgeschieden. Bei einer weiteren Ausführungsform wird in dem ersten Prozess das Kapselungsmaterial 12 auf den exponierten Teilen des Trägers 30 derart abgeschieden, dass das Kapselungsmaterial 12 um etwa die Höhe d1 höher ist als die Halbleiterchips 11. Bei dem zweiten Prozess wird das Kapselungsmaterial 12 nur auf den ersten Flächen 15 der Halbleiterchips 11 abgeschieden.
  • Gemäß einer Ausführungsform werden nach der Abscheidung des Kapselungsmaterials 12 keine Durchgangslöcher 33 in dem Kapselungsmaterial 12 erzeugt, wie in 3E gezeigt, sondern die Metallfolie 10 wird auf die obere Oberfläche des Kapselungsmaterials 12 laminiert und strukturiert. Nach dem Strukturieren der Metallfolie 10 kann das Kapselungsmaterial 12 strukturiert werden, um die Durchgangslöcher 33 zu erzeugen. Danach kann das Lötmaterial 34 in den Durchgangslöchern 33 platziert werden und kann geschmolzen werden, um zwischen den Kontaktpads 32 der Halbleiterchips 11 und der Metallfolie 10 eine elektrische Verbindung herzustellen. Als Alternative zu dem Lötmaterial 34 kann elektrisch leitendes Klebematerial in den Durchgangslöchern 33 platziert werden. Weiterhin können anstelle des Lötmaterials 34 Nanopasten, die aus Metallteilchen wie etwa Kupfer oder Silber bestehen, mit Abmessungen im Nanometerbereich verwendet werden. Während des Aufbringens können die Metallteilchen in einem Lösungsmittel dispergiert sein, das später verdampft. Die Metallteilchen werden gesintert, um elektrisch leitende Verbindungen herzustellen.
  • Gemäß einer Ausführungsform wird nach der Herstellung der Durchgangslöcher 33, wie in 3E gezeigt, ein elektrisch leitendes Material in den Durchgangslöchern 33 und auf der oberen Oberfläche des Kapselungsmaterials 12 abgeschieden, wodurch eine Umverdrahtungsschicht gebildet wird. Das elektrisch leitende Material füllt möglicherweise die Durchgangslöcher 33 nicht vollständig, sondern beschichtet nur die Wände der Durchgangslöcher 33. Das elektrisch leitende Material kann durch stromlose und/oder galvanische Abscheidungsprozes se hergestellt werden. Dabei wird eine Keimschicht zuerst stromlos auf der oberen Oberfläche des Kapselungsmaterials 12 und den exponierten Gebieten der Kontaktelemente 32 abgeschieden. Für die Keimschicht, die üblicherweise eine Dicke von weniger als 1 μm aufweist, können Materialien wie etwa Palladium oder Titan verwendet werden. Die Dicke der Keimschicht kann vergrößert werden, indem eine weitere Schicht aus einem elektrisch leitenden Material auf der Keimschicht abgeschieden wird. Beispielsweise kann eine Schicht aus Kupfer stromlos auf der Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von unter 1 μm aufweisen. Danach kann eine weitere Schicht aus Kupfer galvanisch abgeschieden werden, die eine Dicke von über 5 μm aufweisen kann. Die stromlose Kupferabscheidung kann auch entfallen.
  • Gemäß einer Ausführungsform wird das Kapselungsmaterial 12 auf den Träger 30 aufgebracht, bevor die Halbleiterchips 11 über dem Träger 30 platziert werden. In diesem Fall werden die Halbleiterchips 11 in das Kapselungsmaterial 12 gedrückt.
  • Die 4A bis 4K zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements 400, das in 4K gezeigt ist. Das Bauelement 400 ist eine Implementierung des in 1 gezeigten Bauelements 100. Die Einzelheiten des Bauelements 400, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 100 angewendet werden. Ähnliche oder identische Komponenten der Bauelemente 100 und 400 sind mit den gleichen Bezugszahlen bezeichnet.
  • Zur Herstellung des Bauelements 400 wird ein Träger 40 bereitgestellt, wie in 4A gezeigt. Der Träger 40 kann eine Platte sein, die aus einem starren Material hergestellt ist, beispielsweise einem Metall wie etwa Nickel, Stahl oder rostfreiem Stahl, einem Laminat, einem Film oder einem Materialstapel. Der Träger 40 kann mindestens eine flache Oberfläche aufweisen, auf der Komponenten des Bauelements 400 platziert werden können. Die Gestalt des Trägers 40 ist nicht auf irgendeine geometrische Gestalt begrenzt, beispielsweise kann der Träger 40 rund oder quadratisch sein. Der Träger 40 kann eine angebrachte Größe aufweisen. Ein Klebeband 41, beispielsweise ein doppelseitiges Klebeband, kann auf den Träger 40 laminiert werden, wie in 4B gezeigt.
  • Wie in 4C gezeigt, werden zwei oder mehr Halbleiterchips 11 über dem Träger 40 platziert. Die Halbleiterchips 11 können auf dem Klebeband 41 so fixiert werden, dass die ersten Flächen 15 der Halbleiterchips 11 dem Träger 40 zugewandt sind. Kontaktpads 32 können auf den ersten Flächen 15 der Halbleiterchips 11 angeordnet sein.
  • Die Halbleiterchips 11 werden in einem größeren Abstand, als sie sich in dem Wafer-Verbund befunden haben, auf dem Träger 40 umgesetzt. Die Halbleiterchips 11 können physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen.
  • Nachdem die Halbleiterchips 11 auf dem Träger 40 montiert worden sind, werden die Halbleiterchips 11 mit einem Kapselungsmaterial 12 bedeckt, wie in 4D gezeigt. Das Kapselungsmaterial 12 kann beispielsweise ein duroplastisches oder wärmehärtendes Formmaterial sein. Auch die Lücke zwischen den Halbleiterchips 11 werden mit dem Kapselungsmaterial 12 gefüllt. Das Kapselungsmaterial 12 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Teilchen von Glas (SiO2) besteht, oder andere elek trisch isolierende mineralische Füllmaterialien wie Al2O3 oder organische Füllmaterialien. Formpressen, Spritzgießen, Pulversintern oder andere angemessene Ausformtechniken oder andere Gießtechniken können verwendet werden, um das Kapselungsmaterial 12 aufzutragen.
  • Als eine Alternative zu dem Ausformmaterial kann anderes Polymermaterial als das Kapselungsmaterial 12 zum Bedecken der Halbleiterchips 11 verwendet werden. Das Polymermaterial 12 kann die Gestalt einer elektrisch isolierenden Folie oder Lage aufweisen, die auf die Halbleiterchips 11 und den Träger 40 laminiert wird. Wärme und Druck können für eine Zeit ausgeübt werden, die geeignet ist, dass die Polymerfolie oder -lage 12 an der darunter liegenden Struktur haftet. Auch die Spalte zwischen den Halbleiterchips 11 werden mit dem Polymermaterial 12 gefüllt. Das Polymermaterial 12 kann beispielsweise ein Prepreg (abgekürzt für vorimprägnierte Fasern) sein, das eine Kombination aus einer Fasermatte, beispielsweise Glas- oder Carbonfasern, und einem Harz, beispielsweise einem duroplastischen Material, ist. Prepreg-Materialien werden üblicherweise zum Herstellen von PCBs (gedruckten Leiterplatten) verwendet. Wohlbekannte Prepreg-Materialien, die in der PCB-Industrie verwendet werden und die hier als das Polymermaterial 12 verwendet werden können, sind: FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5. Prepreg-Materialien sind zweistufige Materialien, die beim Aufbringen über den Halbleiterchips 11 flexibel sind und während einer Wärmebehandlung gehärtet werden. Für die Laminierung des Prepreg können die gleichen oder ähnliche Prozesse wie bei der PCB-Herstellung verwendet werden.
  • Die mit dem Kapselungsmaterial 12 bedeckten Halbleiterchips 11 werden von dem Träger 40 gelöst und das Klebeband 41 wird von den Halbleiterchips 11 und dem Kapselungsmaterial 12 abgezogen, wie in 4E gezeigt. Das Klebeband 41 kann Wärmetrenneigenschaften aufweisen, die das Entfernen des Klebebands 41 während einer Wärmebehandlung gestatten. Das Entfernen des Klebebands 41 von dem Träger 40 wird bei einer angemessenen Temperatur ausgeführt, die von den Wärmetrenneigenschaften des Klebebands 41 abhängt und üblicherweise über 150°C liegt.
  • Nach dem Lösen des Trägers 40 und des Klebebands 41 bilden die ersten Flächen 15 der Halbleiterchips 11, die zuvor an dem Träger 40 angebracht waren, sowie die untere Oberfläche des Kapselungsmaterials 12 eine gemeinsame planare Oberfläche 42. Wie in 4F bis 4H gezeigt, kann eine Umverdrahtungsschicht auf der Oberfläche 42 aufgebracht werden.
  • Bei der vorliegenden Ausführungsform enthält die Umverdrahtungsschicht eine Metallschicht 10 und dielektrische Schichten 43, 44. Die Umverdrahtungsschicht kann auch weitere Metallschichten und dielektrische Schichten enthalten. Die dielektrische Schicht 43 wird auf der planaren Oberfläche 42 abgeschieden, wie in 4F gezeigt. Die Metallschicht 10 wird auf der dielektrischen Schicht 43 so aufgebracht, dass ihre erste Fläche 13 der dielektrischen Schicht 43 zugewandt ist und elektrische Kontakte zu den Kontaktpads 32 der Halbleiterchips 11 hergestellt werden, wie in 4G gezeigt. Die dielektrische Schicht 43 besitzt Öffnungen, um diese elektrischen Kontakte herzustellen. Die dielektrische Schicht 44 wird danach auf der dielektrischen Schicht 43 und der zweiten Fläche 14 der Metallschicht 10 aufgebracht, wie in 4H gezeigt. Die dielektrische Schicht 44 wird in Bereichen geöffnet, wo externe Kontaktpads 36 angeordnet sind.
  • Die dielektrischen Schichten 43, 44 können auf unterschiedliche Weisen hergestellt werden. Beispielsweise können die dielektrischen Schichten 43, 44 aus einer Gasphase oder aus einer Lösung abgeschieden werden oder können auf die darunter liegende Struktur laminiert werden. Weiterhin können Dünnschichttechnologieverfahren oder ein standardmäßiger PCB-Industrieprozessfluss für das Aufbringen der dielektrischen Schichten 43, 44 verwendet werden. Jede der dielektrischen Schichten 43, 44 kann bis zu 10 μm dick sein. Zum Herstellen von elektrischen Kontakten können die dielektrischen Schichten 43, 44 beispielsweise unter Einsatz von fotolithografischen Verfahren und/oder Ätzverfahren und/oder Lasertechniken geöffnet werden.
  • Die Metallschicht 10 kann beispielsweise durch Metallisierung gefolgt von einem Strukturieren der Metallschicht hergestellt werden, um die Leiterbahnen der Verdrahtungsschicht auszubilden. Jedes gewünschte Metall, beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer, oder eine beliebige gewünschte Metalllegierung kann als das Material verwendet werden.
  • Die Metallschicht 10 kann auch galvanisch hergestellt werden. Dazu wird üblicherweise zuerst eine Keimschicht, beispielsweise eine Palladiumschicht, abgeschieden, was stromlos oder durch eine Tintenstrahldrucktechnik ausgeführt werden kann. Die Keimschicht kann dann als eine Elektrode für die galvanische Abscheidung einer weiteren elektrisch leitenden Schicht, beispielsweise einer Kupferschicht, verwendet werden.
  • Eine weitere Technik, die zum Herstellen der Metallschicht 10 eingesetzt werden kann, ist die Laserdirektstrukturierung. Im Fall der Laserdirektstrukturierung wird eine elektrisch isolierende Polymerfolie an der gewünschten Oberfläche angebracht. Die Schaltungsdefinition erfolgt unter Einsatz eines Laserstrahls, der spezielle Additive in der Polymerfolie aktiviert, um die nachfolgende selektive elektrochemische Abscheidung zu gestatten.
  • Lötbumps 37, beispielsweise Lötkugeln oder Löthalbkugeln, können auf den externen Kontaktpads 36 platziert werden, wie in 4I gezeigt. Die Lötbumps 37 können durch Kugelplatzierung oder eine beliebige andere angebrachte Technik aufgebracht werden. Die dielektrische Schicht 44 kann eine Lötstoppschicht sein, die verhindert, dass Lot zwischen den Leiterbahnen überbrückt und Kurzschlüsse erzeugt. Die dielektrische Schicht 44 sorgt auch für Schutz vor der Umgebung.
  • Vor oder nach der Platzierung der Lötbumps 37 können Durchgangslöcher 45 hergestellt werden, die sich durch die Kapselungsschicht 12 und die dielektrische Schicht 43 erstrecken, wie in 4J gezeigt. Die Durchgangslöcher 45 exponieren Abschnitte der ersten Fläche 13 der Metallschicht 10. Der Durchmesser d4 der Durchgangslöcher 45 kann im Bereich von 200 bis 800 μm liegen, in einer oder mehreren Ausführungsformen kann der Durchmesser d4 größer als 210 oder 220 oder 230 oder 240 oder 250 oder 260 oder 270 oder 280 oder 290 oder 300 μm sein. Der Querschnitt der Durchgangslöcher 45 (parallel zu der ersten Fläche 13 der Metallschicht 10) kann eine beliebige angemessene Gestalt aufweisen, beispielsweise kann er kreisförmig, rechteckig oder quadratisch sein. Der Querschnitt jedes der Durchgangslöcher 45 kann eine Fläche von mindestens 3,0 × 104 oder 3,2 × 104 oder 3,4 × 104 oder 3,6 × 104 oder 3,8 × 104 oder 4,0 × 104 oder 4,5 × 104 oder 5,0 × 104 oder 5,5 × 104 oder 6,0 × 104 oder 6,5 × 104 oder 7,0 × 104 μm2 aufweisen. Die Querschnitte der Durchgangslöcher 45 können groß genug sein, um später Lötbumps aufzunehmen, beispielsweise Lötkugeln. Die Durchgangslöcher 45 können durch eine beliebige angebrachte Technik hergestellt werden, beispielsweise Ätzen, einen Stanzprozess, Laserabtragung, Fotostrukturierung oder mechanisches Bohren. Die exponierten Abschnitte der ersten Fläche 13 der Metallschicht 10 können beispielsweise durch RIE oder chemische Reinigung gereinigt werden, um etwaiges eingebettetes Material, das auf diesen Oberflächen zurückgeblieben ist, zu entfernen.
  • Wie in 4K gezeigt, werden die Bauelemente 400 voneinander getrennt, indem das Kapselungsmaterial 12 und die Umverdrahtungsschicht beispielsweise durch Sägen, Schneiden, Fräsen, Ätzen oder einen Laserstrahl getrennt werden.
  • Die 5A bis 5C zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen von Modulen 500 und 501, die in 5B bzw. 5C gezeigt sind. Die Module 500 und 501 sind Implementierungen des in 2 gezeigten Moduls 200. Die Einzelheiten der Module 500 und 501, die unten beschrieben sind, können deshalb gleichermaßen auf das Modul 200 angewendet werden. Ähnliche oder identische Komponenten der Module 200, 500 und 501 sind mit den gleichen Bezugszahlen bezeichnet.
  • Wie in 5A gezeigt, werden ein Bauelement 20 und ein Bauelement 21 bereitgestellt. Das Bauelement 20 enthält einen Halbleiterchip 22 und mehrere, elektrisch über eine Verdrahtungsschicht 50 an den Halbleiterchip 22 gekoppelte externe Kontaktpads 23. Lötbumps 24 sind an den externen Kontaktpads 23 angebracht. Weiterhin können der Halbleiterchip 22 und andere Komponenten des Bauelements 20 in ein Package oder Gehäuse 51 eingebettet sein, das elektrisch isolierend sein kann. Das Bauelement 20 kann unter Verwendung einer der oben in Verbindung mit der Herstellung der Bauelemente 300 und 400 beschriebenen Herstellungstechnologien hergestellt werden. Bei einer weiteren Ausführungsform kann das Bauelement 20 beispielsweise ein BGA-Bauelement (Ball Grid Array) oder ein beliebiges anderes Bauelement sein, das Lötbumps auf der Bodenseite enthält, die für eine externe elektrische Verbindung des Bauelements verwendet werden. Anstelle von Lötbumps können beliebige andere externe Kontaktelemente an der Bodenfläche des Bauelements 20 angebracht sein, die gestatten, dass das Bauelement 20 von der Komponente, auf der das Bauelement 20 montiert ist, absteht. Solche externen Kontaktelemente können beispielsweise Kupferpfosten sein, die an die externen Kontaktpads 23 angeschlossen sein und Lötabscheidungen auf ihren Bodenseiten aufweisen können.
  • Das Bauelement 21 kann beispielsweise das Bauelement 100, 300 oder 400 sein. Bei der in 5A gezeigten Ausführungsform ist das Bauelement 21 als das Bauelement 400 verkörpert. Das Bauelement 21 enthält eine Metallschicht 10, einen Halbleiterchip 11 und ein Kapselungsmaterial 12. In dem Kapselungsmaterial 12 sind Durchgangslöcher 17 ausgebildet, um Abschnitte der ersten Fläche 13 der Metallschicht 10 zu exponieren.
  • Wie in 5B gezeigt, ist das Bauelement 20 so auf das Bauelement 21 gestapelt, dass die Durchgangslöcher 17 die Lötbumps 24 aufnehmen. Die Lötbumps 24 sind auf den exponierten Abschnitten der ersten Fläche 13 der Metallschicht 10 platziert. Beispielsweise kann die Höhe h2 der Durchgangslö cher 17 mindestens 40% oder 50% oder 60% oder 80% oder 90% der Höhe h1 der Lötbumps 24 betragen. Weiterhin kann der Durchmesser d5 der Lötbumps 24 kleiner oder gleich dem Durchmesser d6 der Durchgangslöcher 17 sein. Falls das Bauelement 21 als das in 3M gezeigte Bauelement 300 implementiert wird, entspricht jedes Durchgangsloch 17 einem der Durchgangslöcher 38 und dem jeweiligen Durchgangsloch 39. Falls das Bauelement 21 als das in 4K gezeigte Bauelement 400 implementiert ist, entspricht jedes Durchgangsloch 17 einem der Durchgangslöcher 45.
  • Die Lötbumps 24 werden geschmolzen, um einen Lötprozess zu initiieren, der gelötete Verbindungen zwischen den externen Kontaktpads 23 des Bauelements 20 und der Metallschicht 10 des Bauelements 21 produziert, so dass die Bauelemente 20 und 21 elektrisch aneinander gekoppelt sind. Folglich gestatten die Durchgangslöcher 17 das Herstellen eines Moduls 500, das aus den gestapelten Bauelementen 20 und 21 mit einer reduzierten Höhe besteht. Es kann vorgesehen werden, dass weitere Bauelemente auf dem Modul 500 gestapelt werden.
  • Das Modul 500 kann auf einer Leiterplatte 52 montiert werden, beispielsweise einer PCB, wie schematisch in 5C gezeigt. Die Lötbumps 37 des Bauelements 21 können der Leiterplatte 52 zugewandt sein. Die Leiterplatte 52 kann Kontaktpads 53 aufweisen, und das Modul 500 kann unter Verwendung der Lötbumps 37 an die Kontaktpads 53 gelötet sein. Es kann vorgesehen werden, dass das Schmelzen der Lötbumps 24 und das Schmelzen der Lötbumps 37 zur gleichen Zeit durchgeführt werden.
  • Die 6 und 7 zeigen schematisch Querschnittsansichten eines Bauelements 600 bzw. 700. Beide Bauelemente 600 und 700 sind Implementierungen des in 1 gezeigten Bauelements 100. Ähnliche oder identische Komponenten der Bauelemente 100, 600 und 700 sind somit mit den gleichen Bezugszahlen bezeichnet. Die Bauelemente 600 und 700 können als das in 5A bis 5C gezeigte Bauelement 21 verwendet werden.
  • Bei dem Bauelement 600 ist das Kapselungsmaterial 12 ein Laminatmaterial 12, in das der Halbleiterchip 11 eingebettet ist. Das Laminatmaterial 12 bedeckt die erste Fläche 15 und die zweite Fläche 16 des Halbleiterchips 11. Die Kontaktpads 32 der Halbleiterchips 11 sind über Durchverbindungen 34 elektrisch an die strukturierte Metallschicht 10 gekoppelt. Eine strukturierte Metallschicht 60 ist auf der anderen Seite des Laminatmaterials 12 angeordnet. Beide strukturierten Metallschichten 10 und 60 sind durch Durchverbindungen 61 durch das Laminatmaterial 12 elektrisch aneinander gekoppelt. Die strukturierte Metallschicht 60 ist mit einer elektrisch isolierenden Schicht 62 bedeckt, die wärmeleitend sein kann. Die Metallschichten 10, 60 und die Durchverbindungen 34, 61 können durch stromlose und galvanische Abscheidung eines Metalls oder über eine beliebige andere angemessene Technik hergestellt werden. Die Durchgangslöcher 17 verlaufen durch das Laminatmaterial 12 und exponieren Abschnitte der Metallschicht 10. Das Laminatmaterial 12 kann beispielsweise ein Prepregmaterial sein wie etwa FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5.
  • Gemäß einer Ausführungsform können die Metallschicht 60, die Durchverbindungen 61 und die elektrisch isolierende Schicht 62 des Bauelements 600 auch entfallen.
  • Bei dem Bauelement 700 wird der Halbleiterchip 11 unter Verwendung eines Klebematerials 31 an einen Träger 30 montiert, wobei die zweite Fläche 16 des Halbleiterchips 11 dem Träger 30 zugewandt ist. Die Seitenflächen des Halbleiterchips 11 und der Träger 30 sind mit einem Kapselungsmaterial 12 bedeckt, das das gleiche Kapselungsmaterial 12 sein kann, wie es für das obenbeschriebene Bauelement 300 verwendet wird. Weiterhin können Bumps (Höcker, Depots) 65 auf der ersten Fläche 15 des Halbleiterchips 11 durch das Kapselungsmaterial 12 ausgebildet werden. Die strukturierte Metallschicht 10 kann auf dem Kapselungsmaterial 12 und bei einer Ausführungsform den Bumps 65 abgeschieden werden. Eine elektrisch isolierende Schicht 35 ist auf der strukturierten Metallschicht 10 abgeschieden. Die elektrisch isolierende Schicht 35 lässt externe Kontaktelemente 36 an entsprechenden Orten offen. Lötkugeln 37 können auf den auf dem Träger 30 angeordneten externen Kontaktelementen 36 platziert werden. Weiterhin können Durchgangslöcher 17 durch den Träger 30 und das Kapselungsmaterial 12 verlaufen, um Abschnitte der Metallschicht 10 zu exponieren.
  • Die Durchgangslöcher 17 sind möglicherweise nicht direkt über den Lötkugeln 37 angeordnet. Es kann vorgesehen werden, dass die Durchgangslöcher 17 und die Lötkugeln 37 seitlich voneinander weg verschoben werden. Falls die Durchgangslöcher 17 und die Lötkugeln 37 aufeinander positioniert sind, wie in 7 gezeigt, kann die Metallschicht 10 eine ausreichende Dicke aufweisen, um von beiden Seiten aus gelötet werden zu können, oder kann aus mehreren Metallschichten bestehen.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, in dem die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (24)

  1. Bauelement (100), umfassend: eine Metallschicht (10), die eine erste Schichtfläche (13) umfasst, einen Halbleiterchip (11), der eine erste Chipfläche (15) umfasst, wobei der Halbleiterchip (11) elektrisch an die Metallschicht (10) gekoppelt und darüber platziert ist und die erste Schichtfläche (13) der ersten Chipfläche (15) zugewandt ist, ein Kapselungsmaterial (12), das die erste Schichtfläche (13) und den Halbleiterchip (11) bedeckt, und mindestens ein Durchgangsloch (17), das durch das Kapselungsmaterial (12) verläuft, wobei das mindestens eine Durchgangsloch (17) einen Abschnitt der ersten Schichtfläche (13) exponiert, der von außerhalb des Bauelements (100) zugänglich ist.
  2. Bauelement (100) nach Anspruch 1, wobei das mindestens eine Durchgangsloch (17) einen Querschnitt von mindestens 3 × 104 μm2 aufweist.
  3. Bauelement (100) nach Anspruch 1 oder 2, weiterhin umfassend: ein Array von Lötbumps (37), die elektrisch an die Metallschicht (10) gekoppelt sind.
  4. Bauelement (100) nach Anspruch 3, wobei eine zweite Schichtfläche (14) der Metallschicht (10) den Lötbumps (37) zugewandt ist und die zweite Schichtfläche (14) sich gegenüber der ersten Schichtfläche (13) befindet.
  5. Bauelement (100) nach einem der vorhergehenden Ansprüche, weiterhin umfassend: ein Metallelement (30), das eine zweite Chipfläche (16) des Halbleiterchips (11) bedeckt, wobei die zweite Chipfläche (16) der ersten Chipfläche (13) gegenüber liegt.
  6. Bauelement (100) nach Anspruch 5, wobei das mindestens eine Durchgangsloch (38) durch das Metallelement (30) verläuft.
  7. Bauelement (100) nach Anspruch 5 oder 6, wobei ein Querschnitt des mindestens einen Durchgangslochs (38) in einem Gebiet des Metallelements (30) größer ist als ein Querschnitt des mindestens einen Durchgangslochs (17) in einem Gebiet des Kapselungsmaterials (12).
  8. Bauelement (100) nach einem der Ansprüche 5 bis 7, wobei ein erstes Material (31) zwischen der zweiten Chipfläche (16) und dem Metallelement (30) angeordnet ist und das erste Material (31) Silikon umfasst.
  9. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei das Kapselungsmaterial (12) einen Elastizitätsmodul von weniger als 100 MPa aufweist.
  10. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei das Kapselungsmaterial (12) Silikon umfasst.
  11. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei das mindestens eine Durchgangsloch (17) einen Querschnitt von mindestens 6 × 104 μm2 aufweist.
  12. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei das mindestens eine Durchgangsloch (17) in einer Richtung orthogonal zu der ersten Schichtfläche (14) verläuft.
  13. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei das mindestens eine Durchgangsloch (17) eine Länge von mindestens 150 μm aufweist.
  14. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (11) ein Array von Kontaktelementen (32) umfasst, das auf der ersten Chipfläche (15) angeordnet ist.
  15. Bauelement (300), umfassend: einen Träger (30), ein auf dem Träger (30) abgeschiedenes erstes Material (31), wobei das erste Material (31) einen Elastizitätsmodul von unter 100 MPa aufweist, einen über dem ersten Material (31) platzierten Halbleiterchip (11), ein auf dem Träger (30) und dem Halbleiterchip (11) abgeschiedenes zweites Material (12), wobei das zweite Material (12) einen Elastizitätsmodul von unter 100 MPa aufweist, eine Metallschicht (10) umfassend eine erste Fläche (13) und eine der ersten Fläche (13) gegenüberliegende zweite Fläche (14), wobei die Metallschicht (10) über dem zweiten Material (12) platziert ist und ihre erste Fläche (13) dem zweiten Material (12) zugewandt ist, und mindestens ein Durchgangsloch (38, 39), das von der ersten Fläche (13) der Metallschicht (10) durch das zweite Material (12) und den Träger (30) verläuft.
  16. Bauelement (100) nach Anspruch 15, wobei das erste Material (31) und/oder das zweite Material (12) Silikon umfasst.
  17. Bauelement (100) nach Anspruch 15 oder 16, wobei das erste Material (31) und/oder das zweite Material (12) elektrisch isolierend ist.
  18. Bauelement (100) nach einem der Ansprüche 15 bis 17, wobei das mindestens eine Durchgangsloch (38, 39) einen Querschnitt von mindestens 3 × 104 μm2 aufweist.
  19. Modul (200), umfassend: ein erstes Bauelement (20), umfassend: einen ersten Halbleiterchip (22), und mehrere erste externe Kontaktpads (23), die elektrisch an den ersten Halbleiterchip (22) gekoppelt sind; ein zweites Bauelement (21), umfassend: eine Metallschicht (10), die eine erste Schichtfläche (13) umfasst, einen zweiten Halbleiterchip (11), der eine erste Chipfläche (15) umfasst, wobei der zweite Halbleiterchip (11) an der Metallschicht (10) angebracht ist und die erste Chipfläche (15) der ersten Schichtfläche (13) zugewandt ist, ein Kapselungsmaterial (12), das die erste Schichtfläche (13) und den Halbleiterchip (10) bedeckt, und mehrere Durchgangslöcher (17), die von der ersten Schichtfläche (13) durch das Kapselungsmaterial (12) verlaufen; und mehrere Lötbumps (24), die die Metallschicht (10) elektrisch an die ersten externen Kontaktpads (23) koppeln, wobei jedes der Lötbumps (24) mindestens teilweise in einem jeweiligen der Durchgangslöcher (24) platziert ist.
  20. Bauelement (200) nach Anspruch 19, wobei mindestens 50% jedes Lötbumps (24) in einem jeweiligen der Durchgangslöcher (17) platziert ist.
  21. Verfahren zum Herstellen eines Moduls, umfassend: Bereitstellen eines ersten Bauelements (20), das einen ersten Halbleiterchip (22) und mehrere erste externe Kontaktelemente (23), die elektrisch an den ersten Halbleiterchip (22) gekoppelt sind, umfasst; Bereitstellen eines zweiten Bauelements (21), das einen zweiten Halbleiterchip (11), mehrere zweite externe Kontaktelemente (37) und eine Metallschicht (10) umfasst, die eine erste Fläche (13) und eine der ersten Fläche (13) gegenüberliegende zweite Fläche (14) aufweist, wobei die erste Fläche (13) der Metallschicht (10) dem zweiten Halbleiterchip (11) zugewandt ist und die zweite Fläche (14) der Metallschicht (10) den mehreren zweiten externen Kontaktelementen (37) zugewandt ist; und Löten der ersten externen Kontaktelemente (24) an die erste Fläche (13) der Metallschicht (10).
  22. Verfahren nach Anspruch 21, wobei das zweite Bauelement (21) weiterhin ein Kapselungsmaterial (12) umfasst, das die erste Fläche (13) der Metallschicht (10) und den zweiten Halbleiterchip (11) bedeckt.
  23. Verfahren nach Anspruch 22, wobei das Kapselungsmaterial (12) Öffnungen (17) umfasst, welche die erste Fläche (13) der Metallschicht (10) exponieren und konfiguriert sind, die ersten externen Kontaktelemente (24) aufzunehmen.
  24. Verfahren nach einem der Ansprüche 21 bis 23, wobei die ersten externen Kontaktelemente Lötbumps (24) sind.
DE102009044639.7A 2008-11-26 2009-11-24 Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen Expired - Fee Related DE102009044639B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/324,420 US8183677B2 (en) 2008-11-26 2008-11-26 Device including a semiconductor chip
US12/324,420 2008-11-26

Publications (2)

Publication Number Publication Date
DE102009044639A1 true DE102009044639A1 (de) 2010-06-24
DE102009044639B4 DE102009044639B4 (de) 2014-02-13

Family

ID=42194294

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009044639.7A Expired - Fee Related DE102009044639B4 (de) 2008-11-26 2009-11-24 Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen

Country Status (2)

Country Link
US (2) US8183677B2 (de)
DE (1) DE102009044639B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010031055B4 (de) 2010-07-07 2023-02-23 Robert Bosch Gmbh Sensormodul und Verfahren zum Herstellen eines Sensormoduls

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US7863722B2 (en) 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
EP2219045B1 (de) * 2009-01-28 2012-03-14 Siemens Aktiengesellschaft Radar-Hochfrequenzmodul
EP2221039B1 (de) * 2009-02-18 2017-11-22 Unilever Plc, A Company Registered In England And Wales under company no. 41424 of Unilever House Schweißhemmende Zusammensetzungen
US8933555B2 (en) * 2009-05-15 2015-01-13 Infineon Technologies Ag Semiconductor chip package
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
DE102010029550B4 (de) * 2010-06-01 2019-08-22 Robert Bosch Gmbh Verfahren zur Herstellung von Halbleiter-Bauelementen
EP2434619B1 (de) * 2010-09-22 2018-11-14 General Electric Technology GmbH Anordnung von leiterstabenden
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8936966B2 (en) * 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US9171769B2 (en) * 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
TWI420634B (zh) * 2011-02-24 2013-12-21 Unimicron Technology Corp 封裝結構及其製法
DE102011007537A1 (de) * 2011-04-15 2012-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. In einem Kunststoffkörper eingebettetes Funktionselement und Verfahren zur elektrischen Kontaktierung eines in einem Kunststoffkörper eingebetteten Funktionselements
US8916421B2 (en) 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9142502B2 (en) 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US9485870B2 (en) * 2013-01-04 2016-11-01 Apple Inc. Methods for transparent encapsulation and selective encapsulation
US9070568B2 (en) 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) * 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9349709B2 (en) * 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
US10163674B2 (en) * 2014-11-27 2018-12-25 National Institute Of Advanced Industrial Science And Technology Circular support substrate for semiconductor
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
IT201800002903A1 (it) 2018-02-21 2019-08-21 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN108336494B (zh) * 2018-03-16 2022-03-01 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN216054655U (zh) * 2020-04-29 2022-03-15 意法半导体公司 电子装置
US11735554B2 (en) * 2020-08-14 2023-08-22 Sj Semiconductor (Jiangyin) Corporation Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure
KR20220031233A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지
US20220165699A1 (en) * 2020-11-20 2022-05-26 Stmicroelectronics Pte Ltd Package with polymer pillars and raised portions
CN113643991A (zh) * 2021-06-29 2021-11-12 华宇华源电子科技（深圳）有限公司 一种新型板级塑封的加工方法及结构

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
KR100209457B1 (ko) * 1992-07-24 1999-07-15 토마스 디스테파노 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7514767B2 (en) * 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US20050280016A1 (en) * 2004-06-17 2005-12-22 Mok Thye L PCB-based surface mount LED device with silicone-based encapsulation structure
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
TW200641969A (en) * 2005-05-27 2006-12-01 Siliconware Precision Industries Co Ltd Sensor type semiconductor device and method for fabricating thereof
US7335986B1 (en) * 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
FR2893764B1 (fr) * 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7462509B2 (en) * 2006-05-16 2008-12-09 International Business Machines Corporation Dual-sided chip attached modules
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US7884464B2 (en) * 2006-06-27 2011-02-08 Advanced Chip Engineering Technologies Inc. 3D electronic packaging structure having a conductive support substrate
TW200805682A (en) * 2006-07-07 2008-01-16 Advanced Semiconductor Eng Method for encapsulating sensor chips
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US7667338B2 (en) * 2006-08-08 2010-02-23 Lin Paul T Package with solder-filled via holes in molding layers
TWI367557B (en) * 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080142941A1 (en) * 2006-12-19 2008-06-19 Advanced Chip Engineering Technology Inc. 3d electronic packaging structure with enhanced grounding performance and embedded antenna
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP2008249390A (ja) * 2007-03-29 2008-10-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
JP2008294405A (ja) * 2007-04-25 2008-12-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US20080284045A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US7763493B2 (en) * 2007-06-26 2010-07-27 Stats Chippac Ltd. Integrated circuit package system with top and bottom terminals
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US20110316117A1 (en) * 2007-08-14 2011-12-29 Agency For Science, Technology And Research Die package and a method for manufacturing the die package
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US8390107B2 (en) * 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8264085B2 (en) * 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
US8240029B2 (en) * 2008-11-20 2012-08-14 Powertech Technology Inc. Method for forming an isolated inner lead from a leadframe
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010031055B4 (de) 2010-07-07 2023-02-23 Robert Bosch Gmbh Sensormodul und Verfahren zum Herstellen eines Sensormoduls

Also Published As

Publication number Publication date
US20120231582A1 (en) 2012-09-13
US8183677B2 (en) 2012-05-22
DE102009044639B4 (de) 2014-02-13
US20100127386A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102011000530B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102010037292B4 (de) Herstellungsverfahren für Halbleiteranordnungen
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102012025818B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009038702B4 (de) Halbleiteranordnung und Herstellungsverfahren
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102014115509A1 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20141114

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee