KR100209457B1 - 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법 - Google Patents

반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법 Download PDF

Info

Publication number
KR100209457B1
KR100209457B1 KR1019950700249A KR19950700249A KR100209457B1 KR 100209457 B1 KR100209457 B1 KR 100209457B1 KR 1019950700249 A KR1019950700249 A KR 1019950700249A KR 19950700249 A KR19950700249 A KR 19950700249A KR 100209457 B1 KR100209457 B1 KR 100209457B1
Authority
KR
South Korea
Prior art keywords
lead
support
connection
leads
layer
Prior art date
Application number
KR1019950700249A
Other languages
English (en)
Other versions
KR950702788A (ko
Inventor
토마스 에이치. 디스테파노
개리 더블유. 그루베
이고르 와이. 칸드로스
개탄 매튜
제이슨 스웨이스
로리 유니온
데이비드 깁슨
Original Assignee
토마스 디스테파노
테세라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 디스테파노, 테세라 인코포레이티드 filed Critical 토마스 디스테파노
Publication of KR950702788A publication Critical patent/KR950702788A/ko
Application granted granted Critical
Publication of KR100209457B1 publication Critical patent/KR100209457B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Connecting Device With Holders (AREA)

Abstract

기판을 지지하기 위해 반도체 칩을 전기적으로 접속하는 접속 컴포넌트는 갭(40)을 한정하는 유전체 지지층(70)을 포함한다. 리드는 갭의 양면(66, 70) 상에 지지되도록 이들 갭을 가로질러 연장한다. 그러므로 리드는 접속 컴포넌트를 칩과 정합시킴으로써 칩상의 접점과 맞춰지게 위치결정될 수 있다. 각각의 리드는 하향력이 그 리드에 인가될 때 일단부가 지지체에 대해 변위될 수 있도록 배열된다. 이것은 각 리드를 공구와 결합하게 하고 리드를 접점에 대하여 하향하게 함으로써 리드가 칩상의 접점과 접속될 수 있게 해준다. 각각의 리드는 갭의 한쪽면에 인접한 무른 부분(72)을 포함하고, 무른 부분은 리드가 접점과 결합할 때 파손된다. 리드와 칩상의 최종 정합은 리드의 위치를 제어할 수 있는 본딩공구에 의해 제공된다.

Description

[발명의 명칭]
반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법
[발명의 상세한 설명]
[기술분야]
본 발명의 반도체 소자를 실장하고 접속하는 데에 유용한 방법과 부품 및 장치에 관한 것이다.
[배경기술]
반도체 칩은 통상 칩의 표면에 있는 접속부를 통해 외부 회로 소자에 연결된다. 칩 상의 접속부는 칩의 활성면을 거의 다 차지하는 바둑판 모양의 규칙적인 패턴(보통,면 배열(area array)이라고 함) 또는 칩 활성면의 모서리를 따라 긴 열의 형태로 배치된다. 칩상의 각 접속부는 지지 기판 또는 회로 패널의 회로 소자와 같은 외부 회로 소자에 접속되어야만 한다. 이러한 접속을 위한 각종 공정에서는 미리 조립된 리드 배열 또는 개별 와이어를 사용한다. 예컨대, 와이어 본딩 공정에서는 칩을 기판 상에 물리적으로 장착한다. 미세한 와이어가 본딩 기구를 통해 공급되는데, 이 본딩 기구는 와이어가 접속부에 접합되도록 접속부에 접촉된다. 그 다음, 본딩 기구를 기판상의 회로의 접속점으로 이동시키면 와이어의 일부가 풀려 나와 리드(lead)가 기판에 접속된다. 이 공정은 기판상의 모든 접속부에 대해 반복된다.
소위 테이프 자동화 본딩(Tape Automated Bonding) 또는 TAB 공정에서는 얇은 폴리이미드 박편과 같은 유전체 지지 테이프에 칩보다 약간 큰 구멍을 형성한다. 금속 리드 배열을 상기 유전체 필름의 한쪽 표면에 제공한다. 이들 리드는 구멍 둘레로부터 구멍의 테두리를 향해 안쪽으로 연장된다. 각각의 리드에는 구멍의 테두리를 넘어 안쪽으로 돌출한 가장 안쪽의 단부(최내단부)가 있다. 리드의 최내단부는 칩상의 접속부에 대응하는 간격으로 나란히 배열되어 있다. 유전체 필름은 구멍이 칩과 정렬되고 리드의 최내단부가 칩의 활성면, 즉 접속부가 형성된 면 위로 연장되도록 칩과 나란히 배치된다. 리드의 최내단부는 초음파나 열압축 본딩 방법에 의해 칩의 접속부에 본딩된다. 리드의 외단부는 외부 회로 소자에 접속된다.
소위 빔 리드(beam lead) 공정에서는 칩의 활성면에 있는 접속부로부터 칩의 가장자리를 넘어 외부로 연장되는 별개의 리드를 칩에 제공한다. 리드의 최외단부가 기판상의 접속부를 넘어 돌출한 상태에서 칩을 기판위에 놓는다. 리드와 접속부를 접합하여 칩의 접속부가 기판의 접점과 연결되도록 한다.
최근 반도체 기술의 급속한 발전에 따라 한정된 공간에 보다 많은 수의 접속부와 리드를 배치할 필요성이 점점 증가하였다. 어떤 경우에는 칩 활성면에 수백개 또는 수천개의 접속부를 필요로 한다. 예컨대, 현재 사용되는 복잡한 반도체 칩은 중심 대 중심의 거리가 0.5mm 이하, 어떤 경우에는 0.15mm 이하로 서로 떨어져 있는 접속부를 갖는다. 이들 간격은 반도체 조립 기술의 계속된 발전에 따라 점차 감소될 것으로 예상된다.
이와 같이 근접한 간격을 갖는 접속부 때문에 칩 접속부에 접속되는 리드는 통상 폭 0.1 mm 미만의 미세한 구조를 가져야만 한다. 이러한 미세 구조는 손상되거나 변형되기 쉽다. 또 간격이 매우 작기 때문에 리드가 원래 위치에서 조금만 벗어나더라도 리드와 접속부가 정렬되지 않게 된다. 따라서, 리드가 칩 또는 기판 상의 원래 접속부와 정렬되지 않거나 옆에 있는 접속부와 잘못 정렬된다. 위의 어느 경우에도 결점이 있는 칩 조립체가 생산된다. 따라서 양품 소자의 생산이 상당히 감소되고 생산 제품에 결함이 발생하게 된다. 이들 문제점은 인접한 접속부들 사이에 비교적 미세한 접속부 간격과 작은 거리를 갖는 칩의 경우에 특히 심각하다.
리드의 모든 내단부가 공통 내부 엘리먼트에 연결되게 내부로 돌출한 리드를 구비하는 미리 조립된 리드 조립체를 형성하는 방법이 제안되어 왔다. 공통 엘리먼트는 통상 금속으로 될 링 모양의 구조를 갖는다. 이러한 구조에서 각 리드의 내단부는 무른 부분(frangible section)을 통해 공통 엘리먼트에 접속된다. 따라서 공통 엘리먼트는 리드의 내단부가 상대 운동하지 못하도록 제한하고 리드가 구부러지거나 변형되지 못하게 해준다. 리드가 칩의 접속부에 본딩된 후 공통 엘리먼트는 리드로부터 떨어져 나간다. 무른 부분은 각 리드의 최내단부와 내부 엘리먼트 사이의 접합부에 구비될 수 있다. 예컨대, 이러한 특성을 갖는 구조는 Thorpe, Jr. 의 미국 특허 제 4,756,080 호와 Angelucci, Sr. 등의 미국 특허 제 4,380,042 호에 개시되어 있다. Burns의 미합중국 특허 제 4,312,926호와 제 4,413,404호는 리드가 구리 기판에 니켈을 씌운 복수층의 금속 구조로 된 전체적으로 유사한 배열체를 개시하고 있다. 각 리드의 최내단부와 내부 엘리먼트 사이의 연한 연결부는 대단히 얇고 무른 부분이 제공되도록 니켈 피복층만으로 구성된다.
이러한 구조에서 공통 엘리먼트는 모든 리드를 전기적으로 연결시킨다. 이러한 연결부는 리드가 칩에 본딩된 후에는 제거해야만 한다. 따라서, 리드가 칩의 접속부에 본딩된 다음 공통 엘리먼트를 칩으로부터 떼어내야 한다. 공통 엘리먼트를 리드에서 떼어낼 때 공통 엘리먼트는 동시에 또는 일정한 패턴으로 파괴되어야 한다. 공통 엘리먼트를 제거하기 위한 필요성은 이것이 리드 단부와 칩상의 접속부 사이의 섬세한 접착을 방해함이 없이 행해져야 하기 때문에 상당한 어려움을 불러일으킨다. 이러한 이유로 공통 엘리먼트를 이용하는 시스템은 널리 채택되지 못하였다.
따라서, 반도체 칩의 실장 및 접속과 관련한 문제점을 해결하기 위해 지금까지 기울여온 시간과 노력에도 불구하고 그것들을 실용화하는 데 사용되는 공정, 장비 및 부품의 개선을 위한 실질적인 필요성이 아직도 계속되고 있다.
[발명의 개시]
본 발명의 제1 특징은 반도체 칩 실장 부품을 제공하는 데 있다. 본 발명의 이 특징에 의한 부품은 상면 및 하면과 갭을 구비하는 지지체를 포함하는데, 갭은 지지체를 통해 상면으로부터 하면으로 아래쪽으로 형성되어 있다. 본 발명의 부품은 또한 복수의 도전성 리드를 포함한다. 각각의 리드는 지지체의 갭을 가로질러 연장되는 연결부를 구비한다. 연결부의 제1, 제2 단부는 갭의 양쪽면에서 지지체에 부착된다. 각 연결부의 제2 단부는 지지체에 부착되어, 연결부에 하향력이 가해질 때 지지체에 대하여 제2 단부는 아래쪽으로 구부러진다. 각각의 접속부는 유연성이 있으므로, 접속부의 제2 단부가 지지체에 대해 아래쪽으로 변위될 때 접속부는 아래쪽으로 구부러지게 된다. 따라서 각 리드의 연결부는 반도체 칩 조립체 위에 상기 부품을 위치시킬 때 지지체에 의해 접속부의 양 단부가 지지될 것이다. 그러나 상기 부품을 반도체 칩 조립체의 일부분 상에 위치시킨 다음, 상기 부분에 있는 접속부와 결합하도록 각 접속부를 아래쪽으로 구부릴 수도 있다.
보다 바람직하게는 리드의 연결부의 제1 단부는 지지체에 영구적으로 접속되는 반면, 제2 단부는 연결부에 하향력이 인가될 때 지지체와 분리될 수 있도록 리드 연결부와 지지체를 접속한다. 각 연결부의 제1 단부는 리드의 다른 부분에 의해 지지체의 단자에 접속되는 것이 보통이다.
통상의 구조에서 부품은 칩 위의 제 위치에 놓기 적합하게 되어 있다. 따라서 부품이 칩 상에 위치되면 리드의 연결부는 칩상의 접속부위에 놓여진다. 연결부는 칩상의 접속부에 본딩된다. 리드는 리드와 칩의 접속부를 기판상의 접속부와 접속시키기 위해 연결부로부터 떨어져 있는 단자를 구비할 수있다. 구조를 반대로 한 경우에도 본 발명의 상기 특징에 따르는 부품은 기판 위의 제 위치에 놓기 적합하도록 할 수 있는데, 이 경우 리드의 연결부는 연결부가 기판의 접속부에 본딩될 수 있도록 기판의 상부에 배치된다. 리드는 연결부로부터 떨어진 단자를 통해 칩상의 접속부에 접속될 수도 있다.
각각의 리드는 지지체에 부착된 제2 단부의 부착부와, 연결부의 제2 단부를 제2 단부 부착부에 접속하기 위한 무른 부분을 포함할 수 있으므로 연결부의 제2 단부는 리드의 무른 부분을 통해 지지체에 부착된다. 무른 부분은 연결부의 하향 변위 시에 파손될 수 있다. 이러한 각 리드의 무른 부분은 제2 단부 부착부의 단면적 보다 작고 연결부의 단면적 보다 작은 단면적을 가질 수 있다.
가장 바람직하게는 각 리드의 연결부는 한쌍의 마주보는 모서리를 형성하고, 무른 부분은 연결부의 폭보다 작은 폭을 갖는 넥(neck)을 형성하도록 상기 모서리로부터 안쪽으로 형성된 한쌍의 노치(notch)를 구비한다. 다른 구조에서는 각각의 리드는 비교적 두꺼운 구조적 금속층과 비교적 얇은 제1 보조 금속층을 포함한다. 각 리드의 연결부와 제2 단부 부착부는 구조적 금속층을 포함하는 반면, 각 리드의 무른 부분은 구조적 금속층을 제외한 제1 보조 금속층을 포함한다. 한편, 또 다른 구조로서, 상기 본딩은 연결부의 하향 변위 시에 파괴되는 s반면 이러한 각 연결부의 제1 단부는 지지체에 영구적으로 본딩되도록 연결부의 제2 단부를 지지체에 본딩한다.
이와 달리 각 리드의 무른 부분은 폴리머 재료를 포함할 수 있다. 다른 구조에서 각각의 리드는 지지체의 갭을 부분적으로만 횡단하도록 연장될 수 있으며, 부품은 갭을 전체적으로 횡단하는 리드와 동일한 방향으로 연장되는 각각의 리드와 결합된 폴리머 스트립을 포함할 수도 있다. 이러한 각각의 폴리머 스트립의 갭의 양쪽에 있는 지지체에 부착될 수 있으며, 각 리드의 연결부는 관련 폴리머 스트립에 본딩될 수 있다. 이 경우에 각 연결부의 제2 단부는 관련 폴리머 스트립을 통해서만 지지체에 고정되고 리드는 폴리머 스트립을 파손하거나 잡아당김으로써 지지체에 대하여 하향 변위될 수 없다.
본 발명의 제2 특징에 따르면, 부품은 리드가 하향 만곡되어 접속부와 결합할 때 지지체의 가장자리에서 리드의 응력이 집중되는 곳에 폴리머 보강재가 배치되도록 지지체의 가장자리에 있는 각 리드와 접촉하는 가요성의 연속 폴리머 보강재를 포함한다. 가장 바람직하게는 각각의 리드와 관련한 폴리머 보강재는 리드의 연결부를 씌우는 상술한 바와 같은 폴리머 스트립을 포함한다. 각종 리드와 관련한 폴리머 스트립은 지지체의 폴리머 층과 일체로 되어 있다.
가장 바람직하게는 지지체는 리드와 전기적으로 상호 접속되지 않도록 폴리머 재료 등의 유전체로 형성된다. 지지체는 측정할 수 있을 정도의 두께, 즉 상면과 하면 사이의 측정할 수 있을 정도의 간격을 가질 수 있다. 리드는 지지체의 하면 위로 측정할 수 있을 정도의 간격을 두고 배치될 수 있다. 예컨대, 지지체는 지지체의 상면을 형성하는 상부층과 하면을 형성하는 하부층을 갖는 복수의 층을 포함한다. 리드는 하부층 상부에 배치될 수 있다. 이와 달리 부품은 실장 공정 중에 칩 상부에 지지될 수 있다. 어떤 경우에도 각각의 연결부는 이것이 하향 변위되어 접속부와 결합되기 전에 지지체에 의해 칩의 활성면 상부에 지지된다. 부품은 지지체 상에 배치된 단자를 포함한다. 특히 바람직한 구조에서는 리드 뿐 아니라 단자도 하부면 상부에 배치되며 하부면은 단자의 하방 변위를 허용하도록 탄력적이다.
지지체의 갭은 긴 슬롯으로 형성될 수 있다. 많은 리드의 연결부는 이 슬롯을 가로질러 연장될 수 있다.
이러한 각 슬롯을 가로질러 연장하는 연결부들은 거의 평행한 구조로 나란히 배치된다. 특히 바람직한 구조에서 부품은 각각의 긴 슬롯을 따라 지지체 상에 연장된 긴 버스를 포함하며, 슬롯을 가로질러 놓여있는 각 리드의 연결부의 해제 가능한 제2 단부는 무른 엘리먼트에 의해 버스에 접속된다. 바람직하기로는 각 리드는 무른 버스 부분과 버스를 포함하며, 무른 부분과 각 리드의 연결부는 서로 일체로 형성된다. 각 리드는 또한 무른 부분과 버스 사이에 배치된 제2 단부 부착부를 포함한다.
통상적으로 리드뿐 아니라 버스도 1 이상의 금속 물질로 형성된다. 버스는 지지체와 리드를 강화하며 부품이 칩에 조립될 때 보다 정확한 리드의 위치 결정을 유지시켜 준다. 더욱이, 부품의 제조 중에 버스는 예컨대, 단자의 형성과 같은 도금 공정을 위해 도전성을 제공할 수 있도록 사용될 수 있다.
특히 바람직한 구성에서 지지체의 갭은 복수의 긴 슬롯을 포함할 수 있다. 지지체는 중앙부와 주변부를 가질 수 있으며, 슬롯은 그것이 중앙부와 주변부 사이에 배치될 수 있도록 중앙부 둘레로 연장될 수 있다. 상기 버스는 각각의 슬롯을 따라, 바람직하게는 주변부상에 구비되므로 하나의 각각의 버스는 슬롯 각각을 따라 연장된다. 바람직하게는 슬롯은 서로 연결되어 중앙부 주위에 실질적으로 연속적인 통로를 형성하는데, 지지체의 중앙부는 리드에 의해서만 주변부와 연결되어 있다. 모든 버스는 서로 연결되어 주변부에 실질적으로 슬롯과 중앙부를 에워싸는 테(hoop) 모양의 구조를 형성한다. 이러한 구성에서 제1 또는 영구적으로 접속된 각 리드의 연결부의 단부는 지지체의 중앙부를 향하며 중앙부상의 단자에 전기적으로 접속된다. 접속 공정 중에 리드의 무른 부분은 파손되어 리드는 주변부로부터 분리되므로 중앙부는 주변부와 분리되고 칩에 접속된 주변부가 남게 된다. 동시에 리드는 버스로부터 전기적으로 분리된다.
다른 구성에서 각 슬롯과 관련한 리드의 일부는 슬롯의 제1 가장자리에 배치된 제1 또는 영구 장착된 단부와 슬롯의 제2 가장자리에 배치된 제2 또는 분리 가능하게 접속된 단부를 구비할 수 있는 반면, 동일 슬롯과 관련한 나머지 리드는 반대의 구성, 즉 슬롯의 제2 가장자리에 배치된 리드의 제1 단부와 슬롯의 제1 가장자리에 배치된 리드 연결부의 제2 단부를 구비할 수 있다. 또 다른 구성에 의하면 지지체의 갭은 지지체를 관통하는 비교적 작은 구멍일 수 있다. 하나 또는 수개의 리드가 이러한 각각의 구멍을 가로질러 연장될 수 있다. 지지체의 여러 위치에는 수개의 구멍이 배치될 수 있다. 예컨대, 칩 활성면 전체에 면 배열 방식으로 접속부가 형성되어 있는 칩 또는 다른 엘리먼트에 상기 부품을 사용하는 경우와 같이 지지체의 상면과 하면을 거의 차지하는 면 배열 방식으로 구멍과 리드를 배치할 수도 있다.
본 발명의 제3 특징은 반도체 칩 활성면의 접속부나 칩 장착 기판상의 접속부 등과 같은 반도체 칩 조립체의 일부분 위에 접속부를 접속하는 방법을 제공한다. 본 발명의 상기 특징에 따르는 방법은 접속 부품의 지지체의 하면이 상기 반도체 칩 조립체 부분의 표면에 대해 하향하고, 상면이 상기 부분의 활성면으로부터 떨어져 상향하도록 상기 부분과 함께 상술한 부품과 같은 접속 부품을 나란히 배치하는 단계를 포함한다. 접속 부품은 상기 부분의 표면상의 접속부가 지지체의 갭과 정합하고 갭을 가로질러 연장한 리드의 연결부가 접속부 상부에 배치되도록 상기 부분과 병렬 배치된다. 지지체는 상기 병렬 배치하는 단계 중에 각 갭의 양면에서 각각의 연결부를 지지하므로 연결부는 이 공정 단계에서 구부러지거나 변형되지는 않는다.
상기 방법은 각 연결부를 하향 변위시켜 이러한 각 연결부의 일단부가 지지체에 대해 하향 위치되고 그 연결부가 상기 부분의 접속부와 결합하도록 함으로써 각각의 연결부를 상기 부분상의 접속부에 본딩하는 단계를 추가로 포함한다. 바람직하게는 상기 본딩 단계는 예컨대 각 리드의 무른 부분을 파손시키거나 상술한 리드와 지지체 사이의 접합을 분리시킴으로써 연결부의 하향 변위 중에 각 연결부의 일단부를 지지체로부터 분리하기 위하여 수행된다. 특히, 바람직한 구성에서 지지체는 1 이상의 긴 슬롯 형태의 갭을 구비하며, 그 슬롯을 따르는 버스는 상기 접속 단계 이전 및 도중에 지지체를 보강하는 역할을 한다. 또한 상술한 바와 같이 지지체의 갭은 중앙부가 리드를 통해서만 주변부에 최초로 부착되도록 지지체의 중앙부를 에워쌀 수 있으며, 상기 접속 단계는 주변부로부터 중앙부를 분리할 수 있다.
상기 본딩 단계는 가장 바람직하게는 본딩 기구가 자신의 하향 이동에 대하여 횡단하는 측면 방향으로 연결부의 위치를 적어도 부분적으로 제어하도록 본딩 기구의 홈과 각 연결부를 결합하는 단계를 포함한다.
상기 본딩 공정 동안에 리드를 안내하고 제한하기 위한 본딩 기구의 사용은 접속 부품이 양단부에서 지지체에 접속된 연결부를 구비하지 않는 경우에도 적용될 수 있다. 따라서 본딩 기구로 리드의 연결부를 안내하는 단계는 리드가 지지체의 가장자리로부터 캔틸레버되는 경우에도 이용될 수 있다. 가장 바람직하기로는 본 발명의 이 특징에 따르는 방법은 반도체 칩의 접속부와 같은 상기 부분상의 접속부와 본딩 기구를 정합시키는 단계를 포함한다. 바람직하게는 본딩 기구와 리드를 결합하는 단계는 본딩 기구가 실질적으로 리드를 접속부와 정합하도록 하기 위해 수행된다. 즉, 리드의 접촉부는 접속부와 정합이 약간 벗어나 있으나 본딩 기구는 그것이 리드와 결합될 때, 리드에 대해 횡방향으로 리드를 이동시켜 각 리드가 접속부와 정합되도록 해준다. 따라서 접속 부품이 상기 부분에 먼저 제공되면 리드의 연결부와 상기 부분의 접속부 사이에 정확한 정합을 달성할 필요가 없다. 약간의 오정합은 본딩 기구의 동작에 의해 보정되게 될 것이다.
하나의 구성으로 각각의 연결부는 긴 스트립형 구조이며 본딩 기구는 그 하면에 긴 홈, 즉 오목부(recess)를 구비한다. 본딩 기구는 홈 또는 오목부가 소정의 홈 방향으로 연장되고 접속부의 상부를 가로질러 연장되도록 각 접속부 상부에 위치된다. 리드의 연결부는 홈 방향에 대체로 평행이므로 본딩 기구가 리드와 결합하기 위해 하향 진행하면 각 리드의 연결부는 홈에 위치된다. 만약 리드가 홈과 약간 어긋나 있으면 리드는 홈에 대하여 횡의 측면 방향으로 이동된 후에야 홈에 위치되고 접속부와 정합된다.
본 발명의 제4 특징은 반도체 칩 조립체의 반도체 칩, 기판 또는 다른 부분에 있는 접속부에 리드를 본딩하는 기구를 제공한다. 본 발명이 이 특징에 따르는 기구는 통상 하부를 한정하는 몸체와, 본딩될 리드를 결합하기 위해 상기 하부를 따라 길이 방향으로 연장된 홈을 포함한다. 기구는 또한 기구의 하부가 하향하도록 기구를 본딩 장치에 접속하는 수단을 포함한다. 이러한 기구는 전술한 바와 같은 방법으로 사용될 수 있다. 가장 바람직하기로는 홈은 중앙 평면과 상기 중앙 평면을 향해 홈의 측면으로부터 상향 경사진 경사면을 구비한다. 이들 경사면은 홈의 중앙부를 향하는 기구와 결합된 리드를 안내한다.
본 발명의 제5 특징은 반도체 접속 부품 제조 방법을 제공한다. 본 발명의 이 특징에 따르는 방법은 각각의 리드가 긴 연결부를 구비하는 1이상의 도전성 리드를 제공하는 단계를 포함한다. 이 방법은 또한 지지체가 리드의 연결부와 정합된 1 이상의 갭을 포함하고 각 리드가 연결부의 일단부에 있는 지지체에 영구적으로 부착되고 연결부의 타단부에 있는 지지체에 분리 가능하게 부착되도록 리드와 접촉하는 유전체 지지체를 처리하는 단계를 포함한다. 리드는 시트형 유전체 지지층 상에 구비될 수 있으며, 이러한 층에 의해 지지될 수 있다. 지지체를 형성하는 단계는 리드의 연결부와 정합하여 갭을 형성하도록 유전층의 일부를 선택적으로 제거하는 단계를 포함할 수 있다.
리드를 제공하는 단계는 연결부의 무른 부분으로 각각의 리드를 형성하는 단계를 포함할 수 있다. 따라서, 리드는 보다 작은 폭의 무른 부분을 갖는 소정 폭의 긴 스트립이 형성되도록 금속, 바람직하게는 금과 같은 도전성 재료를 도금함으로써 형성될 수 있다. 금속, 부품이 상술한 바와 같은 연장된 버스를 구비하도록 되어 잇는 경우 버스는 리드와 동시에 도금함으로써 형성될 수 있다. 유전층은 폴리이미드와 같은 폴리머 재료로부터 형성될 수 있으며 유전체 층의 부분을 선택적으로 제거하는 단계는 스트립을 형성한 후 수행될 수 있다. 즉, 스트립은 유전체 시트상에 부착되고 유전체 시트는 에칭되거나 갭 또는 갭들을 형성하도록 또는 선택적으로 처리된다. 갭 또는 갭들의 형성후 각 연결부의 일단부는 무른 부분을 통해 유전체 시트에 접속되며 또 유전체 시트에 분리 가능하게 접속된다. 이와 달리 리드는 스트립이 인터럽션을 가지도록 도전성 구조재의 스트립을 제공하고, 보조재가 인터럽션을 포함하는 적어도 스트립의 구역의 각 스트립 위에 배치되도록 제1 보조재를 부착하여 제1 보조재에 의해 서로 접속된 인터럽션의 양쪽면상의 스트립의 부분이 남도록 함으로써 형성될 수 있다. 따라서, 각 리드의 무른 부분은 보조재로부터 형성된 부분을 포함한다. 구조재와 보조재는 둘다 금속일 수도 있고, 보조재는 갭을 형성하기 위해 유전체 재료를 처리하기 전에 도금 공정에서 얇은 층으로 적용될 수도 있다.
이와 달리 리드는 무른 부분 없이 유전체 시트상에 도전성 재료의 스트립을 부착하고 갭 또는 갭들이 형성되도록 유전체 시트를 에칭함으로써 형성될 수도 있다. 이와 같이 형성된 갭 또는 갭들의 치수는 각각의 리드에 갭의 한쪽 면에 있는 유전체 시트에 본딩된 비교적 큰 제1 단부 부착부와 갭의 다른쪽 면에 있는 시트에 본딩된 비교적 작은 제2 단부 부착부가 남아 있도록 제어되므로 다른 부분에 인접한 각 리드의 단부는 이러한 비교적 작은 접합부를 파괴시킴으로써 유전체 시트로부터 분리될 수 있다. 이 경우에 각 리드에 무른 부분을 형성할 필요가 없다.
전술한 본 발명의 목적 및 기타의 목적과 특징 및 이점은 첨부 도면과 관련하여 후술하는 바람직한 실시예의 상세한 설명을 통해 보다 용이하게 이해될 수 있을 것이다.
[도면의 간단한 설명]
제1도는 본 발명의 1 실시예에 따르는 반도체 접속 부품의 평면도이다.
제2도는 제1도에 도시된 부품의 일부분을 도시한 개략 부분 단면도이다.
제3도는 제2도의 3-3 선을 따라 절취한 개략 부분 확대 단면도이다.
제4도는 제1도 내지 제3도의 부품과 함께 사용된 칩 및 다른 엘리먼트의 개략 평면도이다.
제5도는 조립 공정 중에 제4의 부품과 관련한 제2의 부품을 도시한 것을 제외하고는 제2도와 유사한 도면이다.
제6도는 제5도의 조립 공정에 이용되는 기구의 개략 측면도이다.
제7도는 제6도에 도시된 기구의 개략 단부 정면도이다.
제8도는 조립 공정 중에 제1도 내지 제5도의 부품과 제6도의 기구의 부분을 도시한 확대 단면도이다.
제9도는 본 발명의 제2 실시예에 따르는 부품의 부분을 도시한 것을 제외하고는 제2도와 유사한 도면이다.
제10도는 본 발명의 제3 실시예에 따르는 부품의 부분을 도시한 부분 단면도이다.
제11도는 조립 공정 후에 반도체 칩과 관련한 제10도의 부품을 도시한 부분 단면도이다.
제12도는 제10도의 부품을 도시한 부분 평면도이다.
제13도 및 제14도는 본 발명의 제 4실시예에 따르는 부품을 제외하고는 각각 제10도와 제11도와 유사한 부분단면도이다.
제15도는 본 발명의 제5 실시예에 따르는 부품을 제외하고는 제2도와 유사한 도면이다.
제16도는 조립 공정후의 칩과 제15도의 부품을 도시한 부분 단면 사시도이다.
제17도 내지 제19도는 본 발명의 제6 실시예에 따르는 추가의 부품을 도시한 부분 개략 단면도이다.
제20도(a) 내지 제20도(g)는 본 발명의 실시예에 따르는 조립 공정을 도시한 개략 단면도이다.
제21도(a) 내지 제21도(h)는 본 발명의 다른 실시예에 따른 다른 조립 공정을 도시한 것을 제외하고는 제20도(a) 내지 제20도(g)와 유사한 개략 단면도이다.
제22도는 본 발명의 실시예에 따르는 부품을 포함하는 조립체를 도시한 개략 사시도이다.
제23도는 본 발명의 다른 실시예에 따르는 복수의 부품을 도시한 개략도이다.
제24도는 제23도에 도시된 하나의 부품의 부분을 도시한 확대 개략 평면도이다.
제25도는 다른 엘리먼트와 함께 제24도의 일부를 도시한 부분단면도이다.
[바람직한 실시예의 상세한 설명]
본 발명의 1 실시예에 따르는 반도체 접속 부품은 상부의 가요성 유전체층(32)과 하부의 연성 유전체층(34)을 포함하는 지지체(30)를 구비한다(제2도). 몸체(30)는 판 모양인 것이 보통이며, 상부층(32)에 의해 형성되는 상면 (36)과 하부층(34)에 의해 형성되는 하면(38)을 구비한다. 여기에서 사용되는 상부 및 하부 라는 용어는 접속 부품 자체의 구조에 대한 방향을 나타내기 위한 것이다. 이것은 부품 자체의 기준 프레임으로 이해되어야지 통상의 중력장의 기준 프레임으로서 이해되어서는 안된다. 이와 유사하게 상향 및 하향 이라는 용어도 부품 자체의 기준 프레임으로서 이해되어야 한다. 상부층(30)은 약 0.01-0.1mm 두께를 갖는 반면, 하부층(34)은 약 0.05-1.0mm의 두께를 갖는다. 지지체(30)는 복수의 지지체를 포함하는 대형의 연속 스트립형 테이프(33)의 부분으로 형성될 수 있다.
지지체(30)는 상면(36)으로부터 하면(38)으로 지지체를 통해 연장되는 긴 슬롯 형태의 4 개의 갭(40)을 구비한다. 갭 또는 슬롯(40)은 지지체(30)를 갭(40)에 의해 경계가 형성되는 내부(42)와 갭의 외부에 배치되는 4개의 스트립형 외부와 부착 엘리먼트(44)로 세분하는데, 이 부착 엘리먼트(44)는 부리지 엘리먼트(46)에 의해 중앙부(42)에 접속된다. 제1도에 가장 잘 도시된 바와 같이 갭 또는 슬롯(40)은 통상 직사각형의 패턴을 형성하는데, 슬롯은 직사각형의 가장자리를 형성하고 브리지 엘리먼트(46)는 직사각형의 가장자리에 배치된다.
부품은 또한 지지체의 중앙부(42)에 배치된 복수의 중앙 단자(48)와 부착 엘리먼트(44)에 배치된 복수의 외부단자(50)를 포함한다. 설명을 명확히 하기 위해 도면에서는 비교적 적은 수의 중앙단자(48)와 외부단자(58)만을 도시하였다. 그러나 실제로는 수백개 또는 수천개의 단자가 존재할 수도 있다. 각각의 중앙단자(48)는 중앙 단자 리드(52)와 결합되는 반면 각각의 외부단자(50)는 외부단자 리드(54)와 결합된다. 제2도에 도시된 바와 같이 각각의 중앙단자(48)는 지지체의 중앙부(42)상에서 상부층(32)과 하부층(34) 사이에 배치된다. 각각의 중앙단자(48)는 상부 유전체의 구멍을 통해 부품의 상면에 노출된다. 이러한 각각의 중앙단자(48)와 결합된 중앙 단자 리드(52)는 그 중앙단자와 일체로 형성되며 그것으로부터 슬롯(40)의 하나를 가로질러 지지체의 주변부로 뻗어있다. 따라서 각각의 중앙 단자 리드는 해당 갭 또는 슬롯(40)을 가로질로 연장되는 긴 연결부(56)를 포함한다. 이러한 각 연결부(56)의 제1 단부(28)는 중앙부(42)에서 슬롯(40)의 제1 측면(60)에 위치되는 반면 제2 단부(62)는 부착 엘리먼트(44)에 인접한 슬롯의 제2 대향면(64)에 인접 배치된다. 각각의 중앙 단자 리드(52)는 관련 단자(48)로부터 연결부의 제1 단부로 연장되는 제1 단부 부착부(66)를 포함한다. 이러한 각 리드의 연결부와 제1 단부 부착부는 갭(40)의 제1 모서리에서 서로 결합된다. 각각의 중앙단자 리드는 또한 슬롯(40)의 제2 측면상의 부착부(44)에 부착되는 제2 단부 부착부(70)를 포함한다. 각각의 중앙 단자 리드(52)는 또한 연결부(56)의 제2 단부(62)와 제2 단부 부착부(70) 사이에 배치된 무른 부분(72)을 포함한다.
제3도에 가장 잘 도시된 바와 같이 각각의 중앙 단자 리드는 구조적 금속층(74)과, 구조적 금속층(74) 상부의 제1 보조 금속층(76)과, 구조적 금속층(74) 하부의 제2 보조 금속층(78)을 포함한다. 이들 모든 층은 제2 보조층(78)과 구조 금속층(74)이 무른 부분(72)에서 단절되는 것을 제외하고는 각 중앙 단자 리드(52)의 전체에 걸쳐 존재한다. 다시 말해서, 무른 부분(72)은 단지 제1 보조층(76)만으로 구성된다. 따라서 연결부(56)는 제2 단부 연결부(70)와 마찬가지로 모두 3개의 금속층(74, 76, 78)을 포함하는 반면, 무른 부분(72)은 단지 제1 보조 금속층(76)만을 포함할 뿐이다. 보조 금속층들은 구조적 금속층(56)보다 얇다. 무른 부분은 리드를 가로질러 연장하는 홈 또는 노치(80)를 구비한다. 제2도를 참조하여 가장 잘 알 수 있는 바와 같이 각각의 무른 부분(72)의 홈 또는 노치(80)는 연결부(56)의 길이 방향(E)으로 횡단한다. 이러한 각각의 무른 부분(72)은 단지 제1 보조 금속층(76)만으로 구성되며, 무른 부분(72)의 리드의 단면적은 연결부(56)의 단면적보다 작고 제2 단부 부착부(70)의 단면적보다 작다. 본 명세서에서 리드의 단면적은 리드의 길이가 긴 방향을 횡단하는 절단면(82)과 같은 가상의 절단면의 단면적, 즉 길이 방향(E)을 보았을 때 당해 리드의 단면적으로 이해해야만 한다(제2도).
구조적 금속층(74)(제3도)의 두께가 약 0.01-0.05 mm 인 것이 바람직하고, 각각의 보조 금속층(76, 78)은 두께가 약 1-75㎛인 것이 바람직하다. 여기서, 두께는 수직 방향으로 측정한 것이다. 리드의 두께 방향과 연결부의 길이 방향(E)을 횡단하는 연결부(56)의 수평 방향 폭(W)은 0.025-0.25 mm 인 것이 바람직하다. 무른 부분(72)은 제1 보조 금속층(76)의 두께와 동일한 매우 작은 두께를 갖는 것을 제외하고는 실질적으로 동일한 폭을 갖는다.
통상적으로 보조 금속층은 구조적 금속층(56)상에 도금법이나 코팅법에 의해 도포된다. 구조적 금속층(74)은 구리, 백금, 금 니켈, 알루미늄, 은, 이들 금속과 다른 금속의 합금 및 이들 금속과 상기 합금의 조합물로 이루어진 그룹에서 선택된 금속으로 형성하는 것이 바람직하다. 이들 중 은은 덜 바람직하고 금이 보다 바람직하다. 보조 금속층은 위와 동일한 그룹으로부터 선택한 금속으로 형성될 수 있다. 금, 니켈 및 구리는 보조 금속층으로서 특히 바람직하다. 통상적으로 보조 금속층은 구조적 금속층과 다른 금속으로 형성된다.
외부 단자 리드(54)는 외부 단자 리드의 각종 엘리먼트의 위치가 반대로 되어 있는 것을 제외하고는 중앙 단자 리드(52)와 동일하다. 따라서 각각의 외부 단자 리드(54)는 슬롯 중의 하나를 가로질러 뻗어 있는 연결부(86)를 구비한다. 이러한 각 연결부(86)의 제1 단부(88)는 슬롯(40)의 제2 가장자리(64), 즉 부착 엘리먼트(44)에 인접하여 배치되는 반면, 제2 단부(90)는 슬롯의 제1 가장자리(60)에 근접하여, 즉, 부착부의 중앙부(42)에 인접하여 배치된다. 각 외부 리드(54)의 제1 단부 부착부(92)는 부착 엘리먼트(44)에 장착되는 반면 제2 단부 부착부(94)는 지지체의 중앙부(42)에 장착된다. 각각의 외부 단자 리드는 제2 단부 부착부(94)와 그 연결부(86)의 제2 단부 사이에 배치된 무른 부분(96)을 구비한다. 외부 리드의 각 엘리먼트의 폭 및 두께는 상술한 중앙 단자 리드의 폭 및 두께와 동일하다.
각종 리드의 연결부(56, 86)는 전체적으로 나란한 배열로 각각의 슬롯을 가로질러 뻗어 있다. 따라서 각각의 갭 또는 슬롯(40)과 관련된 각종 리드의 연결부는 서로 평행하게 놓여 있다. 각각의 슬롯과 관련된 이들 연결부의 길이 방향은 슬롯 자체의 길이 방향을 횡단한다. 인접한 연결부 사이의 간격은 연결부 사이의 중앙 대 중앙의 거리가 접속될 칩상의 접속부 사이의 중앙 대 중앙의 거리와 동일하도록 선택된다. 따라서 연결부의 길이 방향에 대해 횡방향으로 슬롯의 길이 방향으로 측정된 소정 슬롯의 인접한 연결부(56, 86) 사이의 중앙 대 중앙의 거리는 약 0.5 mm, 바람직하게는 약 0.25 mm 이하인 것이 좋다. 또한 슬롯(40)사이의 거리를 포함하는 지지체(30)의 치수는 칩상의 접속부 사이의 거리와 정합하도록 유사하게 선택된다.
제1도 내지 제3도를 참고로 한 상술한 접속 부품은 제4도에 도시된 반도체 칩(98)에 이용될 수 있다. 칩(98)은 전체적으로 평탄한 활성면(99)을 갖는 직사각형 고체로 형성된 종래의 반도체 칩일 수 있는데, 활성면의 가장자리 근처에 배치된 4개의 전기적 접속부(102)열을 구비한다. 이러한 각 열의 접속부는 열의 길이 방향 축(140)을 따라 배치된다. 후술하는 바와 같이 통상 평탄한 활성면 또는 상면(106)을 구비하는 직사각형의 칼라(collar) 또는 지질이(104)은 칩(98)과 관련하여 이용될 수 있다. 링(104)은 칩(98)을 밀접하게 둘러싸도록 치수가 정해진다. 링(104)는 또한 칩(98)과 동일한 두께를 가지므로 링의 상면(106)은 링과 칩이 평탄한 지지체 상에 배치될 때 칩의 활성면(99)과 같은 높이로 되도록 배치된다.
발명의 실시예에 따르는 하나의 조립공정에서 칩(98)과 링(104)는 제4도에 도시된 방향으로 평탄한 표면(도시생략)상에 배치된다. 접속 부품은 접속 부품 지지체의 하면(38)이 칩과 링의 상면과 하향하여 접촉하고 접속 부품 지지체의 상면(36)이 칩으로부터 상향하여 떨어지도록 제5도에 도시된 바와 같이 칩 및 링의 최상부에 배치된다. 접속 부품 지지체의 슬롯 또는 갭(40)은 칩상의 접속부(102)의 열과 정합하는데 이와 같이 정합된 슬롯(40)과 접속부열(100)은 제5도에 도시되어 있다. 따라서, 각 슬롯의 길이방향은 정합된 접속부의 열의 길이방향 축(140)에 평행하게 연장되는 반면, 이러한 슬롯을 가로질러 연장되는 각각의 연결부(56, 86)는 길이 방향축을 가로질러 연장된다.
접속 부품은 칩에 대한 접속 부품의 원하는 위치를 확보하기 위하여 종래의 자동 패턴 인식 시스템과 자동 위치 결정 엘리먼트를 사용하는 칩 상에 배치될 수 있다. 따라서, 패턴 인식 장비는 슬롯 또는 갭(40)을 칩상의 접속부의 열과 정합하고 개개 리드의 연결부를 올바른 접속부(102)와 정합시키기 위해 칩의 위치나 접속 부품의 위치를 제어하는 피드백 시스템에 연계된다. 자동 위치 결정 장비 및 방법은 그 자체가 공지된 기술이므로 상세한 설명은 생략한다. 그러나 이러한 자동 위치 결정 장비 및 방법에도 불구하고 연결부와 접속부 사이에 약간의 오정합이 존재한다. 예컨대, 접속 부품의 크기 및 형상의 공차로 인해 일부 리드는 비록 다른 리드가 완전히 정합되는 경우라도 관련 접속부와 약간 오정합할 수 있게 된다. 전체 접속 부품과 칩의 상대 위치를 조정하는 것에 의해 모든 리드와 칩상의 모든 접속부의 연결부를 완전하게 정합시키는 것은 어렵다. 그러나, 연결부의 측방향 또는 폭방향으로의 리드 연결부와 관련 접속부의 오정합은 인접한 연결부 사이의 중앙 대 중앙의 거리의 약 1/2 보다 작게, 즉, 인접한 칩상의 접속부들 간의 간격이 약 1/2 보다 작게 되는 것이 바람직하다. 따라서 이 공정 단계에서 각 리드의 연결부는 접속부와 측방향으로 대략적으로 정합하게 된다. 칩상의 접속부에 대한 길이 방향으로의 연결부의 위치 결정은 상당히 덜 위험하다. 연결부는 연장되어 있기 때문에 각 연장부는 칩상의 관련 접속부에 대해 그 정상 위치로부터 연결부 길이의 약 1/2 까지 상당량 변위될 수 있는데, 후속 공정 단계에서 칩 접속부와 결합을 위해 적당한 위치에 연결부의 일부가 남아있다.
다음 공정에서는 본딩 기구(110)가 이용된다. 제6도 내지 제8도에 가장 잘 도시된 바와 같이 본딩 기구(110)는 한쌍의 대향면(114)(제7도)과 한쌍의 수직 가장자리(116)(제6도) 및 수직 가장자리(116)사이에 연장된 하부 가장자리(118)를 갖는 평탄한 블레이드 형 몸체(12)를 구비한다. 기구는 하부 가장자리(18)에 형성되고 하나의 수직 가장자리(116a)로부터 하부 가장자리(118)의 중간점에 인접한 결합부(130)까지 하부 가장자리를 따라 내부로 연장하는 연장된 제1 홈(129a)을 구비한다. 홈(120)은 하부 가장자리(118)의 전체 폭을 거의 점유한다. 제8도에 가장 잘 도시된 바와 같이 홈(120)은 몸체(112)의 대향면(114)에 인접한 대향면(122)을 구비하며 면(122)으로부터 면(122)사이의 중간쯤에 있는 홈의 중앙면(126)까지 상향 경사진 경사면(124)을 구비한다. 홈(120)은 몸체의 인접한 가장자리(116a)를 따라 상부로 연장하는 수직홈(128a)과 결합한다. 홈(128)은 이 홈의 깊이가 상단부를 향해 점차 감소하도록 경사진다. 기구는 하부 가장자리(118)와 수직 가장자리(116a) 사이의 코너에 반경을 갖는다. 홈(120a, 128a)은 이들 반경 둘레로 연장되고 이 반경에서 서로 결합된다.
기구는 수직 가장자리(116)의 중간에서 대향면(114)의 한쪽면으로부터 다른쪽면으로 하부 가장자리(118)를 횡으로 가로질러 연장하는 평탄한 결합부(130)를 구비한다. 결합부(130)는 홈(120a)의 가장자리(122)와 대략 같은 높이로 된 하면(131)을 형성한다. 하면(131)은 작은 능선, 홈 또는 다른 거친 외형(도시생략)을 갖는다. 기구의 하부 가장자리는 또한 가장자리(116a) 반대편에 결합부(130)로부터 수직 가장자리(116b)를 따라 길이 방향으로 연장하는 제2홈(120b)을 구비한다. 홈(120b)과 가장자리(116b)는 상술한 홈(120a) 및 가장자리(116a)와 유사하다. 따라서 가장자리(116b)상의 수직홈(128b)은 홈(120b)과 결합한다. 기구(110)는 또한 블레이드형 몸체(112)의 상부로부터 상향 연장되는 생크(132 : shank)를 구비하는데, 이 생크는 몸체(112)로부터 떨어진 상단부에 나사 팁(134)과 쇼울더(136 : shoulder)를 구비한. 이들은 본딩 장치의 기구 홀더(138)와 결합되므로 기구는 본딩 장치의 동작 위치에 유지될 수 있으며 그 장치의 힘과 에너지가 후술하는 바와 같이 기구를 통해 아래쪽으로 전달된다. 나사 팁(134)과 쇼울더(136)는 단순히 도시하였다. 기구를 본딩 장치에 유지시키는 정확한 구성은 사용되는 본딩 장치의 특징에 따라 다르다. 기구와 본딩 장치를 결합할 수 있는 특징 및/또는 형상을 갖는 것이라면 어떠한 것이라도 사용될 수 있다. 이러한 것들의 추가적인 예로서 본딩 장치상의 볼트와 결합을 위한 기구내의 볼트 구멍과, 쐐기 또는 콜릿과 결합을 위한 베이오넷 록(bayonet lock), 테이퍼 록 및/또는 직선형의 생크가 있다.
조립 공정의 본딩 단계에서 칩(98), 링(104) 및 접속 부품의 조립체는 연장된 홈(120)이 칩상의 접속부(102)와 정합하도록 기구(110)의 몸체(112)와 정합된다. 이러한 정합은 칩의 위치를 감시하는 자동 감시 시스템 또는 다른 시스템의 제어 하에 본딩 장치에 대해 칩 및 기타 관련 부품을 이동시킴으로써 달성된다. 기구는 홈(120)이 접속부의 열 방향을 횡단하는 방향 즉, 접속부의 길이 방향 축을 횡단하는 방향으로 연장되도록 향해진다(제5도 참조). 따라서 홈(120)은 접속부의 특정 열을 씌우는 접속 부품 리드의 연결부(56, 86)의 길이 방향(E)과 대략적으로 정합된다. 그러나, 이 실시예에서는 기구와 칩 사이에 정합이 형성되며 기구와 접속 부품의 임의의 엘리먼트 사이에는 정합이 형성되지 않는 것으로 이해되어야만 한다. 따라서 특정 리드의 연결부가 칩상의 관련 접속부와 정합하지 않는 정도까지는 이러한 리드의 길이 방향을 횡단하는 측방향으로 리드 연결부 또한 기구와 정합하지 않을 것이다. 그러나 만약 리드의 연결부가 상술한 바와 같은 접속부와 조악하게 정합한다면 약간의 오정합은 다음 단계 중에 기구 자체에 의해 보정될 것이다.
일단 기구에 칩의 접속부가 물리면 기구는 제5도의 화살표(142)로 표시된 방향으로 내려가고 가장 밀접하게 정합된 리드의 연결부를 하향시킨다. 제8도에 가장 잘 나타난 바와 같이 홈(120a, 120b)의 내향 경사면(124)이 리드의 연결부(56)와 결합할 때 그들은 리드를 홈의 중앙 평면(126)을 향해 측면으로 변위시켜 접속부(102)와 정확한 측면 정합이 이루어지게 한다. 기구가 본딩 장치에 의해 인가된 힘의 영향하에 하방으로 이동함에 따라 기구는 연결부(56)를 접속 부품의 지지체에 대해 하향 변위시킨다. 연결부(56)의 제2 단부(62)가 하향함에 따라 무른 부분(72)은 파손되어 부착 엘리먼트로부터 제2 단부가 단절되어 지지체로부터 분리된다. 이러한 각 연결부의 제1 단부(58)는 하향 만곡되므로 단절된 연결부가 기구에 의해 정합된 접속부(102)와 결합할 수 있게 된다. 각 연결부(56)의 제2 단부가 지지체로부터 분리될 때 이것은 이미 기구의 홈(120)과 결합되어 있다. 이 때 측면 변위를 방지하기 위하여 연결부의 제2 단부에 구비된 지지체는 더 이상 불필요하다. 기구가 연결부를 접속부(102)와 결합할 때 연결부가 접속부에 본딩될 수 있도록 기구를 통해 본딩 장치에 의해 열 및/또는 초음파 진동이 가해질 수 있다. 결합부(130)의 하면(131)은 각 리드의 연결부를 누르고 있어 접속부를 향해 연결부에 힘을 가하고 있다. 인가된 진동은 홈(120)의 길이방향 치수를 따라, 그리고 연결부의 길이 방향을 따라 지향될 수 있다. 결합부(130)의 거친 표면은 진동 전달을 위해 기구와 리드의 연결부를 결합하는 데 도음을 준다. 다른 실시예에서 결합부(130)는 기구 하부 가장자리(118)의 인접부를 넘어 하향 돌출하도록 배치될 수도 있다.
하나의 리드의 연결부가 접속부와 본딩된 후 기구는 상부로 철회되고 접속부열의 축(140) 방향을 따라 진행한다. 기구는 다음 접속부와 정합되고 공정은 반복된다. 본딩 동작의 약간의 반복 후 기구는 외부 단자 리드(84)의 연결부와 결합할 것이다. 기구는 외부 단자 리드를 본딩하도록 동일한 방식으로 동작된다. 그러나 파손되는 무른 부분은 슬롯(40)의 반대편에 있다.
일단 이 본딩 공정이 모든 리드에 대해 수행되면 접속부(102)는 부착 엘리먼트의 중앙 단자(58) 및 외부 단자(50)에 접속된다. 그 다음 시험 및 장래의 사용을 위해 서브 어셈블리가 준비된다. 참고로 본 명세서에서 참고로 하는 1990년 9월 24일자 미국 특허 출원 제07/586,758호, 1991년 3월 21일자 미국 특허 출원 제07/673,020호 및 국제 특허 출원 공보 제WO92/05582호(국제 출원 번호 제 PCT/US91/06920호)에 보다 상세히 개시된 바와 같이 연성의 하부 유전체층(34)를 변위시킬 수 있다. 이것은 복수의 단자와 복수의 시험 프로브(probe)를 동시에 결합할 수 있게 해준다. 보다 상세하게 설명되는 바와 같이 연성 유전체층은 구멍과 연성 재료의 매스(mass)를 포함하며, 이 매스 단자와 정합된다. 상기 계류중인 출원에 개시된 바와 같이 연결부를 포함하는 서브 어셈블리(인터포우저 : interposer라고도 함)는 회로 패널 또는 반도체 패키지와 같은 기판에 장착될 수 있다. 접속 부품의 단자(48, 50)는 기판상의 접속부 패드에 접속된다. 상기 계류중인 출원에 개시된 바와 같이 접속 부품상의 단자(48, 50)는 칩의 접속부(102)에 대하여 통상적으로 칩의 활성면(99)에 평행한 방향으로 이동 될 수 있다. 이것은 칩과 기판의 팽창 차이와 수축 차이를 보상한다.
제9도에 도시된 접속 부품은 상술한 부품과 유사하다. 이것은 가요성 상부층(232)과 연성 유전체 하부층(234)을 구비하는 지지체를 포함한다. 그러나 지지체의 갭(240)은 슬롯으로 형성되지 않고 개개의 구멍으로 형성된다. 이들 구멍(240)은 지지체(240)의 전체 표면에 걸쳐 골고루 분포된다. 각각의 리드(252)는 이들 각각의 구멍과 결합되며 각각의 리드는 이 구멍을 가로질러 놓여있는 연결부(256)를 구비한다. 이들 각 연결부는 구멍의 한쪽면에 인접한 제1 단부(258)와 구멍의 다른쪽면에 인접한 제2 단부(262)를 구비한다. 다시 한 번 연결부의 제1 단부(258)는 제1 단부 부착부(266)에 의해 단자(248)에 접속되고, 연결부의 제2 단부(262)는 얇고 무른 부분(272)에 접속되는데, 이 부분은 지지체에 부착된 제2 단부 부착부(270)에 차례로 접속된다. 따라서 연결부의 제2 단부(262)는 무른 부분(272)을 통해 지지체에 부착된다. 제9도의 지지체 상의 단자는 상부층(232)위로 돌출한다. 단자가 리드를 갖는 전기적 접속부이면 본질적으로 어떠한 단자 구성도 사용될 수 있다.
본 발명의 이 실시예에 따르는 부품은 상술한 부품과 동일한 방식으로 사용될 수 있다. 이들 부품은 칩 활성면의 전체 영역에 걸쳐 맨 배열 방식으로 배치된 접속부를 구비한 칩과 함께 이용된다. 연결부는 칩 활성면상에 배치되므로 칩상의 각 접속부가 하나의 구멍과 정합하고 하나의 리드의 연결부(256)와 대략 정합하게 된다. 상술한 본딩 기구는 관련 리드의 연결부를 결합시키도록 각각의 구멍으로 진행한다. 기구는 다시 한 번 칩상의 접속부와 정합된다. 연결부와 본딩 기구의 정합은 연결부를 접속부와 정합하게 정합시킨다.
본 발명의 제3 실시예에 따르는 접속 부품은 제10도에 도시되어 있다. 이 접속 부품(302)은 하나 이상의 갭(340)을 구비하는 단일 유전체 층(322)만을 포함하는 지지체를 구비한다. 리드(352)는 층(332)의 하부를 따라 연장된다. 리드(352)는 갭(340)을 가로질러 연장하는 연결부(356)를 포함한다. 리드(352)의 제1 단부 부착부(366)는 단자(348)에 전기적으로 접속되며, 층(322)에 영구적으로 본딩된다. 제1 단부 부착부(366)는 제1 단부 부착부(356)에 인접하여 배치된다. 연결부(356)의 제2 단부(362)는 제2 단부 부착부(370)에 연결되고, 이 부착부(370)는 유전체 층(322)의 밑면에 분리 가능하게 본딩된다. 따라서 제1 단부 부착부(366)와 층(322)사이의 결합은 제2 단부 부착부(370)와 층(322)사이의 결합보다도 상당히 강력하다. 이와 같은 본딩 강도의 차는 여러 가지 방식으로 달성될 수 있다. 제12도에 도시된 바와 같이 갭(340)에 인접한 제1 단부 부착부(366)의 적어도 일부분은 제2 단부 부착부(370)의 폭(W)보다 큰 폭(W)을 가질 수 있다.
제10도의 접속 부품(302)은 별도의 하부층(304)와 결합하여 이용된다. 하부층(304)은 갭(306)을 구비하는 유전체 재료의 층으로 구성된다. 하부충(304)의 갭(306)은 접속 부품의 지지체의 유전체 층에 있는 갭(340)의 패턴에 대응하는 패턴으로 배열된다. 사용시 하부층(304)은 칩의 활성면상에 적용되고 접속부품(302)은 층(304)의 상부에 적용된다. 따라서, 제11도에 도시된 바와 같이 별개의 하부층(304)과 함께 사용되면 리드의 연결부(356)는 칩(308)의 활성면 상부에서 지지된다. 다시 한 번 부품이 위치 결정되는 동안 연결부(356)는 갭(340)의 양쪽에 지지된다. 본딩 공정에서 상술한 바와 같은 본딩 기구는 각각의 연결부를 하향시켜 칩의 접속부(310)와 결합시키는 데 이용된다. 이 동작에서 제2 단부 부착부(370)는 부품의 유전체 지지체층(322)으로부터 분리되는 반면, 연결부(356)의 제1 단부와 제1 단부 부착부(366)는 이 층에 부착된다. 달리 말하면 각 연결부(356)의 제2 단부는 리드 자체의 무른 부분의 손상에 의해서라기보다는 제2 단부 부착부와 지지체 사이의 접합의 파손 등에 의해 지지체의 부착으로부터 분리된다. 이러한 구성에서 리드는 무른 부분을 포함할 수 있으며 제3도를 참조한 상술한 보조층이 필요하지 않다. 리드의 연결부는 구리, 금, 니켈, 은, 알루미늄, 백금 및 그 조합으로 이루어지는 그룹에서 선택되는 금속으로 형성하는 것이 바람직한데, 금 및 금의 합금이 특히 바람직하다. 순수한 금이 가장 바람직하다.
제13도 및 제14도에 도시된 부품(402)은 제10도 내지 제12도를 참고로 설명한 부품(302)과 유사하다. 그러나, 지지체는 영구적으로 접속된 상부층(422)과 하부층(434)을 포함한다. 연결부(456)의 제2 단부는 제2 단부 부착부(470)에 접속되는 데, 이 부분은 지지체의 상부층(422)에 분리가능하게 본딩된다. 그러나, 연결부(456)에서 떨어져 있는 부착부(470)의 단부는 리드의 다른 부분(472)에도 부착된다. 상기 다른 부분은 지지체에 영구적으로 장착된다. 제14도에 도시된 바와 같이 연결부(456)가 하향 변위되면 갭의 한쪽면에 인접한 연결부의 제2단부(462) 또한 하향 변위된다. 제2 단부 부착부(470)는 상부층으로부터 벗겨져 나가므로 제2 단부의 하향 변위가 허용된다. 그러나, 이 실시예에서 연결부의 제2 단부(462)는 제2 단부 부착부와 다른 부분(472)을 통해 지지체에 느슨하게 부착되도록 남는다. 이 구성은 상술한 다른 구성보다는 덜 바람직한데, 그 이유는 리드가 제13도의 구성으로부터 제14도의 구성으로 변형되는 조립 공정 동안 리드가 다소 늘어나기 때문이다. 이 실시예에서 금은 조립공정에서 발생할 수 있는 신장을 수용하기에 충분한 유연성을 갖기 때문에 금으로 리드를 만드는 것이 특히 바람직하다.
제15도 및 제16도에 도시된 부품(502)은 상술한 것들과 유사한 하부층(534) 및 상부층(532)을 구비하는데, 상부층(532)은 폴리이미드와 같은 폴리머 유전체 재료로 형성된다. 각각의 리드는 구조적 금속층(574)과 이 금속층(574)의 상부 표면에 배치되는 제1 보조층(576)과 상기 금속층(574)의 하면에 배치되는 제2 보조 금속층(578)을 포함한다. 이와 같이 형성된 금속 구조는 지지체 상부의 제1 단부 부착부(566)와 연결부(556) 및 제2 단부 부착부(570)를 통해 연장된다. 또 각 리드는 지지체의 상부층과 일체로 형성된 폴리머 스트립(510)을 포함한다. 금속리드 구조체의 상면, 즉 제1 보조 금속층(576)의 상면과 구조적 금속층(574)의 하부 상면은 통상 평평하다. 각각의 폴리머 스트립(510)은 이러한 하나의 금속 구조물 상면 위에 밀접하게 배치되어 본딩되므로 폴리머 스트립은 효과적으로 하부 리드의 부분이 된다. 제1도 내지 제3도를 참조하여 상술한 부품에서처럼 각 연결부(556)의 제2 단부(562)는 무른 부분(572)을 통해 리드의 제2 단부 부착부(570)에 부착된다. 각각의 무른 부분 내에서 금속 구조물은 완전히 제거되므로 무른 부분은 폴리머 스트립(510)만으로 구성된다. 이 방법의 변형으로 무른 부분을 통해 최상부 또는 제1 보조층이 계속될 수 있으므로 무른 부분은 폴리머 스트립과 비교적 얇은 보조 금속층을 모두 포함한다. 다른 변형으로 보조 금속층을 하나 또는 둘 생략할 수 있다. 구조적 금속층(574)은 무른 부분(572)에서 완전히 생략되거나 그 부분의 두께 및/또는 폭이 상당히 감축되도록 형성될 수 있다. 제1도 내지 제3도의 부품과 유사한 제15도의 부품은 갭(540)의 양쪽면으로부터 연장되는 리드를 구비한다. 따라서 무른 부분(572)의 일부는 갭의 한쪽면에 인접하여 배치되나 나머지는 갭의 다른쪽면에 인접하여 배치된다.
제15도의 부품은 실질적으로는 제1도 내지 제3도의 부품과 동일한 방식으로 반도체 칩(590)과 링(592)에 조립된다. 각종 리드의 연결부(556)가 하향하여 칩의 접속부(594)와 결합될 때 리드의 무른 부분(572)을 구성하는 폴리머 스티립의 부분은 파손되어 연결부(556)의 제2 단부를 지지체로부터 분리시킨다. 리드가 접속부에 본딩된 후 남아있는 구조(제16도)에서 각각의 리드는 지지체(530)의 부분에 부착된 부착부(566)를 구비하고, 각 리드의 연결부는 지지체의 가장자리를 넘어 돌출한다. 예컨대, 하나의 리드의 연결부는 갭(540)의 한쪽면에서 부착부(530)의 가장자리를 넘어 돌출한다. 다른 리드의 부착부(556b)는 다른쪽으로부터 갭(540)의 내부로 돌출하여 갭의 반대편 상의 가장자리를 넘어 돌출한다. 이러한 각 리드의 돌출 연결부는 관련 가장자리에 인접하여 하향 만곡된다. 예컨대, 연결부(556a)는 가장자리(541)에서 하향 만곡된다. 서로 일체로 형성되는 지지체의 폴리머 상부층(532)과 폴리머 스트립(510)은 리드의 하향 만곡부를 보강한다.
특히 폴리머 스트립과 폴리머 상부층은 리드의 금속 구조를 보강하고 그것을 응력집중으로부터 보호해 준다.
제7도에 도시된 실시예는 제15도 및 제16도를 참고로 한 상술한 실시예와 유사하다. 여기서, 다시 지지체의 상부층(632)과 일체인 폴리머 스트립(610)은 갭(640)을 가로질러 연장한다. 그러나 리드는 분리된 제2 단부 부착부를 구비하지 않는다. 오히려 각 리드의 연결부(656)내의 급속 구조체는 갭(640)의 가장자리(643)로부터 떨어진 연결부의 제2단부(662)에서 종료된다. 이러한 각각의 제2 단부는 이 제2 단부로부터 지지체로 연장하는 폴리머 스트립의 일부(612)를 통해 지지체에 부착된다. 동작시 각 연결부의 제2 단부와 지지체 사이에 배치된 폴리머 스트립의 부분(612)은 리드의 연결부가 하향하여 칩의 전기적 접속부와 결합할 때 파손된다. 다른 관점에서 이 구조는 제15도 및 제16도를 참조한 상술한 바와 같은 동일한 방식으로 동작한다.
제18도에 도시된 부품은 캔틸레버(cantilever)식의 연결부를 구비한다. 즉 이들 연결부는 지지체(730)의 가장자리(741)를 넘어 돌출하지만 가장자리(741)로부터 떨어져 있는 이들 리드의 제2단부(762)는 지지체에 접속되지 않는다. 즉, 리드의 돌출 연결부(756)는 그들 각각의 제1 단부(758)에서만 지지체에 부착된다. 따라서 이 구조체는 리드의 제2 단부가 지지체에 접속되는 다른 실시예에 의해 달성되는 향상된 정합 작용을 제공하지 못한다. 그러나 각각의 리드는 금속 구조체 위에 배치되어 본딩되는 폴리머 스트립을 포함하기 때문에 이들 리드는 제15도 내지 제17도를 참고로 상술한 바와 같은 보강재를 구비한다. 즉, 리드가 하향 만곡되면 폴리머 스트립은 응력 집중에 대해 금속 구조체의 돌출 부분을 특히 지지체의 가장자리와 그에 인접하여서 보강한다.
제19도에 도시된 부품은 폴리머 상부층(832)의 상부에 배치된 단자(848) 및 리드(852)의 금속 구조체를 구비한다. 폴리머 상부층(832)과 일체로 형성된 스트립(810)은 각 리드의 금속 구조체 하부의 가장자리(841)를 넘어 외부로 연장된다. 따라서 각 리드의 금속 구조체는 연결부(856)와 제1단부 부착부(866)의 접합부, 즉 리드가 지지체의 가장자리(841)를 횡단하는 지점의 인접부에서 보강된다. 그러나 각각의 폴리머 스트립(810)은 연결부의 짧은 제2단부(862)에서 종료하므로 제23단부(862)에 인접한 연결부(856)의 일부는 칩의 접속부(도시생략)와 결합을 위해 하향하는 노출된 급속 표면을 구비한다. 제19도의 부품이 칩과 결합될 때 각 리드의 연결부(856)는 하향 만곡되어 상술한 바와 같이 무른 부분(872)을 파손시킨다. 여기에서 다시 리드의 금속 구조체위에 밀접하게 배치되어 본딩되는 폴리머 보강 스트립(810)은 응력 집중에 대하여, 특히 인접한 가장자리(841)에서 리드를 보강한다.
용이하게 평가될 수 있는 바와 같이 상술한 각종 실시예의 특징은 서로 결합될 수 있다. 예컨대, 그들 각각의 지지체에 상부층과 하부층을 포함하는 것과 같은 상술한 각종 접속 부품은 하부층 없이 형성될 수 있으며, 제10도 및 제11도에 참고로 설명한 것과 유사한 별개의 하부층과 함께 이용될 수 있다. 그와 달리 하부층은 완전히 생략될 수도 있다.
무른 부분을 구비한 리드를 포함하는 접속 부품 제조 방법은 제20도(a) 내지 제20도(g)에 도시된다. 공정은 폴리이미드 또는 다른 얇은 가요성 유전체 재료(902)의 시트로 시한다. 시트는 단자가 요구되는 위치에서 내부에 형성되는 구멍(904)을 구비한다. 얇은 구리층은 시트(902)의 상면 및 하면에 각각 얇은 구리층(906),(908)을 형성하고 구멍(904)을 통해 연장되는 얇은 구리층(910)이 부착되도록 전체 시트 위에서 비선택적으로 부착된다. 종래의 포토레지스트 공정을 사용하면 약 0.01 mm 내지 약 0.1 mm 두께의 무거운 구조적 구리층은 도금된 배럴(barrel) 구조체(912)를 형성하도록 구멍(904)에 선택적으로 적용되고 또한 도체가 필요한 시트의 하면 상에 연장되 스트립(914)을 형성하도록 하층(908)에 선택적으로 적용된다. 스트립(914)은 시트의 하면상의 구리층(908)과 병합한다. 포토레지스트(907)의 패턴은 스트립(914)을 선택적으로 형성하는 데 사용된다. 레지스트 패턴(907)은 각 스트립(914)의 길이를 따르는 소정 지점에서 하부 구리층(908)을 선택적으로 형성하는 데 사용된다. 레지스트 패턴(907)은 각 스트립(914)의 길이를 따르는 소정 지점에서 하부 구리층(908)을 씌우는 레지스트의 덩어리(mass)를 포함한다. 따라서 이 레지스트 덩어리(916)는 각 스트립(914)에서 단절부를 형성한다. 그러나 이 덩어리의 반대편에 있는 스트립(914)의 엘리먼트는 구리층(908)의 원래의 구리 부분의 얇은 웨브(917)에 의해 상호 접속된다. 보조 금속, 이 경우에 금으로 이루어진 층은 구리와 동일 영역에, 즉 스트립(914)와 배럴(912)상에 선택적으로 도포된다. 다음 공정단계(제20도(b))에서 상술한 단계에서 사용된 포토레지스트 재료(907)는 제거되고 새로운 포토레지스터 재료(920)가 전체 하면에 걸쳐 비선택적으로 도포된다. 사트의 상면은 한정된 기간동안 에칭 공정에 놓여진다. 한정된 에칭공정은 시트의 상면으로부터 얇은 구리층을 제거하지만 실질적으로는 도금된 배럴(910)을 부식시키지는 못한다.
다음 공정단계에서 추가의 포토레지스트(922)가 시트의 상면에 도포된다. 포토레지스트는 도금된 배럴(912)과 정합되므로 도금된 배럴은 덮이지 않게 된다. 더욱이 상부 포토레지스트(922)는 공간(924)을 구비한다. 이들 공간은 스트립의 인터럽션과 정합되므로 각 스트립에 있는 얇은 웨브(197)와 정합된다. 제20도(c)에 도시된 바와 같이 이러한 각 인터럽션과 얇은 웨브(917)는 공간(924)의 한쪽에 인접하여 배치된다. 공정의 다음단계(제20도(d))에서 구리의 덩어리는 단자(926)를 형성하도록 도금된 각 배럴(912)의 상부에 부착된다. 니켈층(도시생략)또한 이 구리 덩어리 위에 부착된다.
단자(926)가 형성된 후 어셈블리는 폴리이미드 에칭 단계(제20도(e))에 놓여진다. 상부 레지스트(922)의 폴리이미드 하부 공간(924)의 영역은 폴리이미드층(906)내에 갭(528)을 형성하도록 에칭액에 의해 제거된다. 갭은 스트립(914)내의 단절부와 정합되며 이들 단절부를 연결하는 얇은 웨브와 정합되는데, 각각의 인터럽션과 얇은 웨브는 갭의 한쪽에 인접하여 배치된다. 폴리이미드 에칭공정은 예컨대, 레이저 에칭 또는 플라즈마 에칭과 같은 공지의 기술을 이용하여 수행될 수 있다.
폴리이미드가 에칭된 후 하부 레지스트층이 아직 제위치에 있는 동안 얇은 보조 금속층, 이 경우 금으로 된 금속층은 도금에 의해 스트립(914)상에 도포된다. 금층(930)은 또한 각 스트립(914)의 단절부를 가로질러 형성된 얇은 구리 웨브(197)를 씌운다(제20도(f)). 따라서 금층(930)은 각 단절부를 가로질러 연장된다. 층(930)을 부착한 후 하부 포토레지스트(920)는 조립체로부터 벗겨지고, 조립체의 하면은 상술한 것과 유사한 서브 에칭 공정에 놓여진다. 이 서브에칭 공정은 층(908)의 모든 노출부를 제거하기에 충분하나 스트립(914)의 금으로 씌운 구리를 부식시키지는 못한다. 얇은 웨브(917)는 이 지점에서는 씌우져 있지 않기 때문에 서브 에칭공정으로 제거된다(제20도(g)). 이것은 제3도를 참고로 설명한 바와 같은 구조를 남긴다. 따라서 스트립(914)의 구리 구조 재료는 상면 및 하면상의 금 보조 재료에 의해 씌워지고 구리 구조재료는 갭(928)의 한쪽 가장자리에 인접한 무른 부분에서 단절된다. 따라서 각 갭의 대향면상의 구리 리드의 부분은 금 보조재료(930)의 얇은 웨브에 의해서만 서로 접속된다.
전술한 공정에서 리드는 무른 부분을 형성하고 그 최종 구성에 대한 유전체 지지 재료를 형성하는 즉, 유전체 지지층에 갭을 형성하는 동안 양단부에서 지지된다. 이 경우에 리드는 유전체 재료 자체에 의해 지지되고 유전체 재료는 갭을 형성하도록 에칭된다. 그러나 반대의 공정이 이용될 수도 있으며, 이 경우 리드는 포토 레지스트 또는 다른 임시적인 층에 의해 양단부에 지지되고 유전체 재료는 리드의 무른 부분과 정합한 갭을 구비하는 구조를 형성하도록 선택적으로 부착된다. 반대로 유전체 지지층의 갭이 먼저 형성될 수 있으며, 리드는 무른 부분을 형성하도록 부착되고 에칭될 수 있다. 공정에 사용되는 재료는 변경될 수 있으며, 상술한 상이한 구조재료 및 보조 재료를 포함할 수 있다.
영구 부착된 제1 단부 부착부와 분리 가능한 제2 단부 부착부를 구비하는 접속 부품 제조방법은 제21도(a)내지 제21도(h)에 개략적으로 도시되어 있다. 공정은 폴리이미드 또는 다른 적합한 폴리머의 연속 유전체 지지층(1002)과, 유전체 지지층(1002) 하면의 얇은 구리층(1004)또는 다른 적합한 도전성 재료를 포함하는 적층 구조로부터 시작한다. 종래의 마스킹 및 선택적 전기 도금법을 사용하여 금 또는 다른 적합한 스트립이 나란한 배열로 구리층(1004)에 부착되도록 한다. 제21도(b)에는 이들 스트립 중 하나만 도시되어 있다. 금 스트립(1006)의 부착 및 그 공정에 사용된 입시의 마스킹 재료를 제거한 후 포토 레지스트층(1008)이 금 스트립과 구리층 위에 부착된다.
개구부(1010)(제21도(c))는 폴리이미드층(1002), 바람직하게는 구리층(1004)을 통해 에칭된다. 금 스트립(1006)에는 이러한 개구부(1010)가 하나씩 있어서, 각 금스트립의 상면은 이 개구부에서 노출된다. 각각의 개구부(1010)내에는 범프 접속부가 형성된다. 제21도(d)에 도시된 바와 같이 각각의 범프접속부는 관련 금 스트립(1006)과 전기적으로 접촉하는 구리와 같은 기본 금속의 마스크(1012)와, 니켈, 금 또는 그 합금과 같은 용접 가능한 화학적 저항 금속의 상부층(1014)을 포함한다. 범프 접속부의 부착 후에 포토레지스트층(1008)은 제거되고 얇은 구리층(1004)도 금 스트립(1006)에 의해 씌워진 영역을 제외하고는 폴리이미드층(1002)의 하부로부터 제거된다. 이것은 제21도(e)에 도시된 상태로 조립체를 남기고 개개의 금 스트립(1006)을 서로 전기적으로 절연시킨다.
다음으로 비교적 연한 연성 땜납 마스크 재료(1016)를 폴리이미드층(1002)의 하면과 스트립(1006)상에 도포한다(제21도(f)). 제20도(a) 내지 제20도(g)와 관련하여 상술한 바와 같은 에칭 공정을 이용하여 갭(1018)을 폴리이미드 지지층(1002)으로 에칭하는 반면 추가의 갭(1020)을 하부층(1016)에 형성한다. 제21도(e)에 도시된 바와 같이 지지층(1002)의 갭(1018)은 스트립의 일단부에 비교적 근접한 스트립(1006)의 연결부나 부분(1026)상부에 배치된다. 따라서 각 스트립(1006)의 비교적 긴 제1단부 부착부(1022)는 갭(1018)의 한쪽면상의 지지층에 부착되어 남는 반면, 비교적 짧은 제2 단부 부착부(1024)는 갭(1018)의 다른쪽면상의 층(1002)에 부착되어 남게된다. 스트립(1006)의 부분에 대하여 사용된 긴 및 짧은이라는 용어는 스트립(1006)의 연장방향, 즉 좌에서 우로 그리고 제21도(g)의 우에서 좌방향으로 이들 부분의 길이를 말하는 것이다. 단순한 예를 들자면 제단부 부착부(1024)는 갭(1018)의 인접 가장자리(1028)로부터 제2 단부 부착부에 있는 스트립(1006)의 단부(1030)까지 측정될 때 길이가 약 0.025mm-0.75mm 일 수 있다. 제1 단부 부착부(1022)는 제2 단부 부착부보다 긴 것이 바람직하다. 따라서 제1 단부 부착부(1022)는 갭(1018)의 인접 가장자리(1032)로부터 제1 단부 부착부(1022)의 경계를 정하는 스트립(1006)의 단부까지 측정했을 때 적어도 약 1.25mm 의 길이를 가질 수 있다. 범프 접속부(1012, 1014)는 제1 단부 부착부(1022)상에 배치된다.
하부층(1016)의 갭(1020)의 유전체 지지층(1002)의 갭보다 약간 크다. 갭(1020)은 갭(1018)과 부분적으로 정합되므로 갭(1020)은 스트립의 연결부(1026)을 둘러싸고 또한 제2 단부 부착부(1024)도 둘러싼다. 따라서 제1 단부부착부(1022)는 하부층(1016)과 지지층(1002) 사이에서 결합되어 남고 제2 단부 부착부(1024)는 갭(1000)을 통해 노출된다.
공정의 다음 단계(제21도(h))에서 스트립(1006)상에 남아 있는 구리층(1004)의 나머지 부분은 스트립의 연결부(1026)에서 제거되어 제1 단부 부착부(1022), 연결부(1026) 및 제2 단부 부착부(1024)를 갖는 리드를 남긴다. 제2 단부 부착부(1024)는 대단히 짧은 길이만으로, 그리고 매우 작은 영역으로 유전체 지지층(1002)에 접속되기 때문에, 또 제2 단부 부착부(1024)가 하부층(1016)에 의해 지지되지 않기 EOans에 제2 단부 부착부는 연결부(1026)가 본딩기구에 의해 결합될 때 지지층으로부터 용이하게 분리될 수 있다. 반대로 제1 단부 부착부는 실질적인 길이로 유전체 지지층(1002)에 견고하게 본딩되고 하부층(1016)에 의해 지지되므로 제1 단부 부착부는 유전체 지지층에 영구적으로 접속된다.
상술한 모든 실시예에서 리드의 연결부는 칩상의 접속부에 본딩된다. 그러나 기판 또는 반도체 칩 조립체의 다른 부품에 본딩하기 위해 유사한 부품과 방법이 사용될 수 있다. 이러한 변형예가 제22도에 개략적으로 도시되어 있다. 접속부품(1200)은 상술한 것과 유사한 유전체 지지체(1202)를 구비한다. 지지체(1202)는 갭(1204)을 형성한다. 다수의 리드가 구비되지만 제22도에는 소수만이 도시된다. 각각의 리드는 조립에 앞서 갭(1204)을 가로질러 연장하는 연결부(1206)를 구비한다. 각각의 리드는 또 갭(1204)로부터 떨어져 있는 단자(1208)를 구비한다. 조립공정에서 단자(1208)는 반도체 칩(1210)상의 단자에 접속되는 반면 리드의 연결부(1206)는 칩 실장 하이브리드 회로 패널 또는 다른 지지기판(1214) 상의 접속부(1212)에 접촉된다. 연결부(1206)의 구성은 상술한 어떤 것과도 유사하다. 또한 연결부를 기판의 접속부에 본딩하기 위해 사용되는 본딩 공정은 상술한 칩에 본딩하는 것과 본질적으로 동일하다. 다른 변형예(도시생략)에 따르면 단자(1208)는 추가 세트의 연결부와 지지체의 추가 갭에 의해 대체될 수도 있다. 이 구성에서 각각의 개별적인 리드는 지지체의 2개의 분리갭을 가로질러 연장하는 2개의 별도의 연결부를 구비한다. 리드와 갭은 접속 부품이 칩과 기판의 조립체 상에 배치될 때 1세트의 연결부는 칩상의 최상부 접속부에 배치되고 다른 세트의 연결부와 관련 갭은 기판상의 최상부 접속부에 배치 되도록 구성된다. 이 구성에서 상술한 본딩공정은 리드를 칩에 본딩하고 리드를 기판에 본딩하기 위하여 사용될 수 있다.
본 발명의 제4 실시예에 따르는 복수의 부품을 포함하는 테이프(1300)가 제23도에 개략 도시된다. 테이프는 각각 지지체(1330)를 포함하는 복수의 부품을 포함한다. 각 부품의 지지체는 상술한 바와 같은 가요성 시트형 유전체층(1332)을 포함하며, 상술한 것들과 유사한 부드러운 연성층을 포함하는데, 이 연성층은 가요성 유전체층(1332)하부에 배치된다. 각 부품의 지지체는 지지체가 내부나 중앙부(1342) 및 외부나 주변부(1344)로 분할되도록 그 상면에서 하면으로 연장되는 갭(1340)을 구비한다. 갭은 각 부품의 내부 또는 중앙부(1342)가 지지체의 임의의 다른 부분에 의해 지지체의 외부 또는 주변부에 접속되지 않도록 서로 결합된다. 또 후술하는 바와 같이 중앙부(1342)는 갭(1340)을 가로질러 연장하는 리드에 의해 지지체의 외부 또는 주변부(1344)에 일시적으로 접속된다.
다수 부품의 지지체는 동일한 연속 테이프(1300)의 부분으로 형성된다. 각종 부품으미 지지체의 외부 또는 주변부(1344), 특히 상부 유전체층(1332)의 외부 또는 주변부는 테이프에 포함된 가요성 유전체 필름의 동일한 연속편의 부분으로서 형성된다. 테이프는 제조공정에서 테이프의 공급 및 이동을 용이하게 하기 위한 스프로킷 구멍(1335)과 같은 구성을 갖는다.
이 실시예에 따르는 각각의 부품은 버스가 슬롯을 따라 그와 동일 방향으로 연장되도록 슬롯(1340)을 따라 상부 유전체층의 주변부(1344)상에 연장되는 복수의 도전성 버스(3153)를 구비한다. 각 부품의 버스(1353)는 갭(1340)과 지지체의 중앙부(1342)를 에워싸는 직선의 테 구조를 형성한다. 각각의 부품은 지지체의 중앙부(1342)에 배치된 단자(1348)와 이 단자에서 바깥쪽으로 뻗어있는 복수의 리드(1352)를 구비한다. 각각의 리드(1352)는 중앙부(1342)의 제1 단부 부착부(1366)와, 제1 단부 부착부로부터 갭 또는 슬롯(1340)의 하나를 가로질러 외부로 뻗어있는 연결부(1356)와; 슬롯(1340)을 따라 배치되는 버스(1353)에 무른 부분을 연결하는 제2단부 부착부(1370)와, 연결부의 제2 또는 외부 단부(1362)에 연결된 무른 부분(1372)을 포함한다. 제24도에 도시된 바와 같이 무른 부분(1372)은 슬롯(1340)의 외부 가장자리 바로 안쪽에 배치된다. 소정의 슬롯과 관련된 모든 리드의 연결부는 슬롯에 수직이고 서로에 대해 평행하게 나란히 놓여있다. 예시된 상태에서 리드의 무른 부분(1372)과 연결부(1356)는 갭(1340)을 연결하며 주변부(1344)와 함께 지지체의 중앙부(1342)를 물리적으로 접속한다. 더욱이 모든 리드의 이 상태에서 모든 단자는 전기적으로 서로 접속된다.
리드의 치수 및 구성은 구성재료 및 그 적용대상에 따라 다소 변한다. 주로 또는 완전히 금으로 형성된 연결부와 무른 부분을 구비하는 리드가 이용될 수 있다. 리드 사이의 간격이 비교적 작은 금 또는 다른 귀금속 리드에 있어서 연결부의 길이를 횡단하는 방향으로 리드의 대향 가장자리 사이의 폭(W1) 또는 치수는 약 15㎛ - 38㎛이다. 제2 단부 부착부(1370)는 유사한 폭을 가질 수 있다. 각 리드의 무른 부분(1372)은 리드의 대향 가장 자리로부터 내향 연장되는 한쌍의 노치에 의해 형성될 수 있다. 각각의 노치는 바람직하게는 약 45° - 120°의 각도(A)(제24도 참조)를 갖는 V자형 노치를 형성하는 각도를 갖고 배열되는 한쌍의 에지를 구비할 수 있다. 노치의 무른 부분의 폭(W2), 즉 연결부의 길이를 횡단하는 방향으로 넥 또는 무른 부분의 최소 치수는 약 5-12㎛일 수 있다. 가장 바람직하기로는 연결부를 포함하는 리드는 유전체층(1332)의 평면에 수직(제23도 및 제24도의 평면에 수직)인 두께 또는 수직 정 도가 약 10-30㎛ 가장 바람직하게는 약 25㎛이다. 각각의 버스(1353)는 폭(W3)을 갖는다. 즉, 치수는 적어도 약 50㎛, 보다 바람직하게는 약 50-200㎛의 버스길이와, 약 10-30㎛, 보다 바람직하게는 약 25㎛의 두께를 갖는다.
제23도 및 제24도에 도시된 바와 같은 부품은 상술한 바와 유사한 공정에 의해 형성될 수 있다. 바람직하게는 공정은 상면 상에 부착된 얇은 구리층을 구비하는 가요성층(1330)을 포함하는 적층 구조로부터 시작한다. 포토 레지스트는 원하는 리드의 네가티브 패턴에 대응하는 패턴으로 조명에 노출되는 구리 상에 부착되며 포토레지스트를 현상하기 위한 공정에 놓여진다. 미현상 포토레지스트는 제거되고 리드와 버스에 필요한 두께의 금층은 씌워지지 않고 남아있는 영역의 구리 위에 도금된다. 그 다음 포토레지스트는 제거되고 그 부분은 버스와 리드의 금으로 씌워지지 않은 영역의 구리층을 제거하는 에칭 공정에 놓여진다. 추가의 마스크를 사용하여 단자(1348)는 추가의 전기 도금에 의해 만들어진다. 이 전기 도금 공정에서 버스(1353)와 리드(1352)는 단자(1348)에 전기 연결부를 제공한다. 그리고 슬롯 또는 갭(1340)이 화학적 에칭 또는 레이저 에칭 유전체 필름(1330)에 의해 형성된다. 슬롯 또는 갭의 형성은 연결부(1356)와 무른 부분(1372)의 하면을 남겨두는 동시에 초기 구리층의 부분이 노출되게 한다. 부품은 이들 부분의 하면으로부터 구리를 제거하도록 추가의 에칭 공정에 놓여지므로 연결부와 무른 부분에는 구리가 없게 된다. 그러나 약간의 구리가 각 리드의 제1단부 부착부(1366) 및 제2단부 부착부(1370) 하부와 각 버스(1353)하부에 남게되며 상기 부분들을 층(1330)에 고정시킨다. 부품은 제조 공정 시 또는 부품이 반도체 칩에 조립될 때 이 지점에 있는 층(1330)의 하부에 연성 층(1334)을 구비할 수 있다.
제23도 내지 제25도의 부품은 상술한 바와 유사한 반도체 칩(1398)(제25도)과 함께 사용될 수 있다. 따라서 부품은 지지체의 중앙부(1342)가 칩의 중앙부 상부에 배치되어 칩상의 접속부(1301)와 정합된 리드의 연결부(1356)와 슬롯(1340)이 남게되도록 칩과 나란히 배치된다. 연성층 (1334)은 칩(1398)상에 지지된다. 칩을 에워싸는 지지체 또는 링(1304)은 지지체의 주변부(1344)를 지지하도록 제공된다. 리드(1356)는 상술한 것과 유사한 순차적 본딩공정에 의해 칩 활성면상의 접속부(1301)에 접속된다. 따라서 본딩기구(도시생략)는 리드가 하나의 접속부와 접합하도록 각각의 슬롯(1340)으로 하향진행하고 기구는 각종 리드의 순차적 본딩과 함께 슬롯을 따라 칩으로 순차적으로 시프트된다. 본딩 공정동안에 본딩기구가 각 리드와 결합하여 그것에 하향력을 부과할 때 무른 부분을 균열시키도록 인가되는 부하는 버스 또는 넓은 영역의 지지체 주변부에 의해 분포된다. 이것은 각 리드의 제2단부 부착부(1370)를 제위치에 견고하게 유지시키는 경향이 있고, 그에 따라 무른 부분(1372)이 쉽게 파손된다. 이 공정의 시작부분 동안 지지체의 중앙 영역(340)은 주변부(1344)와, 중앙부(1342)를 주변부에 접속하는 리드에 의해 제위치에 유지된다. 비록 각 리드가 무르다고 하더라도 모든 리드는 중앙부를 제위치에 함께 견고하게 고착시킨다. 버스(1353)는 실질적으로 리드를 보강하고 안정화시키며 인접 리드 사이의 정확한 간격을 유지시키는 데 도움을 준다. 각 리드가 하향하여 칩상의 접속부에 본딩될 때 그 무른 부분(1372)은 파손되므로 연결부(1356)의 제2단부(1362)는 버스, 리드의 제2 단부 부착부(1370) 및 지지체의 주번부(1344)로부터 분리된다. 따라서 공정이 계속됨에 따라 중앙부는 중앙부에서 점차 분리되어 칩의 접속부에 부착된다. 그러나 이때 중앙부는 첫째 리드의 부착에 의해 주변부에 그리고 일부 리드의 부착에 의해 주변부에, 그리고 나머지에 의해 칩에, 마지막으로 리드의 부착에 의해 칩에 효과적으로 유지되는데, 중앙부로부터 분리된 중앙부를 남겨둔다. 본딩 공정후, 주변부는 버스에 존재하는 금을 이용하여 처리될 수 있다.
리드-본딩 작업 중에는 각 리드를 대략 S자형의 구조로 형성하기 위하여 하향 변위 및 본딩 공정 중에 기구 및 그와 결합된 리드의 부분을 리드의 고정 또는 영구 접속된 단부를 향해 변위시켜 각 리드를 약간 비틀리게 하는 것이 바람직하다. 이것은 접속 부품의 중앙 또는 주변부의 가장자리상의 리드를 하향하여 당기는 것을 제한하거나 제거시켜 준다.
또한 본딩기구는 두 직선 방향 중 어느 하나의 방향으로 연장하는 리드와 결합 및 정합할 수 있는 가이드면을 구비할 수 있다. 따라서 제5도 내지 제8도에 도시된 블레이드형 기구 대신 기구는 4각형의 하단부를 구비할 수 있다. 기구 몸체는 하단부의 중앙 또는 본딩영역을 통해 제1, 제2 수평방향으로 연장하는 두 개의 제1, 제2 직교축을 유사하게 형성할 수 있다. 가이드면은 제1축을 따라 연장하는 한쌍의 제1 가이드면을 포함하는데, 제1 가이드면은 본딩 영역으로부터 점차 증가하는 거리에 다라 제1 축으로부터 떨어져 외부로 점차 넓게 벌어져 있다. 유사하게 몸체는 제2의 축을 따라 연장하고, 본딩 영역으로부터 증가하는 거리에 따라 제2축으로부터 떨어져 외부로 점차 넓게 벌어지는 한쌍의 제2 가이드면을 형성할 수 있다. 제1, 제2 가이드면은 제1, 제2 축에 대하여 회전하는 부분 표면의 형태일 수 있다.
상술한 특징 및 기타의 변형, 조합 및 수정은 본 발명으로부터 벗어남이 없이 이용될 수 있으며, 상기 바람직한 실시예의 설명은 특허 청구 범위에 의해 규정된 바와 같은 본 발명을 한정하기 위한 것으로서가 아니라 예시하기 위한 것이다.

Claims (58)

  1. (가) 상면과 하면을 구비하며 상기 면들 사이의 상기 지지체를 관통하는 갭과, (나) 복수의 전기 전도성 리드를 구비하는 반도체 칩 실장 부품에 있어서, 상기 리드 각각은 상기 갭을 가로질러 놓여있는 연결부와 상기 갭의 대향면에서 지지체에 부착되는 제1 단부 및 제2 단부를 구비하며, 상기 각 연결부의 제2 단부는 상기 연결부에 인가되는 하향력에 응답하여 상기 지지체에 대해 하향 변위될 수 있도록 상기 지지체에 부착되고, 상기 각 리드의 연결부는 상기 부품을 위치시키는 동안 상기 지지체에 의해 양단부에서 지지되지만, 상기 각 연결부는 상기 부품이 반도체 칩 조립체의 일부분에 놓여진 다음에는 접속부와 결합하도록 하향 만곡될 수 있는 것을 특징으로 하는 반도체 칩 실장 부품.
  2. 제1항에 있어서, 상기 지지체는 상기 상면을 형성하는 유전체층을 포함하고, 상기 부품은 상기 지지체의 상기 유전체층 위에 배치되고 상기 연결부의 제1 단부를 통해 상기 리드의 상기 연결부에 접속되는 단자들을 더 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  3. 제2항에 있어서, 상기 지지체는 상기 단자가 하향 변위되도록 하는 탄성 수단을 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  4. 제3항에 있어서, 상기 탄성 수단은 상기 단자와 상기 하면 사이에 배치된 연성 재료로 이루어진 층을 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  5. 제1항에 있어서, 상기 리드는 상기 하면으로부터 떨어져서 상기 갭을 가로질러 놓여있는 것을 특징으로 하는 반도체 칩 실장 부품.
  6. 제1항에 있어서, 상기 각 리드의 제2 단부는 상기 지지체에서 분리가능하게 부착되는 것을 특징으로 하는 반도체 칩 실장 부품.
  7. 제1항 또는 제4항에 있어서, 상기 갭은 적어도 하나의 가늘고 긴 슬롯을 구비하며, 상기 복수의 연결부는 상기 슬롯을 가로질로 놓여있는 것을 특징으로 하는 반도체 칩 실장 부품.
  8. 제7항에 있어서, 상기 슬롯을 가로질러 놓여있는 상기 연결부는 직선으로 놓여있고 서로 평행한 것을 특징으로 하는 반도체 칩 실장 부품.
  9. 제8항에 있어서, 상기 리드 중 일부 리드에는 상기 연결부의 상기 변위 가능한 상기 제2 단부가 상기 슬롯의 제1 가장자리 가까이 있고, 나머지 리드에는 상기 연결부의 상기 변위 가능한 제2 단부가 상기 슬롯의 반대쪽 제2 가장자리 가까이 있는 것을 특징으로 하는 반도체 칩 실장 부품.
  10. 제8항에 있어서, 상기 각 슬롯을 따라 가늘고 긴 버스가 배치되고, 상기 부품은 상기 각 슬롯을 가로질러 놓여있는 연결부의 제2 단부를 상기 버스에 접속하는 무른 엘리먼트를 더 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  11. 제8항에 있어서, 상기 각각의 리드는 무른 부분을 더 포함하고, 각 리드의 연결부와 무른 부분 및 관련 버스는 서로 일체로 형성되고, 각 리드의 연결부는 한쌍의 대향 수평 가장자리를 형성하며, 각 리드의 무른 부분은 상기 가장자리 사이의 폭보다 작은 폭을 갖는 넥을 형성하도록 상기 대향 가장자리로부터 수평으로 내부로 놓여있는 한쌍의 노치를 구비하는 것을 특징으로 하는 반도체 칩 실장 부품.
  12. 제11항에 있어서, 상기 각 리드는 무른 부분과 관련 버스 사이에서 놓여있는 제2 단부 부착부를 구비하며, 각 리드의 제2 단부 부착부는 연결부, 무른 부분 및 관련 버스와 일체로 형성되는 것을 특징으로 하는 반도체 칩 실장 부품.
  13. 제11항에 있어서, 상기 대향 가장자리 사이의 상기 각 리드의 폭은 약 15 ~ 40 ㎛이며, 상기 넥의 폭은 약 5 ~ 12 ㎛인 것을 특징으로 하는 반도체 칩 실장 부품.
  14. 제11항에 있어서, 상기 각 노치는 V자형이며, 약 45° ~ 120°의 각도를 갖는 것을 특징으로 하는 반도체 칩 실장 부품.
  15. 제11항에 있어서, 상기 각각의 버스의 폭은 적어도 약 50㎛인 것을 특징으로 하는 반도체 칩 실장 부품.
  16. 제10항에 있어서, 상기 지지체는 중앙부와 주변부를 포함하고, 상기 갭은 슬롯이 중앙부와 주변부 사이에 배치되도록 상기 중앙부 둘레이 놓여있는 복수의 가늘고 긴 슬롯을 포함하며, 상기 부품의 버스는 상기 각 슬롯과 나란히 연장되도록 상기 주변부에 배열되는 것을 특징으로 하는 반도체 칩 실장 부품.
  17. 제16항에 있어서, 상기 버스들은 서로 연결되어서 상기 중앙부와 슬롯을 에워싸는 테(hoop) 모양의 구조를 상기 주변부에 형성하는 것을 특징으로 하는 반도체 칩 실장 부품.
  18. 제17항에 있어서, 상기 슬롯들은 서로 연결되어 상기 중앙부를 에워싸는 연속적인 통로를 형성하며, 상기 중앙부는 상기 리드를 통해서만 상기 주변부에 접속되어, 상기 무른 엘리먼트의 파손시 상기 중앙부는 상기 주변부로부터 분리되는 것을 특징으로 하는 반도체 칩 실장 부품.
  19. 제1항에 있어서, 상기 지지체는 복수의 구멍을 구비하고, 상기 복수의 리드는 상기 각 구멍과 관련된 적어도 하나의 리드를 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  20. 제1항에 있어서, 상기 각 리드는 제2단부 부착부와 이 제2 단부 부착부를 연결부의 제2 단부에 접속하는 무른 부분을 구비하며, 상기 각 제2 단부 부착부는 상기 지지체에 부착되고, 상기 연결부의 제2 단부는 상기 리드의 상기 무른 부분을 통해 상기 지지체에 부착되는 것을 특징으로 하는 반도체 칩 실장 부품.
  21. 제1항, 제13항, 제14항 및 제20항 중 어느 한 항에 있어서, 상기 각각의 리드는 금으로 구성되는 것을 특징으로 하는 반도체 칩 실장 부품.
  22. 제20항에 있어서, 상기 각각의 리드는 비교적 두꺼운 구조적 금속층과 비교적 얇은 제1 보조 금속층을 포함하며, 상기 각 리드의 연결부 및 제2 단부 부착부는 상기 구조적 금속층을 포함하고, 상기 각 리드의 무른 부분은 상기 제1 보조 금속층을 포함하지만 상기 구조적 금속층은 포함하지 않는 것을 특징으로 하는 반도체 칩 실장 부품.
  23. 제20항에 있어서, 상기 각 리드의 무른 부분을 폴리머 재료를 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  24. 제1항에 있어서, 상기 지지체는 폴리머층을 포함하고, 상기 각 리드는 상기 갭을 부분적으로만 가로질러 놓여있으며, 상기 각 리드의 연결부의 제2 단부는 상기 지지체로부터 떨어져 배치되고, 상기 부품은 상기 각 리드의 연결부와 관련되며 이 리드와 동일한 방향으로 상기 갭을 완전히 가로질러 놓여있는 폴리머 스트립을 포함하고, 상기 각 폴리머 스트립은 상기 지지체의 상기 폴리머 층과 일체로 형성되어 갭은 양면상의 상기 지지체에 부착되고, 상기 각 리드의 연결부는 상기 각 리드의 제2단부가 관련 폴리머 스트립을 통해 지지체에 부착되도록 관련 스트립에 고정되는 것을 특징으로 하는 반도체 칩 실장 부품.
  25. 제1항에 있어서, 상기 각 리드는 갭의 한쪽면에서 상기 지지체에 영구적으로 본딩된 제1 단부 부착부와 갭의 다른 쪽 면에서 상기 지지체에 분리가능하게 본딩된 제2 단부 부착부로 구비하며, 상기 각 연결부의 제1 단부는 제1 단부 부착부에 연결되고 제2 단부는 제2 단부 부착부에 연결되는 것을 특징으로 하는 반도체 칩 실장 부품.
  26. (가) 상면과 하면 및 가장자리를 구비하는 지지체와, (나) 상기 지지체에 실장된 제1 단부 부착부를 구비하며, 또한 상기 지지체의 상기 가장자리를 넘어 돌출한 상기 제1 단부 부착부와 일체로 형성되며 접속부와 결합하도록 상기 지지체에 대해 아래쪽으로 구부러질 수 있는 연결부를 적어도 하나의 도전성 리드와, (다) 상기 각 리드의 연결부와 접촉하는 가요성 폴리머 보강재를 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  27. 제26항에 있어서, 상기 폴리머 보강재는 상기 가장자리에서 상기 리드에 응력이 집중되는 것을 방지되도록 상기 가장자리에서 상기 각 리드와 접촉하는 것을 특징으로 하는 반도체 칩 실장 부품.
  28. 제27항에 있어서, 상기 적어도 하나의 리드는 복수의 리드를 포함하고, 상기 각 리드의 연결부와 제1 단부 부착부는 단일 금속 스트립을 포함하며, 상기 각 리드의 폴리머 보강재는 금속 스트립과 같은 방향으로 놓여있는 폴리머 스트립을 포함하며, 상기 지지체는 폴리머층을 포함하고, 상기 폴리머 스트립은 상기 폴리머층과 일체로 형성되는 것을 특징으로 하는 반도체 칩 실장 부품.
  29. (가) 접속 부품의 지지체 하면이 반도체 칩 조립체의 제1 부분의 접속부가 형성된 활성면과 대향하도록 하고, 이 제1 부분의 활성면의 각 접속부가 지지체의 갭과 정합하도록 하며, 상기 갭을 가로질러 놓여있는 상기 접속 부품의 리드의 연결부가 상기 접속부 상부에 배치되도록, 반도체 칩과 접속 부품을 병렬 배치하는 단계로서, 이 단계에서 상기 지지체가 상기 각 갭의 양쪽면에서 상기 각 연결부를 지지하도록 하는 병렬 배치 단계와, (나) 상기 각 연결부의 일단부가 지지체에 대하여 하향 변위되고 연결부가 상기 접속부와 결합하도록 상기 연결부를 갭으로 하향 변위시킴으로써 상기 제1 부분상의 접속부에 상기 각 연결부를 갭으로 하향 변위시킴으로써 상기 제1 부분상의 접속부에 상기 각 연결부를 본딩하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 실장 부품.
  30. 제29항에 있어서, 상기 본딩 단계는 상기 하향 변위동안 상기 지지체로부터 상기 연결부의 상기 일단부가 분리되도록 수행되는 것을 특징으로 하는 방법.
  31. 제30항에 있어서, 상기 본딩 단계는 본딩 기구로 연결부를 하향시킴으로써 상기 지지체로부터 각 연결부의 일단부가 분리되도록 상기 각 리드의 무른 부분을 파손시키는 단계를 포함하는 것을 특징으로 하는 방법.
  32. 제31항에 있어서, 상기 지지체의 갭은 적어도 하나의 가늘고 긴 슬롯을 포함하며, 상기 접속 부품상의 복수의 연결부는 상기 슬롯을 가로질러 놓여있고, 상기 병렬 배치 단계는 상기 제1 부분의 접속부의 열이 상기 각 슬롯과 정열되도록 수행되는 것을 특징으로 하는 방법.
  33. 제32항에 있어서, 상기 갭은 지지체의 중앙부 둘레에 실질적으로 연속된 통로를 형성하도록 서로 연결되어 있고 상기 본딩 단계를 수행하기 전에는 중앙부가 상기 리드를 통해서만 주변부로 접속되도록 지지체의 주변부를 중앙부와 분리시키는 복수의 가늘고 긴 슬롯을 포함하며, 상기 각 연결부의 일단부를 분리시키는 상기 단계는 중앙부가 상기 본딩 단계 중에 주변부로부터 분리되도록 상기 중앙부로부터 상기 각 연결부를 분리시키는 단계인 것을 특징으로 하는 방법.
  34. 제33항에 있어서, 상기 본딩 단계는 상기 주변부로부터 상기 리드의 연결부를 분리한 다음 상기 리드를 상기 부분상의 접속부에 본딩함으로써, 각각의 리드는 다음 리드가 주변부로부터 분리되기 전에 상기 부분상의 접속부에 본딩되고, 지지체의 중앙부는 애초에 리드의 연결부를 통해 주변부에 접속되어 있고, 그 다음 일부 리드에 의해 주변부에 접속되며 다른 리드에 의해 조립체의 상기 부분에 접속되며, 마지막으로 주변부와 단절되는 것을 특징으로 하는 방법.
  35. 제32항, 제33항 및 제34항 중 어느 한 항에 있어서, 상기 접속 부품은 상기 리드의 무른 부분에 인접한 상기 각 슬롯과 나란하게 뻗어 있는 가늘고 긴 금속 버스를 포함하고, 상기 버스는 상기 본딩 단계를 진행하기 전 및 본딩 단계를 진행하는 동안에 접속 부품의 지지체를 보강하는 것을 특징으로 하는 방법.
  36. 제29항 내지 제34항 중 어느 한 항에 있어서, 상기 본딩 단계는 상기 하향 변위 중에 연결부를 적어도 부분적으로 제한하도록 상기 각 연결부를 본딩기구의 오목부에 물리는 단계를 포함하는 것을 특징으로 하는 방법.
  37. 제29항 내지 제34항 중 어느 한 항에 있어서, 상기 리드의 연결부는 상기 본딩 단계에서 상기 칩상의 접속부에 본딩되는 것을 특징으로 하는 방법.
  38. (가) 접속 부품의 지지체의 하면이 반도체 칩 조립체의 일부분의 활성면을 내려다 보도록 하고, 상기 접속 부품의 복수의 리드의 연결부가 상기 지지체로부터 상기 접속부 위쪽으로 놓여지도록 접속 부품과 상기 부분을 병렬 배치하는 단계와, (나) 상기 리드의 연결부가 상기 접속부와 대략적으로 정합하도록 상기 접속 부품과 상기 부분을 정합 시키는 단계를 포함하는 반도체 칩 조립체의 일부분의 활성면의 접속부를 접속하는 방법에 있어서, (다) 상기 본딩기구에 의해 연결부가 접속부와 보다 정확하게 정합되도록 상기 각 연결부를 본딩기구에 물리고, 이 기구를 하향 변위시켜 연결부가 하향하도록 하고 연결부를 상기 정합된 접속부와 결합시킴으로서 상기 부분상의 접속부에 상기 연결부를 본딩하는 것을 특징으로 하는 방법.
  39. 제38항에 있어서, 상기 각 연결부는 가늘고 긴 스트립의 형태이며, 상기 부분은 적어도 하나의 열로 배치된 상기 접속부를 구비하고, 상기 접속 부품은 서로 평행하게 나란히 놓여있는 복수의 연결부를 구비하며, 상기 본딩 단계는 상기 각 연결부를 본딩한 후 상기 본딩기구를 상승시키는 단계와 상기 열을 따라 상기 본딩기구를 이동시키는 단계를 포함하는 것을 특징으로 하는 방법.
  40. 제39항에 있어서, 상기 연결부는 중심 대 중심의 거리가 약 0.5mm 이하의 거리로 배치되는 것을 특징으로 하는 방법.
  41. (가) 연결부를 구비하는 가늘고 긴 전기 전도성 리드를 제공하는 단계와, (나) 유전체 지지체의 갭이 상기 연결부와 정렬되도록 상기 유전체 지지층을 상기 리드와 접촉시키는 단계를 포함하는데, 상기 리드 제공 단계와 접촉 단계는 상기 연결부가 상기 갭의 제1 면에서 유전체를 지지층에 영구적으로 부착되고 상기 갭의 제2 면에서 유전체 지지층에 분리가능하게 부착되도록 수행되는 것을 특징으로 하는 방법.
  42. 제41항에 있어서, 상기 리드 제공 단계는 상기 연결부와 결합하는 무른 부분을 상기 리드가 구비하도록 하고, 상기 리드가 상기 유전체층에 의해 상기 무른 부분의 양면에 지지되도록 상기 유전체층에 상기 리드를 형성하는 단계를 포함하고, 상기 유전체층을 리드에 접촉시키는 단계는 상기 유전체층의 일부분을 선택적으로 제거하여 상기 갭이 상기 연결부 및 상기 무른 부분과 정합하도록 갭을 형성하는 단계를 포함하는 것을 특징으로 하는 접속 부품 제조 방법.
  43. 제42항에 있어서, 상기 리드 형성하는 단계는 서로 나란하게 동일 방향으로 뻗어있고 서로 정합되는 무른 부분을 구비하는 가늘고 긴 연결부를 구비하는 복수의 리드를 형성하는 단계를 구비하며, 상기 방법은 상기 리드의 연결부를 횡단하여 놓여있고 상기 무른 부분을 통해 접속되는 가늘고 긴 도전성 버스를 형성하는 단계를 더 포함하고, 이 버스 형성단계는 상기 리드 형성 단계와 동시에 수행되는 것을 특징으로 하는 접속 부품 제조 방법.
  44. 제41항 내지 제43항 중 어느 한 항에 있어서, 상기 유전체 지지층의 일부분을 선택적으로 제거하는 단계는 상기 유전체 지지층을 에칭하는 단계를 포함하는 것을 특징으로 하는 접속 부품 제조 방법.
  45. 제41항에 있어서, 상기 리드 제공 단계는 상기 유전체 지지층에 본딩되는 도전성의 구조적 재료의 스트립을 제공하는 단계를 포함하고, 상기 유전체 지지층을 리드에 접촉시키는 단계는 상기 갭과 정합하는 상기 스트립의 부분이 상기 연결부를 형성하고, 상기 연결부의 양단부에 있는 상기 스트립의 영역이 상기 갭의 대향면상의 상기 유전체 지지층에 본딩되어 제1, 제2 단부 부착부를 형성하도록 상기 갭을 형성하기 위하여 상기 스트립의 일부분 상부에 배치되는 상기 유전체 지지층의 일부분을 선택적으로 제거하는 단계를 포함하는데, 상기 제1단부 부착부는 상기 제2단부 부착부보다는 상기 유전체 지지층에 보다 견고하게 접속되는 것을 특징으로 하는 접속 부품 제조 방법.
  46. 제44항에 있어서, 상기 갭을 형성하기 위해 상기 유전체층의 일부분을 선택적으로 제거하는 상기 단계는 상기 스트립의 일단부에는 인접하지만 상기 스트립의 타단부에서는 떨어져 있는 상기 층의 일부를 제거하여 상기 제1 단부 부착부를 상기 스트립의 비교적 긴 부분으로 형성하고 상기 제2 단부 부착부를 상기 스트립의 비교적 짧은 부분으로 형성하도록 수행되는 것을 특징으로 하는 접속 부품 제조 방법.
  47. 제27항에 있어서, 상기 리드 중 최소한 몇 개의 리드의 연결부는 실질적으로 평행하게 나란히 배열되어 있는 것을 특징으로 하는 반도체 칩 실장 부품.
  48. 제28항에 있어서, 상기 지지체는 가늘고 긴 슬롯을 구비하며, 상기 리드 중 최소한 일부 리드는 이 슬롯을 가로질러 놓여있고, 상기 일부 리드의 제2 단부 부착부는 이 리드의 상기 제1 단부 부착부와는 반대쪽 슬롯에 배치되고, 상기 각각의 리드는 상기 연결부와 제2 단부 부착부 사이에 무른 부분을 구비하는 것을 특징으로 하는 반도체 칩 실장 부품.
  49. 반도체 칩 조립체의 일부분의 활성면에 있는 접속부를 접속하는 방법으로서, (가) 접속 부품의 지지체의 하면이 상기 일부분의 활성면을 내려다 보도록 하여 상기 접속 부품의 복수의 리드의 연결부가 상기 지지체로부터 상기 접속부 위쪽으로 놓이도록 상기 접속 부품과 상기 일부분을 병렬 배치하는 단계로서, 상기 접속 부품은 상기 지지체로부터 상기 리드의 연결부를 따라 배치되는 폴리머 보강재를 구비하는 것을 특징으로 하는 병렬 배치단계와, (나) 상기 연결부를 아래쪽으로 구부러지도록 하여 이 연결부가 상기 접속부에 결합되도록 함으로써 상기 연결부를 하향 변위시켜 상기 일부분의 접속부를 상기 연결부와 본딩시키는 단계로서, 이 본딩 단계가 진행되는 동안에 상기 폴리머 보강재는 상기 연결부를 따라 아래로 변위되는 것인 본딩 단계를 포함하는 것을 특징으로 하는 접속 방법.
  50. 제49항에 있어서, 상기 본딩 단계는 상기 리드 각각의 연결부와 폴리머 보강재를 다른 리드의 연결부와 폴리머 보강재로부터 분리되도록 변위시킴으로써 수행되는 것을 특징으로 하는 접속 방법.
  51. 제50항에 있어서, 상기 지지체에는 가장자리가 있고, 상기 리드 중 최소한 일부 리드와 폴리머 보강재는 상기 가장자리로부터 돌출되어 있으며, 상기 리드와 폴리머 보강재는 상기 본딩 단계가 진행되는 동안에 상기 가장자리에서 아래쪽으로 구부러지는 것을 특징으로 하는 접속 방법.
  52. 제51항에 있어서, 상기 지지체는 폴리머층을 포함하고, 상기 폴리머 보강재는 상기 지지체의 상기 폴리머층과 일체로 이루어진 것을 특징으로 하는 접속 방법.
  53. 제52항에 있어서, 상기 폴리머 보강재는 상기 지지체의 폴리머층과 일체로 이루어진 전체적으로 평평한 폴리머 스트립을 구비하며, 상기 리드의 연결부는 상기 폴리머 스트립과 마주보는 금속 스트립을 구비하고, 상기 폴리머 스트립과 금속 스트립은 상기 본딩 단계가 진행되는 동안에 구부러지는 것을 특징으로 하는 접속 방법.
  54. 제49항에 있어서, 상기 지지체는 상기 본딩 단계를 진행할 때까지 상기 연결부를 양쪽에서 지지하고, 상기 본딩 단계는 상기 연결부의 한쪽끝을 상기 하향 변위 동안에 상기 지지체로부터 분리시키도록 수행되는 것을 특징으로 하는 접속 방법.
  55. 제49항에 있어서, 상기 본딩 단계는 본딩 기구를 상기 리드 중 하나에 물리는 단계와 이 리드와 상기 본딩 기구를 하향 변위시키는 단계 및 상기 물리는 단계와 하향 변위시키는 단계를 각각의 리드에 대하여 반복하는 단계를 포함하는 것을 특징으로 하는 접속 방법.
  56. 제55항에 있어서, 상기 본딩 단계는 상기 본딩 기구를 이용하여 상기 연결부 각각을 안내하여 이 연결부가 상기 접속부 각각과 정렬되도록 하는 단계를 포함하는 것을 특징으로 하는 접속 방법.
  57. 제55항에 있어서, 상기 본딩 단계는 상기 본딩 기구를 통해 상기 연결부에 에너지를 인가하는 단계를 더 포함하는 것을 특징으로 하는 접속 방법.
  58. 제49항에 있어서, 상기 반도체 조립체의 일부분은 반도체 칩인 것을 특징으로 하는 접속 방법.
KR1019950700249A 1992-07-24 1993-07-23 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법 KR100209457B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US91977292A 1992-07-24 1992-07-24
US07/919772 1992-07-24
US7/919772 1992-07-24
PCT/US1993/006930 WO1994003036A1 (en) 1992-07-24 1993-07-23 Semiconductor connection components and methods with releasable lead support

Publications (2)

Publication Number Publication Date
KR950702788A KR950702788A (ko) 1995-07-29
KR100209457B1 true KR100209457B1 (ko) 1999-07-15

Family

ID=25442629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950700249A KR100209457B1 (ko) 1992-07-24 1993-07-23 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법

Country Status (5)

Country Link
US (5) US5915752A (ko)
JP (1) JP3151219B2 (ko)
KR (1) KR100209457B1 (ko)
AU (1) AU4782293A (ko)
WO (1) WO1994003036A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850457B1 (ko) * 2002-06-10 2008-08-07 삼성테크윈 주식회사 양면의 단자가 연결된 기판 및 이를 제조하는 방법

Families Citing this family (294)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
JPH07101699B2 (ja) * 1993-09-29 1995-11-01 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷回路基板及び液晶表示装置
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US5679194A (en) * 1995-05-04 1997-10-21 Tessera, Inc. Fabrication of leads on semiconductor connection components
US5807453A (en) * 1995-05-04 1998-09-15 Tessera, Inc. Fabrication of leads on semiconductor connection components
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
KR100407055B1 (ko) 1995-09-18 2004-03-31 테세라, 인코포레이티드 유전체층을갖는마이크로전자리드구조
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
US5612511A (en) * 1995-09-25 1997-03-18 Hewlett-Packard Company Double-sided electrical interconnect flexible circuit for ink-jet hard copy systems
US5763941A (en) * 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
US6261863B1 (en) 1995-10-24 2001-07-17 Tessera, Inc. Components with releasable leads and methods of making releasable leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
DE19546782C1 (de) * 1995-12-14 1997-07-24 Euro Matsushita Electric Works Schaltungsanordnung mit mehreren Schaltungseinheiten und gemeinsamer Mehrdrahtleitung
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6089442A (en) * 1996-04-10 2000-07-18 Canon Kabushiki Kaisha Electrode connection method
US5868301A (en) * 1996-04-10 1999-02-09 Tessera, Inc. Semiconductor inner lead bonding tool
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
WO1998025302A1 (fr) 1996-12-04 1998-06-11 Shinko Electric Industries Co., Ltd. Dispositif a semi-conducteurs obture a la resine, fabrication dudit dispositif
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6266872B1 (en) 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US7149095B2 (en) 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP3534583B2 (ja) * 1997-01-07 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
AU6878398A (en) 1997-04-02 1998-10-22 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US6069406A (en) 1997-05-20 2000-05-30 Shinko Electric Industries Co., Ltd. Wiring patterned film and production thereof
US5994781A (en) * 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
US6217972B1 (en) 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6255723B1 (en) 1997-10-27 2001-07-03 Tessera, Inc. Layered lead structures
US6238845B1 (en) 1997-11-13 2001-05-29 Texas Instruments Incorporated Method of forming lead frames with preformation support
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6518160B1 (en) 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
EP1059019A4 (en) * 1998-02-09 2007-10-17 Tessera Inc COMPONENTS HAVING DETACHABLE WIRES
US6557253B1 (en) * 1998-02-09 2003-05-06 Tessera, Inc. Method of making components with releasable leads
US6807734B2 (en) * 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6309910B1 (en) * 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US6300231B1 (en) 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP2000091818A (ja) * 1998-09-11 2000-03-31 Toyota Motor Corp フィルム型伝送線路の製造方法および該線路の接続方法
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
KR100279293B1 (ko) 1998-09-18 2001-03-02 윤종용 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치
KR100302594B1 (ko) * 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6378758B1 (en) 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
US6376916B1 (en) * 1999-01-21 2002-04-23 Hitachi Cable, Ltd. Tape carrier for BGA and semiconductor device using the same
US6334942B1 (en) 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
DE50003179D1 (de) * 1999-02-18 2003-09-11 Siemens Ag Elektrisches verbindungsverfahren und verbindungsstelle
US6651321B2 (en) 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
US6333207B1 (en) 1999-05-24 2001-12-25 Tessera, Inc. Peelable lead structure and method of manufacture
DE19924212B4 (de) * 1999-05-27 2007-03-08 Infineon Technologies Ag Verfahren zum Bonden von Leitern, insbesondere Beam Leads
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US6362429B1 (en) * 1999-08-18 2002-03-26 Micron Technology, Inc. Stress relieving tape bonding interconnect
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US6221748B1 (en) * 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6527163B1 (en) 2000-01-21 2003-03-04 Tessera, Inc. Methods of making bondable contacts and a tool for making such contacts
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP4590032B2 (ja) * 2000-01-24 2010-12-01 東京エレクトロン株式会社 プローブの製造方法
US6380060B1 (en) 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6716671B2 (en) 2000-03-17 2004-04-06 Tessera, Inc. Methods of making microelectronic assemblies using compressed resilient layer
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6468833B2 (en) * 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
DE10021859A1 (de) * 2000-05-05 2001-11-15 Infineon Technologies Ag Leiterplatte
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6801438B1 (en) * 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US7049929B1 (en) 2001-05-01 2006-05-23 Tessera, Inc. Resistor process
US20030002264A1 (en) * 2001-06-29 2003-01-02 Uflex Technology Co., Ltd. Manufacturing method for a flexible PCB
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6939735B2 (en) * 2001-09-13 2005-09-06 Tessera Inc. Microelectronic assembly formation with releasable leads
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
JP2005506690A (ja) * 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US6946744B2 (en) * 2003-04-24 2005-09-20 Power-One Limited System and method of reducing die attach stress and strain
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050085016A1 (en) 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7018219B2 (en) * 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
WO2005107345A2 (en) * 2004-04-21 2005-11-10 Tessera, Inc. Microelectronic connection components having bondable wires
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US9793247B2 (en) * 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US8669572B2 (en) * 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102005049111A1 (de) * 2005-10-11 2007-04-19 Infineon Technologies Ag Verfahren zur Herstellung von mikromechanischen Bauteilen in integrierten Schaltungen und Anordnung eines Halbleiters auf einem Substrat
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110223695A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US20110228506A1 (en) * 2006-02-10 2011-09-22 Kong-Chen Chen Electronic assembly with detachable components
US20110222253A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
US7675145B2 (en) * 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) * 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US20080013296A1 (en) * 2006-07-12 2008-01-17 Asia Vital Components Co., Ltd. Structure of circuit board interface for fuel cell module
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US7503767B2 (en) * 2006-08-01 2009-03-17 General Dynamics Advanced Information Systems, Inc. Method and apparatus for compliantly connecting stack of high-density electronic modules in harsh environments
US8367945B2 (en) * 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US9711703B2 (en) * 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
CN101388161A (zh) * 2007-09-14 2009-03-18 科锐香港有限公司 Led表面安装装置和并入有此装置的led显示器
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
JP2009200245A (ja) * 2008-02-21 2009-09-03 Hitachi Cable Ltd 半導体装置用テープキャリア及びその製造方法
US8049230B2 (en) * 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
US20120009406A1 (en) * 2008-05-20 2012-01-12 E.I. Du Pont De Nemours And Company Thermally and dimensionally stable polyimide films and methods relating thereto
US9425172B2 (en) * 2008-10-24 2016-08-23 Cree, Inc. Light emitter array
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
US8415692B2 (en) * 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) * 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
DE102009029299B4 (de) * 2009-09-09 2015-12-31 Leichtbau-Zentrum Sachsen Gmbh Schwingungsdämpfer
WO2011063247A2 (en) 2009-11-20 2011-05-26 E. I. Du Pont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US20110123796A1 (en) 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US8350370B2 (en) 2010-01-29 2013-01-08 Cree Huizhou Opto Limited Wide angle oval light emitting diode package
US9468070B2 (en) 2010-02-16 2016-10-11 Cree Inc. Color control of light emitting devices and applications thereof
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
KR102327991B1 (ko) * 2016-12-16 2021-11-18 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
DE102021128627A1 (de) 2021-11-03 2023-05-04 Danfoss Silicon Power Gmbh Sonotrode und Verfahren für Ultraschallschweißen

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2758797A (en) * 1952-05-09 1956-08-14 Western Electric Co Tool for winding wire on terminals
NL283807A (ko) * 1961-09-29
US3331125A (en) * 1964-05-28 1967-07-18 Rca Corp Semiconductor device fabrication
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3517438A (en) * 1966-05-12 1970-06-30 Ibm Method of packaging a circuit module and joining same to a circuit substrate
US3684818A (en) * 1970-10-20 1972-08-15 Sprague Electric Co Multi-layer beam-lead wiring for semiconductor packages
NL162580B (nl) * 1970-12-17 1980-01-15 Philips Nv Werkwijze voor het ultrasoonlassen van draden op het metalen oppervlak van een drager.
US4030657A (en) * 1972-12-26 1977-06-21 Rca Corporation Wire lead bonding tool
CH592365A5 (ko) * 1975-12-23 1977-10-31 Esec Sales Sa
US4141712A (en) * 1977-07-18 1979-02-27 Diacon Inc. Manufacturing process for package for electronic devices
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4320570A (en) * 1979-11-05 1982-03-23 Williams Panel Board Company Apparatus for disassembling wooden pallets
US4320572A (en) * 1980-03-19 1982-03-23 Gte Products Corporation Die-stamped circuit board assembly having relief means-method of making
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4312926A (en) * 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4435741A (en) * 1980-09-03 1984-03-06 Canon Kabushiki Kaisha Electrical circuit elements combination
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
JPS5856360A (ja) * 1981-09-29 1983-04-04 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム及びその製造方法
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6320846A (ja) * 1986-07-15 1988-01-28 Shinkawa Ltd 外部リ−ド接合装置
GB8624513D0 (en) * 1986-10-13 1986-11-19 Microelectronics & Computer Single point bonding method
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
US5162896A (en) 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
JPH0638417B2 (ja) 1987-10-07 1994-05-18 株式会社東芝 半導体装置
US5059559A (en) * 1987-11-02 1991-10-22 Hitachi, Ltd. Method of aligning and bonding tab inner leads
JPH01183837A (ja) 1988-01-18 1989-07-21 Texas Instr Japan Ltd 半導体装置
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US4912547A (en) 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
US4891014A (en) * 1989-03-03 1990-01-02 Rogers Corporation Method of forming contact bumps in contact pads
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
US5217154A (en) * 1989-06-13 1993-06-08 Small Precision Tools, Inc. Semiconductor bonding tool
US4949453A (en) * 1989-06-15 1990-08-21 Cray Research, Inc. Method of making a chip carrier with terminating resistive elements
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
JPH03120746A (ja) 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
JP2501473B2 (ja) * 1989-10-05 1996-05-29 シャープ株式会社 配線基板の製造方法
US5007576A (en) * 1989-12-26 1991-04-16 Hughes Aircraft Company Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
KR920702545A (ko) 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
US5127570A (en) * 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
EP0464232B1 (de) * 1990-06-30 1994-03-16 Dr. Johannes Heidenhain GmbH Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH04142050A (ja) * 1990-10-02 1992-05-15 Toshiba Corp 熱圧着ツール
JP2789384B2 (ja) * 1990-10-16 1998-08-20 株式会社新川 タブテープへの半導体素子接合方法及び超音波ボンデイング装置
JP2513076B2 (ja) * 1990-10-19 1996-07-03 日本電気株式会社 半導体装置の製造方法及びその装置
JPH04162543A (ja) * 1990-10-25 1992-06-08 Fujitsu Ltd インナーリードボンディング用ツール
US5065504A (en) * 1990-11-05 1991-11-19 Microelectronics And Computer Technology Corporation Method of forming flexible metal leads on integrated circuits
US5252784A (en) * 1990-11-27 1993-10-12 Ibiden Co., Ltd. Electronic-parts mounting board and electronic-parts mounting board frame
JP2780498B2 (ja) * 1991-01-31 1998-07-30 日本電気株式会社 シングルポイントボンディングツール
JPH04287939A (ja) * 1991-02-21 1992-10-13 Mitsubishi Electric Corp ボンディング・ツール
US5130783A (en) 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
JP2697411B2 (ja) * 1991-03-27 1998-01-14 日本電気株式会社 Ｔａｂインナーリードの接合方法
US5148967A (en) * 1991-07-15 1992-09-22 Hughes Aircraft Company Apparatus and method for detecting missing interconnect material
US5225633A (en) * 1991-10-04 1993-07-06 The United States Of America As Represented By The Secretary Of The Air Force Bridge chip interconnect system
US5193732A (en) * 1991-10-04 1993-03-16 International Business Machines Corporation Apparatus and methods for making simultaneous electrical connections
JP3330387B2 (ja) * 1992-01-24 2002-09-30 日本メクトロン株式会社 可撓性多層回路配線基板
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850457B1 (ko) * 2002-06-10 2008-08-07 삼성테크윈 주식회사 양면의 단자가 연결된 기판 및 이를 제조하는 방법

Also Published As

Publication number Publication date
JPH07509352A (ja) 1995-10-12
US5536909A (en) 1996-07-16
WO1994003036A1 (en) 1994-02-03
JP3151219B2 (ja) 2001-04-03
AU4782293A (en) 1994-02-14
US5489749A (en) 1996-02-06
KR950702788A (ko) 1995-07-29
US5915752A (en) 1999-06-29
US6359236B1 (en) 2002-03-19
US5787581A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
KR100209457B1 (ko) 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법
US6054756A (en) Connection components with frangible leads and bus
US5977618A (en) Semiconductor connection components and methods with releasable lead support
KR100252457B1 (ko) 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법
US5994222A (en) Method of making chip mountings and assemblies
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
US5398863A (en) Shaped lead structure and method
US5983492A (en) Low profile socket for microelectronic components and method for making the same
US7548082B2 (en) Inspection probe
JPH04261035A (ja) 集積回路実装装置
CA2732459A1 (en) Test contact system for testing integrated circuits with packages having an array of signal and power contacts
JP2004336062A (ja) より大きな基板にばね接触子を定置させるための接触子担体（タイル）
US6309910B1 (en) Microelectronic components with frangible lead sections
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
US20020151111A1 (en) P-connection components with frangible leads and bus
KR100299465B1 (ko) 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법
KR20020033526A (ko) 프로브 구조체 및 그 제조 방법
US6274822B1 (en) Manufacture of semiconductor connection components with frangible lead sections
KR100294835B1 (ko) 반도체 장치 시험용 기판 및 반도체 장치 시험방법
US7268304B2 (en) Microelectronic connection components having bondable wires
US6300231B1 (en) Method for creating a die shrink insensitive semiconductor package and component therefor
US6218213B1 (en) Microelectronic components with frangible lead sections
US6060341A (en) Method of making an electronic package
CA2012338A1 (en) Chip carrier
KR19990021980A (ko) 리본형 코어 상호접속 요소

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

EXPY Expiration of term