KR100299465B1 - 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법 - Google Patents

칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법 Download PDF

Info

Publication number
KR100299465B1
KR100299465B1 KR1019970708468A KR19970708468A KR100299465B1 KR 100299465 B1 KR100299465 B1 KR 100299465B1 KR 1019970708468 A KR1019970708468 A KR 1019970708468A KR 19970708468 A KR19970708468 A KR 19970708468A KR 100299465 B1 KR100299465 B1 KR 100299465B1
Authority
KR
South Korea
Prior art keywords
semiconductor
terminals
spring
carrier substrate
carrier
Prior art date
Application number
KR1019970708468A
Other languages
English (en)
Other versions
KR19990021993A (ko
Inventor
이고르 와이. 칸드로스
장성철
윌리암 디. 스미쓰
Original Assignee
이고르 와이. 칸드로스
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/452,255 external-priority patent/US6336269B1/en
Priority claimed from US08/533,584 external-priority patent/US5772451A/en
Priority claimed from US08/554,902 external-priority patent/US5974662A/en
Priority claimed from PCT/US1995/014909 external-priority patent/WO1996017378A1/en
Priority claimed from US08/558,332 external-priority patent/US5829128A/en
Application filed by 이고르 와이. 칸드로스, 폼팩터, 인크. filed Critical 이고르 와이. 칸드로스
Publication of KR19990021993A publication Critical patent/KR19990021993A/ko
Application granted granted Critical
Publication of KR100299465B1 publication Critical patent/KR100299465B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

복수개의 자유 직립형 스프링 요소(512)가 캐리어 기판(510)의 표면(510a)에 장착된다. 캐리어 기판(510)은 반도체 장치(502)의 표면(502a)에 장착된다. 반도체 장치의 결합 패드(504)는 스프링 요소와 관련된 단자(516)와 결합 패드(504) 사이에서 연장되는 결합 와이어(520)에 의해 스프링 요소(512)에 접속된다. 다르게는, 캐리어는 반도체 장치에 재유동 납땜된 플립-칩이다. 캐리어 기판(510)은 반도체 장치가 형성된 반도체 웨이퍼로부터 반도체 장치가 단일화되기 전에 하나 이상의 반도체 장치(532, 534)에 적당하게 장착된다. 반도체 장치(502)에 대한 가압접속을 수행하기 위한 탄성은 캐리어 기판(510) 자체로부터 연장되는 스프링 요소(512)에 의해 제공된다. 따라서, 캐리어 기판(510)은 반도체 장치(502)에 대하여 적당하게 강성을 유지한다. 유리하게는, 캐리어 기판(510)은 캐리어 기판을 반도체 장치에 대하여 장착하기 전에 스프링 요소(512)를 캐리어 기판에 장착함으로써미리 제조된다.

Description

[발명의 명칭]
칩 상호접속 캐리어와, 스프링 접촉자를 반도체 장치에 장착하는 방법
[발명의 기술 분야]
본 발명은 전자 부품들 사이에 임시적인 가압 접속부(pressure connection)들을 만드는 것에 관한 것으로, 특히 탄성 접촉 구조물(스프링 접촉자)을 반도체 장치에 장착하는 기술에 관한 것이다.
[관련 출원에 대한 상호 참조]
본 특허 출원은 1995년 5월 26일자 출원된 공동 소유의 출원 계류 중인 미국특허 출원 제08/452,255호(이하, "모출원"이라 한다)와 이에 대응하는 1995년 11월13일자 출원된 PCT 특허출원 제PCT/US95/14,909호의 일부 계속 출원으로써, 상기두 개의 출원 모두는 1994년 11월 15일자 출원된 공동 소유의 출원 계류 중인 미국특허 출원 제08/340,144호와 이에 대응하는 1994년 11월 16일자 출원된 PCT 특허출원 제PCT/US94/13373호(WO 95/14314로서 1995년 5월 26일자로 공개됨)의 일부 계속 출원이며, 상기 두 개의 출원 모두는 1993년 11월 16일자 출원된 공동 소유의 미국 특허 출원 제08/152,812호(1995년 12월 19일자로 허여된 미국 특허 제5,476,211호)의 일부 계속 출원이고, 이들 모두는 본 명세서에 참조로서 합체되어 있다.
또한, 본 특허 출원은 공동 소유의 출원 계류 중인 다음의 미국 특허 출원의 일부 계속 출원이다 :
1995년 9월 21일에 출원된 제08/526,246호 (PCT/US95/14843, 1995.11.13);
1995년 10월 18일에 출원된 제08/533,584호 (PCT/US95/14842, 1995.1l.13);
1995년 11월 9일에 출원된 제08/554,902호 (PCT/US95/14844, 1995.11.13);
1995년 11월 15일에 출원된 제08/558,332호 (PCT/US95/14885, 1995.11.15);
1995년 12월 18일에 출원된 제08/573,945호;
1996년 1월 11일에 출원된 제08/584,981호;
1996년 2월 15일에 출원된 제08/602,179호;
1996년 2월 21일에 출원된 제60/012,027호;
1996년 2월 22일에 출원된 제60/012,040호;
1996년 3월 5일에 출원된 제60/012,878호;
1996년 3월 11일에 출원된 제60/013,247호; 및
1996년 5월 17일에 출원된 제60/005, 189호.
이들 모두는 전술된 모출원의 일부 계속 출원이며, 본 명세서에 참조로서 합체되어 있다.
[발명의 배경]
통상적으로, 개개의 반도체 (집적 회로) 장치(다이)는 사진 석판술(photolithography), 증착(deposition) 등의 공지의 기술을 사용하여 반도체 웨이퍼 상에 수 개의 동일한 장치들을 생성함으로써 생산된다. 일반적으로, 이러한 공정들은 반도체 웨이퍼로부터 개별 다이를 단일화(singulating)(절단)하기 이전에 완전한 기능을 갖는 복수개의 집적 회로 장치를 생성하려는 것이다.
일반적으로, 웨이퍼로부터 반도체 다이(장치)를 단일화한 후에, 이들은 패키지화된다(최종 조립).(a) 와이어 결합, (b) 테이프 자동 결합(TAB) 및 플립-칩결합을 포함하여, 반도체 다이를 다른 부품에 부착하기 위한 여러 기술이 공지되어 있다.
다이들의 패키지화 이전에, 양호하게는 다이들이 웨이퍼로부터 단일화되기 이전에 웨이퍼 상의 복수개의 다이들 중 어느 것이 양호한 다이인가를 확인할 수 있는 것이 대체로 바람직하다. 이를 위해, 다이 상의 동일한 복수개의 분리된 단자(결합 패드)에 대해 복수개의 분리된 가압 접속부를 생성하여 다이에 (전력을 포함하는) 신호를 제공하도록, 웨이퍼 "시험기(tester)" 또는 "탐침(prober)"이 유리하게 채용될 수 있다. 이러한 방식으로, 반도체 다이는 다이가 웨이퍼로부터 단일화되기 이전에 연습 작동(exercising)[시험 및 번인(burned-in)]될 수 있다.
대개, 전자 부품들 사이의 상호접속은 "비교작 영구적인 것"과 "용이하게 분리할 수 있는 것" 등 두 가지로 분류된다.
"비교적 영구적인 것"의 일례로는 납땜 결합이 있다. 두 개의 부품이 일단 납땜되면 이들 부품을 분리하기 위해서는 납땜을 제거하는 공정을 사용해야 한다. 와이어 결합도 비교적 영구적인 접속의 일례이다.
"용이하게 분리할 수 있는 것"의 일례로는 하나의 전자 부품의 강성 핀이 다른 전자 부품의 탄성 소켓 요소에 의해 수용되는 것이 있다. 소켓 요소는 전자 부품들 사이에 신뢰성 있는 전기 접속을 보장하기에 충분한 크기의 접촉력(압력)을 핀들 상에 작용시킨다.
전자 부품의 단자와 가압 접촉되는 상호접속 요소들은 본 명세서에서 "스프링" 또는 "스프링 요소" 또는 "스프링 접촉자"로 언급된다. 일반적으로, 전자 부품들(예컨대, 전자 부품 상의 단자)에 대해 신뢰성 있는 가압 접촉을 수행하도록 어떠한 최소 접촉력이 요구된다. 예컨대, 표면 상에서 필름에 의해 오염되거나 표면 상에 부식물 또는 산화물을 가질 수 있는 전자 부품의 단자에 대해 신뢰성 있는 전기 접속을 이루도록 약 15 그램(접촉부당 적게는 2 그램 이하 그리고 많게는 150그램 이상을 포함)의 접촉(하중)력이 요구될 수 있다. 각각의 스프링에 요구되는 최소 접촉력은 스프링 재료의 항복 강도를 증가시키거나 스프링 요소의 크기를 증가시키는 것을 필요로 한다. 일반적인 명제로서, 재료의 항복 강도가 높을수록 작업(예컨대, 천공, 절곡 등)하기가 더욱 곤란하다. 그리고, 스프링을 보다 작게 만들려는 요구는 기본적으로 스프링의 횡단면을 크게 하려는 것을 불가능하게 한다.
특히 장치를 탐침 검사하도록 반도체 장치에·대해 신뢰성 있는 가압 접속을 수행하기 위하여, 정렬, 탐침력, 오버드라이브, 접촉력, 평형 접촉력, 세척, 접촉저항 및 평탄화를 포함하는, 그러나 이러한 것으로 제한되지 않는, 수 개의 매개변수에 관심을 기울여야 한다. 이들 매개 변수의 일반적인 논의는 본 명세서에 참조로서 합체된, 발명의 명칭이 "고밀도 탐침 카드"인 미국 특허 제4,837,622호에서 알 수 있다.
본 명세서에 참조로서 합체된 이하의 미국 특허는 전자 부품에 대해 접속하는 것, 특히 가얍 접속하는 것에 관한 일반적인 관심 사항인 것으로서 인용된다. 미국 특허 제5,386,344호(플렉스 회로 카드 탄성중합체 케이블 커넥터 조립체), 제5,336,380호 (전기 커넥터 및 집적 회로 패키지용 스프링 편의식 테이퍼형 접촉 요소), 제5,317,479호 [도금된 가요성 리드(lead)], 제5,086,337호(전자 부품의 접속 구조물 및 상기 구조물을 사용하는 전자 장치), 제5,067,007호(인쇄 회로 기판의 표면에 장착하기 위한 리드를 갖는 반도체 장치), 제4,989,069호(지지체로부터 이탈한 도선을 갖는 반도체 패키지), 제4,893,172호(전자 부품용 접속 구조물 및 이를 제조하는 방법), 제4,793,814호(전기 회로 기판 상호접속), 제4,777,564호 [표면 장착형 요소들과 사용되는 리드폼(leadform)], 제4,764,848호(표면 장착형 어레이 변형 완화 장치), 제4,667,219호(반도체 칩 인터페이스), 제4,642,889호(가요성 상호접속 및 그 제조 방법), 제4,330,165호(가압 접촉식 상호접속 커넥터), 제4,295,700호(상호접속 커넥터), 제4,067,104호(미세 전자 부품들을 결합시키는 가요성 금속 상호접속부 어레이의 제조 방법), 제3,795,037호(전기 커넥터 장치), 제3,616,532호(다층 인쇄 회로 전기 상호접속 장치), 및 제3,509,270호(잉쇄 회로용 상호접속부 및 그 제조 방법).
가압 접촉을 수행하는 기구를 갖는 반도체 장치 자체를 제공하는 것이 유리하다. 반도체 다이(칩)의 표면으로부터 멀리 편의되는 단자를 갖는 반도체 칩 조립체를 제공하는 제한된 개수의 기술이 종래 기술에서 제안되었다. 발명의 명칭이 "가압 접촉부를 갖는 반도체 칩 조립체 및 요소 "인 미국 특허 제5,414,298호에는 이러한 조립체가 "초집약형일 수 있으며 칩 자체의 면적보다 약간만 큰 면적을 차지할 수 있다"는 것이 기재되어 있다.
[본 발명의 간단한 설명(요약)]
본 발명의 목적은 탄성 접촉 구조물(스프링 접촉자)을 반도체 장치에 장착하는 기술을 제공하는 것이다.
본 발명의 다른 목적은, 탐침 카드에 탐침 카드로부터 연장되는 탄성 접촉구조물이 마련되는 것을 요구하기보다는, 필수적인 탄성 및/또는 가요성 요소(즉, 스프링 요소)들이 반도체 다이 상에 머무르는 상태로, 반도체 다이가 반도체 웨이퍼로부터 단일화(분리)되기 전에 반도체 다이를 탐침 검사하는 기술을 제공하는 것이다.
본 발명의 다른 목적은 반도체 장치 상에 복수개가 장착될 수 있는 개선된 스프링 접촉 요소(탄성 접촉 구조물)를 제공하는 것이다.
본 발명의 다른 목적은 전자 부품들에 대해 가압 접속하기에 적당한 상호접속 요소들을 제공하는 것이다.
본 발명의 목적은 동일한 상호접속 구조물을 사용하여, 반도체 다이와 같은 전자 부품들에 대하여 임시 접속 및 영구 접속하는 기술을 제공하는 것이다.
본 발명의 추가 목적은 다이가 웨이퍼로부터 단일화되기 전에 또는 다이가 웨이퍼로부터 단일화된 후에 다이의 번인 및/또는 시험을 수행하기 위하여 다이에 대해 임시 상호접속하는 기술을 제공하는 것이다.
본 발명에 따르면, 복수개의 본래 탄성적인 접촉 구조물(스프링 요소)이 캐리어 기판(carrier substrate)에 장착되고, 캐리어 기판은 반도체 장치에 장착되며, 스프링 요소들은 결합 와이어 등에 의해 반도체 장치 상의 결합 패드들 중 대응하는 결합 패드에 접속된다. 스프링 요소들은 다른 수단을 요구하지 않고도 요구되는 탄성을 그 자체로서 제공한다. 캐리어 기판은 캐리어 기판이 장착되는 전자 부품(예컨대, 반도체 장치)에 대하여 고정된 채로 유지되는데, 바꿔 말하면 캐리어 기판은 반도체 장치에 대하여 탄성적으로 장착되지 않는다. 양호하게는, 캐리어 기판은 단단하다.
본 발명의 다른 실시예들에서, 스프링 요소들은 리드프레임(leadframe)의 리드에 장착되고, 리드프레임은 스프링 접촉자 캐리어로서 역할한다.
캐리어 기판(리드프레임의 리드를 포함) 상에서 스프링 접촉자를 갖는 반도체 장치를 제공하는 이점들 중에서,
(a) 스프링 접촉자를 반도체 장치에 직접 장착하기보다는 스프링 접촉자를 캐리어 기판 상에 조립 제조함으로써, 사용 가능한("양호한") 스프링 접촉자의 제조 및 생산과 관련한 어떠한 문제점도 반도체 장치를 춰급하기 이전에 명백하게 나타나고,
(b) 스프링 접촉자는 시험 기판에 신뢰성 있게 임시적으로 접촉될 수 있는데, 이는 통상의 인쇄 회로 기판처럼 간단하고 수월하게 될 수 있으며,
(c) 동일한 탄성 접촉 구조물은 스프링 클립 등에 의해 제위치에서 유지될때 회로 기판에 대해 신뢰성 있게 가압 접속될 수 있고,
(d) 동일한 탄성 접촉 구조물은 납땜 등에 의해 회로 기판에 대해 신뢰성 있게 영구적으로 접속될 수 있다.
본 발명의 일 태양에 따르면, 스프링 접촉 요소는 반도체 다이 등의 전자 부품에 대한 임시 접속부 및 영구 접속부로서 "이중 역할"을 제공할 수 있다.
양호하게는, 스프링 접촉 요소 캐리어는 반도체 다이가 반도체 웨이퍼로부터 단일화(분리)되기 전에 반도체 다이에 장착된다. 이러한 방식으로, 반도체 장치등에 전력을 공급하기 위해 "간단한" 시험 기판을 사용하여 하나 이상의 단일화되지 않은(unsingulated) 반도체 다이(장치)에 대해 복수개의 가압 접촉부가 이루어질 수 있다. 본 명세서에서 사용된 바와 같이, "간단한" 시험 기판은 표면으로부터 연장하는 복수개의 탐침 요소를 갖는 기판인 종래의 "탐침 카드"와 비교할 때, 복수개의 단자 또는 전극을 갖는 기판이다. 간단한 시험 기판은 덜 비싸며 종래의 탐침 카드보다 더욱 용이하게 구성될 수 있다. 더구나, 종래의 탐침 카드에 고유한 어떤 물리적 제한은, 본 발명의 반도체 장치 조립체와 원하는 가압 접촉부를 이루기 위해 간단한 시험 기판을 사용할 때에는 직면하지 않게 된다. 이러한 방식으로, 반도체 다이가 웨이퍼로부터 단일화(분리)되기 전에 복수개의 단일화되지 않은 반도체 다이가 연습 작동(시험 및/또는 번인)될 수 있다.
본 발명의 일 태양에 따르면, 반도체 다이에 장착되고 반도체 다이를 연습작동시키는 데 사용되는 동일한 스프링 접촉자 요소는 반도체 다이가 웨이퍼로부터 단일화된 후에 반도체 다이에 대해 영구 접속 또는 가압 접속시키는 데 사용될 수 있다.
본 발명의 일 태양에 따르면, 스프링 접촉 요소는 양호하게는 캐리어 기판의단자 상에 직접 제조된 "복합 상호접속 요소"로서 형성된다. "복합"(다층) 상호접속 요소는, 와이어(와이어 스템) 또는 리본일 수 있는 긴 코어 요소를 캐리어 기판의 단자에 장착하고, 코어 요소를 스프링 형상을 갖도록 성형하며, 생성된 복합 상호접속 요소의 물리적(예컨대, 스프링) 특성을 향상시키거나 생성된 복합 상호접속요소를 캐리어 기판에 단단히 고정하기 위하여 코어 요소를 오버코팅시킴으로써 제조된다.
본 명세서에서 개시되는 설명 전체를 통하여 "복합"이라는 용어의 사용은 그용어의 "포괄적" 의미(예를 들면, 2개 이상의 요소로 이루어짐)와 동일하고, 다른 분야에서의 "복합"이라는 용어의 어떠한 사용, 예를 들면 글라스, 카본, 또는 수지등의 매트릭스에 지지된 다른 섬유와 같은 재료에 적용되는 것과 혼동되어서는 안된다.
본 명세서에 사용된 용어인 "스프링 형상"은 긴 요소의 단부(선단부)가 이선단부에 작용된 힘에 대하여 탄성(복원) 이동을 나타내게 되는 긴 요소의 임의의 형상을 의미한다. 이는 하나 이상의 절곡부를 갖는 형상의 긴 요소 및 실질적으로 직선형인 긴 요소도 포함한다.
본 명세서에 사용된 용어 "접점 영역", "단자", "패드" 등은 상호접속 요소가 장착되거나 또는 접촉하는 어떠한 전자 부품상의 임의의 전도성 영역을 언급한다.
통상적으로, 복합 상호접속 요소(스프링 요소)는 코어의 단부가 캐리어 기판상의 단자에 장착된 후에 성형된다.
또한, 코어 요소는 전자 부품에 장착하기 전에 형상화된다.
또한, 코어 요소는 전자 부품이 아닌 회생 기층에 장착되거나 또는 희생 기충의 일부이다. 상기 회생 기층은 성형 후 그리고 오버코팅 전 또는 후에 제거된다. 본 발명의 일 태양에 따르면, 다양한 구조적 특징(topography)들을 갖는 선단들이 상호접속 요소의 접점 단부에 배열될 수 있다(또한, 모출원의 도11A 내지 11f참조).
본 발명의 일 실시예에서, 코어는 비교적 낮은 항복 강도를 갖는 "연질" 재료로 되고, 비교적 높은 항복 강도를 갖는 "경질" 재료로 오버코팅 된다. 예를 들어, 금 와이어 등의 연질 재료가 (와이어 결합 등에 의해) 반도체 장치의 결합 패드에 부착되며, (전기화학 도금 등에 의해) 니켈 및 그 합금 등의 경질 재료로 오버코팅 된다.
코어 대면 오버코팅, 단일 및 다층 오버코팅, 미세 돌기를 갖는 "거친" 오버코팅(모출원의 도5c 및 도5d 참조) 및 코어의 전체 길이 또는 일부만에 걸친 오버코팅에 대하여 기재되어 있다. 코어의 전체 길이 또는 일부만을 오버코팅 하는 경우에, 코어의 선단부는 전자 부품에의 접속부를 만들기 위해 적절하게 노출될 수도 있다 (모출원의 도5b 참조).
일반적으로, 여기에 기재된 내용 중에서 "도금"이라는 용어는 코어 요소를 오버코텅 하기 위한 여러 기술 중 일례로 사용된 것이다. 본 발명의 범위 내에서, 수용액으로부터의 재료의 침전, 전해 도금, 무전해 도금, 화학 증착(CVD), 물리적 증착(PVD), 액체, 고체 전구 물질의 유도 분리를 통한 재료의 침전을 일으키는 공정 등의 다양한 공정(이에 한정되지는 않음)을 포함하여 임의의 적절한 기술에 의해 코어 요소를 오버코팅 할 수 있으며, 재료를 침전시키는 이들 기술 모두는 대체로 공지되어 있다.
대개, 니켈 등의 금속 재료로 코어를 오버코팅하기 위해서는 전기화학 공정, 특히 전해 도금이 바람직하다.
본 발명의 다른 실시예에서, 스프링 요소는 탄성 접촉 구조물로서 역할하기에 본질적으로(즉, 상기 복합 상호접속 요소의 경우에서처럼 오버코팅없이) 적당한 "경질" 재료로 된 긴 요소이다. 이러한 "단일체" 스프링 요소는 스프링 요소의 전기 접촉 특성을 향상시키거나 스프링 요소가 장착되는 단자에 스프링 요소를 (상기 복합 상호접속 요소와 유사한 방식으로) 단단히 고정하기 위하여 오버코팅될 수 있다. 고정하기 위하여 오버코팅하는 경우에는 예를 들어 납땜, 접착, 및 스프링 요소의 단부를 단자의 연질부 내로 관통시키는 것 등에 의해 스프링 요소를 단자에 "결합"시키는 것만이 필요하다. 복수개의 경질 스프링 요소가 전자 부품에의 후속전달을 위해 희생 기층(sacrificial substrate)에 장착되는 것도 본 발명의 범주내에 있다.
양호하게는, 코어는 와이어의 형태이다. 다르게는, 코어는 평탄한 탭(tab) (전도성 금속 리본) 또는 긴 재료의 리본이다.
코어 및 오버코텅을 위한 대표적인 재료들을 기재하기로 한다.
이후에는 주로, 일반적으로 매우 작은 치수(예를 들어, 3.0 mi1이하)인 비교적 연질(낮은 항복 강도)의 코어로 실시하는 방법에 대하여 설명한다. 반도체장치의 금속화층에 용이하게 부착되는 금 등의 연질 재료는 일반적으로 스프링으로서 기능하기에 충분한 탄성이 부족하다. (이러한 연질 금속 재료는 탄성 변형보다는 주로 소성을 나타낸다. ) 반도체 장치에 용이하게 부착되고 적절한 복원성을 갖는 다른 연질 재료는 대부분의 탄성 중합체 재료의 경우에서처럼 전기적으로 비전 도성을 나타낸다. 양자의 경우에, 필요로 하는 구조 및 전기적 특성은 코어 위에 도포된 오버코팅에 의해 최종 복합 상호접속 요소에 부여될 수 있다. 복합 상호접속 요소는 적절한 접촉력을 나타내면서도 매우 작게 만들 수 있다. 또한, 복수개의 상기 복합 상호접속 요소는 인접한 복합 상호접속 요소로의 거리(인접하는 상호접속 요소들 사이의 거리를 "피치"라고 함) 보다 매우 더 큰 길이(예를 들어, 100mil)를 갖더라도 미세 피치(예를 들어, 10mil)로 배열될 수 있다.
본 발명의 복합 상호접속 요소는 전도성, 납땜성, 및 낮은 저항을 포함하여 우수한 전기적 특성을 나타낸다. 많은 경우에, 작용된 접촉력에 반응하는 상호접속 요소의 변형은 와이핑 접촉을 일으키며, 이는 신뢰성 있는 접속을 이루는 것을 도와준다.
본 발명의, 또 다른 장점은 본 발명의 상호접속 요소로 만들어진 접속부를 용이하게 분리할 수 있다는 것이다. 전자 부품의 단자에 상호 접속부를 만들기 위해 납땜하는 것은 선택적인 것으로, 일반적으로는 시스템 수준에 바람직하지 않은 것이다.
본 발명의 일 태양에 따르면, 제어식 임피던스를 갖는 상호접속 요소를 제조하는 기술이 기재되어 있다. 이들 기술은 전도성 코어 또는 전체 복합 상호접속 요소를 유전체 재료(절연총)로 코팅(예를 들어, 전기 영동 코팅)하고, 유전체 재료를 전도성 재료의 외부 층으로 오버코팅하는 단계를 수반한다. 외부 전도성 재료층을 접지함으로써 상호접속 요소를 효과적으로 차폐할 수 있고, 그 임피던스를 용이하게 제어할 수 있다 (모출원의 도10K 참조).
본 발명의 일 태양에 따르면, 상호접속 요소는 전자 부품에의 후속 부착을 위하여 개개의 유닛으로서 미리 제조할 수 있다. 이 목적을 달성하기 위한 여러기술이 기재되어 있다. 본 명세서에 특별히 기재되지는 않았으나 이는 복수개의 개개의 상호접속 요소를 기층에 장착하거나 복수개의 개개의 상호접속 요소를 탄성중합체 또는 지지 기층 상에 현수하기 위하여 취급하게 되는 기계를 제조하도록 비교적 직선형을 취하도록 되어 있다.
본 발명의 복합 상호접속 요소는 전도 특성을 증진시키고 부식에 대한 저항성을 증진시키도록 코팅되는 종래 기술의 상호접속 요소와는 매우 다르다는 것을 명확히 알아야 한다.
본 발명의 오버코팅은 특히 상호접속 요소를 전자 부품의 단자에 고정하는 것을 증진시키고 그리고/또는 필요로 하는 탄성 특성을 복합 상호접속 요소에 부과하기 위한 것이다. 이러한 방식으로, 응력(접촉력)은 이 응력을 흡수하도록 된 상호접속 요소의 부분들에 안내된다.
또한, 본 발명은 스프링 접촉자를 제조하기 위한 새로운 기술을 제공한다는 것을 알아야 한다. 일반적으로, 이러한 스프링의 작동식 구조는 절곡 및 형상 작업보다는 도금에 의한 제품이다. 이는 스프링 형상을 형성하는 데 여러 재료를 사용하고, 코어의 "비계"를 전자 부품에 부착하기 워해 바람직한 공정을 사용할 수있게 해준다. 오버코팅은 코어의 "비계" 위에 "상부 구조"로서 기능하며, 이들 두가지 용어는 원래는 토목 공학 분야에 사용되는 용어이다.
본 발명의 현저한 이점은 납땜 또는 경납땜 등의 추가의 불리한 기술을 요구함이 없이, 깨지기 쉬운 반도체 장치 상에 자유 직립형(freestanding) 스프링 접촉자(스프링 요소)가 장착될 수 있다는 것이다.
본 발명의 일 태양에 따르면, 임의의 탄성 접촉 구조물은 적어도 2개의 복합 상호접속 요소들로서 형성될 수 있다.
본 발명의 이점들 증에는 다음과 같은 것이 있다 :
(a) 복합 상호접속 요소(스프링 접촉자)는 모두 금속으로 되어 있어서, 상승된 온도에서 결과적으로 단시간 내에 번인이 수행되게 하며,
(b) 복합 상호접속 요소는 자유 직립형이고, 반도체 장치의 결합 패드 배치에 의해 제한되지 않으며,
(c) 본 발명의 복합 상호접속 요소는 기부에서보다 더 큰 피치(간격)로 선단을 갖도록 구성됨으로써, 반도체 피치(예컨대, 10 mil)로부터 배선 기판 피치(예컨대, 100 mil)까지 피치를 분포시키는 공정을 즉시(예컨대, 최초 레벨의 상호접속에서) 개시하여 이를 용이하게 한다.
본 발명의 다른 목적, 특징 및 이점은 이하의 설명에 비추어 명백해질 것이다.
[도면의 간단한 설명]
이하, 첨부 도면을 참조하여 본 발명의 양호한 실시예에 대하여 설명한다. 본 발명을 양호한 실시예에 관련하여 설명하지만, 본 발명은 상기 실시예에 제한되지 않는다.
여기 제시된 측면도에서 그 일부분들은 도시의 명확성을 위해 종종 단면으로 제시된다. 예를 들어 많은 도면에서 와이어 스템은 굵은 선으로 완전히 도시되고, 오버 코트는 (종종 빗금 없이) 실단면으로 도시된다.
여기 제시된 도면에서 특정 요소들의 크기는 도시의 명확성을 위해 (도면 중의 다른 요소들과 비교하여 척도가 맞지 않게) 종종 과장되었다.
제1a도는 본 발명의 일 실시예에 따른 상호접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
제1b도는 본 발명의 다른 실시예에 따른 상호접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
제1c도는 본 발명의 또 다른 실시예에 따른 상호접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
제1d도는 본 발명의 또 다른 실시예에 따른 상호접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
제1e도는 본 발명의 또 다른 실시예에 따른 상호접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.제2a도는 본 발명에 따라 전자 부품의 단자에 장착되고 다층 쉘을 갖는 상호접속 요소의 단면도이다.
제2b도는 본 발명에 따라 중간층이 유전 재료로 되어 있는 다층 쉘을 갖는 상호접속 요소의 단면도이다.
제2c도는 본 발명에 따라 전자 부품(탐침 카드 삽입체)에 장착된 복수개의 상호접속 요소의 사시도이다.
제2d도는 본 발명에 따라 상호접속 요소를 제조하는 기법의 예시적 제1 단계를 도시한 단면도이다.
제2e도는 본 발명에 따라 상호접속 요소를 제조하는 제2d도의 기법의 예시적 부가 단계를 도시한 단면도이다.
제2f도는 본 발명에 따라 상호접속 요소를 제조하는 제2e도의 기법의 예시적 부가 단계를 도시한 단면도이다.
제2g도는 본 발명에 따라 제2d도 내지 제2f도의 기법에 의해 제조된 예시적인 복수의 개별 상호접속 요소들을 도시한 단면도이다.
제2h도는 본 발명에 따라 제2d도 내지 제2f도의 기법에 의해 제조되고, 서로 소정의 공간 관계로 관련된 예시적인 복수의 상호접속 요소들의 단면도이다.
제2i도는 본 발명에 따라 한 요소의 한 단부를 도시하는, 상호접속 요소 제조의 한 대체 실시예를 도시한 단면도이다.
제3a도는 본 발명에 따른, 감광성 내식층(photoresist layer)의 개구를 통해, 기판에 인가된 금속층에 결합된 자유 단부를 갖는 와이어의 측면도이다.
제3b도는 본 발명에 따른, 와이어가 오버코팅된 제3a도의 기판의 측면도이다.
제3c도는 본 발명에 따른, 감광성 내식층이 제거되고 금속층이 부분적으로 제거된 상태의 제3b도의 기판의 측면도이다.
제3d도는 본 발명에 따른, 도3a 내지 도3c에 나타낸 기술에 의해 형성된 반도체 장치의 사시도이다.
제4도는 종래 기술의 반도체 장치의 사시도이다.
제5도는 본 발명의 실시예에 따른, 반도체 다이에 장착된 스프링 요소를 갖는 캐리어 기판의 측면도이다.
제5a도는 본 발명의 실시예에 따른, 2개의 단일화되지 않은 반도체 다이에 장착된 스프링 요소를 갖는 캐리어 기판의 측면도이다.
제5b도는 본 발명의 실시예에 따른, 도5에 도시된 형태의 캐리어 기판의 측면도이다.
제6도는 본 발명에 따른, 반도체 다이에 장착된 스프링 요소를 갖는 캐리어 기판의 다른 실시예의 측면도이다.
제6a도는 본 발명에 따른, 제6도의 캐리어 반도체 조립체의 측면도이다.
제6b도는 본 발명에 따른, 제6도의 캐리어 조립체의 다른 실시예의 측면도이다.
제7a 내지, 7f도는 본 발명의 캐리어 기판의 다른 실시예의 측단면도이다.
제8a도는 본 발명의 칩-스케일 (칩 상호접속) 캐리어의 다른 실시예의 사시도이다.
제8b도는 제8a도의 칩-스케일 캐리어의 측단면도이다.
제9a도는 본 발명에 따른, 스프링 캐리어의 실시예의 부분 측단면도이다.
제9b도는 본 발명에 따른, 복합 리드프레임의 실시예의 부분 사시도이다.
제9c도는 본 발명에 따른, 복합 리드프레임의 실시예의 부분 사시도이다.
제10도는 본 발명에 따른, 스프링 요소 캐리어의 다른 실시예의 분해 측단면도이다.
제11도는 본 발명에 따른, 실리콘 (반도체) 웨이퍼에 장착된 스프링 요소 캐리어의 사시도이다.
[발명의 상세한 설명]
본 특허 출원은, 반도체 장치들이 반도체 웨이퍼 상에 있는 동안에(즉, 반도체 장치가 웨이퍼로부터 단일화되기 전에) 반도체 장치를 시험(연습 작동 및 번인수행을 포함)하도록 그리고/또는 반도체 장치들과 (인쇄 회로 기판 등의) 전자 부품 사이에서 가압 접속을 수행하도록, 반도체 장치 등의 전자 부품에 스프링 접촉자를 제공하는 기술에 관한 것이다.
이하의 설명으로부터 명백하게 되는 바와 같이, 이러한 기술은 반도체 장치에 부착된 캐리어 기판 상에 탄성 접촉 구조물을 제조하는 것과, 반도체 장치를 시험하기 위하여 탄성 접촉 구조물에 대해 가압 접속하는 것과, 반도체 다이가 웨이퍼로부터 단일화된 후에 반도체 다이에 접속하도록 동일한 탄성 접촉 구조물을 사용하는 것을 포함한다. 양호하게는, 탄성 접촉 구조물은 본 명세서에서 참조되어 합체된 1995년 5월 26일자 출원의 상기 미국 특허 출원 제08/452,255호("모출원")의 명세서에 기재된 바와 같이 "복합 상호접속 요소"로서 실시된다. 본 특허 출원은 도1a 내지 도1e 및 도2a 내지 도2i의 논의에 있어서, 모출원에 기재된 몇 가지기술을 요약한다.
본 발명을 실시하는 양호한 기술의 주요 태양은, (1) 생성된 복합 상호접속요소의 기계적 상질을 성립시키기 위하여 그리고/또는 (2) 상호접속 요소가 전자 부품의 단자에 장착된 때 상호접속 요소를 단자에 단단히 고정하기 위하여, "복합"상호접속 요소가 (전자 부품의 단자에 장착될 수 있는) 코어로 출발하여 이 코어를 적절한 재료로 오버코팅함으로써 형성될 수 있다는 것이다. 이러한 방식으로, 탄성 상호접속 요소(스프링 요소)는 탄성을 갖는 형상으로 용이하게 성형되고 가장 깨지기 쉬운 전자 부품에도 용이하게 부착되는 연질 재료로 된 코어로 출발하여 제조될 수 있다. 경질 재료로부터 스프링 요소를 형성하는 종래 기술에 비추어, 연질 재료가 스프링 요소의 기초를 형성할 수 있다는 것은 용이하게 명백하지는 않으며 논증가능하게 직감적이지 못하다. 일반적으로, 이러한 "복합" 상호접속 요소는본 발명의 실시예에서의 사용을 위한 탄성 접촉 구조물의 양호한 형태이다.
도1a, 도1b, 도1c 및 도1d는 일반적인 방식으로 본 발명에 따른 복합 상호접속 요소의 여러 형상을 도시한다.
이후에는 탄성을 나타내는 복합 상호접속 요소에 대하여 주로 설명한다. 그러나, 비탄성 복합 상호접속 요소도 본 발명의 범위 대에 속하는 것을 알 수 있다.
또한, 경질(스프링) 재료에 의해 오버코팅된 (용이하게 형상을 형성할 수 있고 바람직한 공정에 의해 전자 부품에 부착할 수 있는) 연질 코어를 갖는 복합 상호접속 요소에 대하여 설명한다. 그러나, 본 발명의 범위 내에서 코어는 경질 재료로 제조할 수 있으며, 여기서 오버코팅은 주로 상호접속 요소를 전자 부품의 단자에 견고하게 고정하는 기능을 한다.
도1a에서 전기적 상호접속 요소(110)는 2,812㎏/㎠ (40,000 psi) 미만인 항복 강도를 갖는 연질 재료로 된 코어(112)와, 5,624㎏/㎠ (80,000 psi)를 초과하는 항복 강도를 갖는 경질 재료로 된 쉘(114)을 포함한다. 코어(112)는 실질적으로 직선형인 캔틸레버 비임과 같은 형상(의형)을 취하는 긴 요소이며, 0.00127 - 0.00762㎝(0.0005 - 0.0030 inch) [0.00l inch = 1 mi1 ≒ 25 micron(㎛)]의 직경을 갖는 와이어로 될 수도 있다. 쉘(114)은 적절한 도금 공정(예를 들어, 전기화학 도금) 등의 적절한 공정에 의해 미리 형성된 코어(112) 위에 도포된다.
도1a는 본 발명의 상호접속 요소용 스프링 형상의 간단한 예를 도시한 것으로, 여기서 직선형 캔틸레버 비임은 그 선단부(110b)에 작용된 힘(F)에 대하여 각을 이루고 위치해 있다. 상호접속 요소가 가압 접촉을 이루게 되는 전자 부품의 단자에 의해 이러한 힘이 작용될 때, 선단부의 하향 편향(도면에서 보았을 때)은 단자를 가로질러 이동하는 선단부(와이핑 이동)에서 확연히 나타난다. 이러한 와이핑 접촉은 상호접속 요소와 전자 부품의 접촉된 단자 사이에서의 접속을 신뢰성있게 해준다.
쉘(114)은 자체의 경도에 의해 그리고 그 두께[0.00064-0.0127㎝(0.00025-0.00500 inch)]를 조절함으로써 전체 상호접속 요소(110)에 소정의 탄성을 부과한다. 이런 방식으로, 전자 부품(도시 생략)들 사이의 탄성 상호접속 요소는 상호접속 요소(110)의 두 개의 단부(110a, 110b) 사이에 형성된다. [도1a에서, 도면부호 110a는 상호접속 요소(110)의 단부 부분을 나타내고, 단부(110b)의 반대쪽 단부는 도시되어 있지 않다. ] 전자 부품의 단자를 접속시킬 때, 상호접속요소(110)는 화살표(F)로 도시된 것처럼 접촉력(압력)을 받게 된다.
(단일층이든 다층 오버코트이든) 오버코트의 두께가 오버코팅되는 와이어의 직경보다 두꺼운 것이 일반적으로 양호하다. 만들어지는 접촉 구조물의 전체 두께가 코어의 두께와 오버코트의 두께의 2배의 합이라는 사실로부터, 코어와 동일한 두께(예를 들어, 1 mil)를 갖는 오버코트는 그 자체가 집합물로서 코어의 두께의 2배를 갖는다는 것을 명백히 한다.
상호접속 요소(예를 들어, 110)는 작용된 접촉력에 반응하여 편향하게 되고, 이 편향(탄성)은 상호접속 요소의 전체 형상에 의해 부분적으로 결정되고 오버코팅재료의 (코어에 대하여) 우수한(높은) 항복 강도에 의해 부분적으로 결정되며 오버코팅 재료의 두께에 의해 부분적으로 결정된다.
여기 사용된 용어 "캔틸레버" 및 "캔틸레버 비임"은 [예를 들어, 오버코팅된 코어(112)와 같왼 긴 구조물이 한 단부에 장착(고정)되고, 다른 단부는 통상적으로 긴 요소의 종축에 대체로 횡방향으로 작용하는 힘에 응답하여 자유로이 이동 가능한 것을 나타내는데 사용되었다. 이 용어들의 사용에 의해 다른 특정한 또는 제한적 의미가 부여되는 것은 아니다.
도1b에서 전기적 상호접속 요소(120)는 연질 코어(122) 및 경질 쉘(124)을 포함한다. 이 실시예에서, 코어(122)는 두 개의 절곡부를 갖는 형상을 취하고, 따라서 S형을 춰하는 것을 알 수 있다. 도1a의 실시예에서처럼, 이 방식에서도 전자부품(도시 생략)들 사이의 탄성 상호접속 요소는 상호접속 요소(120)의 두 개의 단부(120a, 120b)들 사이에 형성된다. [도1b에서, 도면부호 120a는 상호접속 요소(120a)의 단부 부분을 나타내고, 단부(120b)의 반대쪽 단부는 도시되어 있지 않다. ]전자 부품의 단자를 접속시킬 때, 상호접속 요소(120)는 화살표(F)로 도시된 것처럼 접촉력(압력)을 받게 된다.
도1c에서 전기적 상호접속 요소(130)는 연질 코어(132) 및 경질 쉘(134)을 포함한다. 이 실시예에서, 코어(132)는 하나의 절곡부를 갖는 형상을 취하고, 따라서 U자형을 쉬하는 것을 알 수 있다. 도1a의 실시예에서처럼, 이 방식에서도 전자 부품(도시 생략)들 사이의 탄성 상호접속 요소는 상호접속 요소(130)의 두 개의 단부(130a, 130b)들 사이에 형성된다. [도1c에서, 도면부호 130a는 상호접속 요소(130)의 단부 부분을 나타내고, 단부(130b)의 반대쪽 단부는 도시되어 있지 않다. ]전자 부품의 단자를 접속시킬 때, 상호접속 요소(130)는 화살표(F)로 도시된 것처럼 접촉력(압력)을 받게 된다· 이와 달리, 상호접속 요소(130)는 화살표(F')로 도시된 것처럼 그 단부(130b)가 아닌 다른 위치에 접속부를 형성하는 데 사용할 수도 있다.
도1d는 연질 코어(142) 및 경질 쉘(144)을 갖는 탄성 상호접속 요소(140)의 또 다른 실시예를 도시한다. 이 실시예에서 상호접속 요소(140)는 자체의 종축을 가로지르는 접촉력(F)을 받는 만곡 선단부(140b)를 갖춘 간단한 캔틸레버(도1a와는 다름)를 반드시 포함한다.
도1e는 연질 코어(152) 및 경질 쉘(154)을 갖는 탄성 상호접속 요소(150)의 또 다른 실시예를 도시한다. 이 실시예에서 상호접속 요소(150)는 약간 만곡된 선단부(150b)를 갖춘 C자형을 취하고 화살표(F)로 도시된 것처럼 가압 접속부를 만드는데 적합하다.
연질 코어는 임의의 스프링 형상으로 용이하게 형성할 수 있는데, 즉 상기 형상은 선단부에 작용된 힘에 반응하여 탄성적으로 편향되는 상호접속 요소를 형성하게 된다. 예를 들어, 코어는 종래의 코일형으로 형성할 수 있다. 그러나, 코일형상은 상호접속 요소의 전체 길이 및 이와 관련한 인덕턴스 등에 기인하여 고주파수(속도)에서 작동하는 회로에서는 나쁜 영향을 미치므로 바람직하지 않다.
쉘의 재료 또는 다층 쉘(나중에 설명함) 중 적어도 하나의 재료는 코어의 재료보다 현저하게 높은 항복 강도를 갖는다. 따라서, 쉘은 상호접속 구조의 기계적 특성(예를 들어, 탄성)을 이루는 데 영향을 미친다. 쉘 대 코어의 항복 강도의 비는 적어도 3 : 1, 5 : 1, 가장 높게는 10 : 1을 포함하며, 바람직하게는 2 : 1 이상이다. 이는 쉘 또는 다층 쉘의 적어도 외층이 전도성을 갖는 것이 확실하며, 이는 쉘이 코어의 단부를 덮는 경우에 더욱 확연하다. (그러나, 모출원의 경우에는 코어의 단부가 노출되고 코어가 전도성을 가져야 하는 경우에 대하여 기재되어 있다.)
학술적인 관점에서, 경질 재료로 오버코팅되는 복합 상호접속 요소의 스프링(형상) 부분만이 필요하다. 이러한 관점에서, 오버코팅될 코어의 두 개의 단부들은 반드시 필요한 것이 아니다. 그러나, 실제로는 전체 코어를 오버코팅하는 것이 바람직하다. 전자 부품에 고정(부착)되는 코어의 단부를 오버코팅함에 따른 특별한 이유 및 장점에 대해서는 나중에 상세하게 설명한다.
코어(112, 122, 132, 142)에 적합한 재료는 금, 알루미늄, 구리 및 이들의 합금을 포함하지만 이에 제한되지는 않는다. 이들 재료는 필요로 하는 물리적 특성을 얻기 위하여 베릴륨, 카드뮴, 실리콘 및 마그네슘 등의 다른 금속을 적은 양으로 갖는 합금이다. 또한, 백금 군으로 된 금속 등의 은, 팔라듐, 백금 또는 그 합금을 사용할 수도 있다. 납, 주석, 인듐, 비스무스, 카드뮴, 안티몬 및 이들의 합금을 사용하여 땜납을 형성할 수도 있다.
코어를 전자 부품의 단자에 대면 부착(나중에 상세하게 설명함)함으로써, 결합을 위해 (절곡을 수행하는 온도, 압력 및/또는 초음파 에너지를 사용하는) 절곡가능한 임의의 재료로 된 와이어가 본 발명을 실시하는 데 적합하다. 오버코팅(예를 들어, 도금)하도록 비금속 재료를 포함하여 절곡 가능한 임의의 재료를 코어에 사용하는 것도 본 발명의 범위에 속한다.
쉘(114, 124, 134, 144)에 적합한 재료(및 나중에 설명하는 것처럼 다층 쉘의 개개의 층에 적합한 재료)는 니켈 및 그 합금, 구리, 코발트, 철 및 그 합금, 우수한 전류 반송 능력 및 양호한 접촉 저항 특성을 나타내는 금(특히, 경질 금) 및 은, 백금 군의 요소, 회귀 금속, 반희귀 금속 및 그 합금, 특히 백금 군의 요소 및 그 합금, 텅스텐 및 몰리브덴이 있으나, 이에 제한되지는 않는다. 납땜형 마무리부가 필요한 경우에는 주석, 납, 비스무스, 인듐 및 이들의 합금을 사용할 수 있다.
여러 코어 재료 위에 상기 코텅 재료를 도포하기 위하여 선택하는 방법은 나중에 설명하는 것처럼 매 경우마다 다르다. 전해 도금 및 무전해 도금은 일반적으로 양호한 방법이다. 그러나, 본 발명의 일면에 따르면 금 코어 위에 니켈 쉘을 도금(특히, 전해 도금)할 때에는 도금 개시 작업을 용이하게 하기 위하여 금 와이어 스템 위에 얇은 구리 개시 층을 먼저 도포하는 것이 바람직하다.
도1a 내지 도1e에 도시된 것처럼, 예시적인 상호접속 요소는 약 0.00254㎝ (0.001 inch)의 코어 직경 및 0.00254㎝ (0.00l inch)의 쉘 두께를 가지며, 따라서 상호접속 요소는 약 0.00762㎝ (0.003 inch; 즉, 코어 직경 + 쉘 두께의 2배)의 전체 직경을 갖는다· 일반적으로, 상기 쉘의 두께는 코어 두께(직경)의 0.2-5.0배로 된다.
복합 상호접속 요소의 몇몇 매개변수의 예는 다음과 같다.
(a) 1.5 mi1의 직경을 갖는 금 와이어는 전체 40 mil의 높이를 갖고 9 mi1의 반경으로 된 C형 곡선(도1e와 다름)을 갖는 형상을 춰하며, 0.75 mi1의 두께로 니켈 도금되고(전체 직경 = 1.5 + 2 × 0.75 = 3 mil), (접촉 저항을 낮추고 증진시키도록) 50 마이크로 인치 두께로 금으로 된 최종 오버코팅을 선택적으로 수용한다. 이렇게 형성된 복합 상호접속 요소는 약 3-5 gram/mi1의 스프링 상수(k)를 나타낸다. 사용시에, 3-5 mi1의 변형량은 9-25 gram의 접촉력을 일으킨다. 이 실시예는 인터프져용 스프링 요소의 경우에 유용하다.
(b) 1.0 mi1의 직경을 갖는 금 와이어는 전체 35 mi1의 높이를 갖고 만곡 캔틸레버 형상을 취하며, 1.25 mi1의 두께로 니켈 도금되고(전체 직경 = 1.0 + 2 × 1.25 = 3.5 mil), 50 마이크로인치 두께로 금으로 된 최종 오버코팅을 선택적으로 수용한다. 이렇게 형성된 복합 상호접속 요소는 약 3 gram/mi1의 스프링 상수(k)를 나타내고, 탐침용 스프링 요소의 경우에 유용하다.
(c) 1.5 mi1의 직경을 갖는 금 와이어는 전체 20 mi1의 높이를 갖고 약 5mil의 반경으로 된 S형 곡선을 갖는 형상을 춰하며, 0.75 mi1의 두께로 니켈 또는구리 도금된다 (전체 직경 = 1.5 + 2 × 0.75 = 3 mil).이렇게 형성된 복합 상호접속 요소는 약 2-3 gram/mi1의 스프링 상수(k)를 나타내며, 반도체 장치용 스프링 요소의 경우에 유용하다.
코어는 둥근 횡단면을 가질 필요는 없으며, 시트(sheet)로부터 연장되는 (직사각형 횡단면을 갖는) 평탄 탭일 수 있다. 본 명세서에서 사용된 바와 같이 "탭"이란 용어는 "TAB"(Tape Automated Bonding)이란 용어와 혼동해서는 안된다는 것을 알아야 한다.
(다층 쉘)
도2a는 단자(214)를 갖춘 전자 부품(212)에 장착된 상호접속 요소(210)의 구체적인 예(200)를 도시한다. 이 실시예에서, 연질(예를 들어, 금) 와이어 코어(216)는 일단부(216a)에서 단자(214)에 결합(부착)되고, 단자로부터 연장되어 스프링 형상(도1b에 도시된 형상과 다름)을 춰하고, 자유단(216b)을 갖도록 절단되어 있다. 이러한 방식으로 와이어를 결합, 성형 및 절단하는 것은 와이어 결합 설비를 사용함으로써 이루어진다. 코어의 단부(216a)에서의 결합으로 단자(214)의 노출된 표면의 비교적 작은 부분만 덮게 된다.
쉘(오버코트)은 이 실시예에서는 다층으로 되고 도금 공정에 의해 적절하게 도포되는 내층(218) 및 외층(220)을 갖는 것으로 도시된 와이어 코어(216) 위에 배치된다. 다층 쉘의 하나 이상의 층들은 필요로 하는 탄성을 상호접속 요소(210)에 부과하도록 경질 재료(예를 들어, 니켈 및 그 합금)로 형성되어 있다. 예를 들어, 외층(220)은 경질 재료로 되고, 내층은 코어 재료(216) 상에 경질 재료(220)를 도금하면 버퍼 또는 차단층(또는 활성층 또는 접착층)으로서 작용하는 재료로 될 수 있다. 이와 달리, 내층(218)은 경질 재료로 될 수 있고, 외층(220)은 전도성 및 납땜성을 포함하여 우수한 전기적 특성을 나타내는 재료(예를 들어, 연질 금)로 될 수 있다. 납땜 또는 경납땜 접속이 필요한 경우에는, 상호접속 요소의 외층은 납-주석 땜납 또는 금-주석 경납땜 재료로 각각 될 수 있다.
(단자에의 고정)
도2a는 일반적인 방식에서 본 발명의 또 다른 핵심 특징을 도시한 것으로, 탄성 상호접속 요소가 전자 부품 상의 단자에 견고하게 고정될 수 있는 것을 도시한다. 상호접속 요소의 부착단(210a)은 상호접속 요소의 자유단(210b)에 가해진 압축력(F)의 결과로 현저한 기계적 응력을 받게 된다.
도2a에 도시된 것처럼 오버코팅(218, 220)은 코어(216)를 덮으며, 연속(비중단) 방식으로 코어(216)에 인접한 단자(214)의 전체 잔여 노출면[즉, 결합부(216a)이외의 부분]도 덮는다. 이는 상호접속 요소(210)를 단자에 견고하고 신뢰성 있게 고정하며, 오버코팅 재료는 상호접속 요소를 단자에 고정하는 데 (예를 들어, 50%이상) 기여한다. 일반적으로, 오버코팅 재료는 코어에 인접한 단자의 적어도 일부를 덮을 것만 요구된다. 그러나, 오버코텅 재료는 단자의 전체 잔여면을 덮는 것이 바람직하다. 쉘의 각 층은 금속성으로 되는 것이 바람직하다.
일반적으로, 코어가 단자에 부착(결합)되게 되는 비교적 작은 영역은 상호접속 요소 상에 부과된 접촉력(F)으로부터 일어나는 응력을 수용하는데 적합하지 않다· 전체 상호접속 구조는 [단자에의 코어단(216a) 부착부를 포함하는 비교적 작은 영역 이외의] 단자의 전체 노출된 표면을 덮는 쉘에 의해 단자에 견고하게 부착된다. 오버코팅의 부착 강도 및 접촉력에 반응하는 능력은 코어단(216a) 자체에서의 능력에 비해 매우 우수하다.
본 명세서에 사용된 용어인 "전자 부품"(예를 들어, 212)은, 상호접속 및 인터포져 기층, 실리콘(Si) 또는 갈륨비소(GaAs) 등의 임의의 적절한 반도체 재료로 된 반도체 웨이퍼 및 다이, 상호접속 소켓, 시험 소켓, 희생 요소, 모출원에 기재된 것과 같은 요소 및 기층, 세라믹 및 플라스틱 패키지와 칩 캐리어를 포함하는 반도체 패키지, 커넥터를 포함하지만 이에 제한되지는 않는다.
본 발명의 상호접속 요소는 다음 용도에 특히 적합하다.
- 반도체 패키지를 가질 필요 없이 실리콘 다이에 직접 장착되는 상호접속 요소,
- 전자 부품을 시험하기 위해 기층으로부터 탐침으로서 연장되는 (나중에 상세하게 설명함) 상호접속 요소,
- 인터포져의 상호접속 요소 (나중에 상세하게 설명함).
본 발명의 상호접속 요소는 독특한 것으로, 경질 재료에서의 부수의 전형적인 열악한 결합 특성에 의한 제한을 갖지 않고 경질 재료의 기계적 특성(예를 들어, 높은 항복 강도)을 얻을 수 있는 장점을 갖는다. 모출원에 기재되어 있는 것처럼, 이는 쉘(오버코팅)이 코어의 "비계" 위에서 "상부 구조"로서 기능할 가능성을 제공하며, 상기 두 용어는 토목 공학 분야에서 주로 사용하는 용어이다. 이는 도금이 보호성(예를 들어, 내식성) 코팅으로서 사용되고 상호접속 요소에 소정의 기계적 특성을 부과할 수 없었던 종래 기술로 도금된 상호접속 요소와는 매우 다르다. 또한, 이는 전기적 상호접속부에 도포된 벤조트리아졸(BTA) 등의 비금속성 내식 코팅과는 현저하게 다르다.
본 발명의 여러 장점 중에서, 복수개의 자유 직립형 상호접속 구조는 이들의 자유단들이 서로 공통 평면에 위치하도록 기층 위의 공통 높이와는 다른 높이에서 분리 커패시터를 갖는 PCB 등의 기층 상에 용이하게 형성된다. 또한, 본 발명에 따른 상호접속 요소의 전기적·기계적 특성(예를 들어, 소성 및 탄성)은 특별한 용도에 용이하게 맞추어진다. 예를 들어, 소정 용도에서는 상호접속 요소가 소성 및 탄성 변형을 나타내는 것이 바람직하다. (소성 변형은 상호접속 요소에 의해 상호접속되는 부품들을 비평면 형태로 전체적으로 수용하는 것이 바람직하다. ) 탄성특성이 필요한 경우에는 상호접속 요소가 신뢰성 있는 접속을 수행하는데 필요한 최소의 접촉력을 생성할 필요가 있다. 또한, 상호접속 요소의 선단은 접속 표면상에 간혹 오염 필름이 있는 것에 기인하여 전자 부품의 단자와의 와이핑 접촉을 이룬다.
여기 사용된 용어 "탄성적"은 접촉 구조에 응용되는 것으로서, 인가된 부하(접촉력)에 응답하여 주로 탄성 행동을 나타내는 탄성 구조(상호접속 요소)를 의미하고, 용어 "추종적(compliant)"은 인가된 부하(접촉력)에 응답하여 탄성 및 소성 행동을 모두 나타내는 접촉 구조(상호접속 요소)를 의미한다. 여기 사용된 "추종적" 접촉 구조는 "탄성적" 접촉 구조이다. 본 발명의 복합 상호접속 요소는 추종적 또는 탄성적 접촉 구조의 어느 하나인 특별한 경우이다.
모출원에는 여러 특징, 즉 희생 기층 상에 상호접속 요소를 제조하는 방법, 복수개의 상호접속 요소를 전자 부품에 단체로 이송하는 방법, 상호접속 요소에 거친 표면 마무리부를 갖춘 접촉 선단부를 마련하는 방법, 전자 부품에 일시적인 접속부를 만들고 그 후에 영구 접속부를 만들도록 전자 부품 상에 상호접속 요소를 사용하는 방법, 대향 단부들보다는 일단부들에서 상이한 공간을 갖도록 상호접속요소를 배열하는 방법, 상호접속 요소를 제조하는 것과 동일한 공정 단계로 스프링클립을 제조하고 배열하는 방법, 접속된 부품들 사이의 열팽창에 의한 차이를 수용하도록 상호접속 요소들을 사용하는 방법, 반도체 패키지(SIMM용)를 분리할 필요성을 없애는 방법, 탄성 상호접속 요소(탄성 접속 구조)를 선택적으로 납땜하는 방법등이 기재되어 있으나, 이에 제한되지는 않는다.
(제어식 임퍼던스)
도2b는 다층을 갖는 복합 상호접속 요소(220)를 도시한다. 상호접속 요소(220)의 최내측부(내측의 긴 전도성 요소, 222)는 상기에 설명한 것처럼 비코팅 코어 또는 오버코팅된 코어이다. 최내측부(222)의 선단부(222b)는 적절한 마스킹 재료(도시 생략)로 마스킹된다. 유전층(224)은 무전해 공정 등에 의해 최내측부(222) 위에 도포된다. 전도성 재료의 외층(226)은 유전층(224) 위에 도포된다.
사용 시에, 외층(226)을 전기적으로 접지하면 상호접속 요소(220)가 제어식 임피던스를 갖게 된다. 유전층(224) 재료의 일례로는 중합체 재료가 있으며, 임의의 적절한 방법 및 두께(예를 들어, 0.1-3.0 mil)로 도포된다.
외층(226)은 다층으로 될 수 있다. 예를 들어, 최내측부(222)가 비코팅된 코어인 경우에 전체 상호접속 요소가 탄성을 가질 필요가 있으면, 외층(226)의 적 30어도 하나의 층은 스프링 재료로 된다.
(변화하는 피치)
도2c는 복수개(6개만 도시)의 상호접속 요소(251, ···, 256)가 탐침 카드 인서트(종래의 방식으로 탐침 카드에 장착된 조립체) 등의 전자 부품(260)의 표면 상에 장착된 실시예(250)를 도시한다. 탐침 카드 인서트의 단자 및 전도성 트레이스는 도시의 명확성을 위해 상기 도면에는 도시하지 않았다. 상호접속 요소(251, 256)의 부착단(251a, ···, 256a)은 0.127-0.254 cm (0.05-0.10 inch) 등의 제1 피치(간격)를 이룬다. 상호접속 요소(251, ···, 256)는 그 자유단(선단부)들이 0.0127-0.0254 ㎝ (0.005-0.010 inch) 등의 제2의 더 미세한 피치로 되도록 하는 형상 및 방향을 취한다. 하나의 피치로부터 다른 피치로 상호접속을 이루는 상호접속 조립체를 "간격 변환기"라 한다.
도시된 것처럼, 상호접속 요소의 선단부(251b, ···, 256b)들은 결합 패드(접점)의 두 개의 평행 열을 갖는 반도체 장치에의 접속을 이루기 위해(시험 및/또는 번인을 위해) 두 개의 평행 열로 배열된다. 상호접속 요소는 어레이와 같은 다른 접점 패턴을 갖는 전자 부품에의 접속을 이루기 위해 다른 선단부 패턴을 갖도록 배열될 수 있다.
일반적으로, 본 명세서에 기재된 실시예에서는 하나의 접속 요소만이 도시되어 있으나, 본 발명은 복수개의 상호접속 요소를 제조하고 복수개의 상호접속 요소를 외주 패턴 또는 장방형 어레이 패턴처럼 서로 소정 간격을 갖도록 이격 배열하는 데에도 적용할 수 있다.
(희생 기층의 사용)
상호접속 요소를 전자 부품의 단자에 직접 장착하는 것에 대해서는 상기에 설명했다. 일반적으로, 본 발명의 상호접속 요소는 회생 기층을 포함하여 임의의 적절한 기층의 적절한 표면 상에 제조 또는 장착할 수 있다.
모출원을 보면, 도1la 내지 도11f를 참조하여 전자 부품에의 연속 장착을 위한 분리 및 분할 구조로서 복수개의 상호접속 구조(예를 들어, 탄성 접속 구조)를 제조하는 방법과, 도12a 내지 도12c를 참조하여 복수개의 상호접속 요소를 회생 기층(캐리어)에 장착하고 그 후에 이들을 전자 부품에 한꺼번에 이송하는 방법이 기재되어 있다.
도2d 내지 도2f는 희생 기층을 사용하여 미리 형성된 선단 구조를 갖는 복수개의 상호접속 요소를 제조하는 방법을 도시한다.
도2d는 마스킹 재료(252)의 패턴층을 희생 기층(254)의 표면에 도포하는 방법의 제1 단계를 도시한다· 회생 기층(254)은 예를 들어 얇은(1-10 mil) 구리 또는 알루미늄 포일로 되고, 마스킹 재료(252)는 공통의 감광성 내식막으로 된다. 마스킹 층(252)은 위치(256a, 256b, 256c)에서 상호접속 요소를 제조하는데 필요한 복수개의 개구(3개만 도시)를 갖도록 패턴화된다. 위치(256a, 256b, 256c)는 전자 부품의 단자에 비교된다. 위치(256a, 256b, 256c)는 거친 또는 특징적인 표면 조직을 갖도록 이 단계에서 처리되는 것이 바람직하다. 도시된 것처럼, 상기방법은 위치(256a, 256b, 256c)에서 포일(254)에 오목부를 형성하는 엠보싱 공구(257)에 의해 기계적으로 이루어진다· 이와 달리, 이들 위치에서 포일의 표면은 표면 조직을 갖도록 화학적으로 에칭될 수도 있다. 이러한 전체적인 목적을 달성하기에 적합한 예를 들어 샌드블라스팅 및 피닝 등의 임의의 방법도 본 발명의 범위에 속한다.
그 다음에, 복수개(하나만 도시)의 전도성 선단부 구조(258)가 도2e에 도시된 방법으로 각 위치(예를 들어, 256b)에 형성된다. 이는 전해 도금 등의 임의의 적절한 방법을 사용함으로써 달성되며, 다층 재료를 갖는 선단부 구조를 포함할 수도 있다. 예를 들어, 선단부 구조(258)는 회생 기층 상에 도포된 얇은(예를 들어, 10-100 마이크로인치) 니켈 차단층을 갖고, 얇은(10 마이크로인치) 연질 금층, 얇은(20 마이크로인치) 경질 금층, 비교적 두꺼운(200 마이크로인치) 니겔층, 최종적으로 얇은(100 마이크로인치) 연질 금층으로 도포된다. 일반적으로, 니켈의 제1의 얇은 차단층은 기층(254)의 재료(예를 들어, 알루미늄, 구리)에 의해 후속 금층이 오염되는 것을 방지하며, 비교적 두꺼운 니켈층은 선단부 구조에 강도를 부여하고, 최종적인 얇은 연질 금층은 용이하게 결합되게 하는 표면을 제공한다. 본 발명은 용도에 따라 달라지게 되는 선단부 구조가 희생 기층 상에 형성되는 특정 방법으로 제한되지 않는다.
도2e에 도시된 것처럼, 상호접속 요소용 복수개(하나만 도시)의 코어(260)는 연질 와이어 코어를 상기에 설명한 것처럼 전자 부품의 단자에 결합하는 임의의 방법 등에 의해 선단부 구조(258) 상에 형성될 수도 있다. 그 다음에, 코어(260)가 상기에 설명한 방식으로 바람직하게는 경질 재료(262)로 오버코팅되고, 마스킹 재료(252)가 제거되어, 도2f에 도시된 것처럼 회생 기층의 표면에 장착된 복수개(3개만 도시)의 자유 직립형 상호접속 요소(264)가 형성된다.
도2a와 관련하여 설명한 단자(214)의 적어도 인접 영역을 덮는 오버코팅 재료와 유사하게, 오버코텅 재료(262)도 코어(260)를 이들의 각 선단부 구조(258)에 견고하게 고정하고, 필요에 따라서는 상호접속 요소(264)에 탄성 특성을 부과한다. 모출원에 기재되어 있는 것처럼, 회생 기층에 장착된 복수개의 상호접속 요소는 전자 부품의 단자에 한꺼번에 이송될 수도 있다. 이와 달리, 두개의 넓게 분기되는 통로를 취할 수도 있다.
실리콘 웨이퍼가 선단 구조가 제조되는 회생 기층으로서 사용될 수 있다는 것과, 그와 같이 제조된 선단 구조들이 전자 부품에 이미 장착된 탄성 접촉 구조물에 (예를 들어 납땜 또는 경납땜으로) 연결될 수 있다는 것은 본 발명의 범주 내이다.
도2g에 도시된 것처럼, 희생 기층(254)은 선택적 화학 에칭 등의 임의의 적절한 공정에 의해 간단하게 제거될 수도 있다. 대부분의 선택적 화학 에칭 공정은 다른 재료보다 훨씬 더 큰 비율로 하나의 재료를 에칭하고, 다른 재료는 이 공정에서 약간만 에칭되기 때문에, 이러한 현상은 희생 기층을 제거하는 동시에 선단부 구조의 얇은 니켈 차단층을 제거하는 데 바람직하게 사용된다. 그러나, 필요하다면 얇은 니켈 차단층을 각각의 후속 단계에서 제거할 수도 있다. 이는 복수개(3개만 도시)의 개개의 분리된 단일체 상호접속 요소(264)가 점선(265)으로 도시된 것처럼 되게 하며 그 후에 전자 부품 상의 단자에 (납땜 또는 경납땜 등에 의해) 장착되게 한다.
오버코팅 재료는 회생 기층 및/또는 얇은 차단층을 제거하는 공정에서 약간얇아질 수도 있다. 그러나, 이러한 현상은 일어나지 않는 것이 바람직하다.
오버코팅이 얇아지는 것을 방지하기 위하여, 얇은 금층 또는 약 20 마이크로인치의 경질 금 위에 도포된, 예를 들어 10 마이크로인치의 연질 금층을 오버코팅재료(262) 위에 최종층으로서 도포하는 것이 바람직하다. 이러한 금으로 된 외부층은 우수한 전도성, 접촉 저항 및 납땜성을 갖게 하기 위한 것이며, 얇은 차단층 및 희생 기층을 제거하는데 사용하도록 된 대부분의 에칭 용액에 대하여 높은 불투과성을 나타낸다.
이와 달리, 도2h에 도시된 것처럼 회생 기층(254)을 제거하기 전에, 복수개(3개만 도시)의 상호접속 요소(264)가 복수개의 구멍을 자체에 갖는 얇은 판 등의 임의의 적절한 지지 구조(266)에 의해 서로 소정의 이격 관계로 고정되고, 이에 의거하여 희생 기층(254)이 제거된다. 지지 구조(266)는 유전 재료 또는 유전 재료로 오버코팅된 전도성 재료로 될 수도 있다. 그 다음에, 복수개의 상호접속 요소들을 실리콘 웨이퍼 또는 인쇄 회로 기판 등의 전자 부품에 장착하는 등의 후속 공정 단계(도시 생략)를 수행할 수도 있다. 또한, 몇몇 용도에서는 상호접속 요소(264)의 선단부(선단부 구조의 반대쪽)가 특히 이에 접촉력이 작용될 때 제거되는 것을 방지하도록 안정화시킬 필요가 있다. 이를 위하여, 유전 재료로 형성된 메쉬와 같은 복수개의 구멍을 갖는 적절한 시트(268)로 상호접속 요소의 선단부의 이동을 제한할 필요가 있다.
상기에 설명한 방법(250)의 또 다른 장점은 선단부 구조(258)를 임의의 필요로 하는 재료 및 임의의 필요로 하는 조직으로 형성할 수도 있다는 것이다. 상기에 설명한 것처럼, 금은 전도성이 우수한 전기적 특성, 낮은 접촉 저항, 납땜성 및 내식성을 나타내는 회귀 금속의 일례이다. 또한, 금은 양호한 재료이기 때문에 본 명세서에서 설명한 상호접속 요소, 특히 탄성 상호접속 요소 위에 도포된 최종 오버코팅에 매우 적합하다. 다른 회귀 금속도 마찬가지로 바람직한 특성을 나타낸다. 그러나, 로듐 등의 몇맞 재료는 우수한 전기적 특성을 나타내기는 하지만 전체 상호접속 요소를 오버코팅하는 데에는 부적합하다. 예를 들어, 로듐은 취성이 크고, 탄성 상호접속 요소 상에 최종 오버코팅으로 수행하기 어렵다. 이러한 관점에서, 방법(250)에 의해 예시된 방법은 이러한 제한을 쉽게 해결한다. 예를 들어, 다층 선단부 구조(258 참조)의 제1 층은 (상기에 설명한 것처럼 금보다는) 로듐으로 제조할 수 있어서 상호접속 요소의 기계적 특성을 해치지 않으면서 전자 부품에 접속부를 만들기 위한 우수한 전기적 특성을 나타낸다.
도2i는 상호접속 요소를 제조하기 위한 변경 실시예(270)를 도시한다. 이실시예에서, 마스킹 재료(272)는 회생 기층(274)의 표면에 도포되고, 도2d와 관련하여 상기에 설명한 방법과 유사한 방식으로 복수개(하나만 도시)의 개구(276)를 갖도록 패턴화된다. 개구(276)는 자유 직립형 구조로서 제조되게 되는 상호접속요소의 영역을 형성한다. (본 명세서에 전반적으로 설명한 것처럼, 상호접속 요소는 전자 부품의 단자 또는 희생 기층에 결합된 일단을 갖고 상호접속 요소의 반대쪽 단부는 전자 부품 또는 희생 기층에 결합되지 않을 때 자유 직립형으로 된다.)
개구 내의 영역은 예를 들어 희생 기층(274)의 표면으로 연장되는 단일 오목부(278)로 도시된 바와 같은 하나 이상의 오목부를 갖도록 임의의 적절한 방식으로 형상을 갖추게 된다.
코어(와이어 스템, 280)는 개구(276) 내의 회생 기층의 표면에 결합되어 임의의 적절한 형상을 춰하게 된다. 이 실시예에서는 도시의 명확성을 위해 상호접속 요소의 일단만이 도시되어 있다. 타단(도시 생략)은 전자 부품에 부착될 수 있다. 이 방법(270)은 코어(280)가 선단부 구조(258)보다는 희생 기층(274)에 직접부착된 것이 상기에 설명한 방법(250)과는 다르다는 것을 알 수 있다. 예로써, 금 와이어 코어(280)는 종래의 와이어 결합 방법을 사용하여 알루미늄 기층(274)의 표면에 용이하게 결합된다.
방법(270)의 다음 단계에서, 금층(282)이 코어(280) 위에 (도금에 의해) 도포되고, 오목부(278) 내에 포함된 개구(276) 내에서 기층(274)의 노출 영역 상에 도포된다. 이 층(282)의 주된 목적은 (회생 기층이 일단 제거된 후에) 상호접속요소의 단부에서, 접속면을 형성하려는 것이다.
그 다음에, 니켈 등의 비교적 경질의 재료로 된 층(284)이 층(282) 위에 도포된다. 상기에 설명한 것처럼, 상기 층(284)의 하나의 주된 목적은 복합 상호접속 요소에 소정의 기계적 특성(탄성)을 부과하려는 것이다. 이 실시예에서, 층(284)의 다른 목적은 상호접속 요소의 하단에 제조되는 접속면의 내구성을 증진시키려는 것이다. 금으로 된 최종층(도시 생략)이 층(284)에 도포되어 상호접속 요소의 전기적 특성을 증진시키게 된다.
최종 단계에서, 마스킹 재료(272) 및 희생 기층(274)이 제거되고, 이로써 복수개의 단일화된 상호접속 요소(도2g와는 다름) 또는 서로 소정 관계로 이격된(도2h와는 다름) 복수개의 상호접속 요소를 형성하게 된다.
이 실시예(270)는 상호접속 요소의 단부 상에 무늬 형성 접촉 선단부를 제조하는 방법의 예를 도시한 것이다. 이 경우에, "니켈 위에 금이 있는" 접촉 선단부의 우수한 예를 설명했다. 그러나, 본 발명의 범위 내에서 상기에 설명한 방법에 따라 상호접속 요소의 단부에 다른 유사한 접촉 선단부를 제조할 수도 있다. 이실시예(270)의 또 다른 특징은 접촉 선단부가 이전의 실시예(250)에서처럼 회생 기층(254)의 표면 내에 제조되기보다는 희생 기층(274) 상부에 전체적으로 제조된다는 것이다.
(스프링 상호접속 요소의 반도체 장치로의 직접 장착)
도3a, 도3b 및 도3c는 모출원의 도1c 내지 도1e와 유사하며, 복합 상호접속부를 단일화되지 않은 반도체 장치를 포함하는 반도체 장치 상에 직접 제조하기 위한 기술(300)을 도시하고 있다. 상기 기술은 전술한 본 출원인과 공동 소유의 공동 계류 중인 미국 특허 출원 제08/558,332호에 개시된 기술과 유사하다.
종래의 반도체 처리 기술에 의하면, 반도체 장치(302)는 패턴화 전도층(304)을 갖는다. 상기 층(304)은 절연층[예컨대, 패시베이션층(passivation layer)](308)(전형적으로 질화물) 내의 개구(306)에 의해 형성되는 것과 같이 통상적으로 다이에 본드-아웃(bond-out)하기 위한 상부 금속층일 수 있다. 이러한 방식으로, 패시베이션층(308) 내의 개구(306) 영역에 대응하는 영역을 갖는 결합 패드가 형성된다. 통상적으로(즉, 종래 기술에 의하면), 와이어가 결합 패드에 결합된다.
본 발명에 의하면, 금속 재료(예컨대, 알루미늄)로 된 블랭킷 층(blanketlayer, 310)은 개구(306) 내에 "침지(dipping)"시켜 층(304)을 전기적으로 접촉시키는 것을 포함해서, 패시베이션층(308) 위에서 전도층(310)이 층(308)의 표면 형상에 따라 추종하는 방식으로 [비산(sputtering) 등에 의해]증착된다. 마스킹 재료(예컨대, 감광성 내식막)의 패턴화층(312)이 패시베이션층(308) 내의 개구(306)위에 정렬된 개구(314) 위에 도포된다. 블랭킷 전도층(310)의 일부분은 마스킹 재료(312)에 의해 덮여지고, 블랭킷 전도층(310)의 다른 부분들은 마스킹 재료(312)층의 개구(314) 내에서 노출된다(덮여지지 않는다). 블랭킷 전도층(310)의 개구(314) 내의 노출부들은 "패드" 또는 "단자"(도면 부호 314와 비교)로서의 역할을하며 금으로 도금될 수 있다(도시 안됨).
상기 기술의 중요한 특징은 개구(314)가 개구(306)보다 크다는 것이다. 이것은 앞으로 명백해지는 바와 같이 반도체 다이(302) 상에 존재하는 [개구(306)에 의해 한정되는] 결합 영역보다 [개구(132)에 의해 한정되는] 결합 영역을 보다 크게 한다.
본 기술의 다른 중요한 특징은 와이어 스템(코어)(320)의 전자 플레임 오프(electronic flame off) 처리 중에 전도층(310)이 장치(302)의 손상을 방지하기 위한 단락층으로서 작용한다는 것이다.
내부 코어(와이어 스템)(320)의 단부(320a)는 개구(314) 내에서 전도층(310)의 (도시된) 상부 표면에 결합된다. 코어(320)는 탄성 보유 형상(springable shape)을 가지도록 반도체 다이로부터 연장되게 구성되며, 상술한 방식으로(예컨대, 전자 플레임 오프에 의해) 선단(320b)을 갖도록 절단된다. 다음은 도3b에 도시된 바와 같이, 성형 와이어 스템(320)이 상술한 바와 같은 전도성 재료(322)의 하나 이상의 층으로 오버코팅된다(도2a와 비교). 도3b에서, 오버코팅 재료(322)는 와이어 스템(320)을 완전히 둘러싸고 감광성 내식막(312) 내의 개구(314)에 의해 한정되는 영역 내에서 전도층(310)도 덮는다는 것을 알 수 있다.
그리고 나서, 감광성 내식막(312)은 (화학적 에칭 또는 세척 등에 의해) 제거되며, 기판은 선택적 에칭(예컨대, 화학적 에칭)을 받아서 와이어 스템(320)을 오버코팅하는 재료(322)에 의해 덮여진 층(310)의 부분(315)(예컨대, 패드, 단자)을 제외하고 전도층(310)으로부터 모든 재료를 제거한다. 마스킹 재료(312)에 의해 이전에 덮여지고 재료(322)로 오버코팅되지 않은 블랭킷 전도층(310)의 부분들이 상기 단계에서 제거되는 반면에, 재료(322)에 의해 오버코팅되지 않았던 블랭킷 전도층(310)의 나머지 부분들은 제거되지 않는다. 이는 도3c에 도시된 구조를 가져오며, 이 구조는 파생된 복합 상호접속 요소(324)가 (예컨대, 종래 기술에서는)결합 패드의 접촉 영역[예컨대, 패시베이션층(308) 내의 개구(306)]인 것으로 간주되는 것보다 용이하게 더 크게 될 수 있는 [감광성 내식막 내의 개구(314)에 의해 한정되었던] 영역에 [피복 재료(322)에 의해] 견고하게 고착될 수 있는 상당한 이점이 있다.
본 기술의 또 다른 중요한 이점은 접촉 구조물(324)과 이것이 장착되는 단자(패드)(315) 사이에 기밀 밀봉 (완전히 오버코팅된) 접속이 수행된다는 것이다.
상술한 기술은 일반적으로 그 물리적 특징이 소망하는 정도의 탄성을 나타내도록 쉽게 주문 제조되는 복합 상호접속 요소를 제조하는 신규한 방법을 제시하고 있다.
일반적으로, 본 발명의 복합 상호접속 요소들은 상호접속 요소(예컨대, 도면부호 320)들의 선단(예컨대, 도면 부호 320b)들이 용이하게 상호 동일 평면에 있게되고 이들 요소들이 시작되는 단자(예컨대, 결합 패드)와는 상이한(예컨대, 보다큰) 피치로 될 수 있는 방식으로 기판(부분적으로 반도체 다이)에 쉽게 장착된다(또는 그 위에서 제조된다).
본 발명의 범위 내에서 탄성 접촉 구조물이 장착되지 않는 감광성 내식막(예컨대, 도면 부호 314) 내에 개구들이 형성된다. 오히려 이러한 개구들은 동일 반도체 다이 또는 다른 반도체 다이 상의 다른 패드에 (통상적인 와이어 결합법 등에 의해) 접속시키기 의해 유리하게 채택될 수 있다. 이는 제조자에게 내식막에서의 개구의 공통 설계(layout)에 의해 상호접속부를 주문 제조할 수 있는 능력을 부여한다.
도3d에 도시된 바와 같이, 본 발명의 범위 내에서는 마스킹층(312)은 부가적으로 [즉, 상호접속 요소(324)가 장착되고 오버코팅되지 않은 개구(314)를 제공하는 것 외에] 반도체 장치(302)의 면 상에 부가적인 전도성 라인 또는 영역을 남겨두도록 패턴화될 수 있다. 이는 본 도면에서 개구(314a, 314b)로 각각 연장된 "긴" 개구(324a, 324b)와, 개구(314c)로 (도시된 바와 같이) 선택적으로 연장된 "영역" 개구(324c)로 도시되어 있다. 상기 도면에서, 요소(304, 308, 310)는 (명료성을 위해) 생략하였다. 상술한 바와 같이, 오버코팅 재료(322)는 이들 부가적인 개구(324a, 324b, 324c) 내에 증착되고, 이들 개구의 하부에 놓인 전도층(310)의 부분들이 제거되는 것을 방지한다. 접촉 개구(314a, 314b, 314c)로 연장되는 상기와 같은 긴 개구 및 영역 개구(324a, 324b, 324c)의 경우에, 긴 개구 및 영역개구는 대응하는 접촉 구조물에 전기적으로 접속된다. 이것은 전자 부품(예컨대, 반도체 장치)(302)의 면 바로 위의 2개 이상의 (상호접속) 단자(315)들 사이에 전도성 트레이스를 제공(루팅 : routing)한다는 점에서 유용하다. 이것은 전자 부품(302)의 바로 위 접지 및/또는 전원 평면을 제공하는 데에도 유용하다. 이것은 온-칩(on-chip)(302) 커패시터로서의 역할을 할 수 있는 긴 영역(324a, 324b)과 같이 (도금시에 라인이 되는) 밀접한 [예컨대, 인터리브식(interleaved)] 긴 영역을 제공하는 점에서도 유용하다. 부가적으로, 접촉 구조물(324)의 위치가 아닌 다른 위치에서 마스킹층(312) 내에 개구들을 제공하면 후속 오버코팅 재료(322)의 증착을 균일화하는 데에 도움을 줄 수 있다.
본 발명의 범위 내에서 접촉 구조물(324)은 예를 들어 상술한 도2d 내지 도2f의 방식으로 사전 제조되고, 제어된 표면 형상을 갖는 선단(258)에 의해 또는 그에 의하지 않고 단자(315)에 경납땜된다. 이것은 사전 제조된 접촉 구조물을 일대 일로 (반도체 웨이퍼로부터) 단일화되지 않은 반도체 다이에 또는 한번에 수 개의 반도체 다이에 장착하는 것을 포함한다. 부가적으로, 선단 구조물(258)의 표면 형상은 모출원 및 95년 11월 15일자로 출원된 본 출원인과 공동 소유의 공동 계류중인 미국 특허출원 제 (대리인 정리 번호 95-554)호에 기재된 바와 같이 Z측 전도성 접착제(868)로 효과적인 가압 접속을 발생시키기 위해 평탄하게 되도록 제어될 수 있다.
(반도체 장치의 연습 작동)
집적 회로(칩) 제조업자들 사이에서 공지된 절차는 번인 및 칩의 기능상 시험이다. 이들 기술은 전형적으로 칩을 패키지화한 후에 수행되며, 본 명세서에는 집합적으로 연습 작동이라 한다.
오늘날의 집적 회로는 일반적으로 단일의 (통상적으로 둥근) 반도체 웨이퍼상에서 (통상적으로 정방형 또는 장방형 다이 사이트로서) 수개의, 전형적으로 동일한 집적 회로 다이를 생성시킨 다음, 다이(칩)들을 서로로부터 분리(단일화, 다이싱)하기 위해 웨이퍼를 스크라이빙 및 슬라이싱함으로써 제조된다. "스크라이브라인(절단선)" 영역의 직교 격자가 인접한 다이들 사이에 연장되며, 때로는 제조공정을 평가하기 위해 시험 구조물들을 포함한다. 이들 스크라이브 라인 영역들과, 이 영역 내에 포함된 임의의 것들도 다이가 웨이퍼로부터 분리된 후에 파괴될 것이다. 분리된 다이들은 최종적으로 예를 들어 다이 상의 결합 패드와 패키지 몸체 내의 전도성 트레이스간의 와이어 결합 접속에 의해 개별적으로 패키지화 된다.
"번인"은 칩(다이)에 단순히 전원을 공급하거나("정적인" 번인), 또는 전원을 공급하고 칩의 기능성을 상당한 정도까지 신호 연습하는("동적인" 번인) 공정이다. 양자의 경우에 있어서, 번인은 전형적으로 고온에서 칩에 "일시적으로" (또는 제거 가능하게) 접속시킴으로써 수행되며, 그 목적은 칩을 패키지화하기 전에 결함이 있는 칩을 확인하기 위한 것이다. 번인은 통상적으로 다이들이 웨이퍼로부터 단일화(다이싱)된 후에 일 대 일로 수행되지만, 다이들을 분리하기 전에 번인을 수행하는 것도 공지되어 있다. 전형적으로, 다이로의 일시적인 접속은 "플라잉 와이어(flying wire)"에 의한 시험 탐침에 의해 이루어진다.
또한, 다이에 일시적으로 접속시킴으로써 기능적 시험이 수행될 수 있다. 몇가지 경우에 있어서, 각 다이에는 칩의 몇 가지 기능성을 연습하는 내장형 자기시험(자기 기동, 신호 발생) 회로 장치가 제공된다. 몇 가지 경우에 있어서, 시험 지그가 각 다이에 대해 제조될 수 있으며, 이 때 탐침 핀은 시험을 필요로 하는 특정 다이 상의 결합 패드와 정확하게 정렬된다. 이들 시험 지그는 비교적 고가이며, 과도한 제조 시간을 필요로 한다.
일반적인 제안으로서, 패키지 리드선들이 번인 (또는 기능상의 시험이 아닌)조립을 위해 최적화되며, 종종 수천 사이클(즉, 일반적으로 시험될 다이마다 1사이클)을 겪게 된다. 더욱이, 상이한 다이는 상이한 번인 기판을 필요로 한다. 번인 기판은 전체적인 제조 비용을 증대시키고, 특정 장비의 대규모 가동에 대해서만 감가 상각될 수 있는 고가이다.
다이를 패키지화하기 전에 다이를 일부 시험한 경우에, 다이는 패키지화된 다이가 외부 시스템 부품에 접속될 수 있도록 패키지화된다. 상술한 바와 같이, 패키지화는 전형적으로 결합 와이어 등에 의해 다이에 "영구적으로" 접속시키는 것을 포함한다. (종종, 그와 같은 영구적 접속은 수행되지 않을 수도 있고 재수행될 수도 있지만, 이것은 일반적으로 바람직한 것이 아니다.)
결국, 다이의 번인 및/또는 사전 패키지화 시험을 위해 요구되는 일시적 접속은 종종 다이를 패키지화하기 위해 요구되는 영구적 접속과는 상이하다.
(전자 부품 상에 장착되어 접속되는 캐리어 상에의 스프링 요소의 장착)
(예컨대 도3a 내지 도3c와 관련해서) 상술한 바와 같이, 본 발명의 탄성 접촉 구조물을 반도체 다이 (상)에 직접 장착하는 것이 가능하다. 이는 외부 상호접속 구조물(예컨대, 핀, 리드선 등)을 필요로 하는 몇몇 종류의 패키지 내에 배치된 종래 기술의 와이어 결합에 비추어 특히 중요하다.
어떤 경우에는 반도체 다이의 단자에 스프링 접촉자를 직접 장착하는 것이 유리하지 않거나 일부 경우에만 가능할 수도 있다. 이는 반도체 다이 상에 스프링 접촉자를 배치하는 것에 대한 대체 기술을 필요로 한다. 이러한 기술이 본 명세서에 개시되어 있다.
도4는 다이(402)의 중심선을 따른 열 내에 배열된 복수의 결합 패드(단자)(404)를 갖는 반도체 다이(402)를 포함하는 반도체 장치(400)를 도시하고 있다. [본 도면 및 후속 도면에서, 결합 패드는 반도체 다이 표면의 최상부에 있는 "정형화된(stylized)" 방식으로 도시되어 있다.] 예를 들어, 5 mi1 피치로 배열된 그러한 결합패드가 100개 이상이 있을 수 있다. 반도체 장치(400)는 64 메가비트 메모리 장치가 전형적이다. 공지된 바와 같이, 장치(400)로의 접속은 각각의 결합 패드(404)를 향해 다이(402)의 상부면(402a)을 횡단해서 연장되는 복수의 리드프레임 핑거(412)를 갖는 LOC(lead on chip) 리드프레임(410)에 의해 이루어질 수 있다. 리드프레임 핑거(412)는 결합 와이어(414)에 의해 각각의 결합 패드(404)에 접속된다. 종종, 이와 같은 장치(400)에 있어서는 그렇지 않을 경우에는 비기능적인 장치들을 기능적이 되도록 하기 위해, 장치에 대해 내적인 임의의 겁속을 재구성할 수 있도록 반도체 장치의 상부 금속화층을 노출시키는 잉여 개구(도시 안됨) 또는 창이 패시베이션총(도시 안됨) 내에 제공된다.
도3a 내지 도3c와 관련해서 상술한 방식으로 결합 패드(404)에 접촉 구조물을 장착하는 것은 외관상으로는 그럴듯한 것 같다. 그러나, 종종 이와 같은 장치(400)에 있어서는 그렇지 않을 경우에는 비기능적인 장치들을 작동성이 있도록 하기 위해, 장치에 대해 내적인 임의의 접속을 재구성할 수 있도록 반도체 장치의 상부 금속화층을 노출시키는 잉여 개구(도시 안됨) 또는 창이 패시베이션층(도시 안됨) 내에 제공된다. 이들 잉여 창(및 노출 금속화물)은 본질적으로 블랭킷 전도층의 증착(비산)을 금지하며, (도시하지 않은) 중간 내식막 처리에 의해 또는 (도시하지 않은) 폴리이미드 피복물을 도포함으로써 상기 증착물과 접촉되는 것으로부터 보호되어야 한다.
본 발명의 목적은 반도체 장치 상에서 블랭킷 전도층의 증착을 필요로 하지 않고 반도체 장치에 탄성 접촉 구조물(스프링 요소)을 장착하는 기술을 제공하는 것이다.
본 발명에 의하면, 복수의 탄성 접촉 구조물(스프링 요소)이 강성 캐리어 기판에 장착되고, 캐리어 기판은 반도체 장치에 장착되며, 스프링 요소는 반도체 장치 상의 대응하는 결합 패드에 전기적으로 접속된다.
도5는 본 발명에 따른 반도체 장치 조립체(500)의 측면도로써, 모출원의 도 16e 및 도16f와 다소 유사한 점을 가지고 있다. 그 곳에서 주목해야 할 부분은 아래의 기재 내용이다.
"도16e 및 도16f는 본 발명에 따른 칩(반도체 다이)을 상하로 적층시키기 위해 적합한 방식으로 탄성 접촉 구조물을 제조하는 기술의 측면도이다."
"도16e 및 도16f는 본 발명에 따른 칩(반도체 다이)을 상하로 적층시키기 위해 적합한 방식으로 탄성 접촉 구조물을 제조하는 기술(1650)의 측면도이다. 희생구조물(1652)(도면 부호 1602와 비교)이 제1 전자 부품(1662)(도면 부호 1612와 비교)의 상부에 배치된다. 와이어(1658)가 한 단부(1658a)에서 제1 전자 부품(1662)상의 패드(1664)에 결합되고, (도16a와 유사한 방식으로) 탄성 보유 형상을 갖도록 구성되며, 와이어(1658)의 중간부(1658c)가 (절단되지 않고) 회생 구조물(1652)에 결합된다. 도시된 바와 같이, 회생 구조물(1652)에는 와이어의 중간부가 결합되는 접점 선단(1654)(도10c의 도면 부호 1026과 비교)이 제공된다. 와이어는 또한 탄성 보유 형상(예컨대, 도2e의 S자 형상과 비교)의 희생 구조물(1652)로부터 연장되도록 성형되고, 자유 단부(1658b)를 갖도록 절단된다. 성형된 와이어 스템은 탄성접촉 구조물이 되도록 희생 요소(1652)를 제거하기 전(도16b와 비교) 또는 후(도16d와 비교)에 도금될 수 있으며, 그 자유 단부(1658b)에는 표면 형상의 접점(도면 부호 1026과 비교)이 인가될 수 있다."
"희생 구조물(1652)이 제거된 후에, 제2 전자 부품(1672)이 제1 전자 부품(1662)과 (와이어 스템으로 오버코팅된) 탄성 접촉 구조물의 중간부(1658c) 사이에 배치되어 제2 전자 부품(1672)의 단자(1674)와 제1 전자 부품(1662) 사이를 상호접속시킨다. 본 기술은 상호접속부(도면 부호 1658c와 1658b 사이의 오버코팅된 와이어 스템 부분)가 외부 시스템(기타 전자 부품)에 접속하기 위해 제2 전자 부품(1672)으로부터 연장되는 이점도 있다. 실례로서 제1 전자 부품(1662)은 마이크로프로세서이고, 제2 전자 부품(1672)은 메모리 장치이다."
반도체 장치(500)는 그 상부면(502a)(도면 부호 402a와 비교) 상에서 복수의 결합 패드(504)(도면 부호 404와 비교)를 갖는 반도체 다이(502)(도면 부호 402와비교)를 포함한다는 점에서 반도체 장치(400)와 유사하다. 결합 패드(504)는 반도체 다이(502)의 중심선 아래로 한 줄로 배열될 수 있다.
강성 캐리어 기판(510)이 임의의 적절한 접착제를 사용해서 결합 패드(504)가 점유하지 않은 다이 영역 상에서 다이(502)의 면(502a)에 장착된다.
캐리어 기판(510)은 세라믹, 실리콘, [케블라(Kevlar)와 같은] PCB 재료 등의 임의의 적절한 강성 재료, 또는 절연 피복물을 갖는 금속으로 형성된다. 캐리어 기판은 또한 공중합체로 형성될 수도 있다.
접착제는 열가소성재 또는 시안화물 에스톄르와 같은 임의의 적절한 접착제일 수 있다. 접착제는 탄성이 있거나 또는 캐리어 기판(510)이 반도체 다이(502)쪽으로 압축될 수 있게 해주는 것을 필요로 하지 않는다. 그러나, 반도체 다이와는 사실상 상이한 열팽창 계수를 갖는 캐리어 기판의 경우에, (낮은 전단 강도 등에 의해) 그와 같은 열팽창 계수의 상이함을 수용하는 접착제를 선택하는 것이 유리하다. 캐리어(예컨대, 도면 부호 510)를 기판(예컨대, 도면 부호 502)에 부착하는데 사용하고자 하는 접착제는 열가소성재, 시안화물 에스톄르, 에폭시, 실리콘, 또는 가요성 에폭시가 적절하다.
캐리어(예컨대, 도면 부호 510)에 적용된 용어 "강성"은 탄성이 있을 필요는 없고 내재적으로 강성이 있는 것이 바람직하다는 사실을 이해해야 한다. 그러나, 용어 "강성 캐리어"는 캐리어의 굽힘을 허용/조장하는 매개 수단 없이 강성 기판(예컨대, 도면 부호 502)에 부착되는 가요성 캐리어에도 적용된다.
캐리어 기판(510)을 반도체 다이(502)에 장착하기 전에, 복수개의 탄성 접촉구조물(스프링 요소)(512)이 캐리어 기판(510)의 (도시된) 상부면(510a) 상의 복수개의 제1 단자(514)증의 대응 단자에 장착된다. 복수개의 제2 단자(516)가 또한 캐리어 기판(510)의 상부면(510a) 상에 제공되고, 전도성 라인(518)에 의해 복수개의 제1 단자(514)중의 대응 단자에 접속된다. 따라서, 캐리어 기판(510)은 한 유형의 배선 기판으로서 인식 가능하고, 여기서 단자(514), 단자(516) 및 라인(518)은 모두 단일 전도층으로부터 패턴화될 수 있다. 탄성 접촉 구조물(스프링 요소)(512)은 상술한 바와 같이 임의의 소망하는 탄성/순응 특성을 갖도록 임의의 적절한 방식으로 단자(514)에 장착된다(예컨대 도2a와 비교).
강성 캐리어 기판(510)을 반도체 다이(502)의 면(502a)에 장착한 후에, 탄성 접촉 구조물(스프링 요소)(512)은 결합 패드(504)와 단자(516) 사이에서 연장되는 결합 와이어(520)에 의해 결합 패드(504)중의 대응 패드에 접속된다. 이러한 방식으로, 반도체 장치 상에서의 블랭킷 전도층의 증착을 필요로 하지 않고 반도체 장치 상에 탄성 접촉 구조물(스프링 요소)을 장착하기 위한 기술이 제공된다. 더욱이, 그 위에 스프링 접촉자가 제조된 캐리어 기판은 반도체 다이로의 추후 장착을 위해 사전 제조될 수 있다. 부가적으로, 캐리어 기판을 반도체 다이에 장착하기 전에 캐리어 기판 상에서의 단자의 배치 및 상호접속에 있어서의 공학적인 변경이 용이하게 수행된다.
상술한 바와 같이, 강성 캐리어 기판은 결합 패드의 상부가 아닌 다이 상의 어느 곳에나 위치될 수 있다. 다이의 패시베이션층 내에 잉여 개구(창)가 존재하는 경우, 강성 캐리어 기판은 잉여 창에 중첩되지 않도록 설계되고 배치될 수 있으며, 그러한 "충돌(conflict)"을 회피하기 위해 용이하게 제조될 수 있으나 이것이 절대적으로 필수적인 것은 아니다. 예를 들어, 다이가 이미 탐침 검사(시험)되었고 이에 대한 필요한 수정이 노출된 잉여 창을 통해 (예컨대, 신호 경로를 재설정하기 위한 다이의 배선층의 융합에 의해) 이루어진 경우라면, 캐리어가 이미 사용된 잉여 창에 중첩되는 것은 용인될 수 있다. 일반적으로, 캐리어는 이들이 더 이상 필요치 않은 경우에 잉여 창에 중첩될 수 있다.
일반적으로, 도5의 실시예 및 다음에 오는 실시예에서, 캐리어 기판(예컨대, 도면 부호 510)은 스프링 요소(512)와 반도체 다이(예컨대, 502) 사이에 배치되며, 스프링 요소는 반도체 다이의 전방면(예컨대, 502a)으로부터 멀어지게 연장된다. 이것은 "반도체 조립체"라고 할 수 있는 것을 형성한다.
도5의 기술은 웨이퍼 수준까지 용이하게 확장될 수 있다. 도5a는 반도체 웨이퍼로부터 단일화(분리)되지 않았던 상호 인접한 복수의 반도체 다이 중 2개의 반도체 다이(532, 534)를 도시하고 있다. 각각의 다이(532, 534)(도면 부호 504와 비교)에는 복수개의 결합 패드(536, 538)가 각각 제공된다. 단일 강성 캐리어 기판(540)(도면 부호 510과 비교)이 적어도 2개의 단일화되지 않은 반도체 다이를 "브릿지(bridge)"(걸쳐짐)하기 위해 인접한 반도체 다이(532, 534)의 양쪽 상부에 배치된다. 다시 말해서, 강성 캐리어 기판(540)은 2개의 다이 중 어느 한 모서리 위에 매달린다.
도5와 관련하여 상술한 것과 유사한 방식으로, 강성 캐리어 기판(540)을 다이(532, 534)의 면에 장착하기 전에, 탄성 접촉 구조물(스프링 요소)(542, 544)(도면 부호 512와 비교)이 복수개의 제1 단자(546, 548)(도면 부호 514와 비교)에 장착되고, 단자(546, 548)는 복수개의 전도성 라인(550, 552)(도면 부호 518과 비교)을 거쳐 복수개의 제2 단자(554, 556)(도면 부호 516과 비교)에 각각 접속되고, 이 복수개의 제2 단자는 결합 와이어(558, 560)(도면 부호 520과 비교)에 의해 결합 패드(536, 538)에 각각 접속된다.
이러한 방식으로, 각 반도체 다이에는 그 결합 패드(536, 538)에 접속된 복수개의 스프링 요소(542, 546)가 제공되고, 상기 스프링 요소는 다이의 표면으로부터 (도시된) 상방으로 연장된다. 이것은 웨이퍼 상의 모든 다이에서 또는 웨이퍼상의 다이의 선택된 부분에서 행해질 수 있다. 일반적으로, 단일화되지 않은 다이가 중앙 열의 결합 패드를 갖는 경우에, 웨이퍼 상의 2개의 단일화되지 않은 다이 모두에 대해서 하나의 캐리어 기판만이 요구된다. 그러나, 본 발명의 범위 내에서는 단일 강성 기판이 (예컨대, 4개의 단일화되지 않은 다이의 교차점에 배치됨으로써) 웨이퍼 상의 임의의 수의 단일화되지 않은 다이에 걸쳐질 수 있다. 일반적으로, (웨이퍼 상에) 다이마다 하나의 캐리어를 "선택 및 배치"하거나 또는 단일화되지 않은 다이의 전체 웨이퍼에 매우 큰 하나의 단일 캐리어를 장착하는 것이 바람직하다. 이것은 일반적으로 본 명세서에 개시된 모든 캐리어 요소에 대해서 해당된다.
결국 (최종 조립 또는 그 패키지화를 위해서) 다이(532, 534)를 단일화하고자 할 때, 인접한 단일화되지 않은 다이 사이에서 라인(570)을 따라 슬라이싱하기 위한 적절한 기구(예컨대, 웨이퍼 톱, 레이저 등)가 사용될 수 있다.
상기의 공동 소유되어 본 출원과 함께 출원 계속 중인 미국 특허 출원 제08/558,332호에서 알 수 있는 바와 같이, 유의해야 할 점은 다음과 같다.
"탄성 접촉 구조물을 단일화되지 않은 다이에 장착하면, 탐침 카드로부터 연장된 탄성 접촉 구조물을 구비한 탐침 카드를 필요로 하기보다는 반도체 다이 상에 필요한 탄성 및/또는 추종성이 내재된 채로, 다이의 배열 또는 다이 상에서의 결합 패드의 배치에 의해 구속받지 않고 반도체 웨이퍼로부터 단일화(분리)되기 전에 반도체 다이를 시험(연습 작동 및/또는 번인)하는 기술이 제공되며, 반도체 장치를 최종적으로 패키지화하기 위한 것과 동일한 탄성 접촉 구조물의 사용이 허용된다. 더욱이, 바람직하게는 반도체 웨이퍼로부터 반도체 다이를 단일화(분리)하기 전에 탄성 접촉 구조물(스프링 요소)을 다이에 장착함으로써, 반도체 장치를 가동시키는 "간단한" 시험 기판 등을 사용해서 하나 이상의 단일화되지 않은 반도체 다이(장치)에 복수개의 가압 접촉이 이루어질 수 있다. ("간단한" 시험 기판은 복수개의 탐침 요소가 그 표면으로부터 연장되는 기판인 종래의 "탐침 카드"와는 대조적으로 복수개의 단자 또는 전극을 갖는 기판이다.) 간단한 시험 카드는 보다 저렴하며, 종래의 탐침 카드보다 더 용이하게 구성된다. 더욱이, 종래의 시험 카드에서 고유한 특정 물리적 구속이 반도체 다이와 소망하는 가압 접촉을 하는 간단한 시험 기판을 사용했을 때는 나타나지 않는다. 이러한 방식으로, 복수개의 단일화되지 않은 반도체 다이가 웨이퍼로부터 반도체 다이를 단일화(분리)하기 전에 연습 작동(시험 및/또는 번인)될 수 있다. 반도체 다이에 장착되고 반도체 다이를 연습 작동하기 위해 사용되는 것과 동일한 스프링 접촉자 요소들이 이들을 웨이퍼로부터 단일화한 후에 반도체 다이에 영구 접속시키기 위해 사용될 수 있다는 것은 큰 이점이다."
도5a에 제시된 기술은 다이를 캐리어에 장착하거나 또는 그 반대로 캐리어를 다이에 장착하는 "선택 및 배치" 장비에 의해 수행될 수 있으며, 중앙 열의 결합 패드를 갖는 반도체 다이에 가장 적합하다.
도5b는 본 발명의 특징부(580)를 도시하고 있으며, 여기서 도5의 캐리어는 전술한 방식으로 전자 부품(502)(예컨대, 반도체 다이)에 장착되고, 최종 단계에서 전자 부품의 표면으로부터 연장되어 반도체 다이(502)의 표면을 덮고, 캐리어 기판(510)을 덮으며, 반도체 장치(502)와 캐리어 기판(510) 사이의 접속체(520)를 덮으며, 제조된 복합 상호접속 (스프링) 요소(512)의 기부를 덮는 캡슐화제(encapsulant, 582)로 캡슐화된다. 이러한 소망하는 목적을 달성하기 위해서는 충분한 양의 캡슐화제가 요구되지만, 캡슐화제(582)의 인가가 신중하게 조절될 필요는 없다. 이 기술(580)은 반도체 다이로부터 반도체 다이를 단일화하기 전에 또는 이들을 단일화한 후에 수행될 수 있다.
도6은 반도체 다이에 스프링 요소를 제공하고 단일화되지 않은 다이 또는 단일화된 다이에 적용할 수 있는 대체 기술(600)을 도시하고 있다. 본 도면에 도시된 바와 같이, 강성 캐리어 기판(610)(도면 부호 510 또는 540과 비교)이 (상술한 바와 같이 적절한 접착제에 의해) 반도체 다이(602)의 표면(602a)에 장착된다. 반도체 다이(602)는 그 표면(602a) 상에 복수개의 결합 패드(604)가 배치되며, 강성캐리어 기판(610)은 (도시된) 그 상부면 상에 대응하는 복수개의 단자(612)가 배치된다. 각 결합 패드(604)에 대해서, 결합 와이어(618)가 결합 와이어(618)를 절단하지 않고 결합 패드에 결합되고, 연장되어 대응 단자(612)에 결합된다. 이것은 결합 패드(604)와 대응 단자(612) 사이에 접속을 형성한다. 각 단자(612)에 대해서 결합 와이어(618)가 [결합 와이어의 부분(620)으로서] 더욱 연장되어 캐리어 기판(610)의 표면으로부터 연장되며, 상술한 방식(도2a와 비교)으로 성형 및 절단된다. 이것은 스프링 모양과 선단부(620a)를 가지는 자유 직립 와이어 스템(620)을 제공한다. 와이어 스템(620)은 결합 와이어(618)와 인접한다[즉, 와이어 스템은 그 중간부에서 단자(612)에 결합된 하나의 연속 와이어이다.]
반도체 다이에 블랭킷 전도층(310)을 제공하는 것에 관련해서 상술한 바와 같이, (예컨대, 다이 상의 잉여 창의 존재로 인해) 전체 조립체를 도금(오버코팅)하는 것은 마찬가지로 적합하지(또는 바람직하지) 않을 수 있다. 따라서, 그와 같은 도금[자유 직립 와이어 스템(620)을 복합 상호접속 요소로 변형시키는 데에 필요한 단계]을 수행하기 위해서는, 도금 전에 다이의 표면을 마스킹하는 것이 중요하다. 이것은 캐리어 기판(610)의 면을 덮지 않도록 다이(602)의 면 상에 선택적으로 인가되는 (감광성 내식막 등의) 마스킹 재료(630)로 도6a에 도시되어 있다. 이러한 방식으로 일단 마스킹을 하면, 조립체[즉, 다이(602), 캐리어 기판(610) 및 결합 와이어(618)로 된 조립체] 재료(622)로 용이하게 오버코팅될 수 있다. 이 마스킹 재료(630)는 제 위치에 남겨지거나, 또는 오버코팅 후에 제거될 수 있다.
도6b는 도6의 캐리어 조립체의 다른 실시예(650)를 도시하고 있다. 이 실시예에서,
(a) 마스킹 재료(680)(도면 부호 630과 비교)는 결합 와이어(668)(도면 부호 618과 비교) 및 와이어 스템(670)(도면 부호 620과 비교)을 오버코팅(672, 도면 부호 622와 비교)하기 전에 인가된다.
(b) 캡슐화제(682) 층이 마스킹 재료(680) 위에 인가되어 파생된 복합 상호 접속 요소(670/672, 도면 부호 620/622와 비교)를 안정화, 다시 말해서 와이어 스템과 캐리어(660)(도면 부호 610과 비교) 사이의 이음부를 "고착"시킨다. 적절한 양의 캡슐화제(682)가 파생된 복합 상호접속 (스프링) 요소의 (선단을 포함한) 상당 부분을 노출된 상태로 남겨 둔 채로 복합 상호접속 (스프링) 요소를 덮도록 인가된다(도5b와 관련해서 설명한 기술과 비교).
본 발명의 범위 내에서는 상기 특징[(a) 및 (b)]들 중 하나 또는 양자 모두가 채택될 수 있다.
도7a 내지 도7f는 본 발명의 스프링 요소 캐리어를 채택하여 제조한 대체 기술(700)을 도시하고 있다.
도7a는 복수개의 리드프레임 핑거(702; 하나만 도시)를 갖는 리드프레임을 도시한다. 각 핑거(702)는 내측단(702a)을 갖고 있다. 감광성 내식막(704) 등의 마스킹 재료(704)는 리드프레임 핑거(702)의 내측 부분은 남겨 두고 양 측부(상부 및 하부)의 외측 부분에 도포된다.
도7b는 코어 요소(와이어 스템; 706)가 리드프레임 핑거(702)의 노출된 내측 부분에 결합되고 와이어 스템을 전자 부품의 단자[도2a의 코어(216)와 비교]에 장착하는 상기에 설명한 기술과 유사한 방식으로 스프링식 형상을 취하는 것을 도시 한다. 다음에, 도7c에 도시된 것처럼 코어 요소가 장착된 형상을 취하는 리드프레임은 상기에 설명한 것처럼 니켈 등의 적절한 전도성 금속 재료(708)로 오버코텅된다. 이 방식에서, 소정의 저항을 갖는 복합 상호접속 요소들은 리드프레임의 내측 단부에 고정된 자유 직립형 스프링 요소로서 형성된다.
그 다음에, 도7d에 도시된 것처럼 마스킹 재료(704)가 제거되고, 접착 테이프 또는 접착제가 도포된 양면 폴리아미드 등의 접착 재료로 된 필름(712)이 리드 프레임(702)의 하측면(도시 방향)에 부착된다. 전체 구조는 에폭시 등으로 캡슐화 될 수 있으며, 스프링(710)의 기부 쪽으로 상향(도시 방향) 연장된다.
도7e는 서로 내측으로 향하는 두 세트(700, 700a)의 리드프레임 핑거와 그 사이에 중심 개구(720)를 갖는 완전한 형상의 리드프레임을 도시한다.
본 발명의 범위 내에서, 스프링 요소가 단지 예시를 위한 것인 복합 상호접속 요소(오버코팅 코어)로 될 필요는 없으며, 그 대신에 근본적으로 탄성을 갖는 단일체 상호접속 요소(예를 들어, 단일의 높은 항복 강도를 갖는 재료)로 될 수도 있다.
도7f에 도시된 것처럼, 캐리어는 복수개의 단자(732)를 갖는 전자 부품(730)의 전방면에 접착 필름(712)에 의해 적절하게 장착되고, 각 단자는 결합 와이어(734)에 의해 리드프레임 핑거(702) 중 하나에 와이어 결합된다.
본 발명의 범주 내에서, 리드프레임 핑거(702)의 외측 부분, 즉 마스킹된 부분(704)이지만 오버코팅되지 않을 부분은 임의의 적절한 방법으로 에칭되거나 제거된다. 그러나, 접착 필름(712)은 칩 스케일(칩 상호접속부) 캐리어가 전자 부품의 전방면을 보호하도록 장착되게 되는 전자 부품(예를 들어, 도면부호 730)의 전체 전방면(도7e에서 상부)을 덮는 것이 바람직하다.
본 발명의 범주 내에서, 칩 스케일 캐리어는 반도체 다이가 시험 및 번인되기 전후에 반도체 웨이퍼 상의 비단일 반도체 다이에 장착될 수 있다.
본 발명의 범주 내에서, 리드프레임(702)은 종래의 리드프레임과 유사하게 프레임에 의해서 초기에 서로 결속되며, 상기 프레임은 칩 스케일 캐리어가 반도체 다이에 장착된 후에 (스탬핑 제거 등에 의해서) 제거된다. 이는 본 발명의 칩 스케일 캐리어를 취급하는 데 표준 리드프레임 처리 장치를 사용할 수 있다는 장점을 제공한다. 또한, 부품(예를 들어, 730)은 취출되어 리드프레임 상에 위치되고, 거기에 결합(734)되어, 리드프레임(존재하는 경우)을 제거하기 전에 캡슐화 된다.
(칩 스케일 캐리어)
도8a는 본 발명에 따른 칩 스케일 캐리어(800)의 일 실시예를 도시한다. 반도체 장치 등의 전자 부품(802)은 부품(802)의 전방면(도면에서 상부) 상에 있는 절연층(808)의 개구(806, 807) 내에 복수개의 단자(804, 805; 2개만 도시)를 갖고 있다.
도5 및 도5a의 스프링 요소 캐리어와 유사한 방식으로, 캐리어 기판(810)이 마련되고, 그 위에서 스프링 요소(복합 상호접속 요소, 탄성 접촉 구조)가 제조되며 이로부터 전자 부품의 단자에의 결합 와이어 접속이 이루어진다. 이 실시예에서, 기판(810)은 절연층(812)과 이 절연층(812) 위에 배치된 패턴화 전도총(814) 및 이 전도층(814) 위에 배치된 또 다른 절연층(816)과 이 절연층(816) 위에 배치된 또 다른 패턴화 전도층(818)을 포함하는 다층 기판이다. 절연층(816)은 제1 전도층 상에 대체로 중심적으로 배치되고, 제1 전도층의 개개의 전도성 라인 중 두개의 단부 부분이 노출되게 해주는 크기를 취한다.
본 발명의 범주 내에서, 교대로 연속되는 절연층 및 전도층은 3개 이상의 층들을 갖는 다층 기판을 형성하도록 반복될 수도 있다.
전도층(814)은 절연층(812)의 하나의 측면 모서리(도면에서 좌측)로부터 절연층(812)의 대향측면 모서리(도면에서 우측)로 연장되는 복수개의 전도성 라인(도면에는 하나만 도시)을 갖는 형상을 취한다. 마찬가지로, 전도층(818)은 절연층(816)의 하나의 측면 모서리(도면에서 좌측)로부터 절연층(816)의 대향측면 모서리(도면에서 우측)로 연장되는 복수개의 전도성 라인(도면에는 하나만 도시)을 갖는 형상을 취한다. 도시된 것처럼, 절연층(812)은 절연층(816)보다 크고, 절연층(816)은 전도층(814)의 중간 지점 위에 배치되어서 전도성 라인(814)의 단부들이 노출되게 된다.
코어 요소(와이어 스템; 820)는 기판의 전도성 라인으로부터 연장되는 자유 직립형 접촉자 구조를 제조하는 상기에 설명한 방식으로 전도성 라인(814)의 하나의 노출 단부(부분)에 결합되고, 코어 요소(와이어 스템; 822)는 전도성 라인(818)의 하나의 노출 단부(부분)에 결합된다.
기판(810)은 전자 부품의 절연층(808; 즉, 전자 부품의 표면) 위에 배치된다. 전도성 라인(814, 818)의 내측 단부들(대향 단부 부분들)은 결합 와이어(830, 832)를 갖춘 전자 부품(802)의 단자(804, 805) 중 해당하는 것에 각각 연결된다.
상기에 설명한 것처럼, 와이어 스템(820, 822)은 복합 상호접속 요소에 소정의 탄성을 부과하도록 오버코팅된다. 이를 위하여, 도8b에 도시된 것처럼 스프링 캐리어를 전자 부품에 장착하기 전에 "결합 선반"[전자 부품의 단자에 와이어 결합되는 전도성 라인(814, 818)의 단부 부분들]이 마스킹 재료(824)로 마스킹되고, 와이어 스템들은 전도성 재료(826)로 된 하나 이상의 층으로 오버코팅(예들 들어, 도금)된 후에, 마스킹 재료(824)가 제거된다.
이 실시예(800)의 장점은 각 결합 선반 상의 배선이 스프링 요소(탄성 접촉자 구조)에 직접·이어지고, 다층 구조(810)를 통해서 형성할 필요가 없다는 것이다. 이는 기판 상에 미세한 전도성 라인을 필요로 하지 않고 저감된 비용으로 전자 부품(802)에 매우 높은 밀도의 접속을 이룰 수 있게 해준다. 또한, 본 발명의 칩 스케일 캐리어는 전자 부품 상의 단자의 외주 어레이로부터 스프링 요소의 영역 어레이에 이르기까지의 전이를 간편하게 해준다.
도8b에 도시된 것처럼, 스프링 요소(오버코팅 와이어 스템)는 임의의 높이에서 시작할 수 있으나, 동일 평면(도8b의 점선으로 도시됨)에서 종결될 수도 있다. 다시 말해서, 스프링 요소들이 칩 스케일 캐리어의 상이한 높이로부터 시작하더라도 이들은 전자 부품(802) 위의 동일 높이에서 쉽게 종결될 수 있게 된다.
상기에 설명한 것처럼, 기판(810)은 임의의 수의 층들을 가질 수 있다. 예를 들어, 하나의 총은 전력용으로 제공되고, 다른 층은 접지용으로 제공되며, 추가의 하나 이상의 층들은 전자 부품에 대한 신호 반송용으로 제공된다.
기판(810)은 접착 등의 임의의 적절한 방식으로 전자 부품에 부착될 수 있고, 반도체 장치의 모서리를'현수하지 않고 반도체 장치 위에 위치시키는 크기를 취한다.
본 발명의 범주 내에서, 결합 선반들은 이들 각각의 층 상의 외주 위치 이외의 장소에 위치한다. 다층의 비어리스(vialess) 캐리어를 구비하는 것의 장점은, 스프링들이 장착되는 선택된 영역이 접근 가능한 한(다층 캐리어의 중첩층에 의해 덮이지 않는 한), 임의의 높이에 있는 배선층이 스프링 접촉자를 임의의 선택된 영역(즉, 외주 선반과는 다른 부분)에서 장착하기 위해 그리고 전자 부품(예를 들어, 반도체 다이)의 단자에 연결하기 위해 접근 가능한 경우에 발생한다.
본 발명의 범주 내에서, 다층 캐리어의 여러 높이(층)로부터 발생되는 스프링 접촉자의 자유단(선단부)들 모두가 공통 평면으로 될(동일 평면 상에서 종결될) 필요는 없다. 몇몇 용도(예를 들어, 모든 단자들이 공통 평면을 취하지 않도록 된 하나 이상의 부품을 연결하는 용도)에서, 스프링 접촉자는 이들의 선단부들이 캐리어 기판 위의 임의의 소정 높이(z축)에 위치하도록 용이하게 제조된다.
(복합 리드프레임)
본 발명의 스프링 캐리어는 반도체 다이를 리드프레임에 장착하기 위한 자동화 설비의 장점을 취하면서 실질적으로 종래의 리드프레임을 사용하여 제조할 수 있다.
도9a는 스프링 요소(902)가 리드프레임의 리드(904)의 내측 부분에 장착된(복합 상호접속 요소의 경우에 결합 및 오버코팅된) 본 발명의 실시예(900)를 도시 한다. 리드프레임의 외측 부분(906)은 프레임(링; 906)이다. 리드프레임의 리드(904)는 복수개의 단자(910; 하나만 도시)를 갖는 반도체 다이(908) 위로 연장되고, 스프링 요소(902)의 반대쪽 위치에 배치된 적절한 접착제(912)를 사용하여 이에 장착된다. 접착제는 탄성 또는 추종성을 가질 필요가 없다. 리드(904)는 와이어 결합 등에 의해 단자(910)에 스프링 요소(902)의 내측(도면에서 좌측)에서 연결된다.
리드(904)는 스프링 요소(902)와 프레임(906) 사이에서 외측 위치(도면에서 우측), 바람직하게는 반도체 다이(908)의 외주 내측으로 절단된다. 이는 반도체 다이(908)의 전방면(도면에서 상부)과 리드(904)의 후방면(도면에서 하부) 사이의 간극에 리드프레임의 리드들을 절단하기에 충분한 힘을 갖는 (양호하게 지지된) 강성 앤빌형 요소(914)를 삽입함으로써 적절하게 얻어진다. 이 방식에서, 복수개의 리드(904)는 복수개의 스프링 요소(902)가 리드(904)로부터 연장되는 상태에서 반도체 다이(908) 상의 복수개의 단자(910)에 연결될 수 있다. 최종 단계에서, 절단된 리드들 및 반도체 다이의 전방면은 도5b에 도시된 것과 유사한 방식으로 적절한 포팅 화합물(예를 들어, 글롭 탑 에폭시)로 캡슐화될 수 있다. 스프링 요소(902)의 바닥부들을 덮는 캡슐 커버는 스프링 요소들의 기능을 손상시키지 않는다(즉, 반도체 다이에 가압 접속을 만들기 위한 탄성 접촉자 구조를 제공한다).
본 발명의 범주 내에서, 리드프레임은 반도체 다이(908)의 외주 내에 전체적으로 끼워지는 크기를 취한다.
도9b는 본 발명의 변경 실시예(950)를 도시한다. 이 실시예에서, 캐리어는 캡톤(tm) 필름 등의 절연층(954)으로 지지되는 복수개의 전도성 리드(라인)(952) (바람직하게는, 프레임 없음)를 포함한다. 앞에서 설명한 실시예(900)에서처럼 스프링 요소(956; 902와 비교)는 각 리드(952; 904와 비교)의 내측 부분에 장착되고, 각 리드(952)는 반도체 다이(960; 908과 비교)의 대응 단자(958; 910과 비교)에 연결된다. 적절한 접착제(962; 912와 비교)가 스프링 캐리어(950)를 반도체 다이(960)의 전방면에 장착하는데 사용된다.
이 실시예에서, 리드(952)는 반도체 다이(960)의 외주 너머로 연장되지 않도록 패턴화된 크기를 갖는다. 그러나, 반도체 다이(960)에의 조립 중에 스프링 캐리어(950)의 취급 용이성을 위하여 절연 필름(954)은 반도체 다이(960)의 외주 너머로 연장될 수도 있다. 이는 일반적으로 바람직하다.
스프링 캐리어(950) 및 반도체 다이(960)는 앞에서 설명한 실시예(900)에서와 유사한 방식으로 캡슐화되는 것이 바람직하다(도시 생략). 이렇게 하면, 절연층(954)이 캡슐 너머로 연장되지 않도록(즉, 캡슐화되도록) 트리밍되는 것이 바람직하다. 그러면, 절연층(954)의 과도한 외측 부분(964)은 절연층(954)의 잔류 내측 부분[즉, 리드(952)를 지지하는 부분]이 캡슐화될 수 있도록 제거되어야 한다.
도면에 도시된 갓처럼, 점선(966)은 절연층의 내측 부분과 외측 부분 사이의 경계부를 나타낸다. 이들 절연층의 두 개의 부분은 라인(966)에 고온 바아를 인가하는 방법 및 라인(966)을 따라 집중된 레이저 비임을 안내하는 방법 등을 포함하는 임의의 적절한 방법으로 서로로부터 절단될 수 있다.
도9c는 리드(974)의 내측 단부들이 캡슐화되고 스프링 요소(976)가 리드들로부터 연장되며 점선으로 도시된 리드프레임의 외측 부분(978)이 앞에서 설명한 것처럼 절단된 상태에서 반도체 다이(972)에 장착된 스프링 캐리어(970)를 도시한 사시도이다.
(플립 칩형 캐리어)
"반도체 칩 조립체"를 구성하도록 스프링 요소 및 캐리어(리드프레임 포함)를 반도체 다이에 장착하는 여러 실시예들에 대하여 설명했다.
도10은 반도체 다이(칩)에 결합 와이어 대신에 납땜 연결부를 사용한 반도체 칩 조립체의 또 다른 실시예(1000)를 도시한다. 이 실시예에서, 스프링 요소 캐리어 기판(1002)은 상부면(1002a) 상에 복수개(두 개만 도시)의 단자(1004)를 갖추고, 그리고 바닥면(1002b) 상에 복수개(두 개만 도시)의 단자(1006)를 갖추고 있다. 복수개(두 개만 도시)의 스프링 요소(1008)는 앞에서 설명한 실시예와 유사한 방식으로 단자(1004)에 장착된다. 단자(1004)들은 적절한 방법(도시 생략)에 의해 캐리어 기판(1002)을 통해서 단자(1006)에 연결된다.
반도체 장치(다이, 칩)는 이의 전방면(도면의 상부)에 배치된 복수개(두 개만 도시)의 단자(1012)를 갖고 있다. 단자(1006)들은 단자(1012) 중 해당하는 하나의 단자에 나란하게 정렬되고, 캐리어 기판(1002)의 열팽창 계수는 반도체 다이(1010)의 열팽창 계수에 거의 일치하도록 선택된다.
사용시에, 캐리어 기판(1002)은 납땜에 의해 반도체 칩(1010)에 장착된다. 이를 위하여, 소량의 땜납 또는 땜납 페이스트(1014)가 단자(1006, 1012) 중 적어도 하나에 도포된다. 이는 스크리닝(예를 들어, 땜납 페이스트)에 의해서, 캐리어 기판(1002)과 반도체 다이(1010) 사이에 납땜 예비 성형체를 삽입함으로써 또는 두전자 부품 사이에 플립 칩형 접속(납땜 접합)을 수행하는 다른 적절한 종래의 방법에 의해 이루어질 수 있다.
땜납 페이스트(1014)가 재유동하면, 캐리어 기판(1002)은 표면 장력에 기인 하여 반도체 칩에 자체 정렬되는 경향을 갖게 된다. 선택적으로, 상기 자체 정렬중에 모멘트(즉, 힘)를 증가시키기 위해서 하나 이상의 큰 더미(dumnly)의 납땜 가능한 형상부(1016, 1018)가 캐리어 기판의 바닥면(1002b)과 반도체 다이(1010)의 전방면 상에 각각 마련된다. 적절한 양(도시 생략)의 땜납 또는 땜납 페이스트는 땜납 페이스트(1014)와 관련하여 상기에 설명한 방식으로 상기 형상부 중 적어도 하나에 도포된다. 본 발명의 범위 내에서, 땜납(또는 땜납 페이스트)은 상기 두개의 부품(1010, 1002) 중 어느 하나에 땜납(또는 땜납 페이스트)을 전부 도포하는 대신에 반도체 다이 상의 큰 형상부(1018)에 도포하고 캐리어 기판 상의 단자(1014)에 도포할 수 있으며, 그 역으로도 가능하다.
최종 단계(재유동 납땜 후)에서, 캐리어 기판(1002) 및 반도체 다이는 상기에서 설명한 방식으로 캡슐화(도시 생략)될 수 있다.
본 발명의 범주 내에서, 단일 스프링 요소를 포함하여 임의의 스프링 요소는 칩 스케일 캐리어(예를 들어, 800)의 표면으로부터 연장될 수 있다. 다시 말해서, 본 발명은 코어 및 오버코팅을 포함하는 복합 스프링 요소를 사용하는 것에 제한되지 않는다.
본 발명의 범주 내에서, 복수개의 개개의 칩 스케일 캐리어를 전자 부품(예를 들어, 반도체 웨이퍼)에 직립형으로 장착하기 위한 배열을 취하는 형상으로 할 수 있다. 예를 들어, 복수개의 칩 스케일 캐리어는 이들의 강성을 증진시키도록 오버코팅되는 결합 와이어들과 함께 결속될 수 있다. 또한, 복수개의 칩 스케일 캐리어는 리드프레임형 배열 또는 TAB 테이프형 캐리어 형태로 서로 물리적으로 합체될 수 있다.
도11은 스프링 캐리어(1102, 1002와 비교)가 반도체 웨이퍼(1106)에 플립 칩방식으로 장착되는 방법을 도시한다. 여기에 도시된 것처럼, 스프링 캐리어(1102)는 반도체 웨이퍼(1106) 상의 하나의 다이 구역(1104)보다 큰 스팬을 취한다. 이 실시예에서, 스프링 캐리어(1102)는6개의 인접 다이 구역(1104)에 걸쳐 있다. 다이 구역들을 단일화(다이싱)하는 동안에(예를 들어 웨이퍼를 절단하는 동안에), 스프링 캐리어(1102)도 다이싱 될 수 있다. 이 실시예에서, 스프링 캐리어(1102)의 노출면으로부터 연장되는 자유 직립형 스프링 접촉자(1108과 비교)들은 명확한 도시를 위하여 생략되어 있다.
본 발명을 도시 및 설명을 위한 예시적인 몇몇 실시예에 대하여 설명하였으나, 본 발명의 기술 사상 내에서 상기 실시예에 대한 여러 변경도 가능하며 이들도 본 발명에 속한다. 물론, 이 기술 분야에 숙련된 자에게는 상기에 설명한 주제에 대한 여러 변경 실시예도 가능하고 이러한 변경 실시예도 본 발명의 범위에 속한다. 이들 수 개의 변경 실시예가 모출원에 기재되어 있다.
예를 들어, 도6 및 도6a를 참조하여 설명한 기술(600)은 도5a와 관련하여 설명한 방식으로 웨이퍼 상의 두 개 이상의 단일화되지 않은 다이에 걸쳐 있는 캐리어 기판에 적용할 수도 있다.
예를 들어, 본 발명의 스프링 캐리어 기판을 반도체 다이 등의 전자 부품에 장착하고 (캐리어 기판과 반도체 다이의 면 사이의 임의의 간극을 포함하여) 캐리어 기판의 모서리들을 유리 등의 기밀 재료로 밀봉함으로써 기밀식 패키지를 얻을 수 있게 된다. 캐리어 기판으로는 세라믹 등의 기밀 재료로 된 것이 바람직하다. 기밀성을 보장할 필요가 있는 경우에는, 캡슐 재료가 캐리어 기판의 모서리와, (스프링 요소의 바닥부를 포함하여) 스프링 요소들이 장착하게 되는 표면을 덮을 수 있다.
상기에 설명한 주제의 또 다른 변경으로는 (대응하는 복수개의 스프링 요소가 장착된) 비교적 큰 캐리어 기판을 취하여 캐리어를 복수개의 결합된 반도체 다이에 (예를 들어, 반도체 다이 또는 큰 크기의 캐리어 기판의 바닥면 상에 납땜 범프를 형성함으로써) (예를 들어 재유동 납땜에 의해) 연결하고, (스프링 캐리어들이 부착된 상태로) 반도체 다이를 절단(단일화)하는 방법이 있다. 상기에서 설명한 캡슐화제는 반도체 다이를 단일화하기 전에 또는 그 후에 사용할 수 있다.

Claims (43)

  1. 표면을 갖는 반도체 다이와, 이 반도체 다이의 표면 상에 있는 단자들을 포함하는 반도체 장치 조립체에 있어서,
    반도체 다이의 표면에 장착된 캐리어 기판과,
    상기 캐리어 기판의 표면으로부터 연장되는 자유 직립형 스프링 요소들과,
    상기 스프링 요소들과 단자들 사이의 접속부를 포함하는 것을 특징으로 하는 반도체 장치 조립체.
  2. 제1항에 있어서, 접속부는 결합 와이어인 것을 특징으로 하는 반도체 장치 조립체.
  3. 제1항에 있어서, 접속부는 납땜 접합부인 것을 특징으로 하는 반도체 장치 조립체.
  4. 제1항에 있어서, 캐리어 기판은 리드프레임이고, 스프링 요소들은 상기 리드 프레임의 리드들에 장착된 것을 특징으로 하는 반도체 장치 조립체.
  5. 제1항에 있어서, 캐리어 기판은 절연층과 이 절연층 상에 있는 전도성 라인을 포함하고, 스프링 요소들은 전도성 라인들에 장착된 것을 특징으로 하는 반도체 장치 조립체.
  6. 제1항에 있어서, 단일 캐리어 기판은 적어도 두 개의 반도체 다이의 표면에 장착된 것을 특징으로 하는 반도체 장치 조립체.
  7. 제6항에 있어서, 적어도 두 개의 반도체 다이는 웨이퍼 상에 있는 단일화되지 않은 반도체 다이들인 것을 특징으로 하는 반도체 장치 조립체.
  8. 제1항에 있어서, 반도체 다이의 표면과 캐리어 기판 및 접속부들을 덮는 캡슐을 포함하는 것을 특징으로 하는 반도체 장치 조립체.
  9. 제1항에 있어서, 캐리어 기판은 적어도 하나의 절연층에 의해 분리된 적어도 두 개의 전도층을 포함하는 것을 특징으로 하는 반도체 장치 조립체.
  10. 제1항에 있어서, 스프링 요소는 복합 상호접속 요소인 것을 특징으로 하는 반도체 장치 조립체.
  11. 표면 상에서 결합 패드들을 갖는 반도체 다이와,
    표면 상에서 단자들을 갖고 상기 반도체 다이의 표면에 장착되는 캐리어 기판과,
    상기 결합 패드들을 상기 단자들에 연결하는 결합 와이어들과,
    상기 반도체 다이의 표면으로부터 멀어지는 방향으로 상기 단자들로부터 연장되는 스프링 요소들을 포함하는 반도체 조립체.
  12. 제11항에 있어서, 스프링 요소는 복합 상호접속 요소인 것을 특징으로 하는 반도체 조립체.
  13. 제11항에 있어서, 캐리어 기판의 표면 상에 복수개의 제1 단자와 복수개의 제2 단자가 마련되어 있고, 스프링 요소가 복수개의 제1 단자로부터 연장되고, 결합 와이어가 복수개의 제2 단자에 연결되고, 복수개의 제1 단자들과 복수개의 제2단자들을 연결하는 캐리어 기판의 표면 상에 위치한 복수개의 전도성 라인을 더 포함하는 것을 특징으로 하는 반도체 조립체.
  14. 제11항에 있어서, 캐리어 기판은 적어도 두 개의 인접한 단일화되지 않은 반도체 다이에 걸쳐 있는 것을 특징으로 하는 반도체 조립체.
  15. 제11항에 있어서, 스프링 요소는 결합 와이어에 접촉하는 코어 와이어 스템을 갖는 것을 특징으로 하는 반도체 조립체.
  16. 표면 상에서 결합 패드들을 갖는 반도체 다이와,
    표면 상에서 단자들을 갖고 상기 반도체 다이의 표면에 장착되는 캐리어 기판과,
    상기 결합 패드들과 단자들 사이에서 연장되고 반도체 다이의 표면으로부터 멀어지는 방향으로 캐리어 기판의 표면으로부터 자유 직립형 와이어 스템에 접촉하도록 더 연장되는 결합 와이어들과,
    적어도 자유 직립형 와이어 스템을 오버코팅하는 전도성 재료로 된 적어도 하나의 층을 포함하는 반도체 조립체.
  17. 제16항에 있어서, 반도체 다이의 표면에 걸쳐 배치되어 캐리어 기판에 인접한 오버코팅된 와이어 스템의 일부분까지 연장되는 캡슐을 더 포함하는 것을 특징으로 하는 반도체 조립체.
  18. 제16항에 있어서, 캐리어 기판은 적어도 두 개의 인접한 단일화되지 않은 반도체 다이들에 걸쳐 있는 것을 특징으로 하는 반도체 조립체.
  19. 사용 시에 결합 패드들을 갖는 반도체 다이의 표면에 걸쳐 연장되는 복수개의 리드프레임 핑거들을 갖는 리드프레임과,
    리드프레임 핑거에 장착되어 이로부터 자유 직립형 방식으로 연장되는 스프링 요소들을 포함하는 리드프레임.
  20. 제19항에 있어서, 스프링 요소는 복합 상호접속 요소인 것을 특징으로 하는 리드프레임.
  21. 교번하는 절연층 및 적어도 2개의 패턴화 전도층을 포함하고, 상부면을 가지며, 절연층 중 적어도 하나는 전도층 중 대응하는 적어도 하나의 전도층 위에 중첩하는 다층 기판과,
    상부면으로부터 임의의 중첩 절연층 또는 전도층을 통해서 접근 가능한 중첩 절연층들을 갖는 전도층들의 제1 선택 영역과,
    패턴화 전도층들로부터 상부면 위로 연장되고, 상기 전도층들의 제1 선택 영역으로부터 연장되는 중첩 절연 영역을 갖는 전도층들로부터 연장되는 스프링 요소를 갖는 스프링 접촉자들과,
    전자 부품에의 상호접속부를 만들기 위해 노출되는 중첩 절연층들을 갖는 전도층들의 제2 선택 영역을 포함하는 칩 상호접속 캐리어.
  22. 제21항에 있어서, 상호접속부는 결합 와이어인 것을 특징으로 하는 칩 상호 접속 캐리어.
  23. 제21항에 있어서, 전자 부품이 반도체 다이이고, 제1 전도층의 전도성 라인의 일단부와 제2 전도층의 전도성 라인의 일단부로부터 연장되는 복수개의 제2 스프링 요소를 더 포함하는 것을 특징으로 하는 칩 상호접속 캐리어.
  24. 제21항에 있어서, 스프링 접촉자는 복합 상호접속 요소인 것을 특징으로 하는 칩 상호접속 캐리어.
  25. 탄성 접촉 구조물들을 반도체 다이들에 장착하는 방법에 있어서,
    복수개의 자유 직립형·스프링 요소를 캐리어 기판의 표면 상에 제조하는 단계와,
    적어도 하나의 반도체 다이의 표면에 캐리어 기판을 배치하는 단계와,
    결합 와이어를 사용하여 자유 직립형 스프링 요소들을 적어도 하나의 반도체 다이의 단자들에 배선하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 스프링 요소는 복합 상호접속 요소인 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 캐리어 기판은 절연 기판인 것을 특징으로 하는 방법.
  28. 제25항에 있어서, 결합 와이어는 스프링 요소에 접촉하는 것을 특징으로 하는 방법.
  29. 제25항에 있어서, 캐리어 기판은 리드프레임인 것을 특징으로 하는 방법.
  30. 제25항에 있어서, 캐리어 기판은 다층 기판인 것을 특징으로 하는 방법.
  31. 제25항에 있어서, 캐리어 기판은 반도체 다이의 모서리 위에 걸치지 않고 반도체 다이 상부에 위치하는 크기로 된 것을 특징으로 하는 방법.
  32. 자체의 제1 표면 상의 제1 단자들로부터 제2 표면 상의 제2 단자들까지 연장되게 되는 전도성 부분을 갖는 기판과,
    일 표면 상에서 단자들에 장착된 스프링 요소들과,
    제2 표면에 장착되고 대향 측면 상에서 제2 단자들에 전기적으로 접속된 반도체 다이를 포함하는 반도체 칩 조립체.
  33. 제32항에 있어서, 반도체 다이와 캐리어 기판을 덮는 캡슐을 더 포함하는 것을 특징으로 하는 반도체 칩 조립체.
  34. 기판과,
    상기 기판의 일 표면으로부터 연장되는 복수개의 자유 직립형 스프링 요소와,
    상기 스프링 요소들을 전자 부품에 연결하는 수단을 포함하는 칩 상호접속 캐리어.
  35. 제34항에 있어서, 연결 수단은 결합 와이어들이 결합될 수 있는 단자들인 것을 특징으로 하는 칩 상호접속 캐리어.
  36. 제34항에 있어서, 연결 수단은 납땜 접속이 이루어질 수 있는 단자인 것을 특징으로 하는 칩 상호접속 캐리어.
  37. 제34항에 있어서, 전자 부품은 적어도 하나의 반도체 다이인 것을 특징으로 하는 칩 상호접속 캐리어.
  38. 자체의 제1 표면 상의 제1 단자들로부터 제2 표면 상의 제2 단자들까지 연장 되게 되는 전도성 부분을 갖는 기판과,
    일 표면 상에서 단자들에 장착된 스프링 접촉자들을 포함하는 스프링 접촉자 캐리어.
  39. 제38항에 있어서, 스프링 접촉자는 복합 상호접속 요소인 것을 특징으로 하는 스프링 접촉자 캐리어.
  40. 제38항에 있어서, 스프링 접촉자는 단일체 상호접속 요소인 것을 특징으로 하는 스프링 접촉자 캐리어.
  41. 반도체 장치의 표면 상에 자유 직립형 접촉자들을 마련하는 방법에 있어서,
    자유 직립형 접촉자들을 적어도 하나의 타일 기판의 일 표면에 장착하는 단계와,
    적어도 하나의 타일 기판을 반도체 장치의 표면에 결합하여 연결하는 단계를 포함하는 것을 특징으로 하는 방법.
  42. 제41항에 있어서, 반도체 장치는 반도체 웨이퍼 상에 잔류하는 것을 특징으로 하는 방법.
  43. 제41항에 있어서, 타일은 납땜에 의해 반도체 장치에 결합된 것을 특징으로 하는 방법.
KR1019970708468A 1995-05-26 1996-05-28 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법 KR100299465B1 (ko)

Applications Claiming Priority (26)

Application Number Priority Date Filing Date Title
US08/452,255 US6336269B1 (en) 1993-11-16 1995-05-26 Method of fabricating an interconnection element
US8/452255 1995-05-26
US08/452255 1995-05-26
US52624695A 1995-09-21 1995-09-21
US08/526246 1995-09-21
US8/526,246 1995-09-21
US8/526246 1995-09-21
US08/533,584 US5772451A (en) 1993-11-16 1995-10-18 Sockets for electronic components and methods of connecting to electronic components
US08/533584 1995-10-18
US8/533,584 1995-10-18
US8/533584 1995-10-18
US08/554,902 US5974662A (en) 1993-11-16 1995-11-09 Method of planarizing tips of probe elements of a probe card assembly
US08/554902 1995-11-09
US8/554902 1995-11-09
US8/554,902 1995-11-09
USPCT/US95/14909 1995-11-13
PCT/US1995/014909 WO1996017378A1 (en) 1994-11-15 1995-11-13 Electrical contact structures from flexible wire
WOUS95/14909 1995-11-13
US08/558,332 US5829128A (en) 1993-11-16 1995-11-15 Method of mounting resilient contact structures to semiconductor devices
US8/558,332 1995-11-15
US8/558332 1995-11-15
US08/558332 1995-11-15
US60217996A 1996-02-15 1996-02-15
US08/602179 1996-02-15
US8/602179 1996-02-15
PCT/US1996/008328 WO1997016866A2 (en) 1995-05-26 1996-05-28 Chip interconnection carrier and methods of mounting spring contacts to semiconductor devices

Publications (2)

Publication Number Publication Date
KR19990021993A KR19990021993A (ko) 1999-03-25
KR100299465B1 true KR100299465B1 (ko) 2001-10-27

Family

ID=27560011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708468A KR100299465B1 (ko) 1995-05-26 1996-05-28 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법

Country Status (4)

Country Link
JP (1) JP2968051B2 (ko)
KR (1) KR100299465B1 (ko)
AU (1) AU5965796A (ko)
WO (1) WO1997016866A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6705876B2 (en) 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6799976B1 (en) 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP4050732B2 (ja) 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4711800B2 (ja) * 2005-10-07 2011-06-29 日本電子材料株式会社 プローブカードの製作方法
JP2013024824A (ja) * 2011-07-26 2013-02-04 Denso Corp センサ装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230632A (en) * 1991-12-19 1993-07-27 International Business Machines Corporation Dual element electrical contact and connector assembly utilizing same
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230632A (en) * 1991-12-19 1993-07-27 International Business Machines Corporation Dual element electrical contact and connector assembly utilizing same
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact

Also Published As

Publication number Publication date
JP2968051B2 (ja) 1999-10-25
AU5965796A (en) 1997-05-22
WO1997016866A3 (en) 1997-06-19
JPH10510107A (ja) 1998-09-29
KR19990021993A (ko) 1999-03-25
WO1997016866A2 (en) 1997-05-09

Similar Documents

Publication Publication Date Title
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
US6023103A (en) Chip-scale carrier for semiconductor devices including mounted spring contacts
KR100366747B1 (ko) 반도체 웨이퍼를 시험하는 방법
JP3006885B2 (ja) 相互接続のためのコンタクト構造、介在体、半導体アセンブリおよび方法
JP4150695B2 (ja) より大きな基板にばね接触子を定置させるための接触子担体（タイル）
US5897326A (en) Method of exercising semiconductor devices
US5878486A (en) Method of burning-in semiconductor devices
US5884398A (en) Mounting spring elements on semiconductor devices
JP2000512065A (ja) 超小型電子素子のコネクタ
KR100299465B1 (ko) 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법
US7514798B2 (en) Arrangement for the protection of three-dimensional structures on wafers
KR19990021980A (ko) 리본형 코어 상호접속 요소

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090605

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee