JP4150695B2 - より大きな基板にばね接触子を定置させるための接触子担体（タイル） - Google Patents

より大きな基板にばね接触子を定置させるための接触子担体（タイル） Download PDF

Info

Publication number
JP4150695B2
JP4150695B2 JP2004147222A JP2004147222A JP4150695B2 JP 4150695 B2 JP4150695 B2 JP 4150695B2 JP 2004147222 A JP2004147222 A JP 2004147222A JP 2004147222 A JP2004147222 A JP 2004147222A JP 4150695 B2 JP4150695 B2 JP 4150695B2
Authority
JP
Japan
Prior art keywords
substrate
tile
contact
elements
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004147222A
Other languages
English (en)
Other versions
JP2004336062A (ja
Inventor
ハンドロス，イゴー，ワイ
エルドリッジ，ベンジャミン，エヌ
マシュー，ゲータン，エル
ドザイアー，トーマス，エイチ
スミス，ウィリアム，ディー
Original Assignee
フォームファクター， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/452,255 external-priority patent/US6336269B1/en
Priority claimed from US08/533,584 external-priority patent/US5772451A/en
Priority claimed from US08/554,902 external-priority patent/US5974662A/en
Priority claimed from PCT/US1995/014909 external-priority patent/WO1996017378A1/en
Priority claimed from US08/558,332 external-priority patent/US5829128A/en
Application filed by フォームファクター， インコーポレイテッド filed Critical フォームファクター， インコーポレイテッド
Publication of JP2004336062A publication Critical patent/JP2004336062A/ja
Application granted granted Critical
Publication of JP4150695B2 publication Critical patent/JP4150695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、電子コンポーネント間で一時的な圧力接続をなすことに関し、更に詳細には、半導体素子の実装に先行して、好適には個々の半導体素子が、半導体ウェーハから単一化される前に、半導体素子に関する試験及びエージング手順を実施するための技法に関する。
本願は、同一出願人による１９９５年５月２６日に出願された米国特許同時係属出願第08/452,255号（以後、「親事例」と呼ぶ）、及び１９９５年１１月１３日に出願されたその対応ＰＣＴ特許出願番号PCT/US95/14909の一部継続出願であり、その両方は、同一出願人による１９９４年１１月１５日に出願された米国特許同時係属出願第08/340,144号、及び１９９４年１１月１６日に出願されたその対応ＰＣＴ特許出願番号PCT/US94/13373（WO 95/14314 として１９９５年５月２６日に公告）の一部継続出願であり、それらは両方とも、同一出願による１９９３年１１月１６日に出願された米国特許同時係属出願第08/152,812号（現在では、１９９５年１２月１９日に認可された米国特許第5,476,211 号）の一部継続出願である。それらの全てを、参照として本明細書に取り込む。
本願は又、同一出願人による、以下の米国特許同時係属出願の一部継続出願でもある。すなわち、
１９９５年９月２１日に出願された第08/526,246号（１９９５年１１月１３日に出願されたPCT/US95/14843）、
１９９５年１０月１８日に出願された第08/533,584号（１９９５年１１月１３日に出願されたPCT/US95/14842）、
１９９５年１１月９日に出願された第08/554,902号（１９９５年１１月１３日に出願されたPCT/US95/14844）、
１９９５年１１月１５日に出願された第08/558,332号（１９９５年１１月１５日に出願されたPCT/US95/14885）、
１９９５年１２月１８日に出願された第08/573,945号、
１９９６年１月１１日に出願された第08/584,981号、
１９９６年２月１５日に出願された第08/602,179号、
１９９６年２月２１日に出願された第60/012,027号、
１９９６年２月２２日に出願された第60/012,040号、
１９９６年３月５日に出願された第60/012,878号、
１９９６年３月１１日に出願された第60/013,247号、及び
１９９６年５月１７日に出願された第60/005,189号である。これらの全ては、上述の親事例の一部継続出願であり、それらの全てを、参照として本明細書に取り込む。
複合相互接続要素（復元性のある接触構造）と圧力接続をなす技法は、本出願人による、１９９５年５月２６日に出願された米国特許同時係属出願第08/450,255号（「親事例」）に記載されている。
本出願人による、１９９５年１１月９日に出願された米国特許同時係属出願第08/554,902号に記載されるように、個々の半導体（集積回路）素子（ダイ）は通常、ホトリソグラフィ、堆積、その他の既知の技法を用いて、半導体ウェーハ上に幾つかの同一素子を作り出すことにより製造される。一般に、これらの工程は、半導体ウェーハから個々のダイを単一化（切断）する前に、完全に機能する複数の集積回路素子を作り出すことを目的とするものである。しかし、実際には、ウェーハ自体におけるある種の物理的欠陥、及びウェーハを処理する際のある種の欠陥が、ダイのうちの幾つかは「良」（完全に機能する）で、ダイのうちの幾つかは「不良」（機能しない）である原因となることは避けられない。
ウェーハ上の複数のダイのうちどれが良であるかを、それらの実装の前に、好適には、それらがウェーハから単一化される前に識別できることが一般に望ましい。この目的のために、ウェーハ「試験装置」又は「プローブ装置」を有利に用いて、複数の離散的な圧力接続が、ダイ上の同様に複数の離散的な接続パッド（接着パッド）に対してなされる。このようにして、半導体ダイを、ウェーハからダイを単一化する前に、試験及び動作させることが可能となる。
ウェーハ試験装置の慣用的な構成要素は、「プローブカード」であり、これに複数のプローブ要素が接続され、プローブ要素の先端が、半導体ダイの対応する接着パッドに対して圧力接続をもたらす。
ある種の困難性が、半導体ダイにプローブを当てるいずれの技法にもつきものである。例えば、最近の集積回路は、互いに近接して（例えば、中心間５ミル）配設された何千もの接着パッドを含んでいる。更に、接着パッドのレイアウトは、ダイの周辺エッジの近くに配設される、接着パッドの単一列に限定される必要はない（例えば特許文献１参照）。
プローブ要素と半導体ダイの間に信頼性の良い圧力接続をもたらすには、幾つかのパラメータを問題にする必要があり、これらには、限定ではないが、位置合わせ、プローブ力、オーバードライブ、接触力、均衡した接触力、洗浄、接触抵抗、及び平坦化が含まれる。これらパラメータの一般的な議論について開示されている（例えば特許文献２参照）。特許文献２を参照として本明細書に取り込むが、この特許には、プローブ要素の荒成形されたエポキシリングを受けるよう適合した中央開口を備えたユニット式印刷回路基板を含む、高密度エポキシリング・プローブカードが開示されている。
一般に、従来技術のプローブカード・アセンブリには、プローブカードの一表面から片持ち梁として延伸する、複数のタングステン針が含まれる。タングステン針は、上記のようなエポキシリングの仲介等により、プローブカードに任意の適切な仕方で実装される。一般に、いずれの場合でも、針は、プローブカードの端子に針を接続する別個で特異なワイヤの仲介によって、プローブカードの端子に配線される。
プローブカードは通常、円形リングとして形成され、これらは、リングの内周から延伸する（、及びプローブカードの端子に配線される）何百ものプローブ要素（針）を備える。回路モジュール、及び好適には等しい長さの導電トレース（線）が、プローブ要素の各々と関連付けられる。このリング形状レイアウトにより、特に各半導体ダイの接着パッドが、半導体ダイの２つの対向エッジに沿った２つの直線アレイ以外で配列される場合、ウェーハ上の単一化されていない複数の半導体ダイ（多数サイト）にプローブを当てることが困難になり、ある場合には不可能になる。
ウェーハ試験装置は、代替として、中央の接触バンプ領域を有するプローブ皮膜を用いることもできる（例えば特許文献３参照）。特許文献３を参照として本明細書に取り込む。この特許には、「試験システムは通常、一連の試験プログラムを実行及び制御するための試験コントローラと、試験の準備としてウェーハを機械的に取り扱い、位置決めするためのウェーハ分配システムと、被試験素子（ＤＵＴ）との正確な機械的接触を維持するためのプローブカードからなる。」（第１段落、４１−４６行）と記載されている。
更なる参考文献を参照として本明細書に取り込むが、これらには、半導体素子の試験における技術状態が表わされている（例えば特許文献４〜１２）。
一般に、電子コンポーネント間の相互接続は、「相対的に永久な」及び「即座に取り外し可能な」相互接続という２つの広義のカテゴリーに分類できる。
「相対的に永久な」接続の一例として、半田接合がある。一旦２つのコンポーネントが互いに半田付けされると、それらコンポーネントを分離するのに、半田除去工程を用いる必要がある。ワイヤ接着は、「相対的に永久な」接続の他の例である。
「即座に取り外し可能な」接続の一例として、１つの電子コンポーネントの堅固なピンがあり、他の電子コンポーネントの弾力のあるソケット要素によって受容される。ソケット要素は、ピンに対して、それらの間の信頼のある電気接続を保証するのに十分な大きさの接触力（圧力）を及ぼす。
電子コンポーネントと圧力接触をなすことを目的とした相互接続要素は、本明細書において、「ばね」又は「ばね要素」と呼ぶ。一般に、いくらかの最小接触力が、電子コンポーネントに（例えば、電子コンポーネント上の端子に）信頼性の良い圧力接触をもたらすのに望まれる。例えば、約１５グラム（接触当たり少なくて２グラム以下、且つ多くて１５０グラム以上を含む）の接触（荷重）力が、表面上に膜で汚染され、また表面上に腐蝕、又は酸化生成物を有する、電子コンポーネントの端子に信頼性良く電気接続をなすことを保証するのに望まれる。各ばねに必要な最小接触力には、ばね材料の降伏強度、又はばね要素の寸法のどちらかを増大させることが必要とされる。一般的な提案として、材料の降伏強度が高くなるほど、加工（例えば、打ち抜き、曲げ等）するのが益々困難になる。そして、ばねを更に小さく製作したいという望みによって、それらの断面を更に大きく製作することが本質的に不可能になる。
プローブ要素（皮膜プローブの接触バンプ以外の）は、本発明に特に関連したばね要素の１つの分類である。従来技術のプローブ要素は一般に、比較的硬質な（高降伏強度）タングステンから製造される。かかる比較的硬質な材料を電子コンポーネントの端子に実装することが所望である場合、ろう接法等の比較的「過酷な」（例えば、高温）工程が必要とされる。かかる「過酷な」工程は一般に、半導体素子等のいくつかの比較的「脆弱な」電子コンポーネントに関連して、望ましいものではない（また、実現できないことが多い）。それとは対照的に、ワイヤボンディングは、比較的「易しい」工程の一例であり、これは、ろう接法よりも、脆弱な電子コンポーネントに損傷を与えることが場合によってほとんどない。半田付けは、比較的「易しい」工程の他の例である。しかし、半田及び金は共に、比較的軟質な（低降伏強度）材料であり、これらは、ばね要素として十分には機能しない。
ばね接触子を含む相互接続要素に関連した他の微妙な問題は、しばしば、電子コンポーネントの端子が完全には共平面でない点にある。これらの「公差」（総共平面性）を吸収するために、共に組み込まれるある機構に欠けている相互接続要素が、激しく押圧されて、電子コンポーネントの端子と一貫した圧力接触をなすことになる。
以下の米国特許を参照として本明細書に取り込むが、これらには、電子コンポーネントに対して、面対向接続、特に圧力接続をなすことを一般的な問題として言及している（例えば特許文献１３〜３１）。
上述の親事例において、電子コンポーネント上に直接、複合相互接続要素（復元性のある接触構造、ばね要素）を製造するための技法が開示されている。かかるばね要素を多数必要とする場合、歩留り（成功裡の生産）でなく、非常に多くのばね要素のうちの１つによって、結果として、コンポーネント全体が欠陥（使用不能、又は最善でも、大がかりな手直しを必要とする）となる可能性がある。
更に、広い表面積にわたって、非常に多くのばね接触子を製造することが所望である場合、例えば、１パスで半導体ウェーハの完全な試験を行うことを目的とする場合、非常に多くのばね接触子をうまく実装できる適切な（例えば、熱膨張係数の一致した）基板を見出すことは困難である。
米国特許第5,453,583号 「高密度プローブカード(HIGH DENSITY PROBE CARD)」と題する米国特許第4,837,622号 「超多ピン数を備えた試験下の半導体素子用の大規模突出皮膜(LARGE SCALE PROTRUSION MEMBRANE FOR SEMICONDUCTOR DEVICES UNDER TEST WITH VERY HIGH PIN COUNTS)」と題する、米国特許第5,422,574号 米国特許第5,442,282号（「TESTING AND EXERCISING INDIVIDUAL UNSINGULETED DIES ON A WAFER」） 米国特許第5,382,898号（「HIGH DENSITY PROBE CARD FOR TESTING ELECTRICAL CIRCUITS」） 米国特許第5,378,982号（「TEST PROBE FOR PANEL HAVING AN OVERLYING PROTECTIVE MEMBER ADJACENT CONTACTS」） 米国特許第5,339,027号（「RIGID-FLEX CIRCUITS WITH RAISED FEATURES AS IC TEST PROBE」） 米国特許第5,180,977号（「MEMBRANE PROBE CONTACT BUMP COMPLIANCY SYSTEM」） 米国特許第5,066,907号（「PROBE SYSTEM FOR DEVICE AND CIRCUIT TESTING」） 米国特許第4,757,256号（「HIGH DENSITY PROBE CARD」） 米国特許第4,161,692号（「PROBE DEVICE FOR INTEGRATED CIRCUIT WAFERS」） 米国特許第3,990,689号（「ADJUSTABLE HOLDER ASSEMBLY FOR POSITIONING A VACUM CHUCK」） 米国特許第5,386,344号（「FLEX CIRCUIT CARD ELASTOMERIC CABLE CONNECTOR ASSEMBLY」） 米国特許第5,336,380号（「SPRING BIASED TAPERED CONTACT ELEMENTS FOR ELECTRICAL CONNECTORS AND INTEGRATED CIRCUIT PACKAGES」） 米国特許第5,317,479号（「PLATED COMPLIANT LEAD」） 米国第5,086,337号（「CONNECTING STRUCTURE OF ELECTRONIC PART AND ELECTRONIC DEVICE USING THE STRUCTURE」） 米国特許第5,067,007号（「SEMICONDUCTOR DEVICE HAVING LEADS FOR MOUNTING TO A SURFACE OF A PRINTED CIRCUIT BOARD」） 米国特許第4,989,069号（「SEMICONDUCTOR PACKAGE HAVING LEADS THAT BREAK-AWAYFROM SUPPORTS」） 米国特許第4,893,172号（「CONNECTING STRUCTUREFOR ELECTRONIC PART AND METHOD OF MANUFACTURING THE SAME」） 米国特許第4,793,814号（「ELECTRICAL CIRCUIT BOARD INTERCONNECT」） 米国特許第4,777,564号（「LEADFRAME FOR USE WITH SURFACE MOUNTED COMPONENTS」） 米国特許第4,764,848号（「SURFACE MOUNTED ARRAY STRAIN RELIEF DEVICE」） 米国特許第4,667,219号（「SEMICONDUCTOR CHIP INTERFACE」） 米国特許第4,642,889号（「COMPLIANT INTERCONNECTION AND METHOD THEREFOR」） 米国特許第4,330,165号（「PRESS-CONTACT TYPE INTERCONNECTORS」） 米国特許第4,295,700号（「INTERCONNECTORS」） 米国特許第4,067,104号（「MEHOD OF FABRICATING AN ARRAY OF FLEXIBLE METALLIC INTERCONNECTS FOR COUPLING MICROELECTRONICS COMPONENTS」） 米国特許第3,795,037号（「ELECTRICAL CONNECTOR DEVICE」） 米国特許第3,616,532号（「MULTILAYER PRINTED CIRCUIT ELECTRICAL INTERCONNECTION DEVICE」） 米国特許第3,509,270号（「INTERCONNECTION FOR PRINTED CIRCUITS AND METHOD OF MAKING SAME」）
本発明の１つの目的は、プローブカード等の電子コンポーネント上に多数のプローブ要素を実装し、広大な面積をカバーして、プローブ要素、特にばね要素であるプローブ要素を電子コンポーネント上に直接生産する（成功裡に製造）ことに関連した問題を回避する、改良された技法を提供することである。
本発明の１つの目的は、間隔変換器基板及び半導体素子等の電子コンポーネントにばね接触子を設けると共に、電子コンポーネント上に直接、ばね接触子を製造することに関連した問題（例えば、歩留り）を回避するための技法を提供することである。
本発明によれば、ばね接触子等のプローブ要素が、個々のばね接触子担体（「タイル」）上に予備製造される。多数のこれらタイルは、好適にはばね接触子の先端が互いに共平面となるように、互いに規定された関係で、別のコンポーネント（間隔変換器基板、又は印刷回路基板等）に実装される。タイル基板は、好ましくは比較的安価であり、ばね接触子の成功裡の生産へと導く。タイルの対向表面における端子が、間隔変換器、又は１つ以上の半導体素子（単一化されていない半導体素子も含む）等の電子コンポーネントの端子に、半田、ｚ軸導通接着剤、その他により連結される。
ばね接触子は、複合相互接続要素であるのが好ましい。しかし、任意の適切なばね接触子も、本発明の仕方でタイル化することができ、例えばモノリシックばね接触子、及び皮膜プローブ部等がある。
本明細書で用いる「プローブ要素」という用語には、電子コンポーネント（例えば、半導体ウェーハ上にある単一化されていない半導体ダイを含む、半導体ダイ）の端子（例えば、接着パッド）に圧力接続をもたらすのに適した、複合相互接続要素、ばね接触子、ばね要素、接触バンプ、その他といった任意の要素という意味が含まれる。
本明細書で用いる「タイル」という用語には、表面にプローブ要素を有する任意のコンポーネントという意味が含まれ、その複数（好適には同一）がより大きな基板に実装可能で、それによって、上記プローブ要素をより大きな基板に直接製造することが回避される。
本明細書で用いる「タイル基板」という用語には、中実基板（例えば、６０２、９０２、９２２、９４２、９６２）だけでなく、フレーム（例えば、１００２、１００２ａ、１００２ｂ、１００２ｃ）、その他の意味も含まれる。
本明細書で用いる「より大きな基板」という用語は、複数のタイルがその表面に実装可能である任意の基板を意味する。一般に、少なくとも４つのタイルがより大きな基板に実装されるが、これは、より大きな基板の表面積が、個々のタイルの表面積の少なくとも４倍の大きさとなることを示す。これには特に、プローブカード・アセンブリの「間隔変換器」が含まれる。
本明細書で今後用いる「スパーク」とは放電のことである。
本発明の１つの実施例によれば、複数のかかるタイルが、プローブカード・アセンブリに取り付け及び接続されて、ウェーハ段階（多数サイト）の試験を行うことができ、半導体ウェーハ全体が、複数のプローブ要素と、半導体ウェーハ上にある半導体素子の複数の接着パッド（端子）との間で同時の圧力接続をなすことにより、エージング及び／又は試験投入可能である。
本発明の１つの特徴によれば、タイルは、単一層基板とすることも、又はある程度の間隔変換をもたらす多層基板とすることも可能である。
本発明の１つの特徴によれば、表面上に製造されたばね接触要素を有する複数のタイルが、セラミック・ウェーハ等の単一で安価な基板から製造可能であり、その基板は続いて切断され、その結果、複数の別個で好適には同一のタイルとなり、これらは、間隔変換器の表面、又は半導体ウェーハの表面、或いは他の電子コンポーネントに個々に実装可能である。
本発明の１つの態様によれば、１つ以上のタイルが、それらが実装される電子コンポーネントの対応する表面と自己整合することを保証するために、電子コンポーネント及びタイルには各々、半田付け性の良い特徴が設けられ、それによって、半田がそれらの間に配設される際に、及びリフロー加熱時に、電子コンポーネントへのタイル基板の自己整合をもたらす勢いが強化されることになる。
本発明の１つの利点は、能動素子を備えた完全定置のＣ４ダイを含む半導体素子に、それらの半導体ウェーハからの単一化に先行して、又はその後で直接実装される。このようにして、ばね接触要素が、半導体素子に容易に実装されると同時に、半導体素子上に直接ばね接触要素を製造することが回避される点にある。
本発明の１つの利点は、その上にばね要素が製造されるタイルを、ばね要素に対向した表面上に半田バンプを有する、既存の「Ｃ４」パッケージとすることができる点にある。このようにして、タイルは、リフロー加熱により、電子コンポーネント（例えば、間隔変換器、半導体ウェーハ、その他）に実装可能である。
電子コンポーネントの表面上に直接ばね要素を製造するのではなく、タイルを用いる技法の利点は、電子コンポーネントが、単にそれに取り付けられた／接続された１つ以上のタイルのうちの選択されたタイルを置き換えることにより、容易に手直しされる点にある。
本発明は、より大きな基板に定置するタイルを用いることに適用可能であり、またタイル上のプローブ要素は、皮膜プローブに見出された型式の接触バンプとすることもできる。
本発明の１つの特徴によれば、ばね接触要素が、上述のようにして既に実装されている半導体素子は、ばね接触要素の先端と一致結合する（圧力接触により）ように配列された端子を有する印刷回路基板（ＰＣＢ）と同じくらい簡単である、簡単な試験器具を用いて、容易に試験及び／又はエージングされる。
タイルが実装された間隔変換器基板は、プローブカード・アセンブリの１つの構成要素として適切に使用され、そのプローブカード・アセンブリには、上部表面、下部表面、及び該上部表面における複数の端子を有するプローブカード（電子コンポーネント）と、上部表面、下部表面、該下部表面における端子から延伸する第１の複数の復元性のある接触構造、及び上記上部表面における端子から延伸する第２の複数の復元性のある接触構造を有する、介在体（電子コンポーネント）とが含まれる。介在体は、プローブカードと間隔変換器の間に位置するが、これは、本出願人による、米国特許同時係属出願第08/554,902号に記載されている。
「複合」という用語の使用は、本明細書に記載した説明を通じて、用語（例えば、２つ以上の要素から形成される）の’総称的な’意味に一致しており、例えば、ガラス、カーボン、又は樹脂その他の基材に支持される他の繊維等の材料に施されるような試みの他の分野における「複合」という用語の如何なる利用とも混同すべきではない。
本明細書で使用する「ばね形状」という用語は、先端に加えられる力に対して、伸長要素の端部（先端）の弾性（復元）運動を呈示する、伸長要素の事実上の任意の形状を言う。これには、１つ以上の湾曲部を有するように成形された伸長要素だけでなく、実質的に真っ直ぐな伸長要素も含まれる。
本明細書で使用する「接触領域」、「端子」、「パッド」及び類似の用語は、相互接続要素が実装、又は接触をなす任意の電子コンポーネント上の任意の導電領域を言う。
代替として、コアは、電子コンポーネントに実装する前に成型される。
代替として、コアは、電子コンポーネントではない犠牲基板の一部に実装されるか、又は犠牲基板の一部である。犠牲基板は、成形後、且つ保護膜生成の前か後のどちらかで除去される。本発明の１つの態様によれば、各種の構造的特徴を有する先端は、相互接続要素の接触端に配設できる。（上述した親事例の図１１Ａ−１１Ｆも参照されたい。）
本発明の１つの実施例の場合、コアは、比較的低い降伏強度を有する「軟質」材料であり、比較的高い降伏強度を有する「硬質」材料で保護膜生成される。例えば、金ワイヤ等の軟質材料が、半導体素子の接着パッドに、（例えば、ワイヤボンディングにより）取り付けられて、ニッケル及びその合金等の硬質材料で、（例えば、電気化学メッキにより）保護膜生成される。
コアの面対向保護膜、単一及び多層保護膜、微細突出部を有する「粗い」保護膜（親事例の図５Ｃ及び５Ｄも参照されたい）、及びコアの全長、又はコア長の一部のみに延伸する保護膜が記載されている。後者の場合、コアの先端は、電子コンポーネントに接触させるために適切に露出される（親事例の図５Ｂも参照されたい）。
一般に、本明細書に記載した説明を通じて、「メッキ」という用語は、コアに保護膜を生成するための多数の技法の一例として用いられる。本発明の範囲内にあるのは、限定ではないが、水溶液からの材料の堆積を伴う各種工程と、電解メッキと、無電解メッキと、化学気相成長法（ＣＶＤ）と、物理気相成長法（ＰＶＤ）と、液体又は固体先行物質の誘導壊変を通して、材料の堆積を生じせしめる工程と、その他を含む任意の適切な技法によって、コアに保護膜生成することができ、材料を堆積するためのこれら技法の全ては、一般に周知のところである。
一般に、ニッケル等の金属性材料で保護膜生成するために、電気化学的工程が好適であり、特に無電解メッキが好ましい。
本発明の他の実施例の場合、コアは、ばね要素として機能するのに本質的に適した、「硬質」材料の伸長要素であり、一端において、電子コンポーネントの端子に実装される。コア、及び端子の少なくとも隣接領域は、コアの端子への締結を強化する材料で保護膜生成される。このようにして、コアが、保護膜生成に先立って、必ずしも端子に十分実装される必要はなく、電子コンポーネントに潜在的にほとんど損傷を与えない工程を使用して、コアが、後続の保護膜生成に対して適所に「仮留め」される。これら「易しい」工程には、端子の軟質部分への硬質コアの端部の半田付け、貼り付け、及び突き刺しが含まれる。
好適には、コアはワイヤの形態をとる。代替として、コアは平坦なタブ（導電性金属リボン）である。
コア及び保護膜の両方に代表的な材料が開示される。
以降では主に、一般的に非常に小さな寸法（例えば、３．０ミル以下）である比較的軟質の（低降伏強度）コアで開始することを伴う技法を説明する。半導体素子に容易に付着する金等の軟質材料は、一般に、ばねとして機能するのに十分な復元性が無い。（かかる軟質の金属性材料は、弾性変形ではなく、主に可塑性変形を呈示する。）半導体素子に容易に付着し、また適切な復元性を持つ他の軟質材料は、非導電性であることが多く、これは、大部分の弾性材料の場合にそうである。いずれの場合でも、所望の構造的、及び電気的特性が、コアにわたって施される保護膜により、結果としての複合相互接続要素に付与できる。結果としての複合相互接続要素は、非常に小さく製作でき、更に、適切な接触力も呈示し得る。更に、複数のかかる複合相互接続要素は、それらが、隣接する複合相互接続要素に対する距離（隣接する相互接続要素間の距離は、「ピッチ」と呼ばれる）よりもかなり大きな長さ（例えば、１００ミル）を有するとしても、微細ピッチ（例えば、１０ミル）で配列できる。
本発明の範囲内にあるのは、複合相互接続要素を、例えば、２５ミクロン（μｍ）以下の程度の断面寸法を有する、コネクタ及びソケット用の「超小型ばね」のような、超小型スケールで製造可能なことである。ミルではなくミクロンで測定される寸法を有する信頼性の良い相互接続を製造できるこの能力は、現存の相互接続技法、及び将来のエリアアレイ技法という発展する要求に真っ向から対処する。
本発明の複合相互接続要素は、優れた電気的特性を呈示し、これには、導電率、半田付け可能性、及び低い接触抵抗が含まれる。多くの場合、加えられる接触力に応答した相互接続要素の偏向は、結果として「拭い」接触となり、これは、信頼性の良い接触をなすのを保証するのに役立つ。
本発明の追加の利点は、本発明の相互接続要素となされる接続が、容易に取り外し可能である点にある。電子コンポーネントの端子に相互接続をもたらす半田付けは、任意であるが、一般にシステムレベルでは好ましくない。
本発明の１つの態様によれば、制御されるインピーダンスを有する相互接続要素を製作するための方法が記載される。これらの技法には、一般に、誘電体材料（絶縁層）で導電コア、又は複合相互接続要素全体を被覆し（例えば、電気泳動的に）、導電材料の外部層で誘電体材料に保護膜生成することが伴う。外部の導電材料層を接地することにより、結果としての相互接続要素は効果的に遮蔽することができ、そのインピーダンスは容易に制御可能となる。（親事例の図１０Ｋも参照されたい。）
本発明の１つの態様によれば、相互接続要素は、電子コンポーネントへの後での取り付けのために、予め製造することができる。この目的を達成するための各種の技法が、本明細書に記載されている。本書類では特定的に保護されていないが、複数の個々の相互接続要素の基板への実装、又は代替として、エラストマーにおいて、又は支持基板上で複数の個々の相互接続要素の懸架を扱う機械を製造することも比較的簡単明瞭であると考えられる。
明確に理解されたいのは、本発明の複合相互接続要素は、その導電特性を強化する、又はその腐食耐性を強化するために被覆されていた、従来技術の相互接続要素とは劇的に異なるということである。
本発明の保護膜は、電子コンポーネントの端子への相互接続要素の締結を実質的に強化する、及び／又は結果としての複合相互接続要素に、所望の復元特性を付与することを特定的に意図するものである。応力（接触力）は、応力を吸収することを特定的に意図する、相互接続要素の部分に向けられる。
また認識されたいのは、本発明は、ばね構造を製作するための本質的に新規な技法を提供するということである。一般に、結果としてのばねの動作構造は、曲げ及び成形の生成物ではなく、メッキの生成物である。これによって、ばね形状を確立する広範な材料、及びコアの「足場」を電子コンポーネントに取り付けるための各種の「易しい」工程の利用に対して扉が開かれる。保護膜は、コアの「足場」にわたった「超構造」として機能し、その両方が、土木工学の分野においてそれらの原点を有することを意味する。
本発明の１つの態様によれば、復元性のある接触構造のうちのいずれかを、少なくとも２つの複合相互接続要素そして形成することができる。
本発明に関して特に役立つ応用は、複数の接触子担体（タイル基板）をより大きな基板に定置（実装、及び接続）して、タイル基板の表面から延伸するばね接触要素が、電子コンポーネントの試験可能な領域上の対応する端子と接触するように、大きな基板と電子コンポーネントを互いに向かって押圧することによって、複数のばね接触要素で電子コンポーネントの試験可能な領域にプローブを当てる（電気的に接触させる）方法を提供することである。電子コンポーネントは、半導体ウェーハとすることができ、その場合、試験可能な領域は、半導体ウェーハ上の複数のダイ・サイトとなる。複数のダイ・サイトと接触するばね接触子の全ての能力が、１度に全て、ウェーハ段階でのエージングといった工程を容易にすることができる。しかし必ずしも、電子コンポーネント全体が１度に接触する必要はない。利点が生じるのは、電子コンポーネントの少なくとも半分といった相当の部分が、１度に接触する場合である。電子コンポーネントは又、例えば、印刷回路基板（ＰＣＢ）、又は液晶ディスプレイ（ＬＣＤ）パネルとすることもできる。
本発明の他の目的、特徴、及び利点は、本発明の以下の詳細な説明を鑑みて明らかになるであろう。
参照は、本発明の好適な実施例に対して詳細になされ、その例は、添付図面に示されている。これらの好適な実施例に関連して本発明を説明するが、理解されたいのは、本発明の精神、及び範囲をこれら特定の実施例に限定することを意図しない、ということである。
本明細書に提示される側面図において、図示の明瞭化のために、側面図のかなりの部分を断面で提示している。例えば、図面の多くで、ワイヤステム（コア）は、太線で完全に示されるが、保護膜は、本当の断面で示されている（網かけのないことが多い）。
本明細書に提示される図面において、図示の明瞭化のために、幾つかの要素のサイズが誇張してある（図面の他の要素に面対向して、縮尺が合っていない）ことが多い。
本出願人による、米国特許同時係属出願第08/554,902号は、プローブカード・アセンブリ、その構成要素、及びそれらを用いる方法に関する。以下の説明から明らかとなるが、電子コンポーネントの端子に対して圧力接続をもたらすために、復元性のある接触構造を用いることは不可欠である。復元性のある接触構造（ばね要素、ばね接触子、プローブ要素）は、「複合相互接続要素」として適切に実施され、これは例えば、本出願人により１９９５年５月２６日に出願され、参照として本明細書に取り込む、米国特許同時係属出願第08/452,255号（「親事例」）の開示に記載されているが、復元性のある接触構造は又、それ自体高い降伏強度を有する材料（高い降伏強度の材料の保護膜を施す必要のない）から製作された、「モノリシック」（「複合」に対して）ばね要素とすることもできる。
以下の説明は、図１Ａ−１Ｅ及び図２Ａ−２Ｉの記載において、親事例に開示されている多数の技法を要約することで始まる。
本発明の重要な態様は、（１）結果としての複合相互接続要素の機械的性質を確立し、（２）相互接続要素が電子コンポーネントの１つの端子に実装される場合に、その端子に相互接続要素を確実に締結するために、「複合」（「モノリシック」に対して）相互接続要素が、コア（電子コンポーネントの端子に実装される）で開始し、次いで、適切な材料でコアに保護膜を生成することにより形成できる点にある。このようにして、弾性変形可能な形状へと容易に成形されて、電子コンポーネントの最も脆弱な部分にさえも容易に取り付けられる、軟質材料のコアで開始することにより、復元性のある相互接続要素（ばね要素）が製造できる。硬質材料からばね要素を形成し、容易には明白でなく、論証可能に直感的でない従来技術を鑑みると、その軟質材料は、ばね要素の基底部を形成可能である。かかる「複合」相互接続要素は、一般に、本発明の実施例に用いるのに、好適な形態の復元性のある接触構造である。しかし、上述のように、本発明のばね接触子は、複合ではなく、モノリシックとすることもできる。
図１Ａ、１Ｂ、１Ｃ及び１Ｄは、本発明に従った、複合相互接続要素用の各種の形状を一般的に示す。
以降では主に、復元性を呈示する複合相互接続要素を説明する。しかし理解されたいのは、復元性のない複合相互接続要素も本発明の範囲内に入るということである。
更に、以降では主に、硬質（弾性）材料により保護膜生成される、軟質（容易に成形されて、使い勝手の良い工程により、電子コンポーネントに固定しやすい）コアを有する、複合相互接続要素を説明する。しかし、コアを硬質材料とし得ることも本発明の範囲内にあり、保護膜は、主に、電子コンポーネントに相互接続要素を確実に締結するように機能する。
図１Ａにおいて、電気的な相互接続要素１１０には、「軟質」材料（例えば、４０，０００ｐｓｉよりも少ない降伏強度を有する材料）のコア１１２と、「硬質」材料（例えば、８０，０００ｐｓｉよりも大きな降伏強度を有する材料）のシェル（保護膜）１１４とが含まれる。コア１１２は、概ね真っ直ぐな片持ち梁として成形（構成）される伸長要素であり、０．０００５から０．００３０インチ（０．００１インチ＝１ミル≒２５ミクロン（μｍ））の直径を有するワイヤとすることができる。シェル１１４は、既に成形されたコア１１２にわたって、適切なメッキ工程（例えば、電気化学メッキ）等の任意の適切な工程により施される。
図１Ａは、本発明の相互接続要素に対して恐らく最も簡単な形状と思われるスプリング形状、すなわち、その先端１１０ｂにおいて加えられる力「Ｆ」に対して、ある角度で配向された真っ直ぐな片持ち梁を示す。かかる力が、相互接続要素が圧力接触している電子コンポーネントの端子により加えられる場合、先端の下方への（図で見て）偏向により、明らかに結果として、先端が端子を横切って移動する、すなわち「拭い」運動となる。かかる拭い接触により、信頼性の良い接触が、相互接続要素と電子コンポーネントの接触端子との間でなされることが保証される。
その「硬質性」のおかげで、またその厚さ（０．０００２５から０．００５００インチ）を制御することにより、シェル１１４は、相互接続要素１１０全体に対して、所望の復元性を付与する。このようにして、電子コンポーネント（不図示）間の復元性のある相互接続を、相互接続要素１１０の２つの端部１１０ａと１１０ｂの間にもたらすことができる。（図１Ａにおいて、参照番号１１０ａは、相互接続要素１１０の一端を示し、端部１１０Ｂに対向した実際の端部は示されていない。）電子コンポーネントの端子に接触する際に、相互接続要素１１０は、「Ｆ」で表記される矢印で示されるような、接触力（圧力）を受けることになる。
相互接続要素（例えば、１１０）は、加えられる接触力に応答して偏向することになるが、該偏向（復元性）は、相互接続要素の全体形状によって部分的に、（コアの降伏強度に対して）保護膜材料の優勢な（より大きな）降伏強度により部分的に、また、保護膜材料の厚さにより部分的に決定される。
本明細書で用いる「片持ち式」及び「片持ち梁」という用語は、伸長構造（例えば、保護膜付きコア１１２）が、一端に実装（固定）されて、他端は、通常、伸長要素の長手方向軸に対して概ね横方向に作用する力に応答して、自由に移動するという意味で使用する。これらの用語の使用により、伝達又は暗示を意図する他の特定的な、又は限定的な意味は何もない。
図１Ｂにおいて、電気的な相互接続要素１２０には、同様に、軟質コア１２２（１１２に匹敵）と、硬質シェル１２４（１１４に匹敵）とが含まれる。この例の場合、コア１２２は、２つの湾曲部を有するように成形され、従って、Ｓ字形状と見なされる。図１Ａの例のように、このようにして、電子コンポーネント（不図示）間の復元性のある相互接続を、相互接続要素１２０の２つの端部１２０ａと１２０ｂの間にもたらすことができる。（図１Ｂにおいて、参照番号１２０ａは、相互接続要素１２０の一端部を示し、端部１２０ｂに対向した実際の端部は示されていない。）電子コンポーネントの端子に接触する際に、相互接続要素１２０は、「Ｆ」で表記される矢印で示されるような、接触力（圧力）を受けることになる。
図１Ｃにおいて、電気的な相互接続要素１３０には、同様に、軟質コア１３２（１１２に匹敵）と、硬質シェル１３４（１１４に匹敵）とが含まれる。この例の場合、コア１３２は、１つの湾曲部を有するように成形され、Ｕ字形状と見なすことができる。図１Ａの例のように、このようにして、電子コンポーネント（不図示）間の復元性のある相互接続を、相互接続要素１３０の２つの端部１３０ａと１３０ｂの間にもたらすことができる。（図１Ｃにおいて、参照番号１３０ａは、相互接続要素１３０の一端部を示し、端部１３０ｂに対向した実際の端部は示されていない。）電子コンポーネントの端子に接触する際に、相互接続要素１３０は、「Ｆ」で表記される矢印で示されるような、接触力（圧力）を受けられることになる。代替として、相互接続要素１３０を使用して、「Ｆ’」で表記される矢印で示されるように、その端部１３０ｂ以外で接触をなすこともできる。
図１Ｄは、軟質コア１４２と硬質シェル１４４を有する、復元性のある相互接続要素１４０の他の実施例を示す。この例の場合、相互接続要素１４０は、本質的に簡単な片持ち式（図１Ａに匹敵）であり、湾曲した先端１４０ｂは、その長手方向軸に対して横方向に作用する接触力「Ｆ」を受ける。
図１Ｅは、軟質コア１５２と硬質シェル１５４を有する、復元性のある相互接続要素１５０の他の実施例を示す。この例の場合、相互接続要素１５０は、概ね「Ｃ字形状」であり、好適には僅かに湾曲した先端を備え、「Ｆ」で表記される矢印で示されるように、圧力接触をなすのに適している。
理解されたいのは、軟質コアは、任意の弾性変形可能な形状、換言すると、復元性のある相互接続要素に、その先端に加えられる力に応答して弾性的に偏向せしめる形状へと、容易に形成することができるということである。例えば、コアは、慣用的なコイル形状に形成することもできる。しかし、コイル形状は、相互接続要素の全長、及びそれに関連したインダクタンス（その他）、また高周波（速度）で動作する回路へのインダクタンスの悪影響に起因して好ましくない。
シェル、又は多層シェル（以下で説明する）の少なくとも１つの層の材料は、コアの材料よりも大幅に高い降伏強度を有する。従って、シェルは、結果としての相互接続構造の機械的特性（例えば、弾性）を確立する際にコアの影を薄くする。シェル対コアの降伏強度の比率は、少なくとも２：１が好適であり、少なくとも３：１及び少なくとも５：１も含み、１０：１程度に高くすることもできる。また明らかなのは、シェル、又は多層シェルの少なくとも外部層は、導電性にすべきであり、シェルがコアの端部を覆う場合には顕著である。（しかし、親事例には、コアの端部が露出される実施例が記載されており、その場合には、コアは導電性でなければならない。）
学術的な観点から、結果としての複合相互接続要素のばね作用（スプリング形状）部分に、硬質材料で保護膜生成することが唯一必要である。この観点から、コアの２つの端部の両方に保護膜生成することは一般に本質的でない。しかし、実際問題としては、コア全体に保護膜生成することが好ましい。電子コンポーネントに締結される（取り付けられる）コアの一端に保護膜生成する特定の理由、及びそれで生じる利点を、以下で更に詳細に論じる。
コア（１１２、１２２、１３２、１４２）に適した材料には、限定でないが、金、アルミニウム、銅、及びそれらの合金が含まれる。これらの材料は通常、所望の物理的性質を得るために、少量の他の材料で合金化されるが、それらは例えば、ベリリウム、カドミウム、シリコン、マグネシウム、その他である。銀、パラジウム、プラチナ、プラチナ群の元素の金属等の金属又は合金を用いることも可能である。鉛、スズ、インジウム、ビスマス、カドミウム、アンチモン、及びそれらの合金から構成される半田が使用可能である。
電子コンポーネントの端子へのコア（ワイヤ）の一端の面対向取り付け（以下で更に詳細に論じる）は、一般に、（温度、圧力、及び／又は超音波エネルギーを用いて、ボンディングをもたらす）ボンディングしやすい任意の材料（例えば、金）のワイヤであり、これは、本発明を実施するのに適している。非金属材料を含む、保護膜生成（例えば、メッキ）しやすい任意の材料が、コアに使用できることも本発明の範囲内である。
シェル（１１４、１２４、１３４、１４４）に適した材料には、（多層シェルの個々の層に関して、以下で論じるように）限定ではないが、ニッケル及びその合金と、銅、コバルト、鉄及びそれらの合金と、両方とも卓越した電流搬送能力、及び良好な接触抵抗特性を呈示する、金（特に硬質の金）及び銀と、プラチナ群の元素と、貴金属と、半貴金属及びそれらの合金、特にプラチナ群の元素及びそれらの合金と、タングステンと、モリブデンが含まれる。半田状の仕上げが所望の場合には、スズ、鉛、ビスマス、インジウム、及びそれらの合金を用いることもできる。
これらの被覆材料を、上記に記載した各種のコア材料にわたって施すために選択される技法は、無論のこと、用途に合わせて変化する。電解メッキ、及び無電解メッキは一般に好適な技法である。しかし、一般には、金のコアにわたってメッキを施すことは、直感的ではない。
本発明の１つの態様によれば、金のコアにわたってニッケルのシェルをメッキする（特に、無電解メッキする）場合、メッキ開始を容易にするために、まず、金のワイヤステムにわたって薄い銅の開始層を施すことが望ましい。
図１Ａ−１Ｅに示すような例示的な相互接続要素は、約０．００１インチのコア径と、０．００１インチのシェル厚を有し、従って、相互接続要素は、約０．００３インチの全体径（すなわち、コア径足す２倍のシェル厚）を有する。一般に、シェルのこの厚さは、コアの厚さ（例えば、直径）の０．２−５．０（１／５から５）倍程度となる。
複合相互接続要素に関する幾つかの例示的なパラメータは、以下のようになる。
（ａ）１．５ミルの直径を有する金のワイヤコアが、４０ミルの全長、及び９ミル半径の略Ｃ字状湾曲（図１Ｅに匹敵）を有するように成形され、０．７５ミルのニッケルでメッキされ（全体径＝１．５＋２×０．７５＝３ミル）て、任意として金の５０マイクロインチの最終保護膜を受容する。結果としての複合相互接続要素は、約３−５グラム／ミルのばね定数（ｋ）を呈示する。使用時に、３−５ミルの偏向は、結果として９−２５グラムの接触力となる。この例は、介挿物用のばね要素に関連して有用である。
（ｂ）１．０ミルの直径を有する金のワイヤコアが、３５ミルの全長を有するように成形され、１．２５ミルのニッケルでメッキされ（全体径＝１．０＋２×１．２５＝３．５ミル）て、任意として金の５０マイクロインチの最終保護膜を受容する。結果としての複合相互接続要素は、約３グラム／ミルのばね定数（ｋ）を呈示して、プローブ用のばね要素に関連して有用である。
以下で更に詳細に示すように、コアは、丸い断面を有する必要はなく、むしろシートから延伸する平坦なタブ（矩形断面を有する）とすることもできる。理解されたいのは、本明細書で用いる「タブ」という用語は、「ＴＡＢ」（テープ自動化ボンディング）と混同すべきでない、ということである。
更に、ワイヤステムの断面を、矩形又は他の非円形状とできることは、本発明の範囲内である。
多層シェル
図２Ａは、端子２１４が設けられる電子コンポーネント２１２に実装された、相互接続要素２１０の１つの実施例２００を示す。この例の場合、軟質（例えば、金）ワイヤコア２１６が、一端において端子２１４にボンディングされ（取り付けられ）、端子から延伸してスプリング形状を有するように構成され（図１Ｂに示す形状に匹敵）て、自由端２１６ｂを有するように切断される。このようにワイヤのボンディング、成形、及び切断は、ワイヤボンディング装置を用いて達成される。コアの端部２１６ａにおける接着剤は、端子２１４の露出表面の比較的小さい部分しか覆わない。
シェル（保護膜）が、ワイヤコア２１６にわたって配設され、この例の場合、多層化として示され、内層２１８と外層２２０を有し、その両方の層はメッキ工程により適切に施される。多層シェルの１つ以上の層が、硬質材料（ニッケル及びその合金等の）から形成されて、所望の復元性が、相互接続要素２１０に付与される。例えば、外層２２０は、硬質材料とすることができ、内層は、コア材料２１６上に硬質材料２２０をメッキする際に、緩衝又は障壁層として（あるいは、活性層、接着材層として）機能する材料とすることができる。代替として、内層２１８を硬質材料とし、外層２２０を、導電率及び半田付け可能性を含めた優れた電気的特性を呈示する材料（軟質の金等）とすることもできる。半田又はろう接型式の接触が所望の場合、相互接続要素の外層は、それぞれ、鉛−スズ半田又は金−スズろう接材料とすることができる。
端子への締結
図２Ａは、総括的に、本発明の他の重要な特徴、すなわち復元性のある相互接続要素が、電子コンポーネント上の端子に確実に締結できることを示す。相互接続要素の取付端２１０ａは、相互接続要素の自由端２１０ｂに加えられる圧縮力（矢印「Ｆ」）の結果として、大幅な機械的応力を受ける。
図２Ａに示すように、保護膜（２１８、２２０）は、コア２１６だけでなく、連続して（中断なしに）コア２１６に隣接する端子２１４の残り（すなわち、接着剤２１６ａ以外）の露出表面全体も覆う。これによって、相互接続要素２１０が、端子に確実且つ信頼性良く締結され、保護膜材料が、端子への結果としての相互接続要素の締結に対して、実質的に（例えば、５０％よりも大きく）寄与する。一般に、必要なのは、保護膜材料が、コアに隣接する端子の少なくとも一部を覆うことだけである。しかし、保護膜材料は、端子の残りの表面全体を覆うことが一般に好ましい。好適には、シェルの各層は金属性である。
一般的な提案として、コアが端子に取付（接着）される比較的小さい領域は、結果としての複合相互接続要素に課せられる接触力（「Ｆ」）から生じる応力を吸収するのにあまり適さない。シェルが、端子の露出表面全体（端子へのコア端２１６ａの取付をなす比較的小さい領域以外の）を覆うおかげで、相互接続構造全体が、端子に確実に締結される。保護膜の接着強度、及び接触力に反作用する能力は、コア端（２１６ａ）自体のそれよりはるかに高い。
本明細書で用いる「電子コンポーネント」（例えば、２１２）という用語には、限定ではないが、相互接続及び介挿基板と、シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）等の任意の適切な半導体材料製の半導体ウェーハ及びダイと、生成相互接続ソケットと、試験ソケットと、親事例に記載されているような犠牲部材、要素及び基板と、セラミック及びプラスチックパッケージ、及びチップキャリアを含む半導体パッケージと、コネクタとが含まれる。
本発明の相互接続要素は、特に、以下のものとして用いるのに十分適している。すなわち、
・半導体パッケージを有する必要がなく、シリコンダイに直接実装される相互接続要素と、
・電子コンポーネントを試験するために、基板（以下で更に詳細に説明する）からプローブとして延伸する相互接続要素と、
・介挿物（以下で更に詳細に論じる）の相互接続要素である。
本発明の相互接続要素は、それが、硬質材料の付随の通常貧弱なボンディング特性によって制限されることなく、硬質材料の機械的特性（例えば、高い降伏強度）の恩恵を受ける点で類を見ない。これは、親事例に詳しく述べられているように、シェル（保護膜）が、コアの「足場」にわたって「超構造」として機能するという事実により大いに可能になる。ここで、それら２つの用語は、土木工学の環境から借用したものである。これは、メッキが保護（例えば、耐腐食）被覆として用いられ、また、相互接続構造に対して所望の機械的特性を付与するのが一般に不可能である、従来技術のメッキ化相互接続要素とは非常に異なる。また、これは、電気的な相互接続部に施されるベンゾトリアゾール（ＢＴＡ）等の、任意の非金属性の耐腐食被覆とはある種著しく対照的である。
本発明の多数の利点の中には、複数の自立相互接続構造が、基板の上の共通の高さに対して、減結合コンデンサを有するＰＣＢ等のその異なるレベルから、基板上に容易に形成されるので、それらの自由端は互いに共平面にあるという利点がある。更に、本発明に従って形成される相互接続要素の電気的、及び機械的（例えば、可塑及び弾性）特性が共に、特定の用途に対して容易に合わせられる。例えば、所与の用途において望ましいのは、相互接続要素が、可塑及び弾性変形を呈示することである。（可塑変形が望ましいのは、相互接続要素により相互接続されるコンポーネントにおいて、総非平面性を吸収するためである。）弾性的な挙動が所望である場合、相互接続要素が、最小閾値量の接触力を発生して、信頼性の良い接触をもたらすことが必要である。また利点は、接触表面上に汚染膜が偶発的に存在することに起因して、相互接続要素の先端が、電子コンポーネントの端子と拭い接触をなす点にもある。
本明細書で用い、接触構造に適用される「復元性のある」という用語は、加えられた荷重（接触力）に応答して、主に弾性的な挙動を呈示する接触構造（相互接続要素）を意味し、また、「従順な」という用語は、加えられた荷重（接触力）に応答して、弾性的及び可塑的な挙動の両方を呈示する接触構造（相互接続要素）を意味する。本明細書で用いるような、「従順な」接触構造は、「復元性のある」接触構造である。本発明の複合相互接続要素は、従順な、又は復元性のある接触構造のどちらかの特別な場合である。
多数の特徴は、親事例に詳細に述べられており、限定ではないが、犠牲基板上に相互接続要素を製造するステップと、電子コンポーネントに複数の相互接続要素を一括転移するステップと、好適には粗い表面仕上げである接触先端を相互接続要素に設けるステップと、一時的、次いで永久的な接続を電子コンポーネントになすために、電子コンポーネント上に相互接続要素を使用するステップと、相互接続要素を、それらの対向端での間隔とは異なる一端での間隔を有するように配列するステップと、相互接続要素を製造するステップと同一工程のステップで、ばねクリップ、及び位置合わせピンを製造するステップと、接続されたコンポーネント間での熱膨張による差異を吸収するように、相互接続要素を使用するステップと、個別の半導体パッケージ（ＳＩＭＭ等の）の必要性を廃除するステップと、任意として、復元性のある相互接続要素（復元性のある接触構造）を半田付けするステップとを含む。
制御されたインピーダンス
図２Ｂは、多層を有する複合相互接続要素２２０を示す。相互接続要素２２０の最内部（内部の細長い導電要素）２２２は、上記したように、未被覆コアか、又は既に保護膜生成されているコアのいずれかである。最内部２２２の先端２２２ｂは、適切なマスキング材料（不図示）でマスクされる。誘電体層２２４が、電気泳動工程等により最内部２２２にわたって施される。導電材料の外層２２６が、誘電体層２２４にわたって施される。
使用時に、外層２２６を電気的に接地することにより、結果として、相互接続要素が、制御されたインピーダンスを有することになる。誘電体層２２４用の例示的な材料は、高分子材料であり、任意の適切な仕方で、且つ任意の適切な厚さ（例えば、０．１−３．０ミル）に施される。
外層２２６は多層とすることができる。例えば、最内部２２２が未被覆のコアである例では、相互接続要素全体が復元性を呈示することが所望である場合、外層２２６のうち少なくとも１つの層は、ばね材料である。
ピッチ変更
図２Ｃは、複数（図示では多くのうち６個）の相互接続要素２５１…２５６が、プローブカード挿入（慣用的な仕方でプローブカードに実装される副アセンブリ）等の電子コンポーネント２６０の表面上に実装される実施例２５０を示す。プローブカード挿入の端子及び導電トレースは、図示の明瞭化のために、この図面から省略されている。相互接続要素２５１…２５６の取付端は、０．０５−０．１０インチといった第１のピッチ（間隔）で始まる。相互接続要素２５１…２５６は、それらの自由端（先端）が０．００５−０．０１０インチといった第２の微細なピッチとなるように、成形及び／又は配向される。あるピッチから別のピッチへと相互接続をなす相互接続アセンブリは、通常、「間隔変換器」と呼ばれる。
図示のように、相互接続要素の先端２５１ｂ…２５６ｂは、２つの平行な列状に配列されるが、これは例えば、接着パッド（接点）の２つの平行な列を有する半導体素子に接触させる（試験及び／又はエージング時に）ためである。相互接続要素は、他の先端パターを有するように配列できるが、これは、アレイ等の他の接点パターンを有する電子コンポーネントに接触させるためである。
一般に、本明細書に開示される実施例を通じて、１つの相互接続要素しか示さないが、本発明は、複数の相互接続要素を製造して、周辺パターン又は矩形アレイパターンといった、互いに規定の空間関係で複数の相互接続要素を配列することにも適用可能である。
犠牲基板の使用
電子コンポーネントの端子への直接的な相互接続要素の実装を以上に説明した。総括的に言うと、本発明の相互接続要素は、犠牲基板を含む任意の適切な基板の任意の適切な表面に製造、又は実装可能である。
親事例に注目されたいが、これには、例えば電子コンポーネントへの後続の実装のための別個、且つ特異な構造として、複数の相互接続構造（例えば、復元性のある接触構造）を製造する図１１Ａ−１１Ｆに関しての記載、及び犠牲基板（キャリア）に複数の相互接続要素を実装し、次いで電子コンポーネントにひとまとめで複数の相互接続要素を転写する図１２Ａ−１２Ｃに関しての記載がある。
図２Ｄ−２Ｆは、犠牲基板を用いて、先端構造を実施した複数の相互接続要素を製造するための技法を示す。
図２Ｄは、技法２５０の第１のステップを示し、マスキング材料２５２のパターン化層が、犠牲基板２５４の表面上に施される。犠牲基板２５４は、例として、薄い（１−１０ミル）銅又はアルミニウム箔とすることができ、マスキング材料２５２は、共通のホトレジストとなる。マスキング層２５２は、相互接続要素の製造を所望する位置２５６ａ、２５６ｂ、２５６ｃにおいて、複数（図示では多くのうち３個）の開口を有するようにパターン化される。位置２５６ａ、２５６ｂ、及び２５６ｃは、この意味で、電子コンポーネントの端子に匹敵する。位置２５６ａ、２５６ｂ、及び２５６ｃは、この段階で好適に処理されて、粗い又は特徴的な表面模様を有する。図示のように、これは、位置２５６ａ、２５６ｂ、及び２５６ｃにおいて、箔２５４に窪みを形成する型押し治具２５７で機械的に達成される。代替として、３つの位置での箔の表面を、表面模様を有するように化学的にエッチングすることも可能である。この一般的な目的をもたらすのに適した任意の技法は、本発明の範囲内にあり、例えばサンドブラスティング、ピーニングその他である。
次に、複数（図示では多くのうち１つ）の導電性先端構造２５８が、図２Ｅに示すように、各位置（例えば、２５６ｂ）に形成される。これは、電解メッキ等の任意の適切な技法を用いて達成され、多層の材料を有する先端構造を含む。例えば、先端構造２５８は、犠牲基板上に施されるニッケルの薄い（例えば、１０−１００マイクロインチ）障壁層、続いて軟質の金の薄い（例えば、１０マイクロインチ）、続いて硬質の金の薄い（例えば、２０マイクロインチ）層、続いてニッケルの比較的厚い（例えば、２００マイクロインチ）層、軟質の金の最終の薄い（例えば、１００マイクロインチ）層を有する。一般に、ニッケルの第１の薄い障壁層は、後続の金の層が、基板２５４の材料（例えば、アルミニウム、銅）によって「腐敗」されるのを防止するために設けられ、ニッケルの比較的厚い層は、先端構造に強度を与えるためであり、軟質の金の最終の薄い層は、容易に接着される表面を与える。本発明は、先端構造を犠牲基板上に形成する方法の如何なる特定例にも限定されない。というのは、これらの特定例は、用途に応じて必然的に変化するためである。
図２Ｅに示すように、相互接続要素用の複数（図示では多くのうち１つ）のコア２６０が、例えば、上記した電子コンポーネントの端子に軟質のワイヤコアをボンディングする技法のいずれかによって、先端構造２５８上に形成される。コア２６０は次に、上記の仕方で好適には硬質材料２６２で保護膜生成され、マスキング材料２５２が次いで除去され、結果として、図２Ｆに示すように、犠牲基板の表面に実装される複数（図示では多くのうち３つ）の自立相互接続要素２６４となる。
図２Ａに関連して説明した、端子（２１４）の少なくとも隣接した領域を覆う保護膜材料と同様にして、保護膜材料２６２は、それらの対応する先端構造２５８にコア２６０を確実に締結し、所望の場合、結果としての相互接続要素２６２に復元特性を付与する。親事例で注記したように、犠牲基板に実装される複数の相互接続要素は、電子コンポーネントの端子に一括転移される。代替として、２つの広範に分岐した経路をとることもできる。
シリコンウェーハを犠牲基板として使用でき、その上に先端構造が製造されること、及びそのように製造された先端構造が、電子コンポーネントに既に実装されている復元性のある接触構造に連結（例えば、半田付け、ろう接）できることも、本発明の範囲内である。これらの技法の更なる記載は、以下の図８Ａ−８Ｅにおいて見出される。
図２Ｇに示すように、犠牲基板２５４は、選択性化学エッチング等の任意の適切な工程により簡単に除去される。ほとんどの選択性化学エッチングは、他方の材料よりもかなり大きな比率で一方の材料をエッチングし、また、他方の材料は、その工程で僅かしかエッチングされないので、この現象を有利に用いて、犠牲基板の除去と同時に、先端構造におけるニッケルの薄い障壁層が除去される。しかし、必要ならば、薄いニッケル障壁層は、後続のエッチングステップでも除去可能である。これによって、結果として、複数（図示では多くのうち３つ）の個々に離散し特異な相互接続要素２６４となり、これは点線２６６で示され、電子コンポーネント上の端子に（半田付け又はろう接等により）後で装着される。
また、言及すべきは、保護膜材料が、犠牲基板及び／又は薄い障壁層を除去する工程で、僅かに薄くされるという点である。しかし、これが生じないほうが好ましい。
保護膜の薄小化を防止するには、金の薄い層、又は例えば、約２０マイクロインチの硬質の金にわたって施される約１０マイクロインチの軟質の金が、保護膜材料２６２にわたって最終層として施されることが好ましい。かかる金の外層は、主に、その優れた導電率、接触抵抗、及び半田付け可能性を意図するものであり、障壁層及び犠牲基板の除去に用いることを意図した、ほとんどのエッチング溶液に対して、一般に不浸透性が高い。
代替として、図２Ｈに示すように、犠牲基板２５４の除去に先行して、複数（図示では多くのうち３つ）の相互接続要素２６４が、内部に複数の穴を有する薄いプレート等の任意の適切な支持構造２６６によって、互いの所望の空間関係で「固定」され、それに基づき犠牲基板が除去される。支持構造２６６は、誘電体材料、又は誘電体材料で保護膜生成される導電材料とすることができる。シリコンウェーハ又は印刷回路基板等の電子コンポーネントに、複数の相互接続要素を装着するステップといった、更なる処理ステップが次に進行する。加えて、幾つかの用途において、相互接続要素２６４の先端（先端構造に対向した）が移動しないように安定化することが望ましく、これは特に、そこに接触力が加えられる場合である。この目的のために、また望ましいのは、誘電体材料から形成されたメッシュといった、複数の穴を有する適切なシート２６８で、相互接続要素の先端の移動に制約を与えることである。
上記の技法２５０の特異な利点は、先端構造（２５８）が、事実上任意の所望の材料から形成されて、事実上任意の所望の模様を有する点にある。上述したように、金は、導電性、低い接触抵抗、半田付け可能性、及び腐蝕耐性という卓越した電気的特性を呈示する貴金属の一例である。金は又可鍛性であるので、本明細書に記載の相互接続要素、特に本明細書に記載の復元性のある相互接続要素のいずれかにわたって施される、最終の保護膜とするのに極めて十分適している。他の貴金属も同様に望ましい特性を呈示する。しかし、かかる卓越した電気的特性を呈示する、ロジウム等の幾つかの材料は、一般に、相互接続要素全体に保護膜生成するのに適切でない。例えば、ロジウムは、著しく脆く、復元性のある相互接続要素上の最終保護膜として十分には機能しない。これに関して、技法２５０に代表される技法は、この制限を容易に克服する。例えば、多層先端構造（２５８を参照）の第１の層は、（上記のように金ではなく）ロジウムとすることができ、それにより、結果としての相互接続要素のいかなる機械的挙動にも何の影響を与えることなく、電子コンポーネントに接触させるために、その優れた電気的特性を引き出す。
図２Ｉは、相互接続要素を製造するための代替実施例２７０を示す。この実施例の場合、マスキング材料２７２が、犠牲基板２７４の表面に施されて、図２Ｄに関して上記した技法と同様にして、複数（図示では多くのうち１つ）の開口２７６を有するようにパターン化される。開口２７６は、相互接続要素が、自立構造として製造される領域を規定する。（本明細書に記載の説明を通じて用いる、相互接続要素が「自立」であるのは、その一端が、電子コンポーネントの端子、又は犠牲基板のある領域にボンディングされ、また、その他端が、電子コンポーネント、又は犠牲基板にボンディングされない場合である。）
開口内の領域は、犠牲基板２７４の表面内に延伸する単一の窪みで２７８と示されるように、１つ以上の窪みを有するように、任意の適切な仕方で模様加工される。
コア（ワイヤステム）２８０が、開口２７６内の犠牲基板の表面にボンディングされて、任意の適切な形状を有する。この図示の場合、例示の明瞭化のために、１つの相互接続要素の一端しか示されていない。他端（不図示）は、電子コンポーネントに取り付けられる。ここで容易に見られるのは、コア２８０が、先端構造２５８ではなく、犠牲基板２７４に直接ボンディングされるという点で、技法２７０が上述した技法２５０とは異なるということである。例として、金ワイヤコア（２８０）が、慣用的なワイヤボンディング技法を用いて、アルミニウム基板（２７４）の表面に容易にボンディングされる。
工程（２７０）の次のステップでは、金の層２８２が、コア２８０にわたって、また、窪み２７８内を含む、開口２７６内の基板２７４の露出領域上に施される（例えば、メッキにより）。この層２８２の主な目的は、結果としての相互接続要素の端部に、接触表面を形成することである（すなわち、犠牲基板が除去されると）。
次に、ニッケル等の比較的硬質な材料の層２８４が、層２８２にわたって施される。上述したように、この層２８４の１つの主な目的は、結果としての複合相互接続要素に所望の機械的特性（例えば、復元性）を付与することである。この実施例において、層２８４の他の主な目的は、結果としての相互接続要素の低い方の（図示のように）端部に製造される接触表面の耐久性を強化することである。金の最終層（不図示）が、層２８４にわたって施されることになるが、これは、結果としての相互接続要素の電気的特性を強化するためである。
最終ステップにおいて、マスキング材料２７２、及び犠牲基板２７４が除去され、結果として、複数の特異な相互接続要素（図２Ｇに匹敵）か、又は互いに所定の空間関係を有する複数の相互接続要素（図２Ｈに匹敵）のいずれかとなる。
この実施例２７０は、相互接続要素の端部に模様加工の接触先端を製造するための代表的な技法である。この場合、「ニッケルの金上重ね」接触先端の卓越した一例を説明した。しかし、本明細書に記載の技法に従って、他の類似の接触先端が、相互接続要素の端部に製造可能であることも本発明の範囲内である。この実施例２７０の別の特徴は、接触先端が、以前の実施例２５０で意図したような犠牲基板（２５４）の表面内ではなく、犠牲基板（２７４）の頂部全体に構成される点にある。
介在体及び間隔変換器の概論
上記の技法は、複合相互接続要素を製造するための斬新な技法を一般的に説明するものであり、その物理的特性は、所望の度合いの復元性を呈示するように容易に合わせられ、複合相互接続要素は、電子コンポーネントの端子と圧力接続をなすのに十分適した表面模様を有する、先端構造を取り込むこともできる。
一般に、本発明の複合相互接続要素は、介在体として機能する基板に容易に実装（製造）され、介在体は、２つの電子コンポーネントの間に配設され、それらを相互接続し、２つの電子コンポーネントのうちの１つは、介在体の各側に配設される。介在体における複合相互接続要素の製造及び使用は、本出願人による米国特許同時係属出願第08/526,426号に詳細に記載されている。親事例は、半導体素子にプローブを当てるための各種技法を開示している。
介在体において、本発明の相互接続要素を用いる趣旨を上記で述べてきた。一般に、本明細書に用いる「介在体」とは、基板のことであり、その２つの対向した表面上に接触子を有し、２つの電子コンポーネントの間に配設されて、その２つの電子コンポーネントを相互接続する。時折、介在体が、２つの相互接続要素のうちの少なくとも１つの取り外し（例えば、交換、更新、設計変更の実施、その他のために）を可能にすることが望ましい。
図３は、「総括的」な介在体３００の１つの実施例を示し、それは例えば、上述の本出願人による特許出願の様々なものに以前に記載された、多数の介在体のうちの任意のものである。
一般に、ＰＣＢ型式の基板等の絶縁基板３０２には、その一方の表面３０２ａに、複数（図示では多くのうち２つ）の端子３０４及び３０６が、その対向した表面３０２ｂに、同様に複数の端子３０８及び３１０が設けられる。ばね接触子３１２及び３１４（図示の明瞭化のために、保護膜は省略している）が、それぞれ、端子３０４及び３０６上に実装され、ばね接触子３１６及び３１８（図示の明瞭化のために、保護膜は省略している）が、それぞれ、端子３０８及び３１０上に実装される。これらのばね接触子は、上記の図２Ａに開示した型式の複合相互接続要素であるのが好ましいが、ばね接触子は、モノリシックばね接触子とすることもできる。
本出願人による米国特許同時係属出願第08/554,902号に注記されるように、介在体は、その各側における特異な組のばね要素からなる（08/554,902の図３Ａを参照）か、又は支持基板３０２を介して延伸する穴内で支持された（半田又はエラストマー等により）、単一のばね要素からなる（08/554,902の図３Ｂ及び３Ｃを参照）。
図３のばね要素３１２、３１４、３１６及び３１８は、上記のように、複合相互接続要素として適切に形成されるが、保護膜は、図示の明瞭化のために、図面から省かれている。
明確に理解されたいのは、任意の復元性のある相互接続要素（ばね）が使用可能であり、それには、リン青銅及びベリリウム銅といった、本質的に弾力のある材料から製作されるモノリシックのばね要素も含まれる、ということである。これは、複合相互接続要素を例示した、本明細書に開示される実施例の幾つかに当てはまる。
本発明は又、平坦な伸長要素（タブ、リボン）へとパターニングされる（型押し、又はエッチング等により）軟質金属シートから形成されて、硬質材料で保護膜生成される相互接続要素の形成にも適用可能である。この内容は、本出願人による、米国特許同時係属出願第08/526,246号に詳述されている。
「間隔変換」（時折、「ピッチ拡張」と呼ばれる）は、本発明に適用可能な重要な概念である。簡単に言えば、復元性のある接触構造の先端が、それらの基底部への接続よりも、互いに近接して間隔を開けられる（比較的微細なピッチ）ことが重要である。上記で説明した図２Ｃに示すように、これは、個々のバネ要素（２５１−２５６）を成型及び配向して、互いに収束させ、その結果、個々の復元性のある接触構造が、異なる長さを有する傾向をもたせることにより達成できる。一般に、プローブカード・アセンブリに関連して、プローブ要素（復元性のある接触構造）の全てが、互いに同じ長さを有して、必要とされる複数の信号経路において、一定性が保証されることが非常に重要である。
図４は、間隔変換器４００（ばね要素は、図示の明瞭化のために省略）の代表的設計を示し、所望の間隔変換は、取り付けられる個々の復元性のある接触構造（不図示）の成型ではなく、間隔変換器の基板４０２によって達成される。
間隔変換器基板４０２は、上部（図で見て）表面４０２ａ、及び下部（図で見て）表面４０２ｂを有し、絶縁材料（例えば、セラミック）と導電材料の交互層を有する多層構成要素として、好適に形成される。この例の場合、１つの配線層が、２つ（多数のうち）の導電トレース４０４ａ及び４０４ｂを含むように図示されている。
複数（図示では多くのうち２つ）の端子４０６ａ及び４０６ｂが、比較的微細なピッチで（互いに比較的近接して）間隔変換器基板４０２の上部表面４０２ａに配設される（上部表面内の窪みに置かれる）。複数（図示では多くのうち２つ）の端子４０８ａ及び４０８ｂが、比較的粗いピッチで（端子４０６ａ及び４０６ｂに対して、更に互いから離れて）間隔変換器基板４０２の下部表面４０２ｂに配設される（下部表面内の窪みに置かれる）。例えば、下部端子４０８ａ及び４０８ｂは、５０−１００ミルのピッチ（印刷回路基板のピッチ制約に匹敵）で配設し、上部端子４０６ａ及び４０６ｂは、５−１０ミルのピッチ（半導体ダイの接着パッドの中心間間隔に匹敵）で配設することができ、結果として１０：１ピッチ変換となる。上部端子４０６ａ及び４０６ｂは、それぞれ、導電トレース４０４ａ及び４０４ｂに端子を接続する、それぞれ、関連した導体４１０ａ／４１２ａ及び４１０ｂ／４１２ｂによって、それぞれ、対応する下部端子４０８ａ及び４０８ｂに接続される。これは全て、多層ランド・グリッド・アレイ（ＬＧＡ）支持基板、その他に関連して、一般的に周知である。
プローブカード・アセンブリ
以下で説明する図５、５Ａ及び５Ｂは、本出願人による、米国特許同時係属出願第08/554,902号から直接とったものである。以下で詳細に更に説明するように、本発明は、同第08/554,902号の間隔変換器に関連して非常に実用性があるが、それに関連した使用に限定されない。
図５は、プローブカード・アセンブリ５００の１つの実施例を示し、これは、その主要機能構成要素として、プローブカード５０２と、介在体５０４と、間隔変換器５０６とを含み、半導体ウェーハ５０８に対して一時的な相互接続をなすのに適している。この分解組立の断面図において、例示の明瞭化のために、幾つかの構成要素の幾つかの要素を誇張して示している。しかし、各種の構成要素の垂直方向（図示のように）の位置合わせは、図面の点線で適切に示されている。留意されたいのは、相互接続要素（５１４、５１６、５２４、これらは以下で更に詳細に説明する）が断面ではなく完全に示されている点である。
プローブカード５０２は、一般に、慣用的な回路基板であり、その上部（図で見て）表面に配設された複数（図示では多くのうち２つ）の接触領域（端子）５１０を有する。更なる構成要素（不図示）、例えば、能動及び受動電子コンポーネント、コネクタ、その他をプローブカードに実装することもできる。回路基板上の端子５１０は、通常、１００ミルのピッチ（ピッチは上記で規定される）で配列される。プローブカード５０２は、適切に丸みを帯び、１２インチ程度の直径を有する。
介在体５０４には、基板５１２（基板３０２に匹敵）が含まれる。上記のようにして、複数（図示では多くのうち２つ）の復元性のある相互接続要素５１４が、基板５１２の下部（図で見て）表面に実装され（それらの近位端により）て、そこから下方（図で見て）に延伸し、また対応する複数（図示では多くのうち２つ）の復元性のある相互接続要素５１６が、基板５１２の上部（図で見て）表面に実装され（それらの近位端により）て、そこから上方（図で見て）に延伸する。上述のスプリング形状のいずれもが、好適には本発明の複合相互接続要素である、復元性のある相互接続要素５１４及び５１６に適している。一般的な提案として、相互接続要素５１４及び５１６のうち、下側複数５１４及び上側複数５１６の両方の先端（遠位端）は、プローブカード５０２の端子５１０のピッチに一致するピッチであり、例えば１００ミルである。
相互接続要素５１４及び５１６は、例示の明瞭化のために、誇張尺度で示されている。典型的には、相互接続要素５１４及び５１６は、介在体基板５１２の対応する下部及び上部表面から、２０−１００ミルの全体長にまで延伸することになる。一般に、相互接続要素の高さは、所望のコンプライアンスの大きさから決まる。
間隔変換器５０６には、適切に回路化された基板５１８（上記の４０２に匹敵）が含まれ、これは例えば、多層セラミック基板であり、その下側（図で見て）表面に配設された複数（図示では多くのうち２つ）の端子（接触領域、パッド）５２０と、その上側（図で見て）表面に配設された複数（図示では多くのうち２つ）の端子（接触領域、パッド）５２２を有する。この例の場合、下側の複数の接触パッド５２０は、相互接続要素５１６の先端のピッチ（例えば、１００ミル）で配設され、上側の複数の接触パッド５２２は、より微細な（近接した）ピッチ（例えば、５０ミル）で配設される。これら復元性のある相互接続要素５１４及び５１６は、好適であるが、必ずしも本発明の複合相互接続要素（上記の２１０に匹敵）である必要はない。
複数（図示では多くのうち２つ）の復元性のある相互接続要素５２４（「プローブ」、「プローブ要素」）が、端子（接触パッド）５２２に直接（すなわち、端子にプローブ要素を接続するワイヤ等の追加の材料からなる仲介物なく、又は端子にプローブ要素をろう接、半田付けすることなく）実装されて（それらの近位端により）、間隔変換器基板５１８の上部（図で見て）表面から上方（図で見て）に延伸する。図示のように、これら復元性のある相互接続要素５２４は、それらの先端（遠位端）が、それらの近位端よりも更に微細なピッチ（例えば、１０ミル）で間隔を開けられ、それにより、間隔変換器５０６のピッチ低減が増強されるように、適切に配列される。これら復元性のある接触構造（相互接続要素）５２４は、好適であるが、必ずしも本発明の複合相互接続要素（上記の２１０に匹敵）である必要はない。
プローブ要素（５２４）が、犠牲基板上に製造され（図２Ｄ−２Ｆに匹敵）、続いて間隔変換器構成要素（５０６）の端子（５２２）に個々に実装される（図２Ｇに匹敵）か、又はそれら端子に一括転移される（図２Ｈに匹敵）ことが可能であることも、本発明の範囲内である。
周知のように、半導体ウェーハ５０８には、その前部（図で見て下側）表面に、ホトリソグラフィ、堆積、拡散、その他により形成される、複数のダイ・サイトが含まれる。典型的には、これらのダイ・サイトは、互いに同じに製造される。しかし、周知のように、ウェーハ自体の欠陥、又はウェーハが、ダイ・サイトの形成に被る工程のいずれかにおける欠陥のどちらかによって、結果として、幾つかのダイ・サイトが、十分に確立した試験基準に従って、機能不全となる可能性がある。しばしば、半導体ウェーハから半導体ダイを単一化する前に、ダイ・サイトにプローブを当てることに付随の困難性に起因して、試験工程は、半導体ダイを単一化、及び実装した後に実施される。欠陥が、半導体ダイの実装後に発見された場合、正味の損失は、半導体ダイの実装に付随する費用により悪化する。半導体ウェーハは通常、少なくとも６インチの直径を有するが、少なくとも８インチも含む。
各ダイ・サイトは通常、多数の接触領域（例えば、接着パッド）を有し、これらは、ダイ・サイトの表面上の任意の場所に、及び任意のパターンで配設できる。ダイ・サイトのうちの１つの２つ（多くのうち）の接着パッド５２６が図面に示されている。
ダイ・サイトを個々の半導体ダイへと単一化する前に、ダイ・サイトを試験するために、限定数の技法が知られている。代表的な従来技術の技法には、セラミック基板に埋め込まれて、そこから延伸する複数のタングステン「針」を有する、プローブカード挿入の製造が伴い、各針は、接着パッドのうちの所与のパッドに対して、一時的な接続をなす。かかるプローブカード挿入は、高価で、製造するのに幾分複雑であり、その結果として、それらの費用が比較的高くなり、それらを得るのに相当なリードタイムがかかることになる。半導体ダイにおいて可能性のある、各種各様の接着パッドが与えられると、各独特の配列には、特異なプローブカード挿入が必要となる。
独特の半導体ダイを製造する速さは、短い所要時間で、製造するのに単純且つ安価であるプローブカードに対する緊急の要求を際立たせる。プローブカード挿入として、間隔変換器（５０６）及び介在体（５０４）を用いることが、この抑止できない要求に真っ向から対処する。
使用時に、介在体５０４は、プローブカード５０２の上部（図で見て）表面に配設され、間隔変換器５０６は、相互接続要素５１４が、プローブカード５０２の接触端子５１０と信頼性の良い圧力接触をなして、相互接続要素５１６が、間隔変換器５０６の接触パッド５２０と信頼性の良い圧力接触をなすように、介在体５０４の頂部（図で見て）に積み重ねられる。これらの構成要素を積み重ねて、かかる信頼性の良い圧力接触を保証するのに、適切な任意の機構を使用することができ、その適切な機構を以下で説明する。
プローブカード・アセンブリ５００は、介在体５０４と間隔変換器５０６をプローブカード５０２上に積み重ねるために、以下の主要な構成要素を含む。すなわち、
ステンレス鋼等の堅固な材料製の背部実装プレート５３０と、
ステンレス鋼等の堅固な材料製のアクチュエータ実装プレート５３２と、
ステンレス鋼等の堅固な材料製の前部実装プレート５３４と、
外部の差動ネジ要素５３６、及び内部の差動ネジ要素５３８を含む、複数（図示では多くのうち２つであるが、３つが好適である）の差動ネジと、リン青銅等の弾力のある材料から好適に製作されて、そこから延伸する弾力のあるタブ（不図示）の１つのパターンを有する、実装リング５４０と、
実装リング５４０を前部実装プレート５３４に、それらの間に捕捉された間隔変換器５０６と共に保持するための複数（図示では多くのうち２つ）のネジ５４２と、
任意として、製造公差を吸収するために、実装リング５４０と間隔変換器５０６の間に配設されるスペーサリング５４４と、
差動ネジ（例えば、内部の差動ネジ要素５３８の頂部）の頂部（図で見て）に配設される、複数（図示では多くのうち２つ）の枢軸球５４６である。
背部実装プレート５３０は、プローブカード５０２の下部（図示のように）表面に配設された、金属プレート又はリング（リングとして図示）である。複数（図示では多くのうち１つ）の穴５４８が、背部実装プレートを介して延伸する。
アクチュエータ実装プレート５３２は、背部実装プレート５３０の下部（図示のように）表面に配設された、金属プレート又はリング（リングとして図示）である。複数（図示では多くのうち１つ）の穴５５０が、アクチュエータ実装プレートを介して延伸する。使用時に、アクチュエータ実装プレート５３２は、ネジ（例示の明瞭化のために図面からは省略されている）等による任意の適切な仕方で、背部実装プレート５３０に固定される。
前部実装プレート５３４は、堅固な、好適には金属のリングである。使用時に、前部実装プレート５３４は、プローブカード５０２を介した対応する穴（例示の明瞭化のために図面からは省略されている）を貫通するネジ（例示の明瞭化のために図面からは省略されている）等による任意の適切な仕方で、背部実装プレート５３０に固定され、それによって、プローブカード５０２は、前部実装プレート５３４と背部実装プレート５３０の間で確実に捕捉される。
前部実装プレート５３４は、プローブカード５０２の上部（図で見て）表面に対して配設される、平坦な下部（図で見て）表面を有する。前部実装プレート５３４は、図示のように、それを介する大きな中央開口を有し、これは、プローブカード５０２の複数の接触端子５１０が、前部実装プレート５３４の中央開口内にあるのを可能にすべく寸法決められる、内部エッジ５５２によって規定される。
上述のように、前部実装プレート５３４は、平坦な下部（図で見て）表面を有するリング状構造である。前部実装プレート５３４の上部（図で見て）表面には、段差が付けられ、前部実装プレートは、その内部領域よりも、その外部領域において厚く（図で見て、垂直方向の大きさ）なっている。段差、又は肩部は、点線（５５４で表記）の位置に配置されて、間隔変換器５０６が、前部実装プレートの外部領域を外して、前部実装プレート５３４の内部領域上に載ることを可能にすべく寸法決められる（しかし、お分かりと思うが、間隔変換器は、実際には枢軸球５４６上に載る）。
複数（図示では多くのうち１つ）の穴５５４が、前部実装プレート５３４を少なくとも部分的に介して、その上部（図で見て）表面から、前部実装プレート５３４の外部領域へと延伸し（これらの穴は、図面では、前部実装プレート５３４を部分的にしか介さずに延伸するよう示されている）、これらはお分かりのように、対応する複数のネジ５４２の端部を受ける。この目的のために、穴５５４はねじ切り穴である。これによって、間隔変換器５０６を、実装リング５４０で前部実装プレートに固定し、ゆえにプローブカード５０２に対して押圧することが可能になる。
複数（図示では多くのうち１つ）の穴５５８が、前部実装プレート５３４の厚い内部領域を完全に介して延伸し、プローブカード５０２を介して延伸する対応した複数（図示では多くのうち１つ）の穴５６０と位置合わせされ、順に、背部実装プレート内の穴５４８、及びアクチュエータ実装プレート５３８内の穴５５０と位置合わせされる。
枢軸球５４６は、内部の差動ネジ要素５３８の上（図で見て）端において、整合した穴５５８及び５６０内で緩く配設される。外部の差動ネジ要素５３６は、アクチュエータ実装プレート５３２の（ねじ切り）穴５５０内へと通され、内部の差動ネジ要素５３８は、外部の差動ネジ要素５３６のねじ切りボア内へと通される。このようにして、非常に微細な調整を、個々の枢軸球５４６の位置においてなすことができる。例えば、外部の差動ネジ要素５３６は、７２ネジ／インチの外部ネジ山を有し、内部の差動ネジ要素５３８は、８０ネジ／インチの外部ネジ山を有する。アクチュエータ実装プレート５３２内へと、１回転、外部の差動ネジ要素５３６を進ませて、対応する内部の差動ネジ要素５３８を静止状態（アクチュエータ実装プレート５３２に相対して）に保つことにより、対応する枢軸球の正味の位置変化は、「プラス」１／７２（０．０１３９）インチ「マイナス」１／８０（０．０１２５）インチ、すなわち０．００１４インチとなる。これによって、プローブカード５０２に面対向した間隔変換器５０６の平面性の手軽で精密な調整が可能になる。ゆえに、プローブ（相互接続要素）の先端（図で見て、上端）の位置変更が、プローブカード５０２の配向を変えることなく可能となる。この特徴と、プローブの先端の位置合わせを実施するための技法と、間隔変換器の平面性を調整するための代替機構（手段）は、本出願人による、米国特許同時係属出願第08/554,902号に更に詳細に記載されている。明らかではあるが、介在体５０４は、介在体の２つの表面に配設された復元性のある又は従順な接触構造のおかげで、間隔変換器の調整範囲を通じて、電気的接続が、間隔変換器５０６とプローブカード５０２の間で維持されることを保証する。
プローブカード・アセンブリ５００は、以下のステップによって簡単に組み立てられる。すなわち、
相互接続要素５１４の先端が、プローブカード５０２の接触端子５１０と接触するように、前部実装プレート５３４の開口５５２内に介在体５０４を配置するステップと、
相互接続要素５１６の先端が、間隔変換器５０６の接触パッド５２０と接触するように、介在体５０４の上部に間隔変換器５０６を配置するステップと、任意ステップであって、
間隔変換器５０６の頂部に、スペーサ５４４を配置するステップと、
スペーサ５４４にわたって実装リング５４０を配置するステップと、
実装リング５４０を介したネジ５４２を、スペーサ５４４を介して、前部実装プレート５３４の穴５５４内に挿入するステップを含む任意ステップと、
背部実装プレート５３０及びプローブカード５０２を介して、前部実装プレート５３４の下部（図で見て）表面内のねじ切り穴（不図示）内に、ネジ（１つは符号５５５として部分的に図示される）を挿入することにより、「サブアセンブリ」をプローブカード５０２に実装するステップである。
アクチュエータ実装プレート５３８が、次いで、背部実装プレート５３０に組み付けられ（例えば、そのうちの１つが、５５６として部分的に図示されるネジで）、枢軸球５６０が、アクチュエータ実装プレート５３２の穴５５０内に落とされて、差動ネジ要素５３６及び５３８が、アクチュエータ実装プレート５３２の穴５５０内に挿入できる。
このようにして、プローブカード・アセンブリがもたらされ、これは、今日の接着パッド間隔に見合っている微細ピッチで、半導体ウェーハからのダイの単一化に先行して、半導体ダイ上の複数の接着パッド（接触領域）と接触させるために、アセンブリから延伸する複数の復元性のある接触構造（５２４）を有する。一般に、使用時には、アセンブリ５００は、図示のところから上側を下にして使用されることになり、半導体ウェーハは、復元性のある接触構造（５２４）の先端へと押し上げられる（図示しない外部機構により）。
図面から明らかなように、前部実装プレート（ベースプレート）５３４は、プローブカード５０２と面対向の介在体５０４の位置を決定する。プローブカード５０２と面対向した前部実装プレート５３４の正確な位置決めを保証するために、複数の位置合わせ特徴（図示の明瞭化のために図面から省略されている）、例えば、前部実装プレートから延伸するピン、及びプローブカード５０２内へと延伸する穴を設けることができる。
任意の適切な復元性のある接触構造（５１４、５１６、５２４）が、それぞれ介在体、又は間隔変換器上の接触領域にろう接、又は半田付けされる、リン青銅材料その他のタブ（リボン）を含む、介在体（５０４）及び／又は間隔変換器（５０６）上に用いることも、本発明の範囲内である。
介在体（５０４）及び間隔変換器（５０６）が、上述した本出願人による同時係属のPCT/US94/13373の図２９の要素４８６として記載され、介在体基板から延伸する、ばねクリップ等によって、互いに予備組み付け可能であることも、本発明の範囲内である。
介在体（５０４）を省いて、その代わりに、５１４に匹敵する複数の復元性のある接触構造を、間隔変換器の下側表面の接触パッド（５２０）に直接実装することも、本発明の範囲内である。しかし、プローブカードと間隔変換器の間で共平面性を達成することは困難であろう。介在体の主な機能は、かかる共平面性を保証するコンプライアンスをもたらすことである。
上述のように、本発明は、プローブ・アセンブリの１つの構成要素である間隔変換器と関連して用いる場合に、非常に恩恵がある。
本出願人による米国特許同時係属出願第08/554,902号に記載される、プローブ・アセンブリの間隔変換器５０６が、その上部表面に実装される（直接製造される）ばね（プローブ）要素で構成されたのに対して、本発明は、間隔変換機構性要素の上部表面へのばね要素の実装に関連した問題を回避して、プローブ・アセンブリ全体の実用性の範囲を広げるものである。
図５Ａは、図５のプローブカード・アセンブリ５００に適した間隔変換器基板５１８の斜視図である。そこに示されるように、間隔変換器基板５１８は、長さ「Ｌ」、幅「Ｗ」、及び厚さ「Ｔ」を有する矩形の立体が適している。この図で、間隔変換器基板５１８の上部表面５１８ａは見えており、そこに、プローブ検査の相互接続要素（５２４に匹敵）が実装される。図示のように、複数（数百等）の接触パッド５２２が、その所定領域において、間隔変換器基板５１８の上部表面５１８ａに配設される。この所定領域は、５７０で表記される点線で示され、明らかなように、接触パッド５２２は、その所定領域５７０内において、任意の適切なパターンで配列することができる。
上述したように、間隔変換器基板５１８は、多層セラミック基板として適切に形成され、セラミック材料とパターン化された導電材料の交互層を有する。
かかる多層セラミック基板の製造は、周知のところであり、例えばランド・グリッド・アレイ（ＬＧＡ）半導体パッケージの製造の際に用いられる。かかる多層基板内でパターン化された導電材料を適切に経路指定することにより、基板５１８の上部表面５１８ａの接触パッド５２２のピッチとは異なる（例えば、より大きい）ピッチで、基板５１８の下部表面（この図では見えない）に接触パッド（この図では見えないが、５２０に匹敵）を配設すること、及び基板５１８内部で互いに、接触パッド５２０を接触パッド５２２と接続することが簡単明瞭である。かかる基板上で、接触パッド５２０と接触パッド５２２の間の約１０ミルのピッチを達成することは、大いに実現可能である。
図５Ａは、間隔変換器基板５１８の好適な特徴を示す。上述したように、基板５１８は、上部表面５１８ａ、下部表面（この図では視界から隠れている）、及び４つの側部エッジ５１８ｂ、５１８ｃ、５１８ｄ、５１８ｅを有する矩形立体である。図示のように、ノッチ５７２ｂ、５７２ｃ、５７２ｄ及び５７２ｅが、対応する側部エッジ５１８ｂ、５１８ｃ、５１８ｄ及び５１８ｅと、基板５１８の上部表面５１８ａとの交差部に沿って、また対応する側部エッジ５１８ａ−５１８ｅのほぼ全体長（角部を除いた）に沿って設けられる。これらのノッチ５７２ｂ−５７２ｅは、多層セラミック構造としての間隔変換器の製造を概ね容易にし、図５の例示にも見えている。ここで理解されたいのは、ノッチは必ずしも必要ではないということである。明らかではあるが、基板５１８の４つの角部にはノッチがない（これは、セラミックの多層基板を製作する工程により基本的に示される）ので、実装プレート（図５の５４０）は、これらの角部の「特徴」に明確に適応する必要がある。
図５Ｂは、以前に説明した間隔変換器５１８に匹敵し、図５のプローブカード・アセンブリ５００に同様に使用可能である、間隔変換器５７４の１つの実施例を示す。この場合、複数（図示では多くのうち４つ）の領域５７０ａ、５７０ｂ、５７０ｃ及び５７０ｄが規定され、その各々内に、複数の接触パッド５２２ａ、５２２ｂ、５２２ｃを、任意の所望パターンで容易に配設することができる。概ね意図するところは、領域５７０ａ−５７０ｄの間隔が、半導体ウェーハ上のダイ・サイトの間隔に対応するので、複数のダイ・サイトを、プローブカードの単一「パス」で同時にプローブ検査可能である点である。（これは、１つの半導体ウェーハ上にある多数のメモリチップにプローブを当てるのに特に有用である。）典型的には、基板５７４の領域５７０ａ−５７０ｄ内の対応する接触パッド５２２ａ−５２２ｄのパターンは、互いに同一とはならないが、これは、絶対的に必要というわけではない。
本出願人による米国特許同時係属出願第08/554,902号のプローブ・アセンブリに関連して、図５Ｂの例示が、単一の間隔変換器に、半導体ウェーハ上の複数（例えば、図示では４つ）の隣接したダイ・サイトにプローブを当てる（圧力接触をなす）ために、プローブ要素を設けることが可能であることを明瞭に実証することが論じられた。これは、ウェーハ上のダイ・サイトの全てにプローブを当てるのに必要なセットダウン（ステップ）数の低減に有利である。例えば、１つのウェーハ上に１００個のダイ・サイトと、間隔変換器上に４組のプローブ要素が存在すると、ウェーハに必要なのは、間隔変換器に対して２５回の位置決めだけである（この例の目的のために、ウェーハのエッジ（周辺）での効率が、幾分減衰されることを無視したとして）。プローブ・サイト（例えば、５７０ａ−５７０ｄ）の配列だけでなく、個々のプローブ要素（例えば、千鳥状の）の配向も、ウェーハ全体にプローブを当てるのに必要なタッチダウン（パス）数を最小化すべく最適化できることは、本発明の範囲内である。交互のプローブ要素が、ウェーハ上の２つ隣のダイ・サイトの異なるダイ・サイトと接触するようにして、プローブ要素が、間隔変換器の表面に配列可能であることも、本発明の範囲内である。プローブ要素が全て、同じ全体長を有することが一般に望ましいという前提の場合、明らかではあるが、プローブ要素が、間隔変換器の２次元表面上のいかなる点にも直接取り付け（実装）可能であるという、制約を受けない仕方は、プローブ要素のプローブカードへの取付け場所に制約を与えるいずれの技法よりも優れている（例えば、上記のようなリング配列）。このようにして、１つのウェーハ上の複数の隣接しないダイ・サイトにプローブを当てられることも、本発明の範囲内である。本発明は、１つのウェーハ上の単一化されていないメモリ素子にプローブを当てることに特に有利であり、また、任意のアスペクト比を有するダイ・サイトにプローブを当てるのに有用である。
間隔変換器基板５７４は、「より大きな基板」の１つの例であり、これには、表面に配設されたばね接触子、プローブ要素、又はその他を有するより小さなタイル基板が定置可能であり、このことは以下で更に詳細に説明する。
本出願人による米国特許同時係属出願第08/554,902号からの、図５Ｃ、６Ａ、６Ｂ、７、７Ａ、８Ａ及び８Ｂの例示及び説明は、本質的ではないので省略しているが、参照として本明細書に取り込む。
タイル、及び間隔変換器基板のタイル敷設（定置）
上記のように、プローブ要素（例えば、５２４、５２６）であるばね接触子は、プローブカード・アセンブリ（例えば、５００）の間隔変換器基板（例えば、５０６、５１８、５７４）の表面に直接実装可能である。しかし、この手法は、幾つかの固有の制限を有する。間隔変換器は通常、比較的高価な基板を含む可能性があり、その上にばね（プローブ）要素が製造される。歩留り（成功裡の製造）問題が、表面上に複合相互接続要素を製造する工程において体験され、その結果として、最善でも、間隔変換器構成要素の手直しが困難となる（すなわち、時間を消費し、割高となる）。更に、各々の及び全ての試験用途（すなわち、接触／試験しようとする電子コンポーネント上の接着パッド／端子のレイアウト）に対して、異なる間隔変換器を設計することは、費用のかかる提案である。更に、単一パスで、半導体ウェーハ全体を試験する能力を有することが望ましく、それには、上記したように設計が制限され、歩留り問題が悪化した、相当に大きな間隔変換器が必要となるであろう。
本発明の１つの態様によれば、プローブ要素が、本明細書で「タイル」と呼ぶ、比較的安価な基板上に製造される。これらのタイルは、間隔変換器の表面に容易に取り付けられ（実装、連結され）、その端子に、半田付け又はｚ軸導電接着剤等により電気的に接続される。複数のかかるタイルは、単一の間隔変換器構成要素に取り付け、及び接続されて、ウェーハ段階の試験をもたらすことができる。タイルは、間隔変換の度合いに応じて、単一層基板とすることも、又は多層基板（図４に匹敵）とすることもできる。タイルと間隔変換器の表面とのｚ軸間隔は、取り付け／接続をなすのに用いられる、半田、ｚ軸接着剤、その他の量により容易に制御される。
その表面上に製造されたばね接触要素を有する複数のタイルが、セラミック・ウェーハ等の単一で安価な基板から製造され、この基板は続いて切断され、結果として、複数の分離した好適には同一のタイルとなり、これらは、間隔変換器の表面、又は（以下で説明するように）半導体ウェーハ又は他の電子コンポーネントの表面に、個々に実装される。
ウェーハ段階の試験（エージングを含む）の場合、ばね（プローブ）要素が既に製造されている複数のかかるタイルが、単一で大きな間隔変換器構成要素に取り付け／接続されて、単一のパスで半導体ウェーハ全体のウェーハ段階のプローブ当て（試験）をもたらすことができる。
タイル基板（例えば、６００、これは以下で説明する）が、「Ｃ４」パッケージ（半導体ダイなしの）等の既存の基板に容易に半田付け可能である。かかる「Ｃ４」パッケージは、容易に入手可能である。
間隔変換器の表面上に直接ばね要素を製造するのではなく、タイルを用いるという技法の利点は、間隔変換器が、それに取り付け／接続された１つ以上のタイルのうちの選択されたタイルを交換することで、容易に手直しされる点にある。
図６は、タイル６００の１つの実施例を示し、これは、セラミック等の絶縁材料から形成された基板６０２と、その上部（図で見て）表面６０２ａ上に（又は、それ内に）配設された端子（図示では多くのうち２つ）６０４及び６０６と、その対向した下部表面６０２ｂ上に配設された端子（図示では多くのうち２つ）６０８及び６１０を有する。タイル基板６０２は、図３の介在体基板３０２と、又は図４の間隔変換器基板４０２と類似である。端子６０４と６０６のうちの選択された端子が、基板６０２を貫通する導電バイア（不図示）等の任意の適切な仕方で、それぞれ、端子６０８と６１０のうちの対応する選択された端子に電気的に接続される。（基板を介するバイヤ、及び基板内の内部配線は、周知のところであり、例えば図４に示されている。）
複数（図示では多くのうち２つ）のばね要素６１２及び６１４が、それぞれ、端子６０４及び６０６に実装され、これらのばね要素は、上記で説明したような複合相互接続要素とすることも、又は上記で説明したようなモノリシックのばね要素とすることもできる。
本明細書で用いる「ばね接触子担体」という用語は、その一方の表面に実装されたばね接触子（例えば、６１２、６１４）を有するタイル基板（例えば、６０２）を意味する。
図６において、ばね要素６１２及び６１４は、図５に示すプローブ要素６２４と同一の構成を有して示されている。これは、単に例示に過ぎず、理解されたいのは、任意の構成（形状）を有する任意のばね要素を、タイル基板６０２の表面６０２ａに固定可能ということである。
上述のように、それに固定されたばね要素を有するタイル基板が、プローブカード・アセンブリ（例えば、５００）の間隔変換器構成要素（例えば、５０６）に容易に実装及び接続される。図示のように、半田バンプ６１６及び６１８が、それぞれ、端子６０８及び６１０上に容易に形成されるため、タイル６００は、リフロー加熱、及びタイル構成要素の端子と、間隔変換器構成要素の端子との間に半田連結部を形成することにより、間隔変換器構成要素の対応するパッド（端子）に接続可能となる。代替として、半田の代わりに、ｚ軸導電接着剤（不図示）を用いて、タイル構成要素の端子と、間隔変換器構成要素の端子との間に、電気的な接続をもたらすことができる。
図６Ａは、複数（図示では多くのうち１つ）のタイル６２０（図６のタイル６００に匹敵）が、間隔変換器構成要素６２２（図５Ｂに示す間隔変換器構成要素基板５７４に匹敵）に実装できる仕方を示す。
間隔変換器構成要素の上部（見える部分）表面は、複数（図示では多くのうち４つ）の領域６２４ａ、６２４ｂ、６２４ｃ及び６２４ｄ（５７０ａ、５７０ｂ、５７０ｃ及び５７０ｄに匹敵）を有し、その各々内に、複数の接触パッド（図示しないが、５２２ａ、５２２ｂ、５２２ｃ、５２２ｄに匹敵）が、任意の所望のパターンで配設される。
図６Ａにおいて、図示の明瞭化のために、ばね要素と対向するタイル基板の表面上の半田バンプ（例えば）は省略している。リフロー加熱されて、タイル基板が間隔変換器基板に半田付けされると、タイル６２０は、間隔変換器６２２の領域６２４ａ…６２４ｄに対して、自己整合する傾向を有することになる。しかし、小さい半田特徴（Ｃ４バンプ等）は、かかる自己整合をもたらすのに、常に、十分な大きさの表面張力となるとは限らない。
本発明の１つの態様によれば、各領域（６２４ａ…６２４ｄ）に対する各タイル６２０の自己整合を強化するために、間隔変換器基板６２２の上部（図で見える部分）表面には、少なくとも１つの半田付け性の良い特徴６２６が設けられ、また、タイル基板６２０の一致結合する下部（図で見える部分）表面には、少なくとも１つの半田付け性の良い特徴６２８が設けられる。リフロー加熱時に、これら２つの対応する一致結合特徴６２６及び６２８上に配設され、それらを湿潤させる半田によって、間隔変換器基板に対するタイル基板の自己整合をもたらすための勢いが強化される。半田は、リフロー加熱の前に、一致結合特徴のいずれか１つに施される。
図６Ａは、本発明の重要な特徴を示し、すなわち、複数のタイルが、プローブカード・アセンブリの単一の間隔変換器構成要素に実装されて、ウェーハ縮尺試験を含む、１つの半導体ウェーハ上の多数のダイ・サイトの多数ヘッド試験を、単一のパス（タッチダウン）でもたらすことが可能となる。それに取り付けられた複数のタイルを有する間隔変換器基板が、多数素子試験ヘッドとして容易に機能する。
この実施例、及び以下で説明する半導体ウェーハにタイルを敷く実施例の両方において、ばね要素が、タイル基板の周辺を越えて延伸できることも、本発明の範囲内である。
複数のタイルとより大きな構成要素との間で、適切な位置合わせを維持することの更なる説明は、図９Ａ−９Ｄに関連して以下で見出される。
各半田接続（位置合わせ特徴６２６／６２８を含む）に対する半田の量は、タイル基板の背部表面とより大きな基板の前部表面との間に、精確なスタンドオフ（間隙）を確立するように、注意深く制御されるべきである。半田量のばらつきが、許容できない高さ（ｚ軸）ばらつきにまで広がる可能性がある。高さの均一性が所望である場合、半田量を制御する任意の適切な精密手段が使用できるが、それには、精密形成の半田荒成型品、半田ペーストの精密な液滴を供給するためのシステム、その他の利用が含まれる。
試験／エージングの場合のタイル、及び半導体ウェーハのタイル敷設
幾つかの例において、ある種の半導体素子の表面上に直接、ばね要素を製造することは望ましくない場合がある。例えば、能動素子を有する完全定置の「Ｃ４」ダイ（半導体素子）上に、本発明の複合相互接続要素を製造することは、素子に損傷を与えるか、もしくは素子の幾つかの機能へのアクセスを妨げる可能性がある。
本発明の１つの態様によれば、タイルは、それらを半導体ウェーハから単一化する前、又は後のいずれかで、能動素子で完全定置されたＣ４ダイを含む半導体素子に直接実装される。このようにして、ばね接触要素が、半導体素子に容易に実装されると同時に、半導体素子上に直接ばね接触要素を製造することが回避される。
本発明のこの態様の１つの特徴によれば、上述のようにして、既に実装されたばね接触要素を有する半導体素子が、ばね接触要素の先端と一致結合（圧力接触）するよう配列された端子（パッド）を有する印刷回路基板（ＰＣＢ）と同じくらい簡単である、簡単な試験器具を用いて、容易に試験及び／又はエージングされる。
一般に、半導体素子に、特にそれらが半導体ウェーハから単一化される前に、タイルを実装することの利点は、間隔変換器基板の上述したタイル敷設から生じる利点と類似しており、すなわちそれは、ウェーハ全体を生産する必要はなく、手直しが大いに容易になり、また任意の（すなわち、複合又はモノリシック）ばね要素が、半導体素子に容易に実装及び接続可能である点においてである。
半導体素子にタイルを実装するこの技法は、幾つかの例において、本出願人による、１９９６年２月１５日に出願された米国特許出願第08/602,179号に開示されるような、ばね要素が既に製造されている基板を半導体素子にワイヤボンディングする技法よりも優れている。
図７は、複数のダイ・サイト７０４を有するシリコンウェーハである（又、そうでない可能性もある）より大きな基板７０６の表面に、複数（図示では多くのうち３つ）のタイル基板７０２が定置する技法７００を示す。より大きな基板７０６は、例えば、プローブカード・アセンブリの間隔変換器構成要素である。
各タイル基板７０２は、その上部（図で見て）表面から延伸する複数の自立型の相互接続要素７１０を有する。これらの相互接続要素７１０は、モノリシック相互接続要素とすることも、又は複合相互接続要素とすることもでき、またそれらの自由端に固定される先端構造を有しても有さずともよい。相互接続要素７１０は、ばね要素であるのが好ましく、プローブ要素であるのが適切である。各タイル基板７０２は、より大きな基板７０６の上部（図で見て）表面における対応する端子（不図示）への半田接続部７０８の手段により実装される。半田接続部７０８は、「Ｃ４」半田接続部とすることができる。
このようにして、より大きな基板（７０６）に、複数のばね接触担体（例えば、タイル基板７０２）が定置される。この技法（７００）の多数の利点の中には、相互接続要素の歩留り（成功裡の生産）に伴う問題によって、より小さなタイル基板（７０２）のみ影響を受け、より大きな基板（７０６）は影響を受けないという利点がある。
タイル基板へのばね要素の一括転移
上記では主に、１つの電子コンポーネントの１つの端子にワイヤ端部を接着し、弾力のある形状を有するワイヤステムとなるようにワイヤを構成し、ワイヤに復元性のある（高い降伏強度）材料で保護膜生成することによって、複合相互接続（復元性のある接触）構造を製造するための技法を説明した。このようにして、復元性のある接触構造が、本発明のタイル等の電子コンポーネントの端子上に直接製造される。
本発明によれば、後に続く（復元性のある接触構造が製造された後に）電子コンポーネントへの実装（ろう接等により）に対して、ばね要素（復元性のある接触構造）を電子コンポーネントに実装することなく、複数のばね要素が予備製造される。
１つの技法によれば、ばね要素の補給品（例えば、「バケツ」）を、ろう接等による電子コンポーネントの端子への後ほどの取り付け（実装）のために、製造及び倉庫に蓄えることが可能である。図２Ｇに匹敵する。他の技法によれば、複数のばね要素が、犠牲基板上に予備製造され、次いで電子コンポーネント（例えば、タイル）の端子に一括転移することが可能である。これら２つの技法は、親事例に記載されている（例えば、その中の図１１Ａ−１１Ｆ、及び１２Ａ−１２Ｅを参照）。
図８Ａ及び８Ｂは、図６のタイル構成要素６００等の電子コンポーネント８０６の端子に、複数の予備製造された接触構造を一括転移する技法８００を示す。この図示において、タイル構成要素は、間隔変換を幾らかもたらすが、これは必要ではない。
図８Ａに示すように、複数のばね要素８０２、例えば図１Ｅに示す型式のばね要素は、上記で説明した技法、又は上述の本出願人による特許同時係属出願のいずれかの技法に従って、犠牲基板８１０上に既に形成されている先端構造８０８上に製造される。
図８Ｂに示すように、ばね要素８０２は、半田付け８１２等により、電子コンポーネント８０６の端子８０４に一塊で実装（一括転移）され、その後、犠牲基板８１０は容易に除去可能である（選択性湿式エッチング等により）。半田ボール８１４が、タイル基板の対向表面上の端子に容易に取り付けられる。図８Ｂのタイル基板は、図６のタイル基板に匹敵するが、それは、両方とも、一方の表面に半田ボールを有し、対向した表面にばね要素を有する点においてである。
他の電子コンポーネントの端子に対して、更に信頼性の良い圧力接続をもたらすために、ばね要素が模様加工された先端を有することの利点は、上述の本出願人による特許出願の幾つかに詳細に記載されている。図８Ｂは、多数の方法のうちの１つに関する例示であり、タイル基板には、（所望であれば）模様加工された先端を有するばね要素を設けることが可能である。
平坦化、及びばね要素への先端の実装
ばね要素の遠位端（先端）が共平面をなすことの利点、及びこれを達成する容易性は、上述の本出願人による特許出願の幾つかに詳細に記載されている。
図８Ｃ−８Ｇは、犠牲基板上に先端構造を形成して、予備製造された先端構造を、タイル基板に実装された相互接続要素の先端に転移するための例示的な技法を示す。
図８Ｃは、間隔変換器の頂部にある復元性のある接触構造として特に有用な、製造済みの先端構造を有する複合相互接続要素を製造するための代替技法８２０を示し、これを次に説明する。この例において、上部（図で見て）表面を有するシリコン基板（ウェーハ）８２２が、犠牲基板として用いられる。チタンの層８２４が、シリコン基板８２２の上部表面に堆積され（例えば、スパッタリングにより）、約２５０Å（１Å＝０．１ｎｍ＝１０−１０ ｍ）の厚さを有する。アルミニウムの層８２６が、チタン層８２４の頂部に堆積され（例えば、スパッタリングにより）、約１０，０００Åの厚さを有する。チタン層８２４は、任意であり、アルミニウム層８２６用の接着層として機能する。銅の層８２８が、アルミニウム層８２６の頂部に堆積され（例えば、スパッタリングにより）、約５，０００Åの厚さを有する。マスキング材料（例えば、ホトレジスト）の層８３０が、銅層８２８の頂部に堆積され、約２ミルの厚さを有する。マスキング層８３０は、任意の適切な仕方で処理されて、ホトレジスト層８３０を介して、下にある銅層８２８へと延伸する複数（図示では多くのうち３つ）の穴８３２を有する。例えば、各穴８３２の直径は、６ミルとすることができ、穴８３２は、１０ミルのピッチ（センター間）で配列できる。犠牲基板８２２は、このようにして、以下のような、穴８３２内に複数の多層接触先端の製造に対して準備されている。
ニッケルの層８３４が、メッキ等により、銅層８２８上に堆積され、約１．０−１．５ミルの厚さを有する。任意として、ロジウムといった貴金属の薄い層（不図示）を、ニッケルの堆積の前に、銅層上に堆積することも可能である。次に、金の層８３６が、メッキ等により、ニッケル８３４上に堆積される。ニッケルとアルミニウム（及び、任意として、ロジウム）の多層構造は、製造済みの先端構造（８４０、図８Ｄに示す）として機能することになる。
次に、図８Ｄに示すように、ホトレジスト８３０は、剥離除去され（任意の適切な溶剤を用いて）、銅層８２８の頂部に載置する複数の製造済み先端構造が残る。次に、銅層（８２８）は、急速エッチング工程を被り、それによって、アルミニウム層８２６が露出する。明らかなように、アルミニウムは、半田及びろう材料に対して実質的に非湿潤性であるので、後続のステップにおいて役立つ。
ここで言及すべきは、ホトレジストを追加の穴でパターニングし、その穴内で、「代用」先端構造８４２が、先端構造８４０の製造に用いられるのと同じ工程ステップで製造されることが好ましい、ということである。これらの代用先端構造８４２は、周知且つ理解される仕方で上記のメッキステップを均一化するよう機能し、それにより、急勾配（非均一性）が、メッキしようとする表面を横切って現れるのが低減される。かかる構造（８４２）は、メッキの分野で「ラバー(robbers）」として知られている。
次に、半田付け又はろう接ペースト（「連結材料」）８４４が、先端構造８４０の上部（図で見て）表面上に堆積される。（代用先端構造８４２の上部にペーストを堆積する必要はない。）これは、ステンレス鋼スクリーン、又はステンシル等により、任意の適切な仕方で実施される。典型的なペースト（連結材料）８４４は、例えば、１ミルの球（ボール）を示す金−スズ合金（フラックス基材に）を含有する。
先端構造８４０は、ここで、復元性のある接触構造、好適には、本発明の複合相互接続要素の端部（先端）への実装（例えば、ろう接）の準備が整う。しかし、複合相互接続要素がまず、先端構造８４０を受けるべく特別に「準備」されるのが好ましい。
図８Ｅは、予備製造された先端構造（８４０）が、複合相互接続要素８５４の端部に実装されるのを予想して、複数（図示では多くのうち２つ）の複合相互接続要素８５４（６１２、６１４に匹敵）を、タイル基板８５２（６０２に匹敵）に準備するための技法８５０を示す。複合相互接続要素（ばね接触子）８５４は完全に示されている（断面ではなく）。
この例において、複合相互接続要素８５４は、多層（図２Ａに匹敵）であり、金（ワイヤ）コアを有し、これには、銅の層（不図示）で保護膜生成され、更にニッケル（好適には、９０：１０のＮｉ：Ｃｏ比率を有するニッケル−コバルト合金）の層で保護膜生成され、更に、銅の層（不図示）で保護膜生成される。明らかなように、ニッケル層が、その所望の最終厚さの大幅な部分（例えば、８０％）にのみ堆積され、ニッケル厚の残りの少ない部分（例えば、２０％）は、以下で説明する、後続のステップで堆積されるのが好ましい。
この例では、タイル基板８５２には、その上部（図で見て）表面から延伸する複数（図示では多くのうち２つ）の柱状構造８５６が設けられ、これらは、明らかなように、研磨「ストップ」として機能することになる。これらの研磨ストップを、必ずしも多数備えることは必要でなく、それらは、基板（例えば、セラミック）と同じ材料から容易に形成される。
タイル基板８５２は、次いで、タイル基板８５２の上部表面から延伸する相互接続要素８５４を支持するように機能する、熱可溶性、溶剤可溶性ポリマー等の、適切な鋳造材料８５８で「鋳造」される。上成型された基板の上部（図で見て）表面は、次いで、研磨を受けるが、これは例えば、鋳造材料の上部表面へと下方に（図で見て）押圧される、研磨ホイール８６０等によりなされる。上述の研磨ストップ８５６は、表記「Ｐ」の鎖線で示される、研磨ホイールの最終位置を決定する。このようにして、複合相互接続要素８５４の先端（図で見て、上端）が研磨されて、互いに実質的に完全に共平面となる。
上記で説明したように、復元性のある接触構造の先端が、試験しようとする半導体ウェーハと共平面をなすこと、及びばね（プローブ）要素の先端が、ウェーハと実質的に同時の接触をなすように平坦化されることを保証するために、間隔変換器基板を配向する機構（例えば、差動ネジ、又は自動化機構）が、プローブカード・アセンブリ（５００）全体に設けられる。確かなことに、研磨により（又は、他の任意の手段により）平坦化されている先端での開始は、この重要な目的を達成するのに寄与することになる。更に、何とは言っても、プローブ要素（８５４）の先端の共平面性を保証することによって、タイル構成要素から延伸するプローブ要素（８５４）の先端での非共平面性を吸収する（コンプライアンスにより）ために、介在体構成要素（５３４）に課せられる制約が和らげられる（低減される）。
研磨による相互接続（例えば、プローブ）要素の先端の平坦化が終了した後、鋳造材料８５８が、適切な溶剤で除去される。（研磨ストップ８５６は、この時点で除去されることになる。）鋳造材料は、それらの溶剤と同じく周知のところである。簡単に溶融除去できる、ワックス等の鋳造材料も、研磨に対してプローブ要素（８５４）を支持するために使用可能なことは、本発明の範囲内である。タイル（８５２）のばね要素（８５４）は、このようにして、上述の先端構造（８４０）を受けるべく準備完了となる。
研磨作業の恩恵のある副次的な効果は、複合相互接続要素である相互接続要素８５４の金ワイヤステム（コア）に保護膜生成する材料が、先端において除去され、金コアが露出状態にされるという点にある。複合相互接続要素の先端に先端構造（８４０）をろう接することが所望である限りは、ろう接すべき金材料が露出しているのが望ましい。
好ましいのは、まず１つ追加のメッキステップを実施して、すなわち、複合相互接続要素８５４をニッケルメッキして、複合相互接続要素を、それらの所望のニッケル全体厚のうちの残りの少ない部分（例えば、２０％）に設けることにより、先端構造８４０を受けるためのタイル基板８５２を更に「準備」することである。所望であれば、以前に述べた露出した金の先端（以前の段落を参照）を、この追加のメッキステップ時にマスクすることも可能である。
先端構造８４０を有する犠牲基板８２２は、準備されたタイル基板８５２上で支持されることになる。図８Ｆに示すように、先端構造８４０（図示の明瞭化のために、２つの先端構造だけが図８Ｆに示されている）は、標準的なフリップ・チップ技法（例えば、分割プリズム）を用いて、自立型の相互接続要素８５４の先端と位置合わせされ、アセンブリは、連結材料８４４をリフローするためにろう接炉を通過し、それによって、予備製造された先端構造８４０が、接触構造８５４の端部に連結（例えば、ろう接）される。
この技法を用いて、予備製造した先端構造を、復元性のない接触構造、復元性のある接触構造、複合相互接続要素、モノリシック相互接続構造、その他に連結（例えば、ろう接）可能であることは、本発明の範囲内である。
最終ステップにおいて、犠牲基板８２２が、任意の適切な仕方で除去され、結果として、図８Ｇに示すように、各々が予備製造された先端構造８４０を備えた複数の自立型の相互接続要素８５４を有する、タイル基板８５２となる。（注意されたいのは、連結材料８４４は、相互接続要素８５４の端部における「スミ肉」として既にリフローされている点である。）
ろう接（半田付け）ペースト８４４を省いて、その代わりに、共晶材料（例えば、金−スズ）を復元性のある接触構造上にメッキした後に、それに接触先端（８４０）を実装することは、本発明の範囲内である。
大きな基板上でのタイルの位置合わせ
上記のように、プローブカード・アセンブリの間隔変換器基板といった、比較的大きな基板（例えば、６２２）には、表面上にばね接触子を有する複数の比較的小さなタイル（例えば、６２０）を設けることが可能であり、この目的は、半導体ウェーハ全体といった、比較的大きな表面積を有する別の電子コンポーネントに対して、圧力接続をなすのを容易にし、それによって、ウェーハ段階のエージング（Wafer-Level Burn-In:ＷＬＢＩ）等の工程の実施を可能にするためである。
各々が、複数の自立型のばね要素を有する複数のタイルを、より大きな基板に実装する工程において、適切な位置合わせが以下により維持されねばならない。すなわちそれは、
（１）ｚ軸において、ばね要素の先端（遠位の自由端）に対して、規定の高さ（通常は共平面）を維持して、
（２）ｘ及びｙ軸において、ばね要素の先端間の規定の間隔を維持することによる。
一般に、タイル基板上に複数の自立型のばね要素を製造する工程は、非常に確固たるものであり、それは、個々のタイル上の複数のばね要素の高さ（ｚ軸）、及び間隔（ｘ及びｙ軸）が、より大きな基板へのタイルの実装に先行して、チェック（検査）可能であるという点においてである。高さ又は間隔が不良のばね要素を有するタイルは、手直し又は廃棄される可能性がある。
上記で図６Ａに関連して説明したように、複数のタイル（例えば、６２０）が、リフロー半田付けにより、より大きな基板（例えば、６２２）に実装可能である。非常に注意深く配置された（例えば、リソグラフィ法で）半田特徴（例えば、６２８、６２６）は、基板に対してタイルのｘ−ｙ位置合わせを実質的に制御可能である。そして、使用する半田の量を注意深く制御することにより、タイルの背部表面（例えば、６０２ｂ）と、より大きな基板（例えば、６２２）の前部表面との間の間隔にわたって、大幅な制御を実行することが可能である。また、上述のように、これによって、自立型のばね要素の先端が、タイル基板の背部表面に対して確固たることが合理的に推定される。
図９Ａは、より大きな基板９０４と適切な位置合わせ状態に、複数（図示では多くのうち３つ）のタイル基板９０２（６２０に匹敵）を維持するための代替技法９００を示す。この場合、より大きな基板９０４の前部（図で見て）表面には、複数（図示では多くのうち３つ）の凹部（井戸）９０６が設けられ、これらは、個々のタイル９０２を受けて、それらを互いに規定のｘ−ｙ位置合わせ状態に維持するように寸法決めされる。図６Ａの例の場合のように、半田量の注意深い制御によって、タイルの背部表面と基板９０４の前部表面との間で、再現性のあるｚ軸（図で垂直方向）間隔が保証される。この技法は一般に好ましくない。というのは、それによって、より大きな基板９０４に、あるレベルの複雑性が加わるためである。
図９Ｂは、より大きな基板９２４（９０４に匹敵）と適切な位置合わせ状態に、複数（図示では多くのうち３つ）のタイル基板９２２（９０２に匹敵）を維持するための代替技法９２０を示す。この場合、タイル９２２の前部（図で見て、上部）表面には各々、複数（図示では多くのうち２つ）自立型のばね接触子９２６が設けられ、これらは、可塑的モードではなく、弾性的モードで主に動作するような仕方（例えば、材料、ばね形状）で製造される。タイル９２２の背部（図で見て、下部）表面には各々、複数（図示では多くのうち２つ）の接触要素９２８が設けられ、これらは、実質的に可塑的変形モードで動作するような仕方で製造される。（これらの接触要素９２８は、「従順な接続子」と呼ばれる。）タイル９２２は、任意の適切な仕方で基板９２４に半田付けされて、表面張力が、タイルを互いにｘ−ｙ位置合わせ状態に維持しようとする。多数のばね要素９２６の先端（図で見て、上端）の共平面性を確立するために、圧力プレート９３０が、ばね要素９２６の全てと接触するまで、ばね要素の先端に対して下方に押圧される。ばね要素９２８の可塑的変形によって、個々のタイルが、ｚ軸で下方に移動するのが可能となる。ばね要素９２６の全ての先端を確実に共平面にした後に、圧力プレート９３０は除去されて、タイル９２２は、エポキシ等の埋込用樹脂（不図示）で適所に固定可能となる。埋込用樹脂は、タイルと基板の間の間隔を少なくとも「欠肉充填」すべきであり、またタイルを覆うこともできる（自立型のばね接触子９２６の下部のみが覆われるまでの間は）。この技法は一般的には好ましくない。というのは、手直し、すなわち多数のタイル基板９２２の個々の基板を除去及び交換するのが、遂行できないためである。
例えば、図９Ａ−９Ｂに示すように、タイル基板９０２及び９２２は間隔変換（例えば、図９Ａにおける）を幾らか達成し、半田ボールは、自立型のばね接触子の基底部よりも更に離れて間隔を開けられる（図８Ａに匹敵）。ばね接触子を、本発明のこれらの及び他の実施例において、半田ボールと同じ間隔、又は半田ボールよりも大きな間隔（ピッチ）とすることができるのは、本発明の範囲内である。
図９Ｃは、互いに適切なｚ軸位置合わせ状態に、複数（図示では多くのうち３つ）のタイル基板９４２（９２２に匹敵）を維持するための代替技法９４０を示す。例示の明瞭化の目的のために、より大きな基板（例えば、９０４、９２４）、及びタイル基板の背部（図で見て、下部）表面の接続子（例えば、半田ボール）は、この図から省略している。
この場合、タイル基板９４２の側部エッジに、凹特徴部９４６と嵌合する凸特徴部９４４といった、連結する「さねはぎ」特徴部が設けられる。例えば、正方形又は矩形のタイル基板の２つの隣接した側部エッジは凹特徴部を有し、残り２つの隣接した側部エッジは凸特徴部を有するであろう。この技法は一般的には好ましくない。というのは、それには、タイル基板にあるレベルの複雑性が伴い、手直しが問題となるためである。
上記で説明した技法の全てにおいて、タイル上のばね接触子の位置合わせを維持する目標は、幾分間接的、すなわち複数のタイル基板が実装されるより大きな基板の前部表面に面対向して、タイル基板の背部表面及び／又はエッジの位置合わせを制御することにより、対処されている。更に「直接的な」手法は、タイル基板の背部表面の位置合わせに関係なく、ばね要素の先端が適切に位置合わされるのを保証すること、すなわちタイル基板の背部表面は、より大きな基板との適切な接続性を保証するだけで十分位置合わせされることであろう。
図９Ｄは、複数（図示では多くのうち３つ）のタイル９６２（６００に匹敵）が、それらの背部表面によってではなく、それらの前部（図で見て、上部）表面によって、互いに位置合わせされる技法９６０を示す。各タイル９６２には、その上部表面から延伸する複数（図示では多くのうち２つ）のばね接触子９６４があり、その背部表面に半田ボール（又は、パッド）が設けられる。前提として、タイル基板９６２は、それにばね接触子（９６４）を実装する前に注意深く検査可能であり、また、ばね接触子９６４は、高度に制御された仕方で、タイル基板の表面上に製造可能（又は、犠牲基板上に製造されて、タイル基板に一括実装可能）であり、又は、ばねが実装されたタイルは、「良い」タイルのみをより大きな基板９６８（６２２に匹敵）に組み付けるのが保証されるように、容易に検査可能であるとする。一般に、基板（９６２）の表面上に複数のばね接触子（９６４）を製造することは、比較的簡単明瞭であり、また信頼性が良く（及び、再現性があり）、ばね接触子（９６４）の各々は、基板（９６２）の表面から上の規定の高さまで延伸し、ばね接触子の先端は、上記（例えば、図２Ａを参照）の技法に従って、互いに十分な位置合わせがなされる（互いから離間して）。この技法は一般的には好ましくない。
補強基板９７０が設けられ、それを介して延伸する複数の穴９７２を有する。穴配置の高精度性は、リソグラフでそれらの配置を規定することにより達成可能である。補強基板９７０は、比較的堅固な絶縁材料とすることができ、又は絶縁材料で被覆された金属性基板とすることもできる。
この場合、タイル基板９６２は、それらの前部（図で見て、上部）表面によって、補強基板の背部（図で見て、下部）表面に実装され、ばね接触子９６４の各々は、補強基板９７０における穴９７２のうちの対応する穴を介して延伸する。これは、適切な接着剤（不図示）で実施され、補強基板にタイルを実装する工程時に、視覚システムが使用されて、ばね接触子の先端を、タイル毎に互いに位置合わせすることが保証可能となる。換言すると、これは、高精度で容易に達成できる。
タイル基板（９６２）の全てが、補強基板と位置合わせ（ｘ−ｙ）され、補強基板に固定された後、タイル／補強基板のアセンブリは、半田ボール９６６、及びより大きな基板９６８の前部（図で見て、上部）表面の対応するパッド９７６等によって、任意の適切な仕方でより大きな基板９６８に実装することができる。
タイル９６２が、補強基板９７０に一時的に固定され、その結果、より大きな基板９６８へのタイル９６２のアセンブリの実装が終了すると、補強部材９７０を除去可能であることは、本発明の範囲内である。
手直し（より大きな基板上からの個々のタイルの交換）のためには、補強基板が永久的に実装される場合、タイル／補強基板のアセンブリ全体が、より大きな基板から取り外され（半田除去等により）、個々のタイルが交換されて、アセンブリが、より大きな基板に再実装されることになる。一時的な補強基板、これは最終アセンブリ（より大きな基板へのタイルの）の部品ではないが、その場合には、個々のタイルが取り外され、交換タイルが、補強基板（９７０）と同じか又はそれより小さい（数個の隣接したタイルのみをカバーする）サイズである、手直し補強基板（不図示）を用いて装備可能である。
例えば、図９Ａ−９Ｄに示すように、自立型のばね接触子はＣ字状に成形される（図１Ｅに匹敵）。自立型のばね要素が、任意の適切な形状をとり、それらが、複合相互接続要素、又はモノリシック相互接続要素のいずれかとすることができるのは、本発明の範囲内である。
皮膜タイル
その表面から延伸するばね接触子（モノリシック、又は複合のどちらか）以外を有する複数のタイルを、ウェーハ段階のエージング、その他を実施する目的のために、より大きな基板に組み付け可能なことは、本発明の範囲内であり、それにより上述した利点が生じる。
例えば、典型的な皮膜プローブを考えると、かかるプローブは、上述の米国特許第5,180,977 号（発明者「Huff」）、及び同第5,422,574 号（発明者「Kister」）に開示されている。「Huff」特許に注記されるように、プローブが、薄い誘電体フィルム、すなわち皮膜上の一般に接触バンプとして既知の超小型接触子のアレイからなる。各接触バンプに対して、マイクロストリップ伝送線が、「パフォーマンス・ボード」（プローブカード）への電気的な接続のために、皮膜上に形成される。接触バンプは、金属メッキ法により形成され、高いプローブ密度で多数の接触子を作り出すべく形成可能である。「Kister」特許に注記されるように、皮膜プローブには通常、薄くて柔軟性のある誘電体フィルム皮膜の突出部上の超小型接触子（接触バンプ）のアレイが含まれる。皮膜は、中央の接触バンプ領域と、皮膜における三角形の起伏により分離される、複数の信号接続部とを有する。皮膜における三角形の起伏系によって、皮膜にひだを付けるのが可能となるため、中央の接触バンプ領域が、プローブカードの全体平面の上に隆起できる。
図１０Ａ及び１０Ｂは、本発明の代替実施例１０００を示す。そこに示すように、タイル基板１００２が、中実の基板（例えば、９０２、９２２、９４２、９６２に匹敵）としてではなく、中央開口１００４を有するリング（例えば、正方形のリング）又はフレームとして形成され得る。代替として、中央開口１００４は単純に、図１０Ｃに示すタイル基板１００２ａで例示されるように、中実の基板における窪められた中央領域とすることもできる。
薄い誘電体フィルム１００６が、タイルフレーム１００２（又は、基板１００２ａ）の上部（図で見て）表面を横切って実装される。代替として、薄い誘電体フィルム１００６は、図１０Ｄに示すように、タイルフレーム１００２ｂの上半分１００８ａと下半分１００８ｂといった２つの半分の間に挟むこともできる。
複数（図示では多くのうち４つ）の接触バンプ１０１０が、皮膜１００６の上部（図で見て）表面に形成される。（図１０Ｄに示すような場合には、接触バンプ１０１０が、任意の適切な仕方で、上部リング１００８ａの平面を越えて延伸するのを保証することが必要となろう。）
信号線１０１２（例えば、マイクロストリップ伝送線）が、皮膜上に形成されて、「パフォーマンス・ボード」（プローブカード）等のより大きな基板（不図示）への電気的な接続のために、タイルフレーム又はタイル基板を介して、任意の適切な仕方で経路指定される。図１０Ｅには１つの例が示され、タイルフレーム１００２ｃは、タイルフレームの上半分１０１８ａ（１００８ａに匹敵）からなり、これには、導電バイア１０２０（１０２０ａ及び１０２０ｂ）と、半田バンプ（又は、パッド）１０２４に終端する線１０２２とが設けられる。図１０Ｅに示すように、結果としてのアセンブリ（この例では、タイルフレームの上半分１０１８ａ、タイルフレームの下半分１０１８ｂ、及び皮膜１００６からなる）の最下部の特徴は、半田ボール１０２４又はその他であり、これを利用して、個々のタイルが、上記の仕方のいずれかで、より大きな基板（不図示）に接続されることになる。
本発明が最も近く属する技術分野で、通常の知識を有する者には認識されることであろうが、図１０Ｅは定型化したものであり、バンプ接触子を最高部（図で見て、最上部）の特徴とすることもあり、プローブカードとこれらの接触バンプとの間に接触をなす任意の適切な手段も使用でき、皮膜（例えば、１００６）の背後に、（図１０Ｃ−１０Ｅの全てと面対向して）エラストマーを使用することもできる。
ウェーハ段階のエージング（ＷＬＢＩ）
上述のように、より大きな基板に複数のばね接触子担体によりタイルを敷設することの利点は、十分な数のプローブ要素をプローブカード・アセンブリ上に設けることができ、それにより、半導体ウェーハ全体を一挙に（プローブカード・アセンブリと半導体ウェーハの間の単一の圧力接続で）接触させる（試験及び／又はエージングのために）ことが可能となる。本明細書で用いる「ウェーハ段階のエージング」という用語には、上記のようにして、１つの半導体ウェーハ全体上で実施される任意の電気的機能の意味が含まれる。
図１１Ａは、ウェーハ段階のエージングを達成するための技法の１つの実施例１１００を示す。限定ではないが、自立型のばね接触子（図示のような）、皮膜型式のタイル（例えば、１０００）の接触バンプ、その他を含むプローブ要素１１０６を有する、複数（図示では多くのうち６個）のタイル１１０２が、プローブカード・アセンブリの間隔変換器とすることができる、より大きな基板１１０４に実装される（図５に匹敵）。複数（図示では多くのうち６個）の半導体ダイ１１０８が、半導体ウェーハ１１１０上に常駐している（単一化されていない）。この実施例において、各タイル１１０２が、半導体ダイ１１０８のうちの所与の１つと関連づけられ（位置合わせされ）、従って、プローブ要素１１０６は、その半導体ダイ上で問題とする接着パッドに対応するパターンで配列されることになる。
図１１Ｂは、ウェーハ段階のエージングを達成するための技法の他の実施例１１２０を示す。プローブ要素１１２６（やはり、限定ではないが、自立型のばね接触子、皮膜型式のタイルの接触バンプ、その他を含む）を有する複数（図示では多くのうち３個）のタイル１１２２ａ、１１２２ｂ及び１１２２ｃが、より大きな基板１１２４（やはり、プローブカード・アセンブリの間隔変換器とすることができる）に実装される。複数（図示では多くのうち６個）の半導体ダイ１１２８ａ−１１２８ｆが、半導体ウェーハ１１３０上に常駐している（単一化されていない）。この実施例において、各タイル１１２２ａ−１１２２ｃは、２つの隣接した半導体ダイ１１２８ａ−１１２８ｆと関連づけられる（位置合わせされる）。タイル１１２２ａには、２つの組のプローブ要素１１２６が設けられ、その各々の組は、２つの対応する半導体ダイ１１２８ａ及び１１２８ｂのうちの１つにおいて、問題とする接着パッドに対応するパターンで配列される。タイル１１２２ｂには、２つの組のプローブ要素１１２６が設けられ、その各々の組は、２つの対応する半導体ダイ１１２８ｃ及び１１２８ｄのうちの１つにおいて、問題とする接着パッドに対応するパターンで配列される。タイル１１２２ｃには、２つの組のプローブ要素１１２６が設けられ、その各々の組は、２つの対応する半導体ダイ１１２８ｅ及び１１２８ｆのうちの１つにおいて、問題とする接着パッドに対応するパターンで配列される。
図１１Ｃは、ウェーハ段階のエージングを達成するための技法の他の実施例１１４０を示す。プローブ要素１１４６（やはり、限定ではないが、自立型のばね接触子、皮膜型式のタイルの接触バンプ、その他を含む）を有する複数（図示では多くのうち６個）のタイル１１４２ａ−１１４２ｆが、より大きな基板１１４４（やはり、プローブカード・アセンブリの間隔変換器とすることができる）に実装される。複数（図示では多くのうち５個）の半導体ダイ１１４８ａ−１１４８ｅが、半導体ウェーハ１１５０上に常駐している（単一化されていない）。この図で留意されたいのは、半導体ウェーハ１１５０のエッジが示されており、完全な半導体ダイを、半導体ダイ１１４８ａの左（図で見て）に製造できず、また完全な半導体ダイを、半導体ダイ１１４８ｅの右（図で見て）にも製造できない、ということである。
この実施例１１４０において示されるのは、各半導体ダイに対して１つのタイルが（一般に）存在するが、各タイル上のプローブ要素は、一方の半導体ダイ上の接着パッドの一部、及び他方の隣接した半導体ダイ上の接着パッドの一部でのみ接触するように配列される、ということである。例えば、タイル１１４２ｂ上のプローブ要素は、半導体ダイ１１４８ａの右（図で見て）部分、及び半導体ダイ１１４８ｂの左（図で見て）部分に接触する。
タイル１１４２ａは、半導体ウェーハのエッジにおいて、使用不可のダイ・サイトにわたって延伸して、半導体ダイ１１４８ａの左（図で見て）部分に接触することが必要なだけである。従って、タイル１１４２ａは、完全な組のプローブ要素を設ける必要はなく、タイルの大部分（１１４２ｂ−１１４２ｅ）とは異なる。タイル１１４２ｆから同様の結果が生じる。しかし、タイル１１４２ａ及び１１４２ｆを、タイル１１４２ｂ−１１４２ｅと同じにし得ることは、本発明の範囲内である。
ウェーハ段階のエージングを実施するための技法の先行例（実施例）において、半導体ウェーハ上の半導体ダイの全てを、設計及びレイアウトにおいて共に等しくすることは妥当な前提である。ゆえに、タイルは一般に共に等しくなる（周辺タイル１１４２ａ及び１１４２ｆを除いて）。しかし、プローブ要素のレイアウトが異なる複数の異なるタイルが、ウェーハ段階のエージングのために、又は複数の圧力接続が必要である他の任意の用途のために、より大きな基板に実装可能であることは、本発明の範囲内である。
熱膨張係数の考慮
上記のように、間隔変換器構成要素（例えば、６２２）等のプローブカード要素には、その表面上に複数のタイル（例えば、６００）が定置可能であり、タイルの各々は、複数のばね接触要素（例えば、６１２、６１４）を担持し、これらのばね接触要素は、タイル段階で容易に生産され、次いでより大きな基板（例えば、プローブカード要素）の表面にフリップ・チップ接続されて、例えばウェーハ段階のエージングが容易になる。
かかる試みにおいて、プローブを当てようとするコンポーネントを含む、必要な各種のコンポーネントの熱膨張係数を考慮に入れることが多くの場合必要である（例えば、半導体ウェーハの熱膨張係数と、プローブカードの熱膨張係数を一致させる）。一般に、周知のように、各種材料の熱膨張係数は、銅−インバー−銅積層、窒化アルミニウム・セラミック（絶縁材料）、及びガラス・セラミック（絶縁材料）を含む、シリコンの熱膨張係数と密接に（十分に）一致する。モリブデンの熱膨張係数は、セラミックの熱膨張係数に近い。
図１２Ａは、上述のプローブカード・アセンブリの間隔変換器構成要素が適しているより大きな基板１２０４（６２２に匹敵）に、複数（図示では多くのうち１つ）のタイル１２０２（６０２に匹敵）を、このアセンブリの全体の熱膨張係数を変更して、ウェーハ段階のエージング等のために、プローブを当てようとする半導体ウェーハ（不図示）の熱膨張係数にうまく一致させるようにして実装し、また、本発明のプローブカード・アセンブリの介在体構成要素（例えば、５０４）等の別の相互接続要素１２０６と共に、より大きな基板１２０４に対して、代表的な必須の接続をなすための技法１２００の断面図である。
複数（図示では多くのうち６個）のばね要素１２１０が、タイル基板１２０２の上部（図で見て）表面で、それの上に配設された端子等に、上記の任意の適切な仕方で実装される。この例の場合、タイル基板１２０２は、間隔変換を何ら実施しない。タイル基板１２０２は、より大きな基板１２０４の上部（図で見て）表面にフリップ・チップ実装され、より大きな基板は、その上部表面に一方のピッチ（間隔）の端子と、その下部（図で見て）表面に他方の大きな（粗い）ピッチの端子とを有する。より大きな基板１２０４は、上述のプローブカード・アセンブリの上述の間隔変換器構成要素といった、多層配線基板が適している。
「受動」基板１２２０が、適切な接着剤１２２２で、より大きな基板１２０４の下部（図で見て）表面に実装され、その受動基板には、より大きな（間隔変換器）基板１２０４の下部（図で見て）表面における端子と位置が合った、複数（図示では多くのうち２つ）の開口１２２６が設けられる。受動基板１２２０の目的は、タイル（１２０２）及び間隔変換器（１２０４）からなるアセンブリの熱膨張係数を制御（例えば、変更）して、ばね要素１２１０の先端（図で見て、上端）によりプローブを当てようとするコンポーネントの熱膨張係数と好適に一致させることである。
この例の場合、受動基板１２２０は、容易に入手可能な銅／インバー／銅積層であり、これは導電性である。間隔変換器基板の下部表面における端子の短絡を回避するために（その問題に関して、以下で説明するばね要素１２３０の短絡も回避するために）、基板１２２０は、パリレン等の適切な絶縁材料１２２４で被覆される。
間隔変換器（より大きな）基板１２０４の下部（図で見て）端子への接続は、ばね要素１２３０の先端（図で見て、上端）によりもたらされ、そのばね要素は、本発明の複合相互接続要素（不図示）が適しており、これらは、ばね要素１２３０が貫通する開口を有する支持基板１２３２によって、互いに規定の空間関係で保持され、また適切な弾性配合剤１２３４によって保持される。
図１２Ｂは、以下のような変形でもって、上述のようにして、より大きな基板１２０４に複数（図示では多くのうち１つ）のタイル１２０２を実装するための代替技法１２５０の断面図である。
この実施例１２５０の場合、相互接続要素の上部（図で見て）端は、より大きな基板１２０４の下部（図で見て）表面における端子と直接は接触しない。その代わり、基板１２２０における穴（開口）１２２６は、ｚ軸の導電接着剤、又は導電（例えば、銀充填）エポキシといった、相互接続材料１２５２で充填される。これによって、穴１２２６を介して延伸する必要のない相互接続要素１２３０の形状、及び高さに関する制約が緩和される。
これによって、より大きな基板に定置するタイルからなるアセンブリの熱膨張係数（ＴＣＥ）を、タイル上のばね接触子により接触させようとする、他の電子コンポーネントのＴＣＥと一致させることが可能となる。
図面及び以上の説明において、本発明を詳細に例示及び説明してきたが、本発明は、文言における限定としてではなく、例示として見なされるべきである。すなわち、ここで理解されたいのは、好適な実施例のみを図示及び説明したということ、及び本発明の趣旨内に入る全ての変形及び修正も、望ましく保護されるということである。疑うべくもなく、上記の「主題」に関する多数の他の「変形例」も、本発明の最も近くに属する、当該技術で通常の知識を有する者が想到するであろうし、また本明細書に開示されるような変形例は、本発明の範囲内にあることを意図するものである。これら変形例の幾つかは、親事例に記載されている。
例えば、本明細書において記載又は示唆される実施例のいずれかにおいて、マスキング材料（例えば、ホトレジスト）が、基板に施されて、マスクを通過する光への露出、及びマスキング材料の部分の化学的除去（すなわち、慣用的なホトリソグラフ技法）等によってパターニングされる場合、代替技法を使用することもでき、それには、除去しようとするマスキング材料（例えば、ブランケット硬化ホトレジスト）の部分に、適切に平行化された光ビーム（例えば、エキシマ・レーザからの）を向け、それによって、マスキング材料のこれら部分を融除すること、又は適切に平行化された光ビームで、マスキング材料の部分を直接（マスクを使用せずに）硬化し、次いで、未硬化のマスキング材料を化学的に洗浄することが含まれる。
本発明の複合相互接続要素は幾つかあるが、プローブカード・アセンブリのタイル構成要素の端子に直接実装可能である、適切な復元性のある接触構造の１つの例であることは、本発明の範囲内である。例えば、タングステンといった本質的に復元性のある（比較的高い降伏強度）材料からなる針に、半田又は金で被覆を施して、それらの半田付け性を良くし、任意として所望のパターンで支持し、またタイルの端子に半田付けすることが可能なことも、本発明の範囲内である。
例えば、タイル基板の一方の表面上の端子から対向した表面上の端子へと、タイル基板を介して延伸する導電バイヤを有するタイル基板は、その一方の表面上の端子に実装されるばね要素を有することが可能であり、半導体ダイは、上記対向した表面上の端子に直接（Ｃ４半田連結等により）実装されて、半導体チップ・アセンブリとして機能すべく封止される。
また、タイル基板が半透明（又は、透明）な材料からなり、それにより、タイル基板の一方の表面上のばね接触子の先端の、タイル基板の他方の対向した表面上の端子からの「オフセット」を決定する能力をもたらすことも、本発明の範囲内である。他に、かかる決定をなすために、２カメラ視覚システム、ｘ線、その他といった設備も使用する必要があろう。
例えば、タイルが定置するより大きな基板は、その内部（埋込）又は上部に電子コンポーネントを有することも可能であり、それらには例えば、抵抗とコンデンサ、電流制限素子（通常、抵抗ネットワーク）、能動スイッチング・コンポーネント（例えば、選択された端子に信号を経路指定するために）、その他がある。
例えば、「リフロー破砕」（これは、より大きな基板に半田付けされるタイルが、電子コンポーネント（例えば、半導体ウェーハ）に対して押圧され（ウェーハのプローブ当て等のために）、また温度が上昇し、その結果、より大きな基板にタイルを結合する半田連結部の軟化となる際に発生する可能性のある現象）を防止するために、スタンドオフ要素（８５６に匹敵）が、タイル基板の背部（裏）側に（又は代替として、より大きな基板の前部（表）側に）組み込み可能である。
例えば、より大きな基板に実装された複数のタイルから延伸する、複数のばね接触子の先端は、先端の所望の配置（間隔、位置合わせ）において微細加工された窪みを有する、位置合わせ基板（図９Ｂの９３０に匹敵）へと先端を押圧することによって、位置合わせすることが可能である。
本発明の１つの実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。 本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。 本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。 本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。 本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。 本発明に従って、電子コンポーネントの端子に実装されて、多層化シェルを有する複合相互接続要素の断面図である。 本発明に従って、中間層が誘電体材料製である、多層化シェルを有する複合相互接続要素の断面図である。 本発明に従って、電子コンポーネント（例えば、プローブカード挿入）に実装される、複数の複合相互接続要素の斜視図である。 本発明に従って、模様付き先端を有する複合相互接続要素を製造するための技法の例示的な第１ステップの断面図である。 本発明に従って、相互接続要素を製造するための図２Ｄの技法の例示的な更なるステップの断面図である。 本発明に従って、相互接続要素を製造するための図２Ｅの技法の例示的な更なるステップの断面図である。 本発明に従った、図２Ｄ−２Ｆの技法に従って製造された例示的な複数の個々の相互接続要素の断面図である。 本発明に従った、図２Ｄ−２Ｆの技法に従って製造されて、互いに規定の空間関係で関連した、例示的な複数の相互接続要素の断面図である。 本発明に従って、相互接続要素を製造するための代替実施例の断面図であり、１つの相互接続要素の１つの端部を示す。 本発明に従った、介在体構成要素の１つの実施例の断面図である。 本発明に従った、総括的な間隔変換器の１つの実施例の断面図である。 本発明に従った、プローブカード・アセンブリの、部分的に断面を示す分解組立図である。 本発明に従って、図５のプローブカード・アセンブリにおいて用いるのに適した、１つの間隔変換器構成要素の斜視図である。 本発明に従って、図５のプローブカード・アセンブリにおいて用いるのに適した、他の間隔変換器構成要素の斜視図である。 本発明に従った、タイル構成要素の１つの実施例の断面図である。 本発明に従って、１つの間隔変換器構成要素（より大きな基板）に複数のタイル構成要素を実装するための技法の斜視分解組立図である。 本発明に従って、半導体ウェーハ等の電子コンポーネントといったより大きな基板に、１つ以上のタイル構成要素を施す１つの実施例の斜視図である。 本発明に従って、タイル構成要素を製造するための技法の断面図である。 本発明に従った、図８Ａの技法における更なるステップの断面図である。 本発明に従って、相互接続要素の先端への後ほどの実装のために、先端構造が準備されている犠牲基板の断面図である。 本発明に従って、相互接続要素の先端への後ほどの実装のために、先端構造が準備されている犠牲基板の断面図である。 本発明に従って、タイル基板構成要素を製造するための他の技法を、部分的に断面で、及び部分的に完全体で示す側面図である。 本発明に従った、図８Ｃ−８Ｄの予備製造された先端構造と連結されている、図８Ｃのタイル構成要素を部分的に断面で、及び部分的に完全体で示す側面図である。 本発明に従って、図８Ｄのタイル構成要素上のばね要素に、先端構造を連結する際の更なるステップを、部分的に断面で、及び部分的に完全体で示す側面図である。 本発明に従って、複数のタイル基板を、より大きな基板と適切な整合状態に維持するための技法の断面図である。 本発明に従って、複数のタイル基板を、より大きな基板と適切な整合状態に維持するための他の技法の断面図である。 本発明に従って、複数のタイル基板を、より大きな基板と適切な整合状態に維持するための他の技法の断面図である。 本発明に従って、複数のタイル基板を、より大きな基板と適切な整合状態に維持するための他の技法の断面図である。 本発明に従った、特にプローブ要素用のばね接触子担体（タイル）の１つの実施例の斜視図である。 本発明に従った、図１０Ａのタイルの断面図である。 本発明に従った、特にプローブ要素用のばね接触子担体（タイル）の他の実施例の断面図である。 本発明に従った、特にプローブ要素用のばね接触子担体（タイル）の他の実施例の断面図である。 本発明に従った、特にプローブ要素用のばね接触子担体（タイル）の他の実施例の断面図である。 本発明に従って、ウェーハ段階のエージングを達成するための技法の１つの実施例の断面図である。 本発明に従って、ウェーハ段階のエージングを達成するための技法の他の実施例の断面図である。 本発明に従って、ウェーハ段階のエージングを達成するための技法の他の実施例の断面図である。 本発明に従って、（ａ）このアセンブリの全体の熱膨張係数を変更して（例えば、プローブを当てることを所望するコンポーネントの熱膨張係数と一致させるために）、（ｂ）より大きな基板に接続する（本発明のプローブカード・アセンブリの介在体等で）ことにより、より大きな基板（例えば、本発明のプローブカード・アセンブリの間隔変換器）に複数のタイルを実装するための１つの技法の断面図である。 本発明に従って、（ａ）このアセンブリの全体の熱膨張係数を変更して（例えば、プローブを当てることを所望するコンポーネントの熱膨張係数と一致させるために）、（ｂ）より大きな基板に接続する（本発明のプローブカード・アセンブリの介在体等で）ことにより、より大きな基板（例えば、本発明のプローブカード・アセンブリの間隔変換器）に複数のタイルを実装するための他の技法の断面図である。

Claims (4)

  1. 半導体ウェーハに接触させるためのアセンブリであって、
    前記アセンブリは、
    複数のタイル基板であって、前記複数のタイル基板のそれぞれは、２つの対向する表面を有する、複数のタイル基板と、
    前記２つの対向する表面のうちの第１の表面から延びている複数の弾性的な接触子と、
    前記２つの対向する表面のうちの第２の表面上にある複数の第１の端子であって、前記複数の第１の端子のそれぞれは、前記複数の弾性的な接触子のうちの対応する１つに接続されている、複数の第１の端子と、
    第２の基板であって、前記第２の基板の表面上に複数の第２の端子を有する第２の基板と
    を備え、
    前記複数のタイル基板は、前記複数の第２の端子に接続されている前記複数の第１の端子によって前記第２の基板に固定されており、
    前記タイル基板上の前記複数の接触子の先端を、前記第２の基板の前記表面に対して所定の高さに維持するｚ軸位置合わせ手段をさらに備えている、アセンブリ。
  2. 前記ｚ軸位置合わせ手段は、前記複数の第１の端子のうち選択されたものと前記複数の第２の端子のうち選択されたものとの間に配置されている複数の従順な接続部であって、前記複数の第１の端子のうち選択されたものと前記複数の第２の端子のうち選択されたものとを接続する複数の従順な接続部を含む、請求項１に記載のアセンブリ。
  3. 前記ｚ軸位置合わせ手段は、前記タイル基板に実装されている補強材を含む、請求項１に記載のアセンブリ。
  4. 前記ｚ軸位置合わせ手段は、前記複数の第１の端子のうち選択されたものと前記複数の第２の端子のうち選択されたものとの間に配置されている実質上等しい量の複数の半田であって、前記複数の第１の端子のうち選択されたものと前記複数の第２の端子のうち選択されたものとを接続する実質上等しい量の複数の半田を含む、請求項１に記載のアセンブリ。
JP2004147222A 1995-05-26 2004-05-18 より大きな基板にばね接触子を定置させるための接触子担体（タイル） Expired - Lifetime JP4150695B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US08/452,255 US6336269B1 (en) 1993-11-16 1995-05-26 Method of fabricating an interconnection element
US52624695A 1995-09-21 1995-09-21
US08/533,584 US5772451A (en) 1993-11-16 1995-10-18 Sockets for electronic components and methods of connecting to electronic components
US08/554,902 US5974662A (en) 1993-11-16 1995-11-09 Method of planarizing tips of probe elements of a probe card assembly
PCT/US1995/014909 WO1996017378A1 (en) 1994-11-15 1995-11-13 Electrical contact structures from flexible wire
US08/558,332 US5829128A (en) 1993-11-16 1995-11-15 Method of mounting resilient contact structures to semiconductor devices
US1202796P 1996-02-21 1996-02-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP53668096A Division JP3608795B2 (ja) 1995-05-26 1996-05-24 より大きな基板にばね接触子を定置させるための接触子担体（タイル）

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008125329A Division JP4741626B2 (ja) 1995-05-26 2008-05-12 より大きな基板にばね接触子を定置させるための接触子担体（タイル）

Publications (2)

Publication Number Publication Date
JP2004336062A JP2004336062A (ja) 2004-11-25
JP4150695B2 true JP4150695B2 (ja) 2008-09-17

Family

ID=35613083

Family Applications (3)

Application Number Title Priority Date Filing Date
JP53668096A Expired - Fee Related JP3608795B2 (ja) 1995-05-26 1996-05-24 より大きな基板にばね接触子を定置させるための接触子担体（タイル）
JP2004147222A Expired - Lifetime JP4150695B2 (ja) 1995-05-26 2004-05-18 より大きな基板にばね接触子を定置させるための接触子担体（タイル）
JP2008125329A Expired - Fee Related JP4741626B2 (ja) 1995-05-26 2008-05-12 より大きな基板にばね接触子を定置させるための接触子担体（タイル）

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP53668096A Expired - Fee Related JP3608795B2 (ja) 1995-05-26 1996-05-24 より大きな基板にばね接触子を定置させるための接触子担体（タイル）

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008125329A Expired - Fee Related JP4741626B2 (ja) 1995-05-26 2008-05-12 より大きな基板にばね接触子を定置させるための接触子担体（タイル）

Country Status (5)

Country Link
EP (2) EP1610375A3 (ja)
JP (3) JP3608795B2 (ja)
AU (1) AU6635296A (ja)
DE (1) DE69635227T2 (ja)
WO (1) WO1996038858A2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
EP1610375A3 (en) * 1995-05-26 2008-11-05 FormFactor, Inc. Contact carriers for populating substrates with spring contacts
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US5923178A (en) * 1997-04-17 1999-07-13 Cerprobe Corporation Probe assembly and method for switchable multi-DUT testing of integrated circuit wafers
US6705876B2 (en) 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
US6664628B2 (en) 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6799976B1 (en) 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7215131B1 (en) * 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
AU6509500A (en) * 1999-07-28 2001-02-19 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit waferprobe card assemblies
US7952373B2 (en) * 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
WO2006017078A2 (en) * 2004-07-07 2006-02-16 Cascade Microtech, Inc. Probe head having a membrane suspended probe
JP4216823B2 (ja) * 2005-03-04 2009-01-28 田中貴金属工業株式会社 プローブピン及び該ブロ−ブビンを備えたブロ−ブカ−ド
JP5101060B2 (ja) 2006-07-31 2012-12-19 日本発條株式会社 プローブカードの平行度調整機構
JP5024861B2 (ja) * 2006-08-01 2012-09-12 日本電子材料株式会社 プローブカード
KR100703044B1 (ko) * 2007-01-12 2007-04-09 (주)에이펙스 검사용 프로브 카드 및 그 제조 방법
US8395318B2 (en) 2007-02-14 2013-03-12 Ritedia Corporation Diamond insulated circuits and associated methods
WO2009011365A1 (ja) 2007-07-19 2009-01-22 Nhk Spring Co., Ltd. プローブカード
WO2009107747A1 (ja) 2008-02-29 2009-09-03 日本発條株式会社 配線基板およびプローブカード
JP5503898B2 (ja) * 2009-05-14 2014-05-28 日本電子材料株式会社 プローブユニット
JP5351626B2 (ja) * 2009-06-11 2013-11-27 日本電子材料株式会社 プローブカードの製造方法
JP5320309B2 (ja) * 2010-01-15 2013-10-23 日本電子材料株式会社 プローブカード
JP5561470B2 (ja) * 2010-02-19 2014-07-30 新光電気工業株式会社 ソケット、該ソケットと電子装置との接続構造、および半導体装置
JP5718203B2 (ja) 2011-10-05 2015-05-13 富士通コンポーネント株式会社 ソケット用モジュール及びソケット
JPWO2013108759A1 (ja) * 2012-01-18 2015-05-11 日本発條株式会社 スペーストランスフォーマおよびプローブカード
JP6889672B2 (ja) * 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
KR20210058641A (ko) * 2019-11-12 2021-05-24 화인인스트루먼트 (주) 프로브 어레이 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법
EP3862759B1 (de) 2020-02-04 2022-05-11 Heraeus Deutschland GmbH & Co. KG Manteldraht und verfahren zur herstellung von manteldrähten
TWI802354B (zh) * 2022-03-31 2023-05-11 中華精測科技股份有限公司 垂直式探針頭及其柵欄狀探針
KR102424076B1 (ko) * 2022-05-11 2022-07-25 주식회사 프로이천 동시접촉핀보드
EP4325227A1 (de) * 2022-08-16 2024-02-21 Heraeus Precious Metals GmbH & Co. KG Bandförmiger verbundwerkstoff für prüfnadeln
CN115132687B (zh) * 2022-09-02 2022-11-22 甬矽电子(宁波)股份有限公司 封装堆叠结构和封装堆叠方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3963986A (en) * 1975-02-10 1976-06-15 International Business Machines Corporation Programmable interface contactor structure
JPS54146581A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Electric chracteristic measuring device for semiconductor chip
US4357062A (en) * 1979-12-10 1982-11-02 John Fluke Mfg. Co., Inc. Universal circuit board test fixture
US4528500A (en) * 1980-11-25 1985-07-09 Lightbody James D Apparatus and method for testing circuit boards
US4423376A (en) * 1981-03-20 1983-12-27 International Business Machines Corporation Contact probe assembly having rotatable contacting probe elements
US4508405A (en) * 1982-04-29 1985-04-02 Augat Inc. Electronic socket having spring probe contacts
US4724383A (en) * 1985-05-03 1988-02-09 Testsystems, Inc. PC board test fixture
JPS629642A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0630367B2 (ja) * 1987-05-01 1994-04-20 東京エレクトロン株式会社 プロ−ブカ−ド
JPH0429561Y2 (ja) * 1987-08-18 1992-07-17
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
DE68917231T2 (de) * 1988-05-18 1994-12-15 Canon Kk Sondenkarte, Verfahren zur Messung eines zu messenden Teiles mit derselben und elektrischer Schaltungsteil.
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
DE4237591A1 (de) * 1992-11-06 1994-05-11 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Folienadapter
JPH03159146A (ja) * 1989-11-16 1991-07-09 Tokyo Electron Ltd プロービングカード
EP0544305A3 (en) * 1991-11-28 1993-10-06 Nitto Denko Corporation Method of forming a contact bump using a composite film
KR0129500B1 (en) * 1992-10-27 1998-04-06 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JPH06349904A (ja) * 1993-06-03 1994-12-22 Seiko Epson Corp プローブカード
JPH0763787A (ja) * 1993-06-16 1995-03-10 Nitto Denko Corp プローブ構造
GB2279805B (en) * 1993-07-02 1997-09-17 Plessey Semiconductors Ltd Bare die testing
AU4159996A (en) * 1994-11-15 1996-06-17 Formfactor, Inc. Interconnection elements for microelectronic components
EP1610375A3 (en) * 1995-05-26 2008-11-05 FormFactor, Inc. Contact carriers for populating substrates with spring contacts

Also Published As

Publication number Publication date
WO1996038858A3 (en) 1997-03-20
DE69635227T2 (de) 2006-06-29
JP2008203273A (ja) 2008-09-04
EP0886894B1 (en) 2005-09-28
EP1610375A2 (en) 2005-12-28
WO1996038858A2 (en) 1996-12-05
EP0886894A2 (en) 1998-12-30
JP4741626B2 (ja) 2011-08-03
AU6635296A (en) 1996-12-18
JP2004336062A (ja) 2004-11-25
EP0886894A4 (en) 1999-06-16
JP3608795B2 (ja) 2005-01-12
DE69635227D1 (de) 2006-02-09
EP1610375A3 (en) 2008-11-05
JP2001524258A (ja) 2001-11-27

Similar Documents

Publication Publication Date Title
JP4150695B2 (ja) より大きな基板にばね接触子を定置させるための接触子担体（タイル）
JP4163922B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
US5806181A (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US6741085B1 (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US5974662A (en) Method of planarizing tips of probe elements of a probe card assembly
US6246247B1 (en) Probe card assembly and kit, and methods of using same
US8373428B2 (en) Probe card assembly and kit, and methods of making same
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
KR100299465B1 (ko) 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법
EP0792462B1 (en) Probe card assembly and method of using the same
KR100278342B1 (ko) 탐침 카드 조립체에서 탐침 요소의 배향을 변경하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080618

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term