JPH0429561Y2 - - Google Patents

Info

Publication number
JPH0429561Y2
JPH0429561Y2 JP1987125439U JP12543987U JPH0429561Y2 JP H0429561 Y2 JPH0429561 Y2 JP H0429561Y2 JP 1987125439 U JP1987125439 U JP 1987125439U JP 12543987 U JP12543987 U JP 12543987U JP H0429561 Y2 JPH0429561 Y2 JP H0429561Y2
Authority
JP
Japan
Prior art keywords
board
terminal
pattern
guard
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987125439U
Other languages
English (en)
Other versions
JPS6447042U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987125439U priority Critical patent/JPH0429561Y2/ja
Priority to US07/225,492 priority patent/US4899106A/en
Priority to EP88307340A priority patent/EP0305076B1/en
Priority to DE3852073T priority patent/DE3852073T2/de
Publication of JPS6447042U publication Critical patent/JPS6447042U/ja
Application granted granted Critical
Publication of JPH0429561Y2 publication Critical patent/JPH0429561Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、半導体ウエハーの試験装置に用いら
れ、プローブ針を備えた探針器とテストヘツドと
の間の信号の入出力の接続を行なうためのプリン
ト配線基板すなわちパーソナリテイ・ボードに関
する。
〔考案の技術的背景及びその問題点〕
従来から半導体ウエハーの特性を測定する為に
第４図に示す様な装置が使用されている。１０１
は測定器本体（一般にテストヘツド）であり、内
部にスイツチング・マトリツクス、外部には測定
用の端子であるスプリング・ピン１０２を有して
いる。１０６は探針器用基板であり、表面に信号
用プリント・パターンを設けてあり、このパター
ンはプローブ針（探針）１０７と接続されてい
る。１０３がパーソナリテイ・ボードであり、こ
れはスプリング・ピン１０２と探針器用基板１０
６との結線に自由度を持たせる為、およびスプリ
ング・ピン１０２の針圧が直接、探針器用基板１
０６へ加えられることによつて、探針器用基板１
０６が破壊されるのを防止する為に設けられてい
る。パーソナリテイ・ボード１０３は表面に信号
用プリント・パターンを有しており、フレキシブ
ル・リード線１０５によつて探針器用基板１０６
に接続されている。又、パーソナリテイ・ボード
１０３はインサート・リング１０４を介してプロ
ーバーに固定されている。１０８は半導体ウエハ
ーである。一般に、パーソナリテイ・ボード１０
３および探針器用基板１０６はドーナツ状円板で
ある。
以前、パーソナリテイ・ボードにおいては、隣
接する信号用パターン間の絶縁を図る為に、単に
ボード表面において信号用パターンをガード用パ
ターンで囲む構成としていたが、これでは完全な
絶縁が得られず、数PAオーダーの電流を測定す
ることは困難であつた為、信号用パターン間にス
リツトを設け、さらに、信号用パターンをガード
用パターンで囲むことにより、信号用パターン間
の絶縁性を高めたパーソナリテイ・ボードが開発
されていた。これらのことは実願昭57−86493に
述べられている。
上記の構成のパーソナリテイ・ボードでは、信
号用パターン間の漏れ電流は極めて小さくなるの
で、微小電流の測定は可能となる。しかし、パー
ソナリテイ・ボード上で４端子測定用のフオース
線（電流印加用）とセンス線（電圧検出用）とは
互いに結合されている為、パーソナリテイ・ボー
ドから半導体ウエハーまでは各信号１本の線でし
か結線できず、DUTである半導体ウエハーの近
くまで４端子接続でもつて行くことは不可能であ
つた。従つて、大きな電流の印加時には接続線の
インピーダンスの影響を受け、誤差の小さい測定
を行なうことはできなかつた。
〔考案の目的〕
本考案は、信号用パターン間の絶縁性を高め、
微小電流測定を可能にするとともに、フオース線
とセンス線とを分離した状態で探針器用基板に供
給し、これによつて半導体ウエハー近くでの４端
子接続を可能とし、大電流印加時においても誤差
の小さい測定を可能とするパーソナリテイ・ボー
ドを提供することを目的とする。
〔考案の概要〕
本考案の一実施例によれば、フオース線とセン
ス線とは、パーソナリテイ・ボード上では分離さ
れている。これによつてテストヘツドからパーソ
ナリテイ・ボードを経由した、半導体ウエハーま
での測定経路において半導体ウエハー近くで４端
子接続を行なうことが可能となり、大電流印加時
においても誤差の小さい測定が可能となる。
〔考案の実施例〕
本考案の一実施例を用いて詳しく説明する。第
１図は本考案のパーソナリテイ・ボードの部分分
解図である。本考案のパーソナリテイ・ボードは
上下２枚の基板で構成されており、同図ａは上部
基板を上から見た図、同図a′は上部基板を下から
見た図、同図ｂは下部基板を上から見た図であ
る。
第２図は本考案のパーソナリテイ・ボードの部
分平面図であり、同図ａは真上から見た図、同図
ｂは真下から見た図であり、第１図と同一部分に
は同一番号を付してある。
第１図および第２図において上部基板２０１、
および下部基板２１３は、ガラス・エポキシ材等
の絶縁体で形成されている。上部基板２０１に
は、スリツト２０２を設けることにより、突出部
２０３が形成されている。下部基板２１３の表面
には、ガード・パターン２１６が設けられてい
る。上部基板２０１のパツド部２２０，２２１，
２２２には各スプリング・ピン１０２が接触し、
測定器本体１０１との間で信号の入出力が行なわ
れ、この順にガード、フオース、センス信号用で
ある。パツド部２２０は、ガード・パターン２０
４，２０５を通じて、上部基板２０１の裏面のガ
ード・パターン２０６と接続されている。ガー
ド・パターン２０５はスルーホールをスリツト２
０２によつて分割したものである。パツド部２２
１は、スルーホール２０７、導体パターン２０８
を通じて信号（フオース）取り出し用のスルーホ
ール２０９と接続されている。パツド部２２２は
導体パターン２１０を通じて信号（センス）取り
出し用のスルーホール２１１と接続されている。
スルーホール２０９，２１１には、通常リード線
が接続され、一般に探針器との入出力信号が取り
出される。上部基板２０１と下部基板２１３はス
ルーホール２１２およびスルーホール２１４に挿
入されたリベツト２１５によつて圧着され、それ
ぞれのガード・パターン２０６，２１６は電気的
に結合される。切り込み２１７は、フオース用パ
ターン２０８とガード・パターン２１６との接触
を防止する為に設けられている。また、第２図に
示した様に、パーソナリテイ・ボードの表、裏ど
ちらから見てもガード・パターンがある程度の幅
で見える様にパターンを構成する。
上記の様にして構成されたパーソナリテイ・ボ
ードにおいては、隣接する信号用パターン間の最
短距離はスリツト２０２によつて分離されてお
り、また信号用パターンとインサート・リング１
０４（パーソナリテイ・ボード固定用）間は切り
込み２１７によつて分離されている。さらに信号
用パターンはガード・パターン２０４，２０５，
２０６，２１６によつて囲まれている。従つて、
隣接する信号用パターン間で、基板内部を流れる
漏れ電流は、スリツト２０２に沿つて迂回するこ
とになり、基板表面を流れる漏れ電流は、ガー
ド・パターンに吸収され、又、信号用パターンと
インサート・リング間の漏れ電流もガード・パタ
ーンに吸収される。また、上部基板と下部基板と
の間にホコリ等が付着し、これが橋渡しとなつ
て、漏れ電流が発生する危険性もあるが、本考案
のパーソナリテイ・ボードでは、第２図に示した
様に表、裏どちらもガード・パターンの方を広く
とつてあるので、通常の大きさのホコリは上
（下）部基板２０１，２１３と下（上）部基板の
ガード・パターン２１６，２０６との間に付着
し、漏れ電流を生じないようになつている。
以上、本考案のパーソナリテイ・ボードでは、
各信号パターンは高絶縁化され、漏れ電流を極め
て微小にできると同時に、フオース線とセンス線
を分離して、出力することが出来る。また、上部
基板２０１と下部基板２１３の２枚を重ね合わせ
た構成であるので、スプリング・ピン１０２の圧
力に耐えるのに適度な強度をもつ。さらに、ガー
ド線を探針器用基板まで導く必要のある場合には
上部基板２０１の裏面のガード・パターン２０６
の先端部（中心方向の端）、つまり第１図、第２
図のＰ点に信号取り出し用のスルー・ホールを設
ければよい。また第３図に示した様に下部基板２
１３の突出部３０１を半径方向、中心へ向つて延
長し、その先端部までガード・パターン２１６を
導き、（それに応じて、上部基板２０１のガー
ド・パターン２０６も先端まで延長する必要があ
る）、信号取り出し用のスルー・ホール４０１を
設けることによつても実現できる。
フオース線の信号を取り出し用のスルー・ホー
ルまで導く際に、上部基板２０１の表にパターン
を通して、パツド部２２１からスルー・ホール２
０９まで導けば、上部基板の突出部２０３の裏面
を全面ガード・パターンでおおい、下部基板２１
３の切り込み２１７をなくすことで、より簡単に
実現できる。しかし、現実には、パーソナリテ
イ・ボードのパツド部の直径もある程度の大きさ
が必要であり、パーソナリテイ・ボード自体の大
きさも限られている。さらに近年、半導体ウエハ
ーの特性測定の測定ピンの多ピン化が進んでい
る、という様な理由から、１つの信号に割り当て
られる、パーソナリテイ・ボードの面積を大きく
とることは困難であり、上記の様な実現方法はあ
まり現実的ではない。
〔考案の効果〕
以上説明したように、本考案によつて、信号用
パターンの絶縁性を高め、pAオーダーの微小電
流測定が可能であると同時に、フオース線とセン
ス線を分離して探針用基板まで供給することによ
り、大電流印加時においても正確な測定を行なう
ことの可能なパーソナリテイ・ボードを、従来の
パーソナリテイ・ボードと同じ大きさ、かつ複雑
さを増すことなく実現できる。
【図面の簡単な説明】
第１図は、本考案の一実施例のパーソナリテ
イ・ボードの部分分解図であり、ａは上部基板を
上から見た図、a′は下から見た図、ｂは下部基板
を上から見た図である。第２図は本考案の前記パ
ーソナリテイ・ボードの部分平面図であり、ａは
真上から見た図、ｂは真下から見た図である。第
３図は本考案の別の実施例であり、ａは真上から
見た図、ｂは真下から見た図である。第４図は従
来の、半導体ウエハーの特性を測定するための装
置を示す図である。 ２０１……上部基板、２０２……スリツト、２
０３，３０１……突出部、２０４，２０５，２０
６，２１６……ガード・パターン、２０７，２０
９，２１１，２１２，２１４……スルー・ホー
ル、２０８，２１０……導体パターン、２１５…
…リベツト、２１７……切り込み、２２０，２２
１，２２２……パツド部。

Claims (1)

  1. 【実用新案登録請求の範囲】 半導体ウエハー試験装置内のテストヘツドと探
    針器との間に用いられ、前記テストヘツドから出
    ていて、４端子測定を可能とする一組のフオース
    端子、センス端子、ガード端子の複数組に対し、
    その各組の各端子に対応したパツド組を複数組有
    し、前記各パツド組はスリツトで分離され、さら
    に前記フオース端子、センス端子に対応するパツ
    ドは、前記ガード端子に対応するパツドに接続す
    るガード・パターンによつて囲われているパーソ
    ナリテイ・ボードにおいて、 前記フオース端子、センス端子のそれぞれに対
    応するパツドが分離されていることを特徴とする
    パーソナリテイ・ボード。
JP1987125439U 1987-08-18 1987-08-18 Expired JPH0429561Y2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1987125439U JPH0429561Y2 (ja) 1987-08-18 1987-08-18
US07/225,492 US4899106A (en) 1987-08-18 1988-07-28 Personality board
EP88307340A EP0305076B1 (en) 1987-08-18 1988-08-09 Personality board
DE3852073T DE3852073T2 (de) 1987-08-18 1988-08-09 Angepasste gedruckte Schaltung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987125439U JPH0429561Y2 (ja) 1987-08-18 1987-08-18

Publications (2)

Publication Number Publication Date
JPS6447042U JPS6447042U (ja) 1989-03-23
JPH0429561Y2 true JPH0429561Y2 (ja) 1992-07-17

Family

ID=14910114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987125439U Expired JPH0429561Y2 (ja) 1987-08-18 1987-08-18

Country Status (4)

Country Link
US (1) US4899106A (ja)
EP (1) EP0305076B1 (ja)
JP (1) JPH0429561Y2 (ja)
DE (1) DE3852073T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2677772B1 (fr) * 1991-06-11 1993-10-08 Sgs Thomson Microelectronics Sa Carte a pointes pour testeur de puces de circuit integre.
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5806181A (en) * 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5600259A (en) * 1993-12-17 1997-02-04 International Business Machines Corporation Method and apparatus for reducing interference in a pin array
JPH07245133A (ja) * 1994-03-06 1995-09-19 Yokogawa Hewlett Packard Ltd 電気接続構造
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
EP1610375A3 (en) * 1995-05-26 2008-11-05 FormFactor, Inc. Contact carriers for populating substrates with spring contacts
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5808475A (en) * 1996-06-07 1998-09-15 Keithley Instruments, Inc. Semiconductor probe card for low current measurements
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
US6047469A (en) * 1997-11-12 2000-04-11 Luna Family Trust Method of connecting a unit under test in a wireless test fixture
US7215131B1 (en) 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
JP2003031666A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体デバイスまたは半導体ウェハ一括のテスト装置及びテスト方法
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
US8476918B2 (en) * 2010-04-28 2013-07-02 Tsmc Solid State Lighting Ltd. Apparatus and method for wafer level classification of light emitting device
US9772391B2 (en) * 2014-01-24 2017-09-26 Tektronix, Inc. Method for probe equalization

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911361A (en) * 1974-06-28 1975-10-07 Ibm Coaxial array space transformer
US4038599A (en) * 1974-12-30 1977-07-26 International Business Machines Corporation High density wafer contacting and test system
US3963986A (en) * 1975-02-10 1976-06-15 International Business Machines Corporation Programmable interface contactor structure
US4574235A (en) * 1981-06-05 1986-03-04 Micro Component Technology, Inc. Transmission line connector and contact set assembly for test site
US4488111A (en) * 1982-06-01 1984-12-11 At&T Technologies, Inc. Coupling devices for operations such as testing
JPS58189530U (ja) * 1982-06-10 1983-12-16 横河・ヒユ−レツト・パツカ−ド株式会社 プリント配線基板

Also Published As

Publication number Publication date
JPS6447042U (ja) 1989-03-23
US4899106A (en) 1990-02-06
EP0305076A3 (en) 1989-03-15
DE3852073D1 (de) 1994-12-15
EP0305076B1 (en) 1994-11-09
DE3852073T2 (de) 1995-03-16
EP0305076A2 (en) 1989-03-01

Similar Documents

Publication Publication Date Title
JPH0429561Y2 (ja)
US4983907A (en) Driven guard probe card
JPH04219945A (ja) プローブ接続方法
US5949245A (en) Probe card with ground shield structure to minimize noise coupling effect during multiple-chip testing
JPH01209380A (ja) プローブカード
JPS612338A (ja) 検査装置
JPH0334907Y2 (ja)
JPH04312938A (ja) フィルムキャリアテ−プ
JP2657315B2 (ja) プローブカード
JP2847309B2 (ja) プローブ装置
JPH0964126A (ja) ウェーハプローバ用接続リング
JPH02124469A (ja) プローブカード
JPH0217342Y2 (ja)
US10845384B2 (en) Surface-mountable apparatus for coupling a test and measurement instrument to a device under test
JPS626653B2 (ja)
JPH0772212A (ja) Ｌｓｉ測定ボード
JPH0533973Y2 (ja)
JPH0432757Y2 (ja)
JPS61294373A (ja) 針式プロ−ビング装置
JP2526212Y2 (ja) Ｉｃソケット
JP2926759B2 (ja) 半導体集積回路測定治具
JPS61259176A (ja) プロ−ブ
JPH0541416A (ja) プローブカード及びフロツグリング
JPS6384133A (ja) プロ−ブカ−ド
JPS6338103B2 (ja)