JPH04219945A - プローブ接続方法 - Google Patents
プローブ接続方法Info
- Publication number
- JPH04219945A JPH04219945A JP3069532A JP6953291A JPH04219945A JP H04219945 A JPH04219945 A JP H04219945A JP 3069532 A JP3069532 A JP 3069532A JP 6953291 A JP6953291 A JP 6953291A JP H04219945 A JPH04219945 A JP H04219945A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- probe
- conductive strips
- integrated circuit
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000523 sample Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims description 25
- 238000005259 measurement Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高速集積回路とインタ
フェースする集積回路パッケージやその他の相互接続構
造体の高速電気特性を測定することに関するものである
。
フェースする集積回路パッケージやその他の相互接続構
造体の高速電気特性を測定することに関するものである
。
【０００２】ナノ秒以下の集積回路の動作を予期するに
は、集積回路をこの集積回路が一部を成すより大型の回
路とインタフェースするパッケージやその他の相互接続
構造体の電気特性を正確に測定する必要がある。このよ
うな測定は、パッケージやその他の相互接続構造体の電
気特性が高速集積回路の動作限界を支配しうる為に必要
なことである。このような相互接続構造体の以下の （
ａ）〜（ｄ） の電気特性を決定するには代表的に時間
領域反射率測定及びネットワーク分析測定を行なう必要
がある。 （ａ） 周囲の誘電体への放射損。 （ｂ） 信号路中での寄生キャパシタンス及びインダク
タンスの相互作用により生じる電気的共振。 （ｃ） 寄生キャパシタンス及びインダクタンスによる
エネルギーの蓄積が高周波を一層迅速に減衰させ、これ
により信号縁部を劣化させる場合のスペクトル分散。 （ｄ） 容量性及び誘導性結合により近くの導体トラッ
クに流れる信号を拾う場合の隣接ラインとの交差結合。
は、集積回路をこの集積回路が一部を成すより大型の回
路とインタフェースするパッケージやその他の相互接続
構造体の電気特性を正確に測定する必要がある。このよ
うな測定は、パッケージやその他の相互接続構造体の電
気特性が高速集積回路の動作限界を支配しうる為に必要
なことである。このような相互接続構造体の以下の （
ａ）〜（ｄ） の電気特性を決定するには代表的に時間
領域反射率測定及びネットワーク分析測定を行なう必要
がある。 （ａ） 周囲の誘電体への放射損。 （ｂ） 信号路中での寄生キャパシタンス及びインダク
タンスの相互作用により生じる電気的共振。 （ｃ） 寄生キャパシタンス及びインダクタンスによる
エネルギーの蓄積が高周波を一層迅速に減衰させ、これ
により信号縁部を劣化させる場合のスペクトル分散。 （ｄ） 容量性及び誘導性結合により近くの導体トラッ
クに流れる信号を拾う場合の隣接ラインとの交差結合。
【０００３】上述した測定を行なう場合に生じる主な問
題には、パッケージやその他の相互接続構造体の端子に
有効な電気接続を行なうことが含まれている。
題には、パッケージやその他の相互接続構造体の端子に
有効な電気接続を行なうことが含まれている。
【０００４】
【従来の技術】従来、上述した有効な電気接続を行なう
目的の特別な固定装置が構成されたが、これを構成する
には大きな労力を必要とし、この固定装置には種々の相
互接続構造体に形状適合させる融通性が全く或いは殆ど
なく，この固定装置自体の電気特性の為にしばしば測定
に誤差が導入される。
目的の特別な固定装置が構成されたが、これを構成する
には大きな労力を必要とし、この固定装置には種々の相
互接続構造体に形状適合させる融通性が全く或いは殆ど
なく，この固定装置自体の電気特性の為にしばしば測定
に誤差が導入される。
【０００５】これらの欠点の少なくとも幾つかを解決す
る改善した方法が、１９８８年に開催されたＩＥＥＥの
集積回路に関する会議の会報 ”ＩＥＥＥ １９８８
Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
ｓ Ｃｏｎｆｅｒｅｎｃｅ”， Ｊａｎｕａｒｙ １９
８８， Ｖｏｌ． ＣＨ ２５８４−１／８８／０００
−０１３８の第２３．３．１〜２３．３．７頁に記載さ
れた論文 ”Ａｃｃｕｒａｔｅ Ｍｅａｓｕｒｅｍｅ
ｎｔ ｏｆ Ｈｉｇｈ−Ｓｐｅｅｄ Ｐａｃｋａｇｅ
ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｐａｒａｓｉｔｉ
ｃｓ”に開示されている。この論文には、米国特許第４
，６９７，１４３ 号明細書に記載されているような平
面の（プレーナ）伝送ラインプローブを用い、これをパ
ッケージ或いは他の相互接続構造体の端子に直接接触さ
せることが開示されている。この方法によれば、簡単で
融通性のある接続システムが得られる。この論文では、
カスケード・マイクロテック（Ｃａｓｃａｄｅ Ｍｉｃ
ｒｏｔｅｃｈ） 社の指示書 ”Ｍｏｄｅｌ ４２−４
２Ｄ Ｍｉｃｒｏｗａｖｅ Ｐｒｏｖｅ Ｓｔａｔｉｏ
ｎ ＩｎｓｔｒｕｃｔｉｏｎＭａｎｕａｌ” （１９８
７年） の第４（４−１〜４−４２） 章の ”Ｅｌｅ
ｃｔｒｉｃａｌ Ｏｐｅｒａｔｉｏｎ” にも記載され
ているような「標準インピーダンス基板」上に装着され
た抵抗体、短絡接続体及び閉路接続体のような基地の電
気特性を有する標準インピーダンスを用いることにより
校正を行ってプローブ及びそのケーブル （伝送ライン
） に関連する誤差を測定から除外する方法も開示され
ている。校正処理のための演算は産業界において周知で
あり、例えば上述したカスケード マイクロテック社
の指示書や、米国特許第４，８５８，１６０ 号明細書
や、１９８０年１月発行の本 ”Ｍｉｃｒｏｗａｖｅ”
の第７９〜８４頁の論文”Ｆｅｒｒｅｔ ＯｕｔＦｉｘ
ｔｕｒｅ Ｅｒｒｏｒｓ ｗｉｔｈ Ｃａｒｅｆｕｌ
Ｃａｌｉｂｒａｔｉｏｎ” （Ｓｗａｎｓｏｎ． Ｄ．
氏著） や、１９７８年５月発行の本 ”Ｍｉｃｒｏｗ
ａｖｅ Ｊｏｕｒｎａｌ”の第６３〜６６頁の論文 ”
Ｅｒｒｏｒ Ｍｏｄｅｌｓ ｆｏｒ Ｓｙｓｔｅｍｓ
Ｍｅａｓｕｒｅｍｅｎｔ” （Ｆｉｔｚｐａｔｒｉｃｋ
． Ｊ．氏著） に記載されている。
る改善した方法が、１９８８年に開催されたＩＥＥＥの
集積回路に関する会議の会報 ”ＩＥＥＥ １９８８
Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
ｓ Ｃｏｎｆｅｒｅｎｃｅ”， Ｊａｎｕａｒｙ １９
８８， Ｖｏｌ． ＣＨ ２５８４−１／８８／０００
−０１３８の第２３．３．１〜２３．３．７頁に記載さ
れた論文 ”Ａｃｃｕｒａｔｅ Ｍｅａｓｕｒｅｍｅ
ｎｔ ｏｆ Ｈｉｇｈ−Ｓｐｅｅｄ Ｐａｃｋａｇｅ
ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｐａｒａｓｉｔｉ
ｃｓ”に開示されている。この論文には、米国特許第４
，６９７，１４３ 号明細書に記載されているような平
面の（プレーナ）伝送ラインプローブを用い、これをパ
ッケージ或いは他の相互接続構造体の端子に直接接触さ
せることが開示されている。この方法によれば、簡単で
融通性のある接続システムが得られる。この論文では、
カスケード・マイクロテック（Ｃａｓｃａｄｅ Ｍｉｃ
ｒｏｔｅｃｈ） 社の指示書 ”Ｍｏｄｅｌ ４２−４
２Ｄ Ｍｉｃｒｏｗａｖｅ Ｐｒｏｖｅ Ｓｔａｔｉｏ
ｎ ＩｎｓｔｒｕｃｔｉｏｎＭａｎｕａｌ” （１９８
７年） の第４（４−１〜４−４２） 章の ”Ｅｌｅ
ｃｔｒｉｃａｌ Ｏｐｅｒａｔｉｏｎ” にも記載され
ているような「標準インピーダンス基板」上に装着され
た抵抗体、短絡接続体及び閉路接続体のような基地の電
気特性を有する標準インピーダンスを用いることにより
校正を行ってプローブ及びそのケーブル （伝送ライン
） に関連する誤差を測定から除外する方法も開示され
ている。校正処理のための演算は産業界において周知で
あり、例えば上述したカスケード マイクロテック社
の指示書や、米国特許第４，８５８，１６０ 号明細書
や、１９８０年１月発行の本 ”Ｍｉｃｒｏｗａｖｅ”
の第７９〜８４頁の論文”Ｆｅｒｒｅｔ ＯｕｔＦｉｘ
ｔｕｒｅ Ｅｒｒｏｒｓ ｗｉｔｈ Ｃａｒｅｆｕｌ
Ｃａｌｉｂｒａｔｉｏｎ” （Ｓｗａｎｓｏｎ． Ｄ．
氏著） や、１９７８年５月発行の本 ”Ｍｉｃｒｏｗ
ａｖｅ Ｊｏｕｒｎａｌ”の第６３〜６６頁の論文 ”
Ｅｒｒｏｒ Ｍｏｄｅｌｓ ｆｏｒ Ｓｙｓｔｅｍｓ
Ｍｅａｓｕｒｅｍｅｎｔ” （Ｆｉｔｚｐａｔｒｉｃｋ
． Ｊ．氏著） に記載されている。
【０００６】
【発明が解決しようとする課題】しかし、上述した改善
された方法によっても、以下の重大な欠点が残存してい
る。 （ａ） あるパッケージ及びその他の相互接続構造体
は平面の伝送ラインプローブと直接接触させるのに機械
的にアクセスしえない端子を有している。その理由は、
パッケージの凹所の深さや幅が内部端子をプローブによ
ってアクセスしえないものとするか或いはこれら端子は
プローブが有効に同時に接触するのに充分に同平面とな
っていない為である。 （ｂ） 種々のパッケージ及びその他の相互接続構造
体の信号端子及び接地端子間隔は種々に異なっており、
従って種々に異なる信号端子及び接地端子とプローブと
を機械的に接触させるには、種々に異なる信号接点及び
接地接点間隔を有する対応して異なるプローブを必要と
する。 （ｃ） 集積回路を相互接続構造体の端子に接続する
のに用いるボンドワイヤのようなインタフェース構造体
の長さ、間隔等を種々の値にすることによる複雑な影響
は測定に導入することができない。 （ｄ） いかなる接地端子にも隣接させて位置させな
い相互接続構造体の信号端子又は電源端子は平面のプロ
ーブに有効に接触できない。その理由は、プローブの先
端の接点の間隔は信号又は電源端子とその最も近くに得
られる接地端子との間の距離にまたがることができない
為である。
された方法によっても、以下の重大な欠点が残存してい
る。 （ａ） あるパッケージ及びその他の相互接続構造体
は平面の伝送ラインプローブと直接接触させるのに機械
的にアクセスしえない端子を有している。その理由は、
パッケージの凹所の深さや幅が内部端子をプローブによ
ってアクセスしえないものとするか或いはこれら端子は
プローブが有効に同時に接触するのに充分に同平面とな
っていない為である。 （ｂ） 種々のパッケージ及びその他の相互接続構造
体の信号端子及び接地端子間隔は種々に異なっており、
従って種々に異なる信号端子及び接地端子とプローブと
を機械的に接触させるには、種々に異なる信号接点及び
接地接点間隔を有する対応して異なるプローブを必要と
する。 （ｃ） 集積回路を相互接続構造体の端子に接続する
のに用いるボンドワイヤのようなインタフェース構造体
の長さ、間隔等を種々の値にすることによる複雑な影響
は測定に導入することができない。 （ｄ） いかなる接地端子にも隣接させて位置させな
い相互接続構造体の信号端子又は電源端子は平面のプロ
ーブに有効に接触できない。その理由は、プローブの先
端の接点の間隔は信号又は電源端子とその最も近くに得
られる接地端子との間の距離にまたがることができない
為である。
【０００７】本発明の目的は、従来のシステムの上述し
た欠点のすべてを解消した、高速パッケージ及びその他
の相互接続構造体の平面プローブ測定を容易にするシス
テムを提供せんとするにある。
た欠点のすべてを解消した、高速パッケージ及びその他
の相互接続構造体の平面プローブ測定を容易にするシス
テムを提供せんとするにある。
【０００８】
【課題を解決するための手段】本発明によれば、誘電体
基板上に複数の互いに離間したほぼ同平面の横並び導電
性細条を有する独特なアダプタを採用したプローブ接続
方法及び装置を提供するものであり、これらの導電性細
条は複数のインピーダンス制御伝送ラインを形成するよ
うにするのが好ましい。これら導電性細条のそれぞれは
ボンドワイヤ又はその他の適切な接続体により、測定す
べきパッケージ又はその他の相互接続構造体の端子のそ
れぞれに接続する。平面のインピーダンス制御伝送ライ
ンプローブとしては、アダプタ上の導電性細条の間隔に
適合するように離間した同平面の接点を有するものを選
択し、このプローブが、測定すべき相互接続構造体の端
子間隔又はその他の形状にかかわらずこの相互接続構造
体に代ってアダプタ上の導電性細条の種々の選択群と適
合してインタフェースしうるようにする。これにより、
バッケージの凹所の形状の為に或いは端子が充分に同平
面になっていない為に相互接続構造体のある端子が平面
のプローブに機械的にアクセスしえない前述した問題が
解消される。又、測定すべき相互接続構造体の端子間隔
が異なる度に異なるプローブを必要とするという問題も
解消される。
基板上に複数の互いに離間したほぼ同平面の横並び導電
性細条を有する独特なアダプタを採用したプローブ接続
方法及び装置を提供するものであり、これらの導電性細
条は複数のインピーダンス制御伝送ラインを形成するよ
うにするのが好ましい。これら導電性細条のそれぞれは
ボンドワイヤ又はその他の適切な接続体により、測定す
べきパッケージ又はその他の相互接続構造体の端子のそ
れぞれに接続する。平面のインピーダンス制御伝送ライ
ンプローブとしては、アダプタ上の導電性細条の間隔に
適合するように離間した同平面の接点を有するものを選
択し、このプローブが、測定すべき相互接続構造体の端
子間隔又はその他の形状にかかわらずこの相互接続構造
体に代ってアダプタ上の導電性細条の種々の選択群と適
合してインタフェースしうるようにする。これにより、
バッケージの凹所の形状の為に或いは端子が充分に同平
面になっていない為に相互接続構造体のある端子が平面
のプローブに機械的にアクセスしえない前述した問題が
解消される。又、測定すべき相互接続構造体の端子間隔
が異なる度に異なるプローブを必要とするという問題も
解消される。
【０００９】アダプタ上の導電性細条の間隔と、これに
適合した、プローブの同平面の接点の間隔とは、パッケ
ージやその他の相互接続構造体に対し用いるべき特定の
集積回路の接続パッド間隔と適合するように選択し、こ
れによりアダプタが集積回路を模擬するようにするのが
好ましい。更に、アダプタは、パッケージ端子をアダプ
タの導電性細条から分離する距離がこれらパッケージ端
子を集積回路の接続パッドから分離する予定の距離と同
じ距離となるような位置でパッケージの端子に接続する
のが好ましい。更に、パッケージ端子とアダプタの導電
性細条との間の（ ボンドワイヤのような） 接続体は
パッケージ端子と選択した集積回路の接続パッドとを相
互接続する予定の接続体と同じにするのが好ましい。こ
れらの個々の模擬によりアダプタが集積回路とパッケー
ジ端子との間の実際のインタフェースの重要な変数をす
べて模擬しうるようになり、これによりこの実際のイン
タフェースを測定中に含め、測定が集積回路を囲む全環
境を正確に表わすようになる。
適合した、プローブの同平面の接点の間隔とは、パッケ
ージやその他の相互接続構造体に対し用いるべき特定の
集積回路の接続パッド間隔と適合するように選択し、こ
れによりアダプタが集積回路を模擬するようにするのが
好ましい。更に、アダプタは、パッケージ端子をアダプ
タの導電性細条から分離する距離がこれらパッケージ端
子を集積回路の接続パッドから分離する予定の距離と同
じ距離となるような位置でパッケージの端子に接続する
のが好ましい。更に、パッケージ端子とアダプタの導電
性細条との間の（ ボンドワイヤのような） 接続体は
パッケージ端子と選択した集積回路の接続パッドとを相
互接続する予定の接続体と同じにするのが好ましい。こ
れらの個々の模擬によりアダプタが集積回路とパッケー
ジ端子との間の実際のインタフェースの重要な変数をす
べて模擬しうるようになり、これによりこの実際のイン
タフェースを測定中に含め、測定が集積回路を囲む全環
境を正確に表わすようになる。
【００１０】パッケージの接地端子に隣接しないある信
号端子又は電源端子が平面のプローブと有効に接触しえ
ないという前述した他の問題は、アダプタの導電性細条
のうちの多数の導電性細条を相互連結し、これら相互連
結した導電性細条が、アダプタの各信号細条又は電源細
条に隣接してプローブが接触するのに都合の良い接地基
準細条として作用するようにすることにより解決される
。これら相互連結された導電性細条は、パッケージ又は
その他の相互接続構造体の接地基準端子がどこに位置し
ようともこれら接地基準端子に１本以上のボンドワイヤ
により容易に接続しうる。アダプタ上の相互連結された
接地基準細条は、相互連結されていな従って信号導体又
は電源導体として作用する他の導電性細条間に交互に位
置させ、プローブをいかなる信号導体又は電源導体に接
触させる際の接地基準細条へのアクセス可能性を最大に
するのが好ましい。
号端子又は電源端子が平面のプローブと有効に接触しえ
ないという前述した他の問題は、アダプタの導電性細条
のうちの多数の導電性細条を相互連結し、これら相互連
結した導電性細条が、アダプタの各信号細条又は電源細
条に隣接してプローブが接触するのに都合の良い接地基
準細条として作用するようにすることにより解決される
。これら相互連結された導電性細条は、パッケージ又は
その他の相互接続構造体の接地基準端子がどこに位置し
ようともこれら接地基準端子に１本以上のボンドワイヤ
により容易に接続しうる。アダプタ上の相互連結された
接地基準細条は、相互連結されていな従って信号導体又
は電源導体として作用する他の導電性細条間に交互に位
置させ、プローブをいかなる信号導体又は電源導体に接
触させる際の接地基準細条へのアクセス可能性を最大に
するのが好ましい。
【００１１】本発明のアダプタを用いることにより、そ
れ自体で測定に対する独自の影響による誤差源となるお
それのある新たな素子（アダプタ）を測定回路網に加え
るようになる。従って、アダプタによる影響を校正によ
り測定から除外するのが望ましい。前述したような「標
準インピーダンス基板」上に設けられている標準インピ
ーダンスのようなプローブ校正用に用いる通常の標準イ
ンピーダンスは、アダプタによる影響を測定から除外す
るのに適していない。このような標準インピーダンスは
単にプローブ先端の接点における校正を可能にするだけ
であり、これに対し、集積回路の全環境を正確に測定す
るには、ボンドワイヤが集積回路に接触する点での校正
を必要とする。かかる矛盾により、プローブ接点とボン
ドワイヤ被着点との間に介在されるアダプタの導電性細
条中に誤差源を生ぜしめる。この誤差源を除去しうるよ
うにするためには、アダプタが独自の特別な標準インピ
ーダンスを有し、各標準インピーダンスが、アダプタ上
の導電性細条の間隔とほぼ同じ間隔を有し且つ好ましく
は誤差源が生じるおそれのある導電性細条の部分の複製
であるリード部分を有する複数の互いに離間したほぼ同
平面の導電性リードを含むようにする。これらの特別な
標準インピーダンスを設けることにより、測定を行なう
ためにプローブを最終的に導電性細条と接触させて配置
した場合にボンドワイヤに対して存在するであろうオフ
セットの複製である、標準インピーダンスに対する組込
みオフセットを有する標準インピーダンスと接触するよ
うにプローブを配置しうるようになる。従って、アダプ
タの特別な標準インピーダンスを用いた校正により、プ
ローブ及びそのケーブルによる影響と同時にオフセット
による影響（すなわちアダプタによる影響）を測定から
除外する。
れ自体で測定に対する独自の影響による誤差源となるお
それのある新たな素子（アダプタ）を測定回路網に加え
るようになる。従って、アダプタによる影響を校正によ
り測定から除外するのが望ましい。前述したような「標
準インピーダンス基板」上に設けられている標準インピ
ーダンスのようなプローブ校正用に用いる通常の標準イ
ンピーダンスは、アダプタによる影響を測定から除外す
るのに適していない。このような標準インピーダンスは
単にプローブ先端の接点における校正を可能にするだけ
であり、これに対し、集積回路の全環境を正確に測定す
るには、ボンドワイヤが集積回路に接触する点での校正
を必要とする。かかる矛盾により、プローブ接点とボン
ドワイヤ被着点との間に介在されるアダプタの導電性細
条中に誤差源を生ぜしめる。この誤差源を除去しうるよ
うにするためには、アダプタが独自の特別な標準インピ
ーダンスを有し、各標準インピーダンスが、アダプタ上
の導電性細条の間隔とほぼ同じ間隔を有し且つ好ましく
は誤差源が生じるおそれのある導電性細条の部分の複製
であるリード部分を有する複数の互いに離間したほぼ同
平面の導電性リードを含むようにする。これらの特別な
標準インピーダンスを設けることにより、測定を行なう
ためにプローブを最終的に導電性細条と接触させて配置
した場合にボンドワイヤに対して存在するであろうオフ
セットの複製である、標準インピーダンスに対する組込
みオフセットを有する標準インピーダンスと接触するよ
うにプローブを配置しうるようになる。従って、アダプ
タの特別な標準インピーダンスを用いた校正により、プ
ローブ及びそのケーブルによる影響と同時にオフセット
による影響（すなわちアダプタによる影響）を測定から
除外する。
【００１２】
【実施例】図１及び２を参照するに、一例の集積回路パ
ッケージ１０を回路板１２上に装着し、この回路板を通
常のプローブステーションのチャック１４上に装着する
。パッケージ１０は凹所（ウェル）１６を有し、この凹
所内にはパッケージ内部端子１８の周囲アレイが突出し
ており、これらパッケージ内部端子はこの凹所１６内に
配置すべき集積回路 （図示せず） にボンドワイヤ又
はその他の適切なインタフェース構造体により接続すべ
きものである。パッケージ１０は回路板１２に接続する
ための外部端子２０のアレイも有しており、これら外部
端子２０は内部端子１８にそれぞれ接続されている。
ッケージ１０を回路板１２上に装着し、この回路板を通
常のプローブステーションのチャック１４上に装着する
。パッケージ１０は凹所（ウェル）１６を有し、この凹
所内にはパッケージ内部端子１８の周囲アレイが突出し
ており、これらパッケージ内部端子はこの凹所１６内に
配置すべき集積回路 （図示せず） にボンドワイヤ又
はその他の適切なインタフェース構造体により接続すべ
きものである。パッケージ１０は回路板１２に接続する
ための外部端子２０のアレイも有しており、これら外部
端子２０は内部端子１８にそれぞれ接続されている。
【００１３】凹所１６内には集積回路の代りに本発明に
よる一例のアダプタ２２を装着する。後に詳細に説明す
るこのアダプタ２２はボンドワイヤ２４によりパッケー
ジ１０の内部端子１８にそれぞれ接続される。このアダ
プタ２２の目的は、２６で示すような１つ又はそれ以上
の平面のインピーダンス制御伝送ラインプローブの接点
をボンドワヤイ２４のうちの選択したものと連通させ、
これらボンドワイヤを経てパッケージ１０の端子１８と
連通させることによりパッケージ１０の電気特性を測定
することにある。１ポート測定に対しては１つのみのプ
ローブを用い、２ポート測定に対しては、追加のプロー
ブ２６´を用いて外部端子２０に或いは回路板１２上の
他の適切な点に接触させることができる。多数のプロー
ブを反対方向から同時にアダプタ２２に接触させること
によりクロストーク測定を行なうこともできる。
よる一例のアダプタ２２を装着する。後に詳細に説明す
るこのアダプタ２２はボンドワイヤ２４によりパッケー
ジ１０の内部端子１８にそれぞれ接続される。このアダ
プタ２２の目的は、２６で示すような１つ又はそれ以上
の平面のインピーダンス制御伝送ラインプローブの接点
をボンドワヤイ２４のうちの選択したものと連通させ、
これらボンドワイヤを経てパッケージ１０の端子１８と
連通させることによりパッケージ１０の電気特性を測定
することにある。１ポート測定に対しては１つのみのプ
ローブを用い、２ポート測定に対しては、追加のプロー
ブ２６´を用いて外部端子２０に或いは回路板１２上の
他の適切な点に接触させることができる。多数のプロー
ブを反対方向から同時にアダプタ２２に接触させること
によりクロストーク測定を行なうこともできる。
【００１４】ここに述べたプローブはすべて、例えば参
考のために記した米国特許第４，６９７，１４３ 号明
細書に記載されているような同平面のインピーダンス制
御伝送ライン型のウェファプローブとするのが好ましく
、先端に向って先細となっている裏面上に接地導体及び
信号導体を有するテーパー付誘電体プローブ板を具えて
おり、これら導体は複数個の互いに離間したほぼ同平面
の接点２８ （図３）で終端している。或いは又、多平
面マイクロストリッププローブのような他の種類の平面
のインピーダンス制御伝送ラインプローブであって、こ
れらの先端で導体が同平面接点で終端しているものを用
いることもできる。プローブ上の接点及びこれに対応す
る伝送ライン導体の数は図３でプローブ２６″上に示す
ように最少で１つの接地基準接点及び１つの信号接点か
ら信号接点及び接地基準接点とを交互にした接点のアレ
イまで変えることができる。図３でプローブ２６上に示
すように一対の接地基準接点間に位置する１つの信号接
点を有するプローブが一般的な構成である。
考のために記した米国特許第４，６９７，１４３ 号明
細書に記載されているような同平面のインピーダンス制
御伝送ライン型のウェファプローブとするのが好ましく
、先端に向って先細となっている裏面上に接地導体及び
信号導体を有するテーパー付誘電体プローブ板を具えて
おり、これら導体は複数個の互いに離間したほぼ同平面
の接点２８ （図３）で終端している。或いは又、多平
面マイクロストリッププローブのような他の種類の平面
のインピーダンス制御伝送ラインプローブであって、こ
れらの先端で導体が同平面接点で終端しているものを用
いることもできる。プローブ上の接点及びこれに対応す
る伝送ライン導体の数は図３でプローブ２６″上に示す
ように最少で１つの接地基準接点及び１つの信号接点か
ら信号接点及び接地基準接点とを交互にした接点のアレ
イまで変えることができる。図３でプローブ２６上に示
すように一対の接地基準接点間に位置する１つの信号接
点を有するプローブが一般的な構成である。
【００１５】更に図３を参照するに、アダプタ２２は、
互いに離間されほぼ同平面とした金とするのが好ましい
導電性細条３２のアレイが堆積された誘電体基板３０を
有する。これら導電性細条３２は横並びの関係に配置し
、多数のインピーダンス制御伝送ラインを形成する中心
間間隔は均一とし、これら細条の端部はアダプタの縁部
３４に沿って互いに整列させる。細条３２の中心間間隔
はパッケージ１０の端子１８に接続すべき特定の集積回
路の接続パッドの中心間間隔に適合されるように選択す
る。更に、パッケージの端子１８に対するアダプタ２２
の位置は、パッケージの端子１８を導電性細条３２から
分離する距離３６が端子１８を選択した集積回路の接続
パッドから分離する距離と同じ距離となるように選択す
る。又、パッケージの端子１８と導電性細条３２との間
の接続ボンドワイヤ２４はパッケージの端子と選択した
集積回路の接続パッドとを相互接続するワイヤと同じと
なるように選択する。
互いに離間されほぼ同平面とした金とするのが好ましい
導電性細条３２のアレイが堆積された誘電体基板３０を
有する。これら導電性細条３２は横並びの関係に配置し
、多数のインピーダンス制御伝送ラインを形成する中心
間間隔は均一とし、これら細条の端部はアダプタの縁部
３４に沿って互いに整列させる。細条３２の中心間間隔
はパッケージ１０の端子１８に接続すべき特定の集積回
路の接続パッドの中心間間隔に適合されるように選択す
る。更に、パッケージの端子１８に対するアダプタ２２
の位置は、パッケージの端子１８を導電性細条３２から
分離する距離３６が端子１８を選択した集積回路の接続
パッドから分離する距離と同じ距離となるように選択す
る。又、パッケージの端子１８と導電性細条３２との間
の接続ボンドワイヤ２４はパッケージの端子と選択した
集積回路の接続パッドとを相互接続するワイヤと同じと
なるように選択する。
【００１６】アダプタ２２上の導電性細条３２のアレイ
は、基板３０上で基部 （ベース） で導電性材料３８
により相互連結された一群の幅広の導電性細条３２´が
、相互連結されていない幅狭の導電性細条３２″間に交
互に挿入されように配置する。相互連結した幅広の導電
性細条３２´は接地基準細条として作用するものであり
、これらは信号又は電源端子として作用する細条３２″
に接近させて配置すのるが便利である。１つ又はそれ以
上の細条３２´をそれぞれのボンドワイヤ２４によりパ
ッケージ１０の１８ａ のようないずれかの接地基準端
子に接続することにより、すべての細条３２´がそれ自
体のボンドワイヤによりパッケージの接地基準端子に直
接接続されているか否かにかかわらずこれらすべての細
条３２´が接地基準電位となる。このように構成するこ
とにより、パッケージのいずれの接地基準端子にも接近
させないのが便利であるパッケージ１０の１８ｂのよう
な信号端子を、このように接近させないにもかかわらず
、プローブ２６の中央の信号接点２８にアダプタ２２の
対応の信号細条３２ｂ を接触させ、同時にプローブ２
６の外方の接地基準接点を信号細条３２ｂ の両側にお
ける接地基準細条３２ａ に接触させることにより測定
しうるようになる。
は、基板３０上で基部 （ベース） で導電性材料３８
により相互連結された一群の幅広の導電性細条３２´が
、相互連結されていない幅狭の導電性細条３２″間に交
互に挿入されように配置する。相互連結した幅広の導電
性細条３２´は接地基準細条として作用するものであり
、これらは信号又は電源端子として作用する細条３２″
に接近させて配置すのるが便利である。１つ又はそれ以
上の細条３２´をそれぞれのボンドワイヤ２４によりパ
ッケージ１０の１８ａ のようないずれかの接地基準端
子に接続することにより、すべての細条３２´がそれ自
体のボンドワイヤによりパッケージの接地基準端子に直
接接続されているか否かにかかわらずこれらすべての細
条３２´が接地基準電位となる。このように構成するこ
とにより、パッケージのいずれの接地基準端子にも接近
させないのが便利であるパッケージ１０の１８ｂのよう
な信号端子を、このように接近させないにもかかわらず
、プローブ２６の中央の信号接点２８にアダプタ２２の
対応の信号細条３２ｂ を接触させ、同時にプローブ２
６の外方の接地基準接点を信号細条３２ｂ の両側にお
ける接地基準細条３２ａ に接触させることにより測定
しうるようになる。
【００１７】プローブ及びそのケーブルによる影響ばか
りでなく、アダプタ２２による影響をも測定結果から除
去することによりプローブ接続の校正を可能にするため
に、特別な一組の標準インピーダンスをアダプタ２２の
誘電体基板３０上に導電性細条３２から電気的に絶縁し
て設ける。これらの標準インピーダンスは、ある長さの
抵抗材料４２を有する５０オーム抵抗の標準インピーダ
ンス４０を含んでおり、この場合細条３２と同じ導電性
材料の互いに離間した導電性リード４４が抵抗材料４２
上に位置し、これらリード４４の先端がこの抵抗材料４
２により導電的に相互接続されている。他の標準インピ
ーダンスは、先端で同じ導電性材料により相互接続され
た同様の導電性リード４４を有する短絡路の標準インピ
ーダンス４６と、先端で相互接続されていないリード４
４を有する開路の標準インピーダンス４８とを含んでい
る。又、同様なリード４４を有する閉路の標準インピー
ダンス５０も設けられている。これら標準インピーダン
ス４０， ４６， ４８及び５０は、導電性細条３２の
中心間間隔とほぼ同じ中心間間隔を有するとともに図３
に示すように導電性細条３２の対応の部分の複製部であ
る部分を少なくとも有するこれら標準インピーダンスに
導電性のリード４４が取付けられていない場合には、通
常のものである。校正は、標準インピーダンスを測定し
、その結果により本明細書の「従来の技術」の項で述べ
た既知の演算技術により誤り率を計算することにより行
なう。後のパッケージの電気特性の実際の測定に際して
は、プローブをボンドワイヤ２４から導電性細条３２に
変位させる距離５４に等しい距離５２だけそれぞれの標
準インピーダンスから変位したリード４４にこのプロー
ブ２６を接触させる。リード４４と細条３２とを同じ特
性にすることと相俟って変位距離５２及び５４を同じに
することにより、導電性細条３２の影響を標準インピー
ダンスの校正測定に導入せしめる。このように校正処理
中に導電性細条３２の影響を導入することにより、これ
ら導電性細条３２の影響、従ってアダプタ２２による影
響をプローブ及びそのケーブルによる影響と一緒に後の
実際の測定から有効に除去する。従って、実際の長さ及
び間隔に応じたボンドワイヤによる影響がパッケージ１
０による影響と一緒に実際の測定中に所望通りに含めら
れる。
りでなく、アダプタ２２による影響をも測定結果から除
去することによりプローブ接続の校正を可能にするため
に、特別な一組の標準インピーダンスをアダプタ２２の
誘電体基板３０上に導電性細条３２から電気的に絶縁し
て設ける。これらの標準インピーダンスは、ある長さの
抵抗材料４２を有する５０オーム抵抗の標準インピーダ
ンス４０を含んでおり、この場合細条３２と同じ導電性
材料の互いに離間した導電性リード４４が抵抗材料４２
上に位置し、これらリード４４の先端がこの抵抗材料４
２により導電的に相互接続されている。他の標準インピ
ーダンスは、先端で同じ導電性材料により相互接続され
た同様の導電性リード４４を有する短絡路の標準インピ
ーダンス４６と、先端で相互接続されていないリード４
４を有する開路の標準インピーダンス４８とを含んでい
る。又、同様なリード４４を有する閉路の標準インピー
ダンス５０も設けられている。これら標準インピーダン
ス４０， ４６， ４８及び５０は、導電性細条３２の
中心間間隔とほぼ同じ中心間間隔を有するとともに図３
に示すように導電性細条３２の対応の部分の複製部であ
る部分を少なくとも有するこれら標準インピーダンスに
導電性のリード４４が取付けられていない場合には、通
常のものである。校正は、標準インピーダンスを測定し
、その結果により本明細書の「従来の技術」の項で述べ
た既知の演算技術により誤り率を計算することにより行
なう。後のパッケージの電気特性の実際の測定に際して
は、プローブをボンドワイヤ２４から導電性細条３２に
変位させる距離５４に等しい距離５２だけそれぞれの標
準インピーダンスから変位したリード４４にこのプロー
ブ２６を接触させる。リード４４と細条３２とを同じ特
性にすることと相俟って変位距離５２及び５４を同じに
することにより、導電性細条３２の影響を標準インピー
ダンスの校正測定に導入せしめる。このように校正処理
中に導電性細条３２の影響を導入することにより、これ
ら導電性細条３２の影響、従ってアダプタ２２による影
響をプローブ及びそのケーブルによる影響と一緒に後の
実際の測定から有効に除去する。従って、実際の長さ及
び間隔に応じたボンドワイヤによる影響がパッケージ１
０による影響と一緒に実際の測定中に所望通りに含めら
れる。
【００１８】アダプタ２２の導電性細条及び導電性リー
ドの下側には標準抵抗４０に用いた抵抗材料４２に加え
て他の抵抗材料が位置している。これらの他の抵抗材料
には、それぞれの異なる標準インピーダンス間の抵抗材
料５６と、それぞれの導電性リード４４の基部に隣接す
る抵抗材料５８と、それぞれの導電性細条３２の基部に
隣接する抵抗材料６０とが含まれる。窒化タンタル又は
ニッケル−クロム合金のような適切ないかなる組成のも
のともしうる抵抗材料を主としてアダプタ２２における
接地共振を減衰させる目的で抵抗材料５６， ５８及び
６０として用いる。
ドの下側には標準抵抗４０に用いた抵抗材料４２に加え
て他の抵抗材料が位置している。これらの他の抵抗材料
には、それぞれの異なる標準インピーダンス間の抵抗材
料５６と、それぞれの導電性リード４４の基部に隣接す
る抵抗材料５８と、それぞれの導電性細条３２の基部に
隣接する抵抗材料６０とが含まれる。窒化タンタル又は
ニッケル−クロム合金のような適切ないかなる組成のも
のともしうる抵抗材料を主としてアダプタ２２における
接地共振を減衰させる目的で抵抗材料５６， ５８及び
６０として用いる。
【００１９】上述したところで用いた言葉及び表現は本
発明の例を説明する上で用いたものであり、本発明はこ
れらの言葉及び表現が意味するところのみに制限される
ものでないこと勿論である。
発明の例を説明する上で用いたものであり、本発明はこ
れらの言葉及び表現が意味するところのみに制限される
ものでないこと勿論である。
【図１】本発明によるアダプタがボンドワイヤにより入
力端子に接続された集積回路パッケージの一例を示す平
面図である。
力端子に接続された集積回路パッケージの一例を示す平
面図である。
【図２】図１の２−２線上を断面とし矢の方向に見た断
面図である。
面図である。
【図３】本発明によるアダプタの一例を示す図１の一部
を拡大した平面図である。
を拡大した平面図である。
１０ 集積回路パッケージ
１２ 回路板
１４ チャック
１６ 凹所
１８ パッケージ内部端子
２０ 外部端子
２２ アダプタ
２４ ボンドワイヤ
２６， ２６´， ２６″ プローブ２８ 接点
３０ 基板
３２， ３２´， ３２″ 導電性細条３８ 導電
性材料 ４０， ４６， ４８， ５０ 標準インピーダンス
４２， ５６， ５８， ６０ 抵抗材料４４ リ
ード
性材料 ４０， ４６， ４８， ５０ 標準インピーダンス
４２， ５６， ５８， ６０ 抵抗材料４４ リ
ード
Claims (19)
- 【請求項１】 高速集積回路の互いに離間した接続パ
ッドと導電的にインタフェースする端子が上に設けられ
ている相互接続構造体の高速電気特性の測定を容易にす
るプローブ接続方法において、（ａ） 誘電体基板上に
複数の互いに離間したほぼ同平面の導電性細条を有する
アダプタを準備し、（ｂ） このアダプタの導電性細条
のそれぞれを前記相互接続構造体の前記端子のそれぞれ
に接続し、（ｃ） インピーダンス制御伝送ラインを有
するプローブであって、このインピーダンス制御伝送ラ
インがその一端において、前記アダプタの導電性細条の
間隔とほぼ同じ間隔の複数の互いに離間したほぼ同平面
の接点を以って終端されている当該プローブを準備し、
（ｄ） このプローブの接点のそれぞれを同時に前記ア
ダプタの導電性細条のそれぞれ異なる１つに導電的に接
触させて前記の測定を行なうことを特徴とするプローブ
接続方法。 - 【請求項２】 請求項１に記載のプローブ接続方法に
おいて、前記相互構造体の端子に接続するための接続パ
ッドの間隔を特定の値に選択した特定の集積回路を選択
し、前記導電性細条の間隔をこれら接続パッドのこの選
択した間隔とほぼ同じにしたアダプタを準備することに
よりこのアダプタがこの特定の集積回路を模擬するよう
にすることを特徴とするプローブ接続方法。 - 【請求項３】 請求項１に記載のプローブ接続方法に
おいて、ある特定の選択距離を以って前記集積回路の接
続パッドを相互接続構造体の端子から分離するように、
相互接続構造体に対する集積回路の特定の接続位置を選
択し、アダプタの導電性細条のそれぞれを前記の工程（
ｂ） で相互接続構造体の端子に接続する際にこのアダ
プタの導電性細条のそれぞれがこの相互接続構造体の端
子から前記の選択距離だけ離間するようにこの相互接続
構造体に対してアダプタを配置することにより、このア
ダプタが集積回路を模擬するようにすることを特徴とす
るプローブ接続方法。 - 【請求項４】 請求項１に記載のプローブ接続方法に
おいて、集積回路のそれぞれの接続パッドを相互接続構
造体のそれぞれの端子とインタフェースする特定の導電
性インタフェース構造体を選択し、この特定の導電性イ
ンタフェース構造体とほぼ同じ導電性インタフェース構
造体により前記アダプタの導電性細条のそれぞれを前記
の工程（ｂ） で相互接続構造体の端子のそれぞれに接
続することにより前記アダプタが集積回路を模擬するよ
うにすることを特徴とするプローブ接続方法。 - 【請求項５】 請求項１に記載のプローブ接続方法に
おいて、前記の測定から前記アダプタの影響を除去する
ために前記プローブの接続を校正することを特徴とする
プローブ接続方法。 - 【請求項６】 請求項５に記載のプローブ接続方法に
おいて、前記の校正には、複数の異なる標準インピーダ
ンスをアダプタの誘電体基板上に設け、プローブの接点
を前記の工程（ｄ） の前にこれら標準インピーダンス
と導電的に相互接続する工程を含んでいることを特徴と
するプローブ接続方法。 - 【請求項７】 請求項５に記載のプローブ接続方法に
おいて、前記の校正が、複数の互いに離間したほぼ同平
面の導電性リードが被着された複数の異なる標準インピ
ーダンスを設け、これら導電性リードの間隔を前記アダ
プタの導電性細条の間隔とほぼ同じにし、前記プローブ
の接点をこれら導電性リードを介して前記標準インピー
ダンスと導電的に相互接続する工程を含んでいることを
特徴とするプローブ接続方法。 - 【請求項８】 請求項１に記載のプローブ接続方法に
おいて、前記相互接続構造体が少なくとも１つの接地基
準端子を有し、前記アダプタの導電性細条のうちで選択
したものを前記誘電体基板上の位置で導電的に相互連結
し、前記の工程（ｂ） が、アダプタの導電性細条のう
ちで相互連結されたものを相互接続構造体の接地基準端
子に接続する工程を含んでいるようにすることを特徴と
するプローブ接続方法。 - 【請求項９】 請求項１に記載のプローブ接続方法に
おいて、前記相互接続構造体を前記端子により囲まれた
凹所を有する集積回路パッケージとし、前記の工程（ｂ
） が、前記アダプタをこの凹所内に配置する工程を含
むようにすることを特徴とするプローブ接続方法。 - 【請求項１０】 高速集積回路と導電的にインタフェ
ースする端子が上に設けられている相互接続構造体の高
速電気特性を測定するのを容易にするプローブ接続アセ
ンブリにおいて、このプローブ接続アセンブリが、（ａ
） 誘電体基板上に複数の互いに離間したほぼ同平面の
導電性細条を有しているアダプタと、（ｂ） このアダ
プタの導電性細条のそれぞれを相互接続構造体の端子の
それぞれに導電的に接続する手段と、（ｃ） インピー
ダンス制御伝送ラインを有するプローブであって、この
インピーダンス制御ラインがその一端において、前記ア
ダプタの導電性細条の間隔とほぼ同じ間隔の複数の互い
に離間したほぼ同平面の接点により終端されており、こ
のプローブの接点のそれぞれをアダプタの導電性細条の
それぞれ異なる１つに導電的に接触しうるようになって
いる当該プローブとを具えていることを特徴とするプロ
ーブ接続アセンブリ。 - 【請求項１１】 請求項１０に記載のプローブ接続ア
センブリにおいて、前記アダプタが前記誘電体基板上に
複数の異なる標準インピーダンスを有していることを特
徴とするプローブ接続アセンブリ。 - 【請求項１２】 請求項１１に記載のプローブ接続ア
センブリにおいて、前記標準インピーダンスの各々に複
数の互いに離間したほぼ同平面の導電性リードが取付け
られ、これら導電性リードの間隔は前記アダプタの導電
性細条の間隔とほぼ同じとなっていることを特徴とする
プローブ接続アセンブリ。 - 【請求項１３】 請求項１０に記載のプローブ接続ア
センブリにおいて、前記アダプタの導電性細条のうち選
択したものを前記誘電体基板上の位置で導電的に相互連
結したことを特徴とするプローブ接続アセンブリ。 - 【請求項１４】 請求項１０に記載のプローブ接続ア
センブリにおいて、前記相互接続構造体を前記端子によ
り囲まれた凹所を有する集積回路パッケーデとし、前記
アダプタがこの凹所内に配置されていることを特徴とす
るプローブ接続アセンブリ。 - 【請求項１５】 請求項１０に記載のプローブ接続ア
センブリにおいて、前記アダプタの導電性細条のそれぞ
れを相互接続構造体の端子のそれぞれに接続する前記の
手段がそれぞれボンドワイヤを有していることを特徴と
するプローブ接続アセンブリ。 - 【請求項１６】 高速集積回路と導電的にインタフェ
ースする端子が上に設けられている相互接続構造体の高
速電気特性の測定を容易にするプローブ接続を達成する
アダプタにおいて、このアダプタが、（ａ） 誘電体基
板上に均一間隔で横に並べて配置され、互いに離間した
ほぼ同平面の導電性細条のアレイであって、これら導電
性細条はそれぞれの端部で互いに整列されている当該ア
レイと、（ｂ） 前記の誘電体上に設けられたそれぞれ
異なる標準インピーダンスであって、これら標準インピ
ーダンスの各々には、前記導電性細条から分離され且つ
これら導電性細条の間隔とほぼ同じ間隔を有する複数の
互いに離間したほぼ同平面の導電性リードが取付けられ
ている当該標準インピーダンスとを具えていることを特
徴とするアダプタ。 - 【請求項１７】 請求項１６に記載のアダプタにおい
て、前記導電性リードのそれぞれが前記導電性細条のそ
れぞれの対応する部分の複製部である部分を有している
ことを特徴とするアダプタ。 - 【請求項１８】 請求項１６に記載のアダプタにおい
て、前記導電性細条のうちの選択したものが誘電体基板
上の位置で導電的に相互連結されていることを特徴とす
るアダプタ。 - 【請求項１９】 請求項１８に記載のアダプタにおい
て、前記導電性細条のうちの前記の選択しかものが前記
誘電体基板上の位置で導電的に相互連結されていない導
電性細条の他のものの間に交互に配置されていることを
特徴とするアダプタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/491,569 US4994737A (en) | 1990-03-09 | 1990-03-09 | System for facilitating planar probe measurements of high-speed interconnect structures |
| US07/491569 | 1990-03-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04219945A true JPH04219945A (ja) | 1992-08-11 |
Family
ID=23952777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3069532A Withdrawn JPH04219945A (ja) | 1990-03-09 | 1991-03-11 | プローブ接続方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4994737A (ja) |
| EP (1) | EP0445928A3 (ja) |
| JP (1) | JPH04219945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130102516A (ko) | 2009-10-29 | 2013-09-17 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | 스크라이빙 휠 및 그 제조 방법 |
| JP2017168793A (ja) * | 2016-03-16 | 2017-09-21 | カスケード マイクロテック インコーポレイテッドＣａｓｃａｄｅ Ｍｉｃｒｏｔｅｃｈ，Ｉｎｃｏｒｐｏｒａｔｅｄ | プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204615A (en) * | 1991-10-24 | 1993-04-20 | Interconnect Devices, Inc. | Module attachment for printed circuit board test fixtures |
| US6380751B2 (en) * | 1992-06-11 | 2002-04-30 | Cascade Microtech, Inc. | Wafer probe station having environment control enclosure |
| US5345170A (en) * | 1992-06-11 | 1994-09-06 | Cascade Microtech, Inc. | Wafer probe station having integrated guarding, Kelvin connection and shielding systems |
| FR2696009A1 (fr) * | 1992-09-23 | 1994-03-25 | Philips Electronique Lab | Dispositif de calibrage pour ajuster en hyperfréquence les plans de référence d'un appareillage de mesure des paramètres de dispersion d'éléments de circuits intégrés. |
| US5477137A (en) * | 1992-10-02 | 1995-12-19 | Motorola, Inc. | Probeable substrate substitute for a calibration standard and test fixture |
| DE59501667D1 (de) * | 1994-01-11 | 1998-04-30 | Siemens Ag | Testverfahren für Halbleiterschaltungsebenen |
| US5561377A (en) * | 1995-04-14 | 1996-10-01 | Cascade Microtech, Inc. | System for evaluating probing networks |
| US6001573A (en) * | 1996-06-14 | 1999-12-14 | Packard Bioscience B.V. | Use of porphyrins as a universal label |
| US6002263A (en) * | 1997-06-06 | 1999-12-14 | Cascade Microtech, Inc. | Probe station having inner and outer shielding |
| FR2790096B1 (fr) * | 1999-02-18 | 2001-04-13 | St Microelectronics Sa | Structure etalon elementaire a faibles pertes pour l'etalonnage d'une sonde de circuit integre |
| FR2790097B1 (fr) | 1999-02-18 | 2001-04-27 | St Microelectronics Sa | Procede d'etalonnage d'une sonde de circuit integre rf |
| US6445202B1 (en) * | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
| US6965226B2 (en) * | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| US6914423B2 (en) * | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
| EP1432546A4 (en) * | 2001-08-31 | 2006-06-07 | Cascade Microtech Inc | OPTICAL TEST EQUIPMENT |
| US6777964B2 (en) * | 2002-01-25 | 2004-08-17 | Cascade Microtech, Inc. | Probe station |
| US6847219B1 (en) * | 2002-11-08 | 2005-01-25 | Cascade Microtech, Inc. | Probe station with low noise characteristics |
| US7250779B2 (en) * | 2002-11-25 | 2007-07-31 | Cascade Microtech, Inc. | Probe station with low inductance path |
| US6861856B2 (en) * | 2002-12-13 | 2005-03-01 | Cascade Microtech, Inc. | Guarded tub enclosure |
| US7221172B2 (en) * | 2003-05-06 | 2007-05-22 | Cascade Microtech, Inc. | Switched suspended conductor and connection |
| US7492172B2 (en) * | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
| US7250626B2 (en) * | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
| US7187188B2 (en) * | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
| US7330041B2 (en) * | 2004-06-14 | 2008-02-12 | Cascade Microtech, Inc. | Localizing a temperature of a device for testing |
| US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
| US20060169897A1 (en) * | 2005-01-31 | 2006-08-03 | Cascade Microtech, Inc. | Microscope system for testing semiconductors |
| US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
| JP2006275966A (ja) * | 2005-03-30 | 2006-10-12 | Agilent Technol Inc | プローバ測定補正基板及びそのプログラム及びその記録媒体 |
| US7157926B1 (en) | 2005-09-06 | 2007-01-02 | Seiko Epson Corporation | Universal padset concept for high-frequency probing |
| US8319503B2 (en) * | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573617A (en) * | 1967-10-27 | 1971-04-06 | Aai Corp | Method and apparatus for testing packaged integrated circuits |
| US4340860A (en) * | 1980-05-19 | 1982-07-20 | Trigon | Integrated circuit carrier package test probe |
| US4697143A (en) * | 1984-04-30 | 1987-09-29 | Cascade Microtech, Inc. | Wafer probe |
| US4706050A (en) * | 1984-09-22 | 1987-11-10 | Smiths Industries Public Limited Company | Microstrip devices |
| US4684884A (en) * | 1985-07-02 | 1987-08-04 | Gte Communication Systems Corporation | Universal test circuit for integrated circuit packages |
| FR2606887B1 (fr) * | 1986-11-18 | 1989-01-13 | Thomson Semiconducteurs | Circuit de mesure des caracteristiques dynamiques d'un boitier pour circuit integre rapide, et procede de mesure de ces caracteristiques dynamiques |
| US4734641A (en) * | 1987-03-09 | 1988-03-29 | Tektronix, Inc. | Method for the thermal characterization of semiconductor packaging systems |
| JPH01133701U (ja) * | 1988-03-07 | 1989-09-12 | ||
| US4858160A (en) * | 1988-03-18 | 1989-08-15 | Cascade Microtech, Inc. | System for setting reference reactance for vector corrected measurements |
-
1990
- 1990-03-09 US US07/491,569 patent/US4994737A/en not_active Expired - Lifetime
-
1991
- 1991-02-14 EP EP19910301200 patent/EP0445928A3/en not_active Withdrawn
- 1991-03-11 JP JP3069532A patent/JPH04219945A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130102516A (ko) | 2009-10-29 | 2013-09-17 | 미쓰보시 다이야몬도 고교 가부시키가이샤 | 스크라이빙 휠 및 그 제조 방법 |
| JP2017168793A (ja) * | 2016-03-16 | 2017-09-21 | カスケード マイクロテック インコーポレイテッドＣａｓｃａｄｅ Ｍｉｃｒｏｔｅｃｈ，Ｉｎｃｏｒｐｏｒａｔｅｄ | プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0445928A2 (en) | 1991-09-11 |
| EP0445928A3 (en) | 1992-11-25 |
| US4994737A (en) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04219945A (ja) | プローブ接続方法 | |
| CA1271848A (en) | Wafer probe | |
| US7208959B2 (en) | Methods for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer | |
| US4827211A (en) | Wafer probe | |
| US6194739B1 (en) | Inline ground-signal-ground (GSG) RF tester | |
| US4983907A (en) | Driven guard probe card | |
| JP3565893B2 (ja) | プローブ装置及び電気回路素子計測装置 | |
| JPS6195259A (ja) | 集積回路デバイス試験用の改良された広帯域接触器組立て体 | |
| JP2000321301A (ja) | 分割抵抗器プローブチップ構造及び測定方法 | |
| JP3376731B2 (ja) | 高周波用のプリント基板及びこれを用いたプローブカード | |
| JPH0429561Y2 (ja) | ||
| Carlton et al. | Accurate measurement of high-speed package and interconnect parasitics | |
| US3743925A (en) | Adapter for terminating multiconductor signal transmission cable | |
| US4308498A (en) | Kelvin test fixture for electrically contacting miniature, two terminal, leadless, electrical components | |
| WO2003007002A3 (en) | Interface apparatus for integrated circuit testing | |
| JPS62502709A (ja) | プロ−ブまたはそれに関連する改良 | |
| JPS623385B2 (ja) | ||
| CA2001583A1 (en) | Noise measurement probe | |
| JPH06181246A (ja) | プローブ装置 | |
| JPH0669055B2 (ja) | 半導体ウエ−ハの電気的特性測定用プロ−ブ針 | |
| JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
| JPS635013Y2 (ja) | ||
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPS62279651A (ja) | 半導体ウエ−ハの電気的特性測定用プロ−バ | |
| Luk et al. | Package measurement methodology using a surface mount jig |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |