JPS59108324A - 半導体装置試験用プロ−ブカ−ド - Google Patents
半導体装置試験用プロ−ブカ−ドInfo
- Publication number
- JPS59108324A JPS59108324A JP21997782A JP21997782A JPS59108324A JP S59108324 A JPS59108324 A JP S59108324A JP 21997782 A JP21997782 A JP 21997782A JP 21997782 A JP21997782 A JP 21997782A JP S59108324 A JPS59108324 A JP S59108324A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- plane
- grounding
- probe
- probe needle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体試験装置に係り、特にウェーハ状態
で試験を行うために必要なプローブカードに関するもの
である。
で試験を行うために必要なプローブカードに関するもの
である。
近年、大規模集積回路(LSI)の性能の向上には、め
ざましいものがあり、その試験に関しても高精度のもの
が求められている。一方、ウェーハ状態における試験に
おいては、LSIの端子から、測定端子までの物理的距
離が長くならざるを得す、電源及び接地系における雑音
と信号系における反射、リンギング等により、精密な試
験が行いにくいことは衆知の事実であった。
ざましいものがあり、その試験に関しても高精度のもの
が求められている。一方、ウェーハ状態における試験に
おいては、LSIの端子から、測定端子までの物理的距
離が長くならざるを得す、電源及び接地系における雑音
と信号系における反射、リンギング等により、精密な試
験が行いにくいことは衆知の事実であった。
第1図は従来のプローブカードの構成を示し、第1図(
a)はその断面図、第1図(b)は下面図で、第1図(
a)は第1図(b)のIA−IA線での断面図に相当す
る。図において、(1)はプローブカードの基板、(2
1)〜シ碍は被測定LSIチップ上の端子に接触させる
プローブ針、(311〜(ハ)は試験装置の測定端子と
プローブカードとを接続するコネクタ、(41)〜(4
日)はそれぞれプローブ針(21)〜(ハ)とコネクタ
(31)〜(財)とを接続するプリント配線である。こ
の例では端子数が8であるが、端子数が多くなれば、プ
リント配線の線幅が細くならざるを得ないことは納得で
きるであろう。
a)はその断面図、第1図(b)は下面図で、第1図(
a)は第1図(b)のIA−IA線での断面図に相当す
る。図において、(1)はプローブカードの基板、(2
1)〜シ碍は被測定LSIチップ上の端子に接触させる
プローブ針、(311〜(ハ)は試験装置の測定端子と
プローブカードとを接続するコネクタ、(41)〜(4
日)はそれぞれプローブ針(21)〜(ハ)とコネクタ
(31)〜(財)とを接続するプリント配線である。こ
の例では端子数が8であるが、端子数が多くなれば、プ
リント配線の線幅が細くならざるを得ないことは納得で
きるであろう。
第1図に示した従来のプローブカードにおいては、プリ
ント配線が細く、電源及び接地系に雑音が発生し易す(
、Ls:tの試験において重要なレベル試験、AC特性
試験を精密に行なうことが出来ない欠点がある。
ント配線が細く、電源及び接地系に雑音が発生し易す(
、Ls:tの試験において重要なレベル試験、AC特性
試験を精密に行なうことが出来ない欠点がある。
そこで、従来のプローブカードにおいて、接地系の配線
幅を広くする一つの試みを第2図に示す。
幅を広くする一つの試みを第2図に示す。
第2図(a)はその断面図、第2図(b)は下面図で、
第2図(a)は第2図(b)の[lA−■A線での断面
図に相当する。図中、前出の符号と同一符号は同一また
は和尚部分を示し、その説明は重複を避ける(以下同様
)。(5)は基板fi+に埋込まれた接地プレーンであ
る。この従来例では、コネクタ(371には接地電位が
供給され、それは基板fi+に設けられたスルホールを
介して、接地プレーン(5)に接続されることによって
、プローブ針(ロ)が接地電位になる。接地プレーン(
5)は基板ftl内でプリント配置 (47)と接続さ
れている。他のコネクタ(3++ 、 (3カ+ (S
3) +(財)、(ト)1国、(ト)は接地プレーン(
5)からは電気的に分離されている。このような構造に
おいては、接地系のプリント配線をプレーンにすること
により、低インピーダンス化を図って、雑音低減には効
果がある。
第2図(a)は第2図(b)の[lA−■A線での断面
図に相当する。図中、前出の符号と同一符号は同一また
は和尚部分を示し、その説明は重複を避ける(以下同様
)。(5)は基板fi+に埋込まれた接地プレーンであ
る。この従来例では、コネクタ(371には接地電位が
供給され、それは基板fi+に設けられたスルホールを
介して、接地プレーン(5)に接続されることによって
、プローブ針(ロ)が接地電位になる。接地プレーン(
5)は基板ftl内でプリント配置 (47)と接続さ
れている。他のコネクタ(3++ 、 (3カ+ (S
3) +(財)、(ト)1国、(ト)は接地プレーン(
5)からは電気的に分離されている。このような構造に
おいては、接地系のプリント配線をプレーンにすること
により、低インピーダンス化を図って、雑音低減には効
果がある。
また、本例と同様に、電源を供給するプリント配線をプ
レーンにすることにより、電源系についても同様の効果
が得られることは明らかである。ところが、この従来の
構造では接地電位のプローブ針の位置はプローブ針(財
)の位置に固定され、その他の位置のグローブ針に接地
電位を供給するためには、プローブカード基板を新らた
に設計及び製作する必要がある。すなわち、LSI上の
端子配列によっては、接地端子がプローブ針のηとは別
の位置にある場合や、接地端子が複数個ある場合等があ
って、プリント配線(47)を接地系として、固定して
使用することは、LSI上の端子配列に対して大きな制
約を与えることになる。また、接地として使用する可能
性のあるプリント配線をすべて前もって接地系にしてお
く手法もあるが、そのプリント配線は、他の用途に用い
られなくなるといχうく1 う欠点毛ある。
レーンにすることにより、電源系についても同様の効果
が得られることは明らかである。ところが、この従来の
構造では接地電位のプローブ針の位置はプローブ針(財
)の位置に固定され、その他の位置のグローブ針に接地
電位を供給するためには、プローブカード基板を新らた
に設計及び製作する必要がある。すなわち、LSI上の
端子配列によっては、接地端子がプローブ針のηとは別
の位置にある場合や、接地端子が複数個ある場合等があ
って、プリント配線(47)を接地系として、固定して
使用することは、LSI上の端子配列に対して大きな制
約を与えることになる。また、接地として使用する可能
性のあるプリント配線をすべて前もって接地系にしてお
く手法もあるが、そのプリント配線は、他の用途に用い
られなくなるといχうく1 う欠点毛ある。
この発明は以上のような点に鑑みてなされたもので、プ
レーン状に形成された接地配線または/および電源配線
について当該プローブカードの中心のまわりに全周に亘
って露出部を設けることによって接地プローブ針または
/および電源供給用プローブ針を任意の位置に取りつけ
られるプローブカードを提供するものである。
レーン状に形成された接地配線または/および電源配線
について当該プローブカードの中心のまわりに全周に亘
って露出部を設けることによって接地プローブ針または
/および電源供給用プローブ針を任意の位置に取りつけ
られるプローブカードを提供するものである。
第3図はこの発明の一実施例を示し、第3図(a)はそ
の断面図、第3図(b)は下面図で、第3図(a)は第
3図(b)のIII A −III A線での断面図に
相当する。この実施例では接地プレーン(6)が基板+
11の中心部の孔の周辺において全周にわたって露出し
ており、接地電位用のプローブ針(27a)は直接この
接地プレーン(5)に取りつけられている。勿論、接地
プレーン(5)はコネクタ(371に接続されている。
の断面図、第3図(b)は下面図で、第3図(a)は第
3図(b)のIII A −III A線での断面図に
相当する。この実施例では接地プレーン(6)が基板+
11の中心部の孔の周辺において全周にわたって露出し
ており、接地電位用のプローブ針(27a)は直接この
接地プレーン(5)に取りつけられている。勿論、接地
プレーン(5)はコネクタ(371に接続されている。
すなわち、図では接地電位用プローブ針(2’7a)を
従来例と同じ位置に取りつけた場合を示したが接地プレ
ーン(5)の露出部の任意の位置に取りつけることがで
き、被測定T、Sエチップの端子配置に対する制約が殆
んどなくなる。
従来例と同じ位置に取りつけた場合を示したが接地プレ
ーン(5)の露出部の任意の位置に取りつけることがで
き、被測定T、Sエチップの端子配置に対する制約が殆
んどなくなる。
第4図はこの発明の他の実施例を示し、第4図(a)
、 (b)はその断面図、第4図(C)は下面図で、第
4図(a) 、 (b)はそれぞれ第4図(0)の■A
−1%lA線tffB−1VB線での断面図に相当する
。この実施例では接地プレーン(6)の他に電源プレー
ン(6)が基板il+に埋め込まれ、両プレーン[51
、f61ともにそれぞれ基板filの中心部の孔の周辺
において全周にわたって霧出しており、接地電位用のプ
ローブ針(2’2a)および電源電位用プローブ針(2
3a)はそれぞれ直接接地プレーン(5)および電源プ
レーン(6)に取りつけられている。勿論、接地プレー
ン(5)および電源プレーン(6)はそれぞれコネクタ
(3′7)および(33)に電気的に接続されている。
、 (b)はその断面図、第4図(C)は下面図で、第
4図(a) 、 (b)はそれぞれ第4図(0)の■A
−1%lA線tffB−1VB線での断面図に相当する
。この実施例では接地プレーン(6)の他に電源プレー
ン(6)が基板il+に埋め込まれ、両プレーン[51
、f61ともにそれぞれ基板filの中心部の孔の周辺
において全周にわたって霧出しており、接地電位用のプ
ローブ針(2’2a)および電源電位用プローブ針(2
3a)はそれぞれ直接接地プレーン(5)および電源プ
レーン(6)に取りつけられている。勿論、接地プレー
ン(5)および電源プレーン(6)はそれぞれコネクタ
(3′7)および(33)に電気的に接続されている。
このようにしたので、図では接地電位用プローブ針(2
7a)および電源電位用プローブ針(23a)を従来例
と同じ位置に取りつけた場合を示したが、それぞれ接地
プレーン(5)および電源プレーン(6)の露出部の任
意の位置に取9つけることかでき、被測定L8エチツブ
の端子配置の自由度が一層大きくなる。
7a)および電源電位用プローブ針(23a)を従来例
と同じ位置に取りつけた場合を示したが、それぞれ接地
プレーン(5)および電源プレーン(6)の露出部の任
意の位置に取9つけることかでき、被測定L8エチツブ
の端子配置の自由度が一層大きくなる。
以上説明したように、この発明になる半導体チップテス
ト用プローブカードでは接地または/および電源系のプ
ローブ針と測定器へ接続するコネクタとを結ぶ経路を、
そのインピーダンスを低下させるために、プローブカー
ドの絶縁基板内に埋め込まれた導電体からなる接地プレ
ーンまたは/および電源プレーンで構成し、それらのプ
レーン1こ 寺プローブカードの絶縁基板の中心部のまわりに全周に
わたって露出部を設け、上記両プローブ針をそれぞれの
プレーンの露出部の任意の位置に取りつけられるように
したので、被測定半導体チップの端子配置の自由度が大
きくなり、プローブカードの汎用性が向上する。
ト用プローブカードでは接地または/および電源系のプ
ローブ針と測定器へ接続するコネクタとを結ぶ経路を、
そのインピーダンスを低下させるために、プローブカー
ドの絶縁基板内に埋め込まれた導電体からなる接地プレ
ーンまたは/および電源プレーンで構成し、それらのプ
レーン1こ 寺プローブカードの絶縁基板の中心部のまわりに全周に
わたって露出部を設け、上記両プローブ針をそれぞれの
プレーンの露出部の任意の位置に取りつけられるように
したので、被測定半導体チップの端子配置の自由度が大
きくなり、プローブカードの汎用性が向上する。
第1図は従来のプローブカードの一例を示し、第1図(
a)はその断面図、第1図(b)は下面図で、第1図(
a)は第1図(b)のIA −IA線での断面図に相当
する。第2図は従来のプローブカードの他の例を示し、
第2図(a)はその断面図、第2図(b)は下面図で、
第2図(a)は第2図(b)の[A−IA線での断面図
に相当する。第3図はこの発明の一実施例を示し、第3
図(a)はその断面図、第3図(1,)は下面図で、第
3図(1)は第3図(b)の■A −11A線での断面
図に相当する。第4図はこの発明の他の実施例を示し、
第4図(a) 、 (1))はその断面図、第4図(C
)は下面図で、第4図(a) 、 (b)はそれぞれ第
4図(c)のIVA −IVA線。 NB −IVB線での断面図に相当する。 図ニオイテ、(1)ハ基板、[、@L (2′()、
+24+1 (2fil。 (2均、(ハ)はプローブ針、(2’7a)は接地プロ
ーブ針、(23a)は電源電位プローブ針、(31)〜
(ハ)はコネクタビン、(6)は接地プレーン、(6)
は電源プレーンである0 なお、図中同一符号は同一または相当部分を示す0 代理人 葛 野 信 −(外1名)第1図 (b) 第2図 ((1) tb) 第3図 (0) (b)
a)はその断面図、第1図(b)は下面図で、第1図(
a)は第1図(b)のIA −IA線での断面図に相当
する。第2図は従来のプローブカードの他の例を示し、
第2図(a)はその断面図、第2図(b)は下面図で、
第2図(a)は第2図(b)の[A−IA線での断面図
に相当する。第3図はこの発明の一実施例を示し、第3
図(a)はその断面図、第3図(1,)は下面図で、第
3図(1)は第3図(b)の■A −11A線での断面
図に相当する。第4図はこの発明の他の実施例を示し、
第4図(a) 、 (1))はその断面図、第4図(C
)は下面図で、第4図(a) 、 (b)はそれぞれ第
4図(c)のIVA −IVA線。 NB −IVB線での断面図に相当する。 図ニオイテ、(1)ハ基板、[、@L (2′()、
+24+1 (2fil。 (2均、(ハ)はプローブ針、(2’7a)は接地プロ
ーブ針、(23a)は電源電位プローブ針、(31)〜
(ハ)はコネクタビン、(6)は接地プレーン、(6)
は電源プレーンである0 なお、図中同一符号は同一または相当部分を示す0 代理人 葛 野 信 −(外1名)第1図 (b) 第2図 ((1) tb) 第3図 (0) (b)
Claims (1)
- ill 絶縁性の基板に互いに所定間隔をおいて植立
され半導体装置試験器に接続される複数本のコネクタピ
ンと、これらのコネクタピンにそれぞれ電気的に接続し
て上記基板に取りつけられ、被測定半導体装置の端子に
接触させるべきプローブ針を備えたものにおいて、上記
コネクタピンのうち接地電位または/および電源電圧を
供給すべきコネクタピンを上記基板内にそれぞれ埋込ま
れ、実質的に平面形状が基板と等しい導電板からなる接
地プレーンまたは/および電源プレーンを介して対応す
るプローブ針に接続するとともに、上記接地プレーンま
たは/および電源プレーンは上記基板の中心のまわりに
全周にわたってそれぞれ露出部を設け、これらのプレー
ンに取り付けるべきプローブ針を任意の位置に取り付は
得るようにしたことを特徴とする半導体装置試験用プロ
ーブカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21997782A JPS59108324A (ja) | 1982-12-13 | 1982-12-13 | 半導体装置試験用プロ−ブカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21997782A JPS59108324A (ja) | 1982-12-13 | 1982-12-13 | 半導体装置試験用プロ−ブカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59108324A true JPS59108324A (ja) | 1984-06-22 |
Family
ID=16743986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21997782A Pending JPS59108324A (ja) | 1982-12-13 | 1982-12-13 | 半導体装置試験用プロ−ブカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59108324A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1178320A2 (en) * | 2000-08-04 | 2002-02-06 | Technoprobe S.r.l | Testing head having cantilever probes |
CN108802443A (zh) * | 2017-05-03 | 2018-11-13 | 创意电子股份有限公司 | 探针卡系统、探针载体装置及探针载体装置的制法 |
-
1982
- 1982-12-13 JP JP21997782A patent/JPS59108324A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1178320A2 (en) * | 2000-08-04 | 2002-02-06 | Technoprobe S.r.l | Testing head having cantilever probes |
EP1178320A3 (en) * | 2000-08-04 | 2002-10-30 | Technoprobe S.r.l | Testing head having cantilever probes |
CN108802443A (zh) * | 2017-05-03 | 2018-11-13 | 创意电子股份有限公司 | 探针卡系统、探针载体装置及探针载体装置的制法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6138191Y2 (ja) | ||
US3777260A (en) | Grid for making electrical contact | |
US4983907A (en) | Driven guard probe card | |
US7119563B2 (en) | Integrated circuit characterization printed circuit board | |
US6836138B1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
JPH04219945A (ja) | プローブ接続方法 | |
US4052793A (en) | Method of obtaining proper probe alignment in a multiple contact environment | |
JP4667679B2 (ja) | プローブカード用基板 | |
JPH01209380A (ja) | プローブカード | |
JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
JP2720146B2 (ja) | ウェーハプローバ用接続リング | |
US6980015B2 (en) | Back side probing method and assembly | |
JPS612338A (ja) | 検査装置 | |
US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
JP2657315B2 (ja) | プローブカード | |
US5933017A (en) | Prober interface card for shortening the settling time | |
JPS62173733A (ja) | 高速信号測定装置 | |
JPS61125031A (ja) | プロ−ブカ−ド | |
JPH06308163A (ja) | プローブ装置 | |
JP2926759B2 (ja) | 半導体集積回路測定治具 | |
JP2684268B2 (ja) | 配線基板の端子間接続ピンブロック | |
JPH04369253A (ja) | 半導体集積回路パッケージ | |
JPH0341464Y2 (ja) | ||
JPH07253449A (ja) | Icテスターの接続配線機構 | |
JP2557685B2 (ja) | プロ−ブカ−ド |