JPH07253449A - Ｉｃテスターの接続配線機構 - Google Patents
Ｉｃテスターの接続配線機構Info
- Publication number
- JPH07253449A JPH07253449A JP6069098A JP6909894A JPH07253449A JP H07253449 A JPH07253449 A JP H07253449A JP 6069098 A JP6069098 A JP 6069098A JP 6909894 A JP6909894 A JP 6909894A JP H07253449 A JPH07253449 A JP H07253449A
- Authority
- JP
- Japan
- Prior art keywords
- board
- multilayer
- connection
- boards
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣデバイスに対するＩＣテスターの接続配
線機構を提供する。 【構成】 下側と上側多層基板６D,６U に、互いに接続
されるマザーボード11とソケットボード32の各接続点ｐ
1,ｐ2 ……と、ｐ1', ｐ2'……に対する、最短経路の信
号用プリント配線62(S) をそれぞれ形成して、両ボード
の接続点をスクランブル接続し、各信号用プリント配線
62(S) の両側に接地用プリント配線62(G)を形成して接
地する。
線機構を提供する。 【構成】 下側と上側多層基板６D,６U に、互いに接続
されるマザーボード11とソケットボード32の各接続点ｐ
1,ｐ2 ……と、ｐ1', ｐ2'……に対する、最短経路の信
号用プリント配線62(S) をそれぞれ形成して、両ボード
の接続点をスクランブル接続し、各信号用プリント配線
62(S) の両側に接地用プリント配線62(G)を形成して接
地する。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣデバイスに対す
るＩＣテスターの接続配線機構に関する。
るＩＣテスターの接続配線機構に関する。
【０００２】
【従来の技術】ＩＣデバイスは製造後、ＩＣハンドラに
よりＩＣソケットに供給されて装着され、これに接続さ
れたＩＣテスターのテストヘッドにより性能がテストさ
れる。テストにおいては、ＩＣデバイスは高温または低
温などの温度条件を変化して行うため、これがテストヘ
ッドの測定回路に影響しないように、ＩＣソケットとテ
ストヘッドとは適当に離隔して断熱状態とされ、両者は
互いに配線接続される。最近においては、テスト用のク
ロック周波数は、５０ＭＨｚ〜１００ＭＨｚ、あるいは
それ以上に向上しており、これに対して測定電流の遅延
時間を短縮するために接続配線を極力短縮するととも
に、反射現象を防ぐために特性インピーダンスを所定の
値とし、また、誘導干渉やノイズの混入を防止するため
に、接続配線はシールド線を使用して接地する、などが
必要条件とされている。このような必要条件を満たす接
続配線機構が、この発明の発明者により考案され、「特
願平３−３１９９７９号、配線基板の端子間接続ピンブ
ロック」が特許出願されている。以下その一実施例の概
略を図４〜図６により説明する。
よりＩＣソケットに供給されて装着され、これに接続さ
れたＩＣテスターのテストヘッドにより性能がテストさ
れる。テストにおいては、ＩＣデバイスは高温または低
温などの温度条件を変化して行うため、これがテストヘ
ッドの測定回路に影響しないように、ＩＣソケットとテ
ストヘッドとは適当に離隔して断熱状態とされ、両者は
互いに配線接続される。最近においては、テスト用のク
ロック周波数は、５０ＭＨｚ〜１００ＭＨｚ、あるいは
それ以上に向上しており、これに対して測定電流の遅延
時間を短縮するために接続配線を極力短縮するととも
に、反射現象を防ぐために特性インピーダンスを所定の
値とし、また、誘導干渉やノイズの混入を防止するため
に、接続配線はシールド線を使用して接地する、などが
必要条件とされている。このような必要条件を満たす接
続配線機構が、この発明の発明者により考案され、「特
願平３−３１９９７９号、配線基板の端子間接続ピンブ
ロック」が特許出願されている。以下その一実施例の概
略を図４〜図６により説明する。
【０００３】図４は、上記の特許出願にかかる接続ピン
ブロック３を、テストヘッド１とＩＣソケット４の間に
使用した、接続配線機構の横断面を示す。図４におい
て、テストヘッド１の表面には配線基板（マザーボード
とよばれる）11が固定され、これに対応してインタフェ
ースユニット（Ｉ／Ｆユニット）２と上記の接続ピンブ
ロック３とが設けられ、接続ピンブロック３に対してＩ
Ｃハンドラ５が係合される。Ｉ／Ｆユニット２は、図５
(a) に示すポゴピン23が、それぞれ格子状に植設され
た、２枚の基板21,22 を適当な間隔で固定して構成され
る。両基板21,22 の対応する各ポゴピン23は、シールド
線24により互いに接続され、基板21の各ポゴピン23は、
それぞれの先端231 がマザーボード11に植設された接続
端子に弾性接触する。接続ピンブロック３は、配線変更
が可能なスクランブルボード31と、複数個のＩＣソケッ
ト４が配設されたソケットボード32とが一定の間隔で固
定され、両ボード31,32 の内部に中間支持板33を設け、
これに、図５(b) に示す接続ピン34を格子状に植設して
構成される。各接続ピン34は、図示下側の先端341 がス
クランブルボード31の各接続端子に、上側の先端342 が
ソケットボード32の各接続端子に、それぞれ弾性接触す
る。また、Ｉ／Ｆユニット２の基板22のポゴピン23は、
スクランブルボード31の各接続端子に弾性接触する。以
上により、マザーボード11とソケットボード32の各接続
端子は、互いに接続される。ただし、ＩＣデバイスは種
類によって入出力端子が種々に相違し、これに対してマ
ザーボード11の接続端子を所定に揃えることが好都合で
あり、このために、両ボード11,32 の各接続端子は、ス
クランブルボード31の配線を適当に変更して、互いにス
クランブル接続される。
ブロック３を、テストヘッド１とＩＣソケット４の間に
使用した、接続配線機構の横断面を示す。図４におい
て、テストヘッド１の表面には配線基板（マザーボード
とよばれる）11が固定され、これに対応してインタフェ
ースユニット（Ｉ／Ｆユニット）２と上記の接続ピンブ
ロック３とが設けられ、接続ピンブロック３に対してＩ
Ｃハンドラ５が係合される。Ｉ／Ｆユニット２は、図５
(a) に示すポゴピン23が、それぞれ格子状に植設され
た、２枚の基板21,22 を適当な間隔で固定して構成され
る。両基板21,22 の対応する各ポゴピン23は、シールド
線24により互いに接続され、基板21の各ポゴピン23は、
それぞれの先端231 がマザーボード11に植設された接続
端子に弾性接触する。接続ピンブロック３は、配線変更
が可能なスクランブルボード31と、複数個のＩＣソケッ
ト４が配設されたソケットボード32とが一定の間隔で固
定され、両ボード31,32 の内部に中間支持板33を設け、
これに、図５(b) に示す接続ピン34を格子状に植設して
構成される。各接続ピン34は、図示下側の先端341 がス
クランブルボード31の各接続端子に、上側の先端342 が
ソケットボード32の各接続端子に、それぞれ弾性接触す
る。また、Ｉ／Ｆユニット２の基板22のポゴピン23は、
スクランブルボード31の各接続端子に弾性接触する。以
上により、マザーボード11とソケットボード32の各接続
端子は、互いに接続される。ただし、ＩＣデバイスは種
類によって入出力端子が種々に相違し、これに対してマ
ザーボード11の接続端子を所定に揃えることが好都合で
あり、このために、両ボード11,32 の各接続端子は、ス
クランブルボード31の配線を適当に変更して、互いにス
クランブル接続される。
【０００４】次に、接続ピンブロック３における誘導干
渉とノイズの混入の防止対策としては、図６に示すよう
に、格子状に配列された各接続ピンブ31を、Ｓで示す信
号用とＧで示す接地用に区分し、各Ｓの周囲を４個のＧ
で囲むようにに配列し、各Ｇを接地することによりシー
ルド効果をなして、各Ｓ間の誘導干渉とノイズの混入が
防止されている。
渉とノイズの混入の防止対策としては、図６に示すよう
に、格子状に配列された各接続ピンブ31を、Ｓで示す信
号用とＧで示す接地用に区分し、各Ｓの周囲を４個のＧ
で囲むようにに配列し、各Ｇを接地することによりシー
ルド効果をなして、各Ｓ間の誘導干渉とノイズの混入が
防止されている。
【０００５】
【発明が解決しようとする課題】さて、上記の接続ピン
ブロック３の接続ピン31は安価でなく、また、接続配線
機構のシールド線24は、長さがならずしも短くない、な
どの欠点がある。そこで、これらの欠点がない接続配線
機構が要請されている。この発明は上記の要請に対して
なされたもので、従来の機構にとらわれない、新形式の
接続配線機構を提供することを目的とする。
ブロック３の接続ピン31は安価でなく、また、接続配線
機構のシールド線24は、長さがならずしも短くない、な
どの欠点がある。そこで、これらの欠点がない接続配線
機構が要請されている。この発明は上記の要請に対して
なされたもので、従来の機構にとらわれない、新形式の
接続配線機構を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は、上記の目的
を達成するＩＣテスターの接続配線機構であって、適当
な長さと高さおよび厚さを有し、プリント配線が可能な
下側多層基板と上側多層基板をそれぞれ複数個使用す
る。各多層基板に、スクランブル接続されるマザーボー
ドのポゴピンとソケットボードの接続端子とに対する最
短経路の信号用プリント配線をそれぞれ形成し、さらに
各多層基板の上面および下面に、信号用プリント配線に
接続されたポゴピンと接続端子をそれぞれ植設する。各
下側多層基板をマザーボードに、各上側多層基板をソケ
ットボードに、互いに直角方向をなしてそれぞれ固定
し、さらに各下側多層基板の上面と各上側多層基板の下
面とをそれぞれ交差して接触させ、それぞれのポゴピン
と接続端子を対応する接続端子とポゴピンにそれぞれ接
触させて、マザーボードとソケットボードを接続するも
のである。上記において、各多層基板に形成された信号
用プリント配線の両側に、接地用プリント配線を形成
し、各多層基板の上面または下面に、接地用プリント配
線に対するポゴピンまたは接続端子を植設する。
を達成するＩＣテスターの接続配線機構であって、適当
な長さと高さおよび厚さを有し、プリント配線が可能な
下側多層基板と上側多層基板をそれぞれ複数個使用す
る。各多層基板に、スクランブル接続されるマザーボー
ドのポゴピンとソケットボードの接続端子とに対する最
短経路の信号用プリント配線をそれぞれ形成し、さらに
各多層基板の上面および下面に、信号用プリント配線に
接続されたポゴピンと接続端子をそれぞれ植設する。各
下側多層基板をマザーボードに、各上側多層基板をソケ
ットボードに、互いに直角方向をなしてそれぞれ固定
し、さらに各下側多層基板の上面と各上側多層基板の下
面とをそれぞれ交差して接触させ、それぞれのポゴピン
と接続端子を対応する接続端子とポゴピンにそれぞれ接
触させて、マザーボードとソケットボードを接続するも
のである。上記において、各多層基板に形成された信号
用プリント配線の両側に、接地用プリント配線を形成
し、各多層基板の上面または下面に、接地用プリント配
線に対するポゴピンまたは接続端子を植設する。
【０００７】
【作用】上記の下側多層基板と上側多層基板には、スク
ランブル接続されるマザーボードのポゴピンとソケット
ボードの接続端子とに対する最短経路の信号用プリント
配線がそれぞれ形成され、これらの上端と下端は、両多
層基板の上面および下面に植設されたポゴピンと接続端
子にそれぞれ接続される。各下側多層基板はマザーボー
ドに、各上側多層基板はソケットボードに、互いに直角
方向をなしてそれぞれ固定され、さらに各下側多層基板
の上面と、各上側多層基板の下面とがそれぞれ交差して
接触し、それぞれのポゴピンと接続端子とが対応する接
続端子とポゴピンとにそれぞれ接触する。以上により、
各多層基板に形成された信号用プリント配線により、マ
ザーボードのポゴピンとソケットボードの接続端子とが
最短経路で接続されるとともに、両者がスクランブルに
接続される。上記において、信号用プリント配線の両側
に形成された接地用プリント配線は、多層基板の上面ま
たは下面に植設されたポゴピンまたは接続端子を通じて
接地され、各信号用プリント配線相互間の誘導干渉とノ
イズの混入が防止される。
ランブル接続されるマザーボードのポゴピンとソケット
ボードの接続端子とに対する最短経路の信号用プリント
配線がそれぞれ形成され、これらの上端と下端は、両多
層基板の上面および下面に植設されたポゴピンと接続端
子にそれぞれ接続される。各下側多層基板はマザーボー
ドに、各上側多層基板はソケットボードに、互いに直角
方向をなしてそれぞれ固定され、さらに各下側多層基板
の上面と、各上側多層基板の下面とがそれぞれ交差して
接触し、それぞれのポゴピンと接続端子とが対応する接
続端子とポゴピンとにそれぞれ接触する。以上により、
各多層基板に形成された信号用プリント配線により、マ
ザーボードのポゴピンとソケットボードの接続端子とが
最短経路で接続されるとともに、両者がスクランブルに
接続される。上記において、信号用プリント配線の両側
に形成された接地用プリント配線は、多層基板の上面ま
たは下面に植設されたポゴピンまたは接続端子を通じて
接地され、各信号用プリント配線相互間の誘導干渉とノ
イズの混入が防止される。
【０００８】
【実施例】図１〜図３はこの発明の一実施例を示し、図
１(a) は多層基板６の外観図、(b) は、信号用プリント
配線62(S) と接地用プリント配線62(G) の構成図、図２
は、この発明の接続配線機構１０の組立て図、図３はプ
リント配線の経路の説明図である。図１(a) に示す多層
基板６は、適当な枚数の基板61が積層され、これらの間
にプリント配線62が図示のように形成され、その下端は
接続端子63に上端はポゴピン64にそれぞれ接続される。
多層基板６は高さＨを適当な一定値とし、長さＬを使用
位置に対応する値とする。なお、多層基板６には下側用
の６D と上側用の６U の２種類とするが、両者は同一の
もので使い分けする。図１(b) において、プリント配線
62は信号用の62(S) と接地用の62(G) の２種類とし、各
信号用プリント配線62(S) の両側に接地用プリント配線
62(G) を形成し、それぞれの下端を接続端子63に、また
は上端をポゴピン64にそれぞれ接続する。
１(a) は多層基板６の外観図、(b) は、信号用プリント
配線62(S) と接地用プリント配線62(G) の構成図、図２
は、この発明の接続配線機構１０の組立て図、図３はプ
リント配線の経路の説明図である。図１(a) に示す多層
基板６は、適当な枚数の基板61が積層され、これらの間
にプリント配線62が図示のように形成され、その下端は
接続端子63に上端はポゴピン64にそれぞれ接続される。
多層基板６は高さＨを適当な一定値とし、長さＬを使用
位置に対応する値とする。なお、多層基板６には下側用
の６D と上側用の６U の２種類とするが、両者は同一の
もので使い分けする。図１(b) において、プリント配線
62は信号用の62(S) と接地用の62(G) の２種類とし、各
信号用プリント配線62(S) の両側に接地用プリント配線
62(G) を形成し、それぞれの下端を接続端子63に、また
は上端をポゴピン64にそれぞれ接続する。
【０００９】図２において、下側多層基板６D はマザー
ボード11に、上側多層基板６U はソケットボード32に、
互いに直角方向に固定し、両者を図示のように交差して
接触させる。いま、例えばマザーボード11の格子点ｐ1
〜ｐ4 にあるポゴピン23を、ソケットボード32の格子点
ｐ1'〜ｐ4'にある接続端子に接続する場合は、それぞれ
２個の下側多層基板６D1，６D2と、上側多層基板６U1，
６U2を図示のように配置して４個の交差点Ｃ1 〜Ｃ4 で
接触させる。格子点ｐ1 とｐ1'に対しては、下側多層基
板６D1と上側多層基板６U1に、格子点ｐ1 と交差点Ｃ
1 、および交差点Ｃ1 と格子点ｐ1'を、最短経路すなわ
ち斜め直線で接続するプリント配線62(S) を形成し、こ
れらに接続された接続端子63とポゴピン64を設け、これ
らを相手の格子点ｐ1 とｐ1'に接触させると、交差点Ｃ
1 を介して格子点ｐ1 とｐ1'とがスクランブル接続され
る。同様に、格子点ｐ2 とｐ2'に対して多層基板６D1，
６U2に、格子点ｐ3 とｐ3'に対して多層基板６D2，６U1
に、格子点ｐ4 とｐ4'に対して多層基板６D2，６U2に、
それぞれプリント配線62(S) を形成し、それぞれが互い
にスクランブル接続される。なお図示は省略するが、各
プリント配線62(S) の両側には接地用プリント配線62
(G) を形成して接地される。図３は、上記の各格子点ｐ
1,ｐ1'………とこれらを接続するプリント配線62(S) の
平面図を示し、各プリント配線62(S) の実際の長さは、
図示の長さに、多層基板６の高さＨの２倍を加えたもの
であるが、いずれも、最遠間の場合より短く形成され
る。上記は接続する格子点ｐ，ｐ’がそれぞれ４点の例
であるが、接続点の組数に等しい多層基板６を使用する
ことにより、各接続点間を最短経路でスクランブル接続
することができる。
ボード11に、上側多層基板６U はソケットボード32に、
互いに直角方向に固定し、両者を図示のように交差して
接触させる。いま、例えばマザーボード11の格子点ｐ1
〜ｐ4 にあるポゴピン23を、ソケットボード32の格子点
ｐ1'〜ｐ4'にある接続端子に接続する場合は、それぞれ
２個の下側多層基板６D1，６D2と、上側多層基板６U1，
６U2を図示のように配置して４個の交差点Ｃ1 〜Ｃ4 で
接触させる。格子点ｐ1 とｐ1'に対しては、下側多層基
板６D1と上側多層基板６U1に、格子点ｐ1 と交差点Ｃ
1 、および交差点Ｃ1 と格子点ｐ1'を、最短経路すなわ
ち斜め直線で接続するプリント配線62(S) を形成し、こ
れらに接続された接続端子63とポゴピン64を設け、これ
らを相手の格子点ｐ1 とｐ1'に接触させると、交差点Ｃ
1 を介して格子点ｐ1 とｐ1'とがスクランブル接続され
る。同様に、格子点ｐ2 とｐ2'に対して多層基板６D1，
６U2に、格子点ｐ3 とｐ3'に対して多層基板６D2，６U1
に、格子点ｐ4 とｐ4'に対して多層基板６D2，６U2に、
それぞれプリント配線62(S) を形成し、それぞれが互い
にスクランブル接続される。なお図示は省略するが、各
プリント配線62(S) の両側には接地用プリント配線62
(G) を形成して接地される。図３は、上記の各格子点ｐ
1,ｐ1'………とこれらを接続するプリント配線62(S) の
平面図を示し、各プリント配線62(S) の実際の長さは、
図示の長さに、多層基板６の高さＨの２倍を加えたもの
であるが、いずれも、最遠間の場合より短く形成され
る。上記は接続する格子点ｐ，ｐ’がそれぞれ４点の例
であるが、接続点の組数に等しい多層基板６を使用する
ことにより、各接続点間を最短経路でスクランブル接続
することができる。
【００１０】
【発明の効果】以上の説明のとおり、この発明による接
続配線機構においては、上側と下側の多層基板を複数個
設け、これらに、マザーボードとソケットボードの対応
する各接続点に対する最短経路のプリント配線を形成し
て、両接続点をスクランブル接続するもので、プリント
配線間の誘導干渉とノイズ防止に対する接地用プリント
配線が考慮されており、ＩＣテスターの性能向上に寄与
するものである。
続配線機構においては、上側と下側の多層基板を複数個
設け、これらに、マザーボードとソケットボードの対応
する各接続点に対する最短経路のプリント配線を形成し
て、両接続点をスクランブル接続するもので、プリント
配線間の誘導干渉とノイズ防止に対する接地用プリント
配線が考慮されており、ＩＣテスターの性能向上に寄与
するものである。
【図１】図１はこの発明の一実施例を示し、(a) は多層
基板６の外観図、(b) は信号用プリント配線62(S) と接
地用プリント配線62(G) の構成図である。
基板６の外観図、(b) は信号用プリント配線62(S) と接
地用プリント配線62(G) の構成図である。
【図２】図２は、この発明による接続配線機構１０の組
立て図である。
立て図である。
【図３】図３は各プリント配線の経路の説明図である。
【図４】図４は、特許出願にかかる端子間接続ピンブロ
ック３を使用した、接続配線機構の断面図である。
ック３を使用した、接続配線機構の断面図である。
【図５】図４におけるポゴピン23と接続ピン34の断面図
である。
である。
【図６】図４における信号用接続ピン34(S) と接地用接
続ピン34(G) の配列図である。
続ピン34(G) の配列図である。
１…テストヘッド、11…マザーボード、２…Ｉ／Ｆユニ
ット、21,22 …基板、23…ポゴピン、24…シールド線、
３…接続ピンブロック、31…スクランブルボード、32…
ソケットボード、33…中間支持板、４…ＩＣソケット、
５…ＩＣハンドラ、６…多層基板、６D …下側多層基
板、６U …上側多層基板、61…基板、62…プリント配
線、62(S) …信号用プリント配線、62(G) …接地用プリ
ント配線、63…接続端子、64…ポゴピン、１０…この発
明の接続配線機構、ｐ1 〜ｐ4 …マザーボードの格子
点、または接続点、ｐ1'〜ｐ4'…ソケットボードの格子
点、または接続点、Ｃ1 〜Ｃ4 …多層基板の交差点。
ット、21,22 …基板、23…ポゴピン、24…シールド線、
３…接続ピンブロック、31…スクランブルボード、32…
ソケットボード、33…中間支持板、４…ＩＣソケット、
５…ＩＣハンドラ、６…多層基板、６D …下側多層基
板、６U …上側多層基板、61…基板、62…プリント配
線、62(S) …信号用プリント配線、62(G) …接地用プリ
ント配線、63…接続端子、64…ポゴピン、１０…この発
明の接続配線機構、ｐ1 〜ｐ4 …マザーボードの格子
点、または接続点、ｐ1'〜ｐ4'…ソケットボードの格子
点、または接続点、Ｃ1 〜Ｃ4 …多層基板の交差点。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｂ 7630−4Ｍ
Claims (2)
- 【請求項１】ＩＣテスターのテストヘッドが有するマザ
ーボードと、ＩＣハンドラに設けたソケットボードと
に、それぞれ格子状に植設された複数のポゴピンと接続
端子との相互間のスクランブル接続において、適当な長
さと高さおよび厚さを有し、プリント配線が可能な下側
多層基板と上側多層基板とをそれぞれ複数個使用し、該
各多層基板に、前記スクランブル接続される前記ポゴピ
ンと接続端子とに対する最短経路の信号用プリント配線
をそれぞれ形成し、かつ、該各多層基板の上面および下
面に、該信号用プリント配線に接続されたポゴピンと接
続端子をそれぞれ植設し、該各下側多層基板を前記マザ
ーボードに、該各上側多層基板を前記ソケットボード
に、互いに直角方向をなしてそれぞれ固定し、かつ、該
各下側多層基板の上面と各上側多層基板の下面とをそれ
ぞれ交差して接触させ、それぞれのポゴピンと接続端子
を対応する接続端子とポゴピンにそれぞれ接触させて、
前記マザーボードとソケットボードを接続することを特
徴とする、ＩＣテスターの接続配線機構。 - 【請求項２】前記各多層基板に形成された信号用プリン
ト配線の両側に、接地用プリント配線を形成し、該各多
層基板の上面または下面に、該接地用プリント配線に対
するポゴピンまたは接続端子を植設したことを特徴とす
る、請求項１記載のＩＣテスターの接続配線機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6069098A JPH07253449A (ja) | 1994-03-14 | 1994-03-14 | Ｉｃテスターの接続配線機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6069098A JPH07253449A (ja) | 1994-03-14 | 1994-03-14 | Ｉｃテスターの接続配線機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07253449A true JPH07253449A (ja) | 1995-10-03 |
Family
ID=13392815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6069098A Pending JPH07253449A (ja) | 1994-03-14 | 1994-03-14 | Ｉｃテスターの接続配線機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07253449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9318406B2 (en) * | 2005-03-22 | 2016-04-19 | Sew-Eurodrive Gmbh & Co. Kg | Device and method for determining the temperature of a heat sink |
-
1994
- 1994-03-14 JP JP6069098A patent/JPH07253449A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9318406B2 (en) * | 2005-03-22 | 2016-04-19 | Sew-Eurodrive Gmbh & Co. Kg | Device and method for determining the temperature of a heat sink |
| US9967966B2 (en) | 2005-03-22 | 2018-05-08 | Sew-Eurodrive Gmbh & Co. Kg | Device and method for determining the temperature of a heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911835B2 (en) | High performance probe system | |
| US4983907A (en) | Driven guard probe card | |
| KR100500452B1 (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
| JPH05343601A (ja) | 集積回路の接続システム | |
| KR20120122962A (ko) | 집적 고속 프로브 시스템 | |
| TWI404938B (zh) | 探針卡 | |
| US7388424B2 (en) | Apparatus for providing a high frequency loop back with a DC path for a parametric test | |
| JPH06213963A (ja) | コネクタ・アセンブリ | |
| JP3318671B2 (ja) | マルチ・チップ・モジュール及びテスト・チップ製造方法 | |
| JP2709990B2 (ja) | Ｉｃテスターの測定治具 | |
| JPH07253449A (ja) | Ｉｃテスターの接続配線機構 | |
| JP2005017121A (ja) | プローブカード | |
| JP2000067969A (ja) | エッジ・コネクタ挿入プロ―ブ | |
| JPS612338A (ja) | 検査装置 | |
| JPH05126850A (ja) | 配線基板の端子間接続ピンブロツク | |
| JP2684268B2 (ja) | 配線基板の端子間接続ピンブロック | |
| JPH06224530A (ja) | プリント配線基板 | |
| JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPH0625025Y2 (ja) | 印刷配線板 | |
| JP3436183B2 (ja) | 半導体検査装置およびそれを用いた検査方法 | |
| JPH05302939A (ja) | プローブカードおよび高周波素子の測定法 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JPH05102254A (ja) | 半導体装置試験用プローブカード | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 |