JPS60113165A - 半導体素子のバ−ンイン装置 - Google Patents
半導体素子のバ−ンイン装置Info
- Publication number
- JPS60113165A JPS60113165A JP22232783A JP22232783A JPS60113165A JP S60113165 A JPS60113165 A JP S60113165A JP 22232783 A JP22232783 A JP 22232783A JP 22232783 A JP22232783 A JP 22232783A JP S60113165 A JPS60113165 A JP S60113165A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- power source
- semiconductor element
- resistances
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体素子のバーンイン試験に用いるバーン
イン装置に関するものである。
イン装置に関するものである。
一般に、半導体素子の信頼性を確認するため、高温条件
にて電圧を印加する高温動作試験がある０これはバーン
イン基板に半導体素子を取りつけたのち、高温槽でバー
ンインする試験である。
にて電圧を印加する高温動作試験がある０これはバーン
イン基板に半導体素子を取りつけたのち、高温槽でバー
ンインする試験である。
第１図は従来の半導体素子のバーンイン装置を示す平面
図である。同図において、１はバーンイン基板、２はこ
のバーンイン基板１上に配線された電源線、３は接地線
、４は一方の端子が電源線２に接続される高抵抗値例え
ばＩＫΩ以上の抵抗、５はこのバーンイン基板１に装着
され、高温度動作試験される半導体素子である。
図である。同図において、１はバーンイン基板、２はこ
のバーンイン基板１上に配線された電源線、３は接地線
、４は一方の端子が電源線２に接続される高抵抗値例え
ばＩＫΩ以上の抵抗、５はこのバーンイン基板１に装着
され、高温度動作試験される半導体素子である。
上記構成による半導体素子のバーンイン装置では、高温
動作試験さ３る半導体素子５０機能に従って、入力端子
には電源電圧または接地電圧が印加されるようにバーン
イン基板１上に配線する。
動作試験さ３る半導体素子５０機能に従って、入力端子
には電源電圧または接地電圧が印加されるようにバーン
イン基板１上に配線する。
一方、出力端子には抵抗４を介して電源＃ｉ！２に接続
されるように配線する。そして、このバーンイン基板１
に試験される半導体素子５を装置し、バーンイン試験を
行なうものである。
されるように配線する。そして、このバーンイン基板１
に試験される半導体素子５を装置し、バーンイン試験を
行なうものである。
しかしながら、従来の半導体素子のバーンイン装置では
半導体素子の（λ能およびビン配置が品種によって異な
シ、バイアス条件も異なるため、品種毎にバーンイン基
板を作成しなければならない欠点があった。
半導体素子の（λ能およびビン配置が品種によって異な
シ、バイアス条件も異なるため、品種毎にバーンイン基
板を作成しなければならない欠点があった。
したがって、この発明の目的は機能およびピン配置が異
なる多品種に対しても同一のバーンイン基板でバーンイ
ン試験を行なうことができる半４体素子のバーンイン装
置を提供するものである。
なる多品種に対しても同一のバーンイン基板でバーンイ
ン試験を行なうことができる半４体素子のバーンイン装
置を提供するものである。
このような目的を達成するため、この発明はヰ導体素子
の高温動作試験における試験すべき半導体素子のすべて
の入力端子および出力端子にはそれぞれ抵抗を介して電
源電圧を印加するように配線したバーンイン基板を備え
るものであり、以下実施例を用いて詳細に説明する。
の高温動作試験における試験すべき半導体素子のすべて
の入力端子および出力端子にはそれぞれ抵抗を介して電
源電圧を印加するように配線したバーンイン基板を備え
るものであり、以下実施例を用いて詳細に説明する。
第２図はこの発明に係る半導体素子のバーンイン装置の
一実施例を示す平面図である。同図において、６は一方
の端子が電源線２に接続さ扛る抵抗である。
一実施例を示す平面図である。同図において、６は一方
の端子が電源線２に接続さ扛る抵抗である。
次に、上記構成による半導体素子のバーンイン装置では
電源電圧Ｖｃｃの電源線２と入力端子の間、電源線２と
出力端子の間はそれぞれ抵抗６によって接続される。こ
のため、半導体素子５のグランド端子は接地電位が印加
され、他の端子はすべて抵抗（例えばＩＫΩ以上の抵抗
）６を介して電源電圧が印加する。このため、入力端子
には高レベルの電圧が印加し、出力端子は１オン〃状態
になシ、電源電圧Ｖｅｃでバイアスされる。したがって
、半導体素子の入力・出力のピン配置が異なっても、同
一条件でバイアスできる。このため、半導体素子の機能
およびビン配列が異なる多品種に対しても、同一のバー
ンイン基板にょ少バーンイン試験を実施することができ
る。
電源電圧Ｖｃｃの電源線２と入力端子の間、電源線２と
出力端子の間はそれぞれ抵抗６によって接続される。こ
のため、半導体素子５のグランド端子は接地電位が印加
され、他の端子はすべて抵抗（例えばＩＫΩ以上の抵抗
）６を介して電源電圧が印加する。このため、入力端子
には高レベルの電圧が印加し、出力端子は１オン〃状態
になシ、電源電圧Ｖｅｃでバイアスされる。したがって
、半導体素子の入力・出力のピン配置が異なっても、同
一条件でバイアスできる。このため、半導体素子の機能
およびビン配列が異なる多品種に対しても、同一のバー
ンイン基板にょ少バーンイン試験を実施することができ
る。
なお、上述の実施例では高温動作試験に用いる場合につ
いて説明したが、これに限定せず、耐湿バイアス試験に
ついても同様に実施できることはもちろんである。
いて説明したが、これに限定せず、耐湿バイアス試験に
ついても同様に実施できることはもちろんである。
以上詳細に説明したように、この発明に係る半導体素子
のバーンイン装置によれば半導体素子の機能およびビン
配列に関係なく、一種類のバーンイン基板によυバーン
イン試験を行なうことができるので、試験開始までの準
備時間が著しく短縮でき、バーンイン基板の共用、再利
用ができ、試験経費も安価になるなどの効果がある。
のバーンイン装置によれば半導体素子の機能およびビン
配列に関係なく、一種類のバーンイン基板によυバーン
イン試験を行なうことができるので、試験開始までの準
備時間が著しく短縮でき、バーンイン基板の共用、再利
用ができ、試験経費も安価になるなどの効果がある。
第１図は従来の半導体素子の／く−ンイン装置を示す平
面図、第２図はこの発明に係る半導体素子のバーンイン
装置の一実施例を示す平面図である。 １日・・バーンイン基板、２・・・・電源線、３會・・
・接地線、４・・・・抵抗、５・・・・半導体素子、６
・・・・抵抗。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
面図、第２図はこの発明に係る半導体素子のバーンイン
装置の一実施例を示す平面図である。 １日・・バーンイン基板、２・・・・電源線、３會・・
・接地線、４・・・・抵抗、５・・・・半導体素子、６
・・・・抵抗。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (1)
- 半導体素子の高温動作試験における試験すべき半導体素
子のすべての入力端子および出力端子はそれぞれ抵抗を
介して電源電圧が印加するように配線したバーンイン基
板を備えたことを特徴とする半導体素子のバーンイン装
置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22232783A JPS60113165A (ja) | 1983-11-25 | 1983-11-25 | 半導体素子のバ−ンイン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22232783A JPS60113165A (ja) | 1983-11-25 | 1983-11-25 | 半導体素子のバ−ンイン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113165A true JPS60113165A (ja) | 1985-06-19 |
Family
ID=16780611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22232783A Pending JPS60113165A (ja) | 1983-11-25 | 1983-11-25 | 半導体素子のバ−ンイン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238279A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | Ｌｓｉテスト方法 |
| US11830634B2 (en) | 2019-03-08 | 2023-11-28 | Korea Hydro & Nuclear Power Co., Ltd. | Complex decommissioning method for nuclear facility |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436149A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Test unit for semiconductor integrated circuit |
-
1983
- 1983-11-25 JP JP22232783A patent/JPS60113165A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436149A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Test unit for semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238279A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | Ｌｓｉテスト方法 |
| US11830634B2 (en) | 2019-03-08 | 2023-11-28 | Korea Hydro & Nuclear Power Co., Ltd. | Complex decommissioning method for nuclear facility |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US6614253B2 (en) | On-circuit board continuity tester | |
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JPH0758172A (ja) | 半導体装置試験用ユニバーサルバーンインボード | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| JPS57128938A (en) | Device for measuring characteristic of semiconductor | |
| JPS5839424Y2 (ja) | テスト用プリント板 | |
| JPH0282634A (ja) | テープキャリア | |
| JPH04269672A (ja) | 加速寿命試験装置 | |
| KR930000209B1 (ko) | 회로판내의 고장 검사장치 | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPH0344580A (ja) | 半導体装置用バイアステスト基板 | |
| JPH0261717B2 (ja) | ||
| JPS5934172A (ja) | 半導体集積回路のバ−ンイン試験方法 | |
| JPS628533Y2 (ja) | ||
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH05251519A (ja) | 半導体デバイス測定用テスター | |
| JPH05264653A (ja) | Ｓｏｊ型ｉｃソケット | |
| JPS59145546A (ja) | 半導体装置の検査装置 | |
| JPH06130108A (ja) | プリント基板の試験方法 |