JPH06130108A - プリント基板の試験方法 - Google Patents
プリント基板の試験方法Info
- Publication number
- JPH06130108A JPH06130108A JP4278490A JP27849092A JPH06130108A JP H06130108 A JPH06130108 A JP H06130108A JP 4278490 A JP4278490 A JP 4278490A JP 27849092 A JP27849092 A JP 27849092A JP H06130108 A JPH06130108 A JP H06130108A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- probe
- resistance value
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】本発明はプリント基板の試験方法に関し、終端
抵抗の有無にかかわらず試験を行うことができるように
することを目的とする。 【構成】共通の抵抗値を有するプローブ抵抗ＲPが接続
された複数のプローブピン１、１・・をプリント基板２
上に実装されたＬＳＩ素子３の各リード３ａ、３ａ・・
に同時に接触させるとともに、その内のいずれか一のリ
ード３ａに接続されるネットの抵抗値を測定し、測定結
果が、前記プローブ抵抗ＲPを含む閉回路における抵抗
値の期待値に等しい場合には良品と判定し、測定結果が
前記期待値より低い場合には不良と判定するように構成
する。
抵抗の有無にかかわらず試験を行うことができるように
することを目的とする。 【構成】共通の抵抗値を有するプローブ抵抗ＲPが接続
された複数のプローブピン１、１・・をプリント基板２
上に実装されたＬＳＩ素子３の各リード３ａ、３ａ・・
に同時に接触させるとともに、その内のいずれか一のリ
ード３ａに接続されるネットの抵抗値を測定し、測定結
果が、前記プローブ抵抗ＲPを含む閉回路における抵抗
値の期待値に等しい場合には良品と判定し、測定結果が
前記期待値より低い場合には不良と判定するように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板の試験方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】従来のプリント基板の試験方法を図３に
示す。この従来例において、プリント基板２上には複数
のＬＳＩ素子３、３・・が実装されており、各ＬＳＩ素
子３、３・・間を結ぶネット間のショート試験等は、図
３（ｂ）に示すプローバ４によりＬＳＩ素子３のリード
３ａをプローブして行われる。
示す。この従来例において、プリント基板２上には複数
のＬＳＩ素子３、３・・が実装されており、各ＬＳＩ素
子３、３・・間を結ぶネット間のショート試験等は、図
３（ｂ）に示すプローバ４によりＬＳＩ素子３のリード
３ａをプローブして行われる。
【０００３】すなわち、例えば、１００（Ω）の終端抵
抗が接続されたネットの測定結果が終端抵抗値である１
００（Ω）程度となった場合には良と判定し、５０
（Ω）程度なら、ネット間のショートがあるために不
良、０（Ω）なら、電源間とネットがショートしている
ために不良と判定する。
抗が接続されたネットの測定結果が終端抵抗値である１
００（Ω）程度となった場合には良と判定し、５０
（Ω）程度なら、ネット間のショートがあるために不
良、０（Ω）なら、電源間とネットがショートしている
ために不良と判定する。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
例において、測定対象ネットがＴＴＬネット、あるいは
ＣＭＯＳネットの場合には、通常、終端抵抗がネットに
ないので、正常時、およびネット間のショートがあった
場合にも∞（Ω）となり、試験ができないという欠点を
有するものであった。
例において、測定対象ネットがＴＴＬネット、あるいは
ＣＭＯＳネットの場合には、通常、終端抵抗がネットに
ないので、正常時、およびネット間のショートがあった
場合にも∞（Ω）となり、試験ができないという欠点を
有するものであった。
【０００５】本発明は、以上の欠点を解消すべくなされ
たものであって、終端抵抗の有無にかかわらず試験を行
うことのできるプリント基板の試験方法を提供すること
を目的とする。
たものであって、終端抵抗の有無にかかわらず試験を行
うことのできるプリント基板の試験方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】図１に本発明の原理構成
を示す。プローバ４は、プリント基板２上に実装される
ＬＳＩ素子３のリード３ａ、３ａ・・に対応して複数の
プローブピン１、１・・を備えている。各プローブピン
１に接続される引き出し線１ａ、１ａ・・には、一定の
抵抗値Ｒを有し、一端が接地されるプローブ抵抗ＲPが
接続される。
を示す。プローバ４は、プリント基板２上に実装される
ＬＳＩ素子３のリード３ａ、３ａ・・に対応して複数の
プローブピン１、１・・を備えている。各プローブピン
１に接続される引き出し線１ａ、１ａ・・には、一定の
抵抗値Ｒを有し、一端が接地されるプローブ抵抗ＲPが
接続される。
【０００７】
【作用】プリント基板２の試験は、ＬＳＩ素子３の全て
のリード３ａにプローバ４のプローブピン１、１・・を
同時に接触させ、その内のいずれかのリード３ａに接続
されるネットの抵抗値を測定することにより行われる。
のリード３ａにプローバ４のプローブピン１、１・・を
同時に接触させ、その内のいずれかのリード３ａに接続
されるネットの抵抗値を測定することにより行われる。
【０００８】今、ネット間のショートがない場合、すな
わち、プリント基板２が良品である場合には、測定器に
おける測定抵抗値の期待値は、プローブ抵抗ＲPの抵抗
値Ｒに略等しくなり、図１において破線で示すように、
ネット間にショートが存在する場合には、測定抵抗値は
プローブ抵抗ＲPが並列に接続された状態となり、測定
抵抗値Ｒが期待値より低くなることから、終端抵抗を備
えたネットと同様に、ネット間のショートの検出が可能
となる。
わち、プリント基板２が良品である場合には、測定器に
おける測定抵抗値の期待値は、プローブ抵抗ＲPの抵抗
値Ｒに略等しくなり、図１において破線で示すように、
ネット間にショートが存在する場合には、測定抵抗値は
プローブ抵抗ＲPが並列に接続された状態となり、測定
抵抗値Ｒが期待値より低くなることから、終端抵抗を備
えたネットと同様に、ネット間のショートの検出が可能
となる。
【０００９】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図２は本発明の実施例を示す
もので、図中２はプリント基板、２ａは該プリント基板
２の電源層、３はプリント基板２上に実装され、ＴＴＬ
素子、あるいはＣＭＯＳ素子等、ネットに終端抵抗を要
しないＬＳＩ素子である。
基づいて詳細に説明する。図２は本発明の実施例を示す
もので、図中２はプリント基板、２ａは該プリント基板
２の電源層、３はプリント基板２上に実装され、ＴＴＬ
素子、あるいはＣＭＯＳ素子等、ネットに終端抵抗を要
しないＬＳＩ素子である。
【００１０】４はプローバであり、ＬＳＩ素子３のリー
ド３ａ、プリント基板２上の素子接続パッド、あるいは
素子接続パッドから引き出される測定用パッドに対応す
る複数のプローブピン１、１・・を備えており、各プロ
ーブピン１は、引き出し線１ａを介して本体４ａのセレ
クト端子５に接続される。
ド３ａ、プリント基板２上の素子接続パッド、あるいは
素子接続パッドから引き出される測定用パッドに対応す
る複数のプローブピン１、１・・を備えており、各プロ
ーブピン１は、引き出し線１ａを介して本体４ａのセレ
クト端子５に接続される。
【００１１】また、各セレクト端子５に対峙するスイッ
チ端子６には、測定器７が接続され、スイッチ端子６
を、機械的、あるいは電子的にいずれかのセレクト端子
５に接続することにより、当該プローブピン１が接続さ
れるネットの抵抗値が測定される。
チ端子６には、測定器７が接続され、スイッチ端子６
を、機械的、あるいは電子的にいずれかのセレクト端子
５に接続することにより、当該プローブピン１が接続さ
れるネットの抵抗値が測定される。
【００１２】さらに、各プローブピン１からの引き出し
線１ａには、同じ抵抗値Ｒを有するプローブ抵抗ＲPが
一端をグランドに落して並列に接続される。以上の構成
の下、プリント基板２の試験に際して、先ず、プリント
基板２をパワーＯＦＦ状態とし、かつ、電源２ａをグラ
ンドに接続する。
線１ａには、同じ抵抗値Ｒを有するプローブ抵抗ＲPが
一端をグランドに落して並列に接続される。以上の構成
の下、プリント基板２の試験に際して、先ず、プリント
基板２をパワーＯＦＦ状態とし、かつ、電源２ａをグラ
ンドに接続する。
【００１３】この状態において、いずれかのセレクト端
子５とスイッチ端子６とを接続し、該当するプローブピ
ン１が触れているリード３ａが接続されるネットの抵抗
値を測定する。終端抵抗を有しないネットにおける測定
値の期待値Ｒ’は、プローブ抵抗ＲPの抵抗値Ｒと略同
じ値を示すはずであるから、かかる測定値が得られた場
合には、ネット間のショートはないものと考えられ、プ
リント基板２は良品と判定される。
子５とスイッチ端子６とを接続し、該当するプローブピ
ン１が触れているリード３ａが接続されるネットの抵抗
値を測定する。終端抵抗を有しないネットにおける測定
値の期待値Ｒ’は、プローブ抵抗ＲPの抵抗値Ｒと略同
じ値を示すはずであるから、かかる測定値が得られた場
合には、ネット間のショートはないものと考えられ、プ
リント基板２は良品と判定される。
【００１４】次に、ネット間にショートがある場合に
は、各プローブ抵抗ＲPがループ内に並列に接続された
状態となり、観測される抵抗値Ｒは少なくともプローブ
抵抗ＲPの抵抗値Ｒより低くなるために、かかる測定値
が得られた場合にプリント基板２を不良品と判定する。
は、各プローブ抵抗ＲPがループ内に並列に接続された
状態となり、観測される抵抗値Ｒは少なくともプローブ
抵抗ＲPの抵抗値Ｒより低くなるために、かかる測定値
が得られた場合にプリント基板２を不良品と判定する。
【００１５】なお、以上の説明においては、各ネット
は、ＴＴＬネット、あるいはＣＭＯＳネットのように、
終端抵抗を有しないネット間のショートを判定する場合
を示したが、ＥＣＬネットのように、終端抵抗があるネ
ットを試験する場合には、上記期待値を終端抵抗を加味
して決定すればよい。
は、ＴＴＬネット、あるいはＣＭＯＳネットのように、
終端抵抗を有しないネット間のショートを判定する場合
を示したが、ＥＣＬネットのように、終端抵抗があるネ
ットを試験する場合には、上記期待値を終端抵抗を加味
して決定すればよい。
【００１６】すなわち、ＥＣＬネットの終端抵抗値をＲ
eとし、プローブ抵抗ＲPの抵抗値ＲをＲとすると、ネッ
ト間のショートがない場合の期待値Ｒ’は、 １／Ｒ’＝１／Ｒe＋１／Ｒ で与えられる。
eとし、プローブ抵抗ＲPの抵抗値ＲをＲとすると、ネッ
ト間のショートがない場合の期待値Ｒ’は、 １／Ｒ’＝１／Ｒe＋１／Ｒ で与えられる。
【００１７】また、これらより得られた試験データか
ら、ＥＣＬネットのみ、プローブ抵抗ＲPを取り外した
状態で試験することも可能である。
ら、ＥＣＬネットのみ、プローブ抵抗ＲPを取り外した
状態で試験することも可能である。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によるプリント基板の試験方法によれば、終端抵抗が接
続されないネット間のショート等も同等の試験手順で試
験することができる。
によるプリント基板の試験方法によれば、終端抵抗が接
続されないネット間のショート等も同等の試験手順で試
験することができる。
【図１】本発明の原理構成図である。
【図２】本発明の実施例を示す図である。
【図３】従来例を示す図である。
１ プローブピン ＲP プローブ抵抗 ２ プリント基板 ３ ＬＳＩ素子
Claims (1)
- 【請求項１】共通の抵抗値を有するプローブ抵抗(ＲP)
が接続された複数のプローブピン(１、１・・)をプリン
ト基板(２)上に実装されたＬＳＩ素子(３)の各リード
(３ａ、３ａ・・)に同時に接触させるとともに、その内
のいずれか一のリード(３ａ)に接続されるネットの抵抗
値を測定し、 測定結果が、前記プローブ抵抗(ＲP)を含む閉回路にお
ける抵抗値の期待値に等しい場合には良品と判定し、 測定結果が前記期待値より低い場合には不良と判定する
プリント基板の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4278490A JPH06130108A (ja) | 1992-10-16 | 1992-10-16 | プリント基板の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4278490A JPH06130108A (ja) | 1992-10-16 | 1992-10-16 | プリント基板の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06130108A true JPH06130108A (ja) | 1994-05-13 |
Family
ID=17598054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4278490A Withdrawn JPH06130108A (ja) | 1992-10-16 | 1992-10-16 | プリント基板の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06130108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006337034A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 検査装置 |
| US11693030B2 (en) | 2020-09-22 | 2023-07-04 | Samsung Electronics Co., Ltd. | Probe device, test device, and test method for semiconductor device |
-
1992
- 1992-10-16 JP JP4278490A patent/JPH06130108A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006337034A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 検査装置 |
| JP4537261B2 (ja) * | 2005-05-31 | 2010-09-01 | シャープ株式会社 | 検査装置 |
| US11693030B2 (en) | 2020-09-22 | 2023-07-04 | Samsung Electronics Co., Ltd. | Probe device, test device, and test method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486095B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US6476630B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US7053637B2 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US4290015A (en) | Electrical validator for a printed circuit board test fixture and a method of validation thereof | |
| US5043655A (en) | Current sensing buffer for digital signal line testing | |
| US6054863A (en) | System for testing circuit board integrity | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| US6931346B2 (en) | Method and apparatus for reduced pin count package connection verification | |
| JPH06130108A (ja) | プリント基板の試験方法 | |
| JP3558425B2 (ja) | 信号切換装置およびスイッチ回路 | |
| EP0844562A2 (en) | Method and apparatus for producing self-diagnostic information from a circuit board | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
| JPH03185744A (ja) | 半導体素子 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JP3645748B2 (ja) | 半田不良検査装置 | |
| JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JP3207849B2 (ja) | コネクタ判別システム | |
| JPH10186006A (ja) | プリント回路板の試験方法 | |
| JP2002168917A (ja) | 半導体回路 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPH06230031A (ja) | プロ−ブカ−ドを用いた半導体素子の特性測定方法 | |
| JPH05264633A (ja) | 試験ボード配線導通試験回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |