JPH05264633A - 試験ボード配線導通試験回路 - Google Patents

Abstract

(57)【要約】 【目的】 断線，誤配線，短絡等をしている配線を特定
でき、作業が円滑，短時間で行える試験ボード配線導通
試験回路を得る。 【構成】 被試験半導体装置の入出力端子に対応したｍ
本の端子と、１ないしｍ−１番目の端子にそのアノード
を接続したｍ−１個のダイオード３６と、該ダイオード
３６のカソードにその一端を接続したｍ−１個の抵抗２
６と、ｍ−１番目の配線上の抵抗２６の他端と上記ｍ番
目の端子間および上記各抵抗２６の他端間に接続され抵
抗２６と同じ抵抗値を有するｍ−１個の抵抗１６とから
試験ボード配線導通試験回路６を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は試験ボード配線導通試
験回路に関し、特に、半導体試験装置と被試験半導体集
積回路装置との間に、それらの接続媒体として使用する
試験ボードの配線の導通状態を試験する試験ボード配線
導通試験回路に関するものである。

【０００２】

【従来の技術】図７は従来の半導体試験装置を説明する
ための模式図であり、図において、１は被試験半導体集
積回路装置であり、ここでは該半導体集積回路装置１は
既にパッケージされた状態を示してある。２は該半導体
集積回路装置１の端子に対応する端子を有する半導体ソ
ケット、３はその上面に半導体ソケット２が装着された
試験ボードであり、半導体集積回路装置１と半導体試験
装置５との間の接続媒体として使用される。４は試験ボ
ード３と半導体試験装置５との接触に用いられる接続ピ
ンであるポゴピンである。５は半導体集積回路装置１を
試験する半導体試験装置である。これら半導体ソケット
２，試験ボード３及びポゴピン４により、半導体試験装
置５と半導体集積回路装置１との間の配線の導通を行っ
て、該半導体集積回路装置１の試験を行っている。

【０００３】上記半導体集積回路装置の試験は、該半導
体集積回路装置１と半導体試験装置５との配線、すなわ
ち、該両装置１，５間の接続媒体となる試験ボード３の
配線が正しく導通していなければこれを正常に行うこと
ができないので、該試験ボード３の配線導通についての
試験を行う必要がある。試験ボード３の配線導通試験
は、従来は、半導体試験装置５の各入出力部に対応する
試験ボード３の各入出力部と、半導体集積回路装置１の
各入出力部に対応する半導体ソケット２の各入出力部と
を接続し、この間に電圧あるいは電流を印加することに
よって得られる抵抗値などを、各配線について人手作業
で１つずつ測定することにより行い、該測定により得ら
れた測定値が期待値と異なる場合には、その配線に導通
異常があるものと判断していた。

【０００４】

【発明が解決しようとする課題】従来の試験ボード配線
導通試験回路は上記のように構成されているので、半導
体試験装置５及び半導体集積回路装置１の入出力部の端
子数の増加や、半導体試験装置５及び半導体集積回路装
置１の構造の複雑化に伴い、人手による試験作業では試
験時間が増加したり、その作業が非常に困難になるなど
の問題点があり、また、試験ボード３内の配線が正常に
導通されていないと判断された場合、どの端子に接続す
る配線にどのような配線異常があるのかを判断すること
ができないなどの問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、配線導通試験作業そのものを人
手を使わずに行え、また、配線異常のある端子について
それがどのような配線異常であるかを判断できる試験ボ
ード配線導通試験を容易かつ短時間で行うことのできる
試験ボード配線導通試験回路を得ることを目的としてい
る。

【０００６】

【課題を解決するための手段】この発明に係る試験ボー
ド配線導通試験回路は、一方の最端部にある共通端子と
それ以外の部位にある個別端子とからなり被試験半導体
装置の入出力端子と対応している端子と、アノードが上
記個別端子に接続されたダイオードと、一端が該ダイオ
ードのカソードに接続された、それぞれが同じ抵抗値を
有する第１の抵抗と、上記共通端子の隣に位置する個別
端子に上記ダイオードを介して接続された上記第１の抵
抗の他端と上記共通端子との間および他の上記第１の抵
抗の他端同士の間に接続され、それぞれが上記第１の抵
抗と同じ抵抗値を有する第２の抵抗とを備えたものであ
る。

【０００７】また、この発明に係る試験ボード配線導通
試験回路は、上記試験ボード配線導通試験回路におい
て、上記第１の抵抗を抵抗値０の配線により置き換えて
なるものである。

【０００８】

【作用】この発明における試験ボード配線導通試験回路
は、各個別端子と共通端子とを接続して電流あるいは電
圧を印加する際に各両端子間で固有の抵抗値を有するよ
うに、かつ、各個別端子に接続する配線においてダイオ
ードを同一方向に接続して電流が試験対象の個別端子以
外の個別端子に流れることのないように、その内部回路
を構成しているので、各個別端子と共通端子間の固有の
抵抗値を期待値とし、両端子間に電流あるいは電圧を印
加する際に得られる測定値と該期待値とを比較すること
により、配線の異常があった場合には、その配線異常が
どのような異常であるかを判定することができ、また、
人手を使わず試験が行えるので、試験時間を短縮し、さ
らに、被試験半導体装置の端子数が増えたり、その構造
が複雑になっても、容易かつ敏速に試験ボードの配線導
通試験を行うことができる。

【０００９】また、この発明における試験ボード配線導
通試験回路は、上記試験ボード配線導通試験回路よりも
その内部回路を構成する抵抗素子の数を減らすようにし
たので、単純な構成でありながら検出精度の高い試験ボ
ード配線導通試験回路を得ることができ、また、人手を
使わず試験が行えるので、試験時間を短縮し、さらに、
被試験半導体装置の端子数が増えたり、その構造が複雑
になっても、容易かつ敏速に試験ボードの配線導通試験
を行うことができる。

【００１０】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による試験ボード配線
導通試験回路の構造を示す図であり、図において、５は
被試験半導体装置を試験する半導体試験装置、３は被試
験半導体装置と半導体試験装置５との間に、その接続媒
体として使用する試験ボード、２は半導体ソケット、６
は試験ボード３の配線導通を試験する試験ボード配線導
通試験回路であり、該回路６のｍ本の端子は半導体ソケ
ット２を介して試験ボード３のｍ本のそれぞれの端子に
接続されており、さらに、図には示していないがポゴピ
ンと呼ばれる接続ピンを介して半導体試験装置５のｍ本
の端子にそれぞれ接続されている。３６はそのアノード
を１ないしｍ−１番目の端子に接続したｍ−１個のダイ
オード、２６はその一端をダイオード３６のカソードに
接続したｍ−１個の抵抗、１６はｍ−１番目の端子の抵
抗２６の他端とｍ番目の端子間および各抵抗２６の他端
間を接続するｍ個の抵抗であり、該抵抗１６は抵抗２６
と同じ抵抗値をもつ。なお、該実施例に示す各装置は、
パッケージ状態の被試験半導体集積回路装置に用いられ
るものである。

【００１１】次に、上記試験ボード配線導通試験回路６
の動作について説明する。ｍ番目の端子は、試験ボード
配線導通試験を行う際の共通端子として使用され、１な
いしｍ−１番目の端子のうち、試験を行いたい配線に接
続する端子との間に電流あるいは電圧を印加して、そこ
で生じる電流あるいは抵抗を半導体試験装置５で測定
し、その配線での配線導通が正常であるかどうかを判定
する。なお、共通端子と被測定端子間に電流あるいは電
圧を印加する際、ダイオード３６が各配線で抵抗１６，
２６に直列に、かつ、各配線において同一方向に接続さ
れているので、電流は被測定端子以外の配線には流れる
ことはなく、常に一定方向に流れることになり、これに
よって、各端子と共通端子間ごとに固有の抵抗値を持つ
ようになっている。

【００１２】試験ボード配線導通試験回路６の回路構造
は上記のように構成されているので、試験ボード配線導
通試験時に共通の端子となるｍ番目の端子と、１ないし
ｍ−１番目の各々の端子間では、それぞれ固有の抵抗値
を持つことになり、その値は試験ボード配線導通試験回
路６により、既知の値となる。例えば、共通端子である
ｍ番目の端子と１番目の端子間ではｍ×Ｒの抵抗値とな
り、また、ｍ番目の端子と２番目の端子間では（ｍ−
１）×Ｒ、ｍ番目の端子と３番目の端子間では（ｍ−
２）×Ｒといったように、ｍ番目の端子と（ｍ−ｎ）番
目の端子間では｛（ｍ−ｎ）＋１｝×Ｒの抵抗値となり
（但し、ｎは１ないしｍ−１までの任意の整数）、これ
らが期待値ということになる。

【００１３】半導体ソケット２を介して試験ボード３に
接続した上記試験ボード配線導通試験回路６に半導体試
験装置５を使用して試験ボード配線導通試験を行う。共
通端子であるｍ番目の端子と１ないしｍ−１番目の端子
間において、それぞれ電流あるいは電圧を印加し、それ
ぞれについて電圧，電流，抵抗値の測定を行うと、１な
いしｍ−１番目のそれぞれの端子において、各々固有の
電流値，電圧値または抵抗値が得られる。従って、測定
された電流値，電圧値または抵抗値を、各固有の期待値
と比較することにより、試験ボードの配線導通試験が行
える。

【００１４】以下、試験ボード配線導通試験回路６を用
いて行う試験ボード３の配線導通試験方法について説明
する。図２はこの発明の一実施例による試験ボード配線
導通試験回路６を用いて試験ボードの断線を検出する試
験ボード配線導通試験方法を説明するための図であり、
図中、図１と同一符号は同一または相当部分を示す。な
お、該図では、１番目の端子の配線が試験ボード３上で
断線している場合について示している。まず、共通端子
であるｍ番目の端子と１ないしｍ−１番目の端子間に電
流あるいは電圧を印加し、それぞれの端子における抵抗
値の測定を半導体試験装置５によって行うと、２ないし
ｍ−１番目の端子においては正常に配線されているので
各々固有の期待値どおりの抵抗値が得られるが、１番目
の端子に関してはその配線が試験ボード３上で断線して
いるため、測定される抵抗値は期待値のｍ×Ｒの抵抗値
ではなく、∞の値をとる。

【００１５】このように、測定した端子の抵抗値が期待
値以外の値のとき、かつ、その値が∞の値のとき（電圧
値なら∞，電流値なら０の値のとき）、その値を示した
端子の配線における導通状態が正常でないことが確認で
き、さらにその配線が断線している可能性があるという
ことが判る。

【００１６】なお、共通端子であるｍ番目の端子の配線
が断線している場合は、１ないしｍ−１番目までのすべ
ての端子において、測定された抵抗値が∞の値（電圧値
なら∞，電流値なら０の値のとき）を示す。

【００１７】次に試験ボード３上で誤配線がある場合に
ついて説明する。図３はこの発明の一実施例による試験
ボード配線導通試験回路６を用いて試験ボードの誤配線
を検出する試験ボード配線導通試験方法を説明するため
の図であり、図中、図１と同一符号は同一または相当部
分を示す。なお、該図では、１番目の端子と２番目の端
子とが試験ボード３上で誤配線している場合を示してい
る。まず、共通端子であるｍ番目の端子と１ないしｍ−
１番目の端子間に電流あるいは電圧を印加し、それぞれ
の端子における抵抗値測定を行うと、３ないしｍ−１番
目の端子では各々固有の期待値どおりの抵抗値が得られ
るが、１および２番目の端子に関しては試験ボード３上
で誤配線しているので、測定される抵抗値は１番目の端
子については期待値のｍ×Ｒの値ではなく２番目の端子
の期待値（ｍ−１）×Ｒの値をとり、２番目の端子につ
いては期待値の（ｍ−１）×Ｒの値ではなく１番目の端
子の期待値ｍ×Ｒの値をとる。

【００１８】このように、測定した複数の端子の抵抗値
が期待値以外の値であり、かつ、該期待値以外の測定値
を示した端子間でそれぞれ他方の端子の期待値を示す場
合は、それらの端子の配線が正しく配線されていないこ
とが確認でき、さらに、それらの端子間で配線が誤配線
されている可能性があるということが判る。

【００１９】なお、共通端子であるｍ番目の端子が誤配
線している場合は、ｍ番目の端子と誤配線されている端
子との間の測定値のみ期待値どおりの値となる。また、
該誤配線により、１ないしｍ−１番目の端子のいずれか
が偽の共通端子として動作し、他の１ないしｍ−１番目
の端子と接続された状態で電流あるいは電圧が印加され
るが、このとき、ダイオード３６の接続方向によりこれ
らの端子間には電流が流れることはないので、ｍ番目の
端子と誤配線された端子以外の全ての端子において、抵
抗値が∞の値（電圧値，電流値なら０の値）を示す。

【００２０】次に試験ボード３上で配線が短絡している
場合について説明する。図４はこの発明の一実施例によ
る試験ボード配線導通試験回路６を用いて試験ボード３
の短絡を検出する試験ボード配線導通試験方法を説明す
るための図であり、図中、図１と同一符号は同一または
相当部分を示す。なお、該図では、１番目の端子と２番
目の端子とが試験ボード３上で短絡されている場合を示
している。まず、共通端子であるｍ番目の端子と１ない
しｍ−１番目の端子間に電流あるいは電圧を印加し、そ
れぞれの端子における抵抗値測定を行うと、３ないしｍ
−１番目の端子では各々固有の期待値どおりの抵抗値が
得られるが、１および２番目の端子の配線に関しては試
験ボード３上で配線が短絡しており、これら配線上の抵
抗１６，２６およびダイオード３６は並列に接続される
ことになるので、測定される抵抗値は１番目の端子につ
いては期待値のｍ×Ｒの値、２番目の端子については期
待値の（ｍ−１）×Ｒの値ではなく、共に（３／２）×
Ｒ＋（ｍ−２）×Ｒの値となる。

【００２１】このように、測定した複数の端子の測定値
が抵抗値が期待値以外の値で、かつ、該期待値以外の測
定値を示した端子のうちいくつかの端子の測定値が同じ
値を示したとき、その値を示した端子の配線が正しく配
線がされていないことが確認でき、さらに、同じ値を示
した端子間でそれらの配線が短絡している可能性がある
ということが判る。

【００２２】なお、共通端子であるｍ番目の端子の配線
が短絡している場合は、ｍ番目の配線と短絡している配
線以外の１ないしｍ−１番目の配線では期待値どおりの
値が得られ、ｍ番目の配線と短絡している配線とｍ番目
の配線の間の抵抗値は０の値（電圧値なら０の値，電流
値なら∞の値）を示す。

【００２３】このように、上記実施例では、その内部回
路を各端子に抵抗およびダイオードを接続して試験ボー
ド配線導通試験回路を構成し、該試験ボード配線導通試
験回路を用いて試験ボード配線導通試験を行うようにし
たので、各端子と共通端子間の固有の抵抗値を期待値と
し、これを測定値と比較することにより、配線の異常が
あった場合には、その配線異常がどのような異常である
かを判定することができ、また、人手を使わず試験が行
えるので、試験時間を短縮でき、さらに、被試験半導体
装置の端子数が増えたり、その構造が複雑になっても、
容易かつ敏速に試験を行うことができる。

【００２４】図５はこの発明の他の実施例による試験ボ
ード配線導通試験回路の構造を示す図であり、図中、図
１と同一符号は同一または相当部分を示す。図５におい
て、７は該実施例による試験ボード配線導通試験回路で
あり、上記図１に示した試験ボード配線導通試験回路６
から、１ないしｍ−１番目までの各々の端子に直列に接
続されている抵抗２６を取り除き直接配線を接続した構
成、すなわち、抵抗２６の抵抗値を０とした構成になっ
ている。１７は抵抗値がＲの抵抗、３７はダイオードで
ある。

【００２５】該試験ボード配線導通試験回路７の回路構
成は、図に示すように、ｍ本の配線に接続するｍ個の端
子のうち、共通端子となる一方の端部の端子（ここでは
ｍ番目の端子とする）以外の端子の配線、すなわち、１
ないしｍ−１番目の各配線にはそれぞれダイオード３７
が接続され、さらに、隣合う各これらの配線間は抵抗１
７により接続されている。なお、ｍ番目の配線には抵抗
１７，ダイオード３７は接続されておらず、その端子に
ｍ−１番目のダイオード３７が抵抗１７を介して接続さ
れている。

【００２６】上記構成の試験ボード配線導通試験回路７
においても、共通端子であるｍ番目の端子と１ないしｍ
−１番目の各々の端子間では、それぞれ固有の抵抗値を
持つことになり、その値は試験ボード配線導通試験回路
７により、周知の値となる。例えば、ｍ番目の端子と１
番目の端子間では（ｍ−１）×Ｒの抵抗値となり、また
ｍ番目の端子と２番目の端子間では（ｍ−２）×Ｒ、ｍ
番目の端子と（ｍ−ｎ）番目の端子間では（ｍ−ｎ）×
Ｒの抵抗値となり（但し、ｎは１から（ｍ−１）までの
任意の整数）、これが、各端子での期待値ということに
なる。

【００２７】次に該試験ボード配線導通試験回路７を使
用した試験ボード配線導通試験方法について簡単に説明
する。例えば、１ないしｍ−１番目の端子のうちのいず
れかの配線が試験ボード３上で断線している場合は、そ
れぞれの端子における抵抗値を測定すると、該断線して
いる配線の端子では期待値とは異なる抵抗値を示し、さ
らに、その値は∞（電圧値なら∞，電流値なら０）とな
る。なお、ｍ番目の端子の配線が断線している場合に
は、１ないしｍ−１番目の端子における測定値はすべて
∞（電圧値なら∞，電流値なら０）となる。

【００２８】また、例えば、１ないしｍ−１番目の端子
のうちのいずれかの配線が試験ボード３上で誤配線して
いる場合は、それぞれの端子における抵抗値を測定する
と、該配線している端子では抵抗値が期待値以外の値
で、かつ、期待値以外の値を示す端子間でそれぞれ他方
の端子の期待値を示すことになる。なお、ｍ番目の端子
の配線が誤配線されている場合には、該ｍ番目の端子と
誤配線されている端子との間にのみ期待値どおりの値が
得られ、それ以外のすべての端子では抵抗値が∞（電圧
値，電流値は０）の値を示す。

【００２９】さらに、例えば１ないしｍ−１番目の端子
のうちのいずれかの配線が試験ボード３上で短絡してい
る場合は、それぞれの端子における抵抗値を測定する
と、該短絡している端子では、その端子のどちらか一方
が期待値通りの値、他方は期待値とは異なる値となる。
なお、ｍ番目の端子が１ないしｍ−１のいずれかの端子
と短絡している場合には、該ｍ番目の端子と短絡してい
る端子とｍ番目の端子の間の抵抗値が０（電圧値は０，
電流値は∞）の値を示す。

【００３０】以上のように、上記実施例では、その内部
回路を各端子にダイオードを接続して構成した試験ボー
ド配線導通試験回路を用いて試験ボード配線導通試験を
行うようにしたので、試験の際に、端子を共通端子と接
続して電流あるいは電圧を印加しても、該回路ではダイ
オードが各配線において同一方向に接続されていること
により、電流が被試験端子以外の端子に流れることもな
く、各端子ごとに固有の抵抗値を持つことができるよう
になっているため、試験ボードの配線導通試験はその固
有値と測定値を比較するのみによって行うことができ、
また、人手を使わず試験が行えるので、試験時間を短縮
し、さらに、被試験半導体装置の端子数が増えたり、そ
の構造が複雑になっても、容易かつ敏速に試験を行うこ
とができる。ただし、上記実施例においては、期待値を
示した端子に接続する配線すべてが正しく配線されてい
るとは限らない。

【００３１】なお、以上の実施例では、パッケージ状態
の半導体集積回路装置１の試験時に使用する試験ボード
３の配線導通試験において用いる試験ボード配線導通試
験回路について述べたが、ウエハ状態の半導体集積回路
装置１の試験時に使用する試験ボード３の配線導通試験
においても、ウエハ上に上記実施例で示した構造の試験
ボード配線導通試験回路６あるいは７を形成することに
より、試験ボード３の配線導通試験が可能となる。その
様子を図６に示す。

【００３２】図６はこの発明の一実施例あるいは他の実
施例による試験ボード配線導通試験回路を用いた試験ボ
ード配線導通試験方法を説明するための図であり、図に
おいて、５はウエハ状態の半導体集積回路装置を試験す
るための半導体試験装置、３はウエハ状態の半導体集積
回路装置の試験の際に使用する試験ボード、８はプロー
ブカード、９は該プローブカード８に設けられたプロー
ブ針、１０はウエハ、１１は上記実施例による試験ボー
ド配線導通試験回路６あるいは７の構成を有する試験ボ
ード配線導通試験回路であり、該回路はウエハ１０上に
形成されている。

【００３３】次に試験ボード３の配線導通試験の方法に
ついて説明する。ウエハ１０上に形成した試験ボート配
線導通試験回路１１を、プローブカード８を介して試験
ボード３に接触させることにより、上記実施例と同様
に、半導体試験装置５の各入出力部に対応する試験ボー
ド３の各入出力部と、被試験半導体集積回路装置の各入
出力部に対応するプローブカード８の各入出力部とを接
続し、この間に電圧あるいは電流を印加することによっ
て得られる抵抗値などを各配線について測定することに
より行い、該測定により得られた測定値により、その配
線が正常に導通しているか、あるいは断線，短絡，誤配
線のいずれであるかを判定する。

【００３４】また、上記実施例で示した試験ボード配線
導通試験回路は、試験ボードの端子の数および配列が被
試験半導体集積回路装置のものと同じであれば、該試験
ボードの種類如何に係わらず同一のものを利用できる。

【００３５】

【発明の効果】以上のように、この発明に係る試験ボー
ド配線導通試験回路によれば、各個別端子と共通端子と
を接続して電流あるいは電圧を印加する際に各両端子間
で固有の抵抗値を有するように、かつ、各個別端子に接
続する配線においてダイオードを同一方向に接続して電
流が試験対象の個別端子以外の個別端子に流れることの
ないように、その内部回路を構成しているので、各個別
端子と共通端子間の固有の抵抗値を期待値とし、両端子
間に電流あるいは電圧を印加する際に得られる測定値と
該期待値とを比較することにより、配線の異常があった
場合には、その配線異常が断線，誤配線，短絡等のいず
れであるかを特定することができ、また、人手を使わず
試験が行えるので、試験時間を短縮し、さらに、被試験
半導体装置の端子数が増えたり、その構造が複雑になっ
ても、容易かつ敏速に試験ボードの配線導通試験を行う
ことができ、また、試験ボードの端子の数および配列が
被試験半導体集積回路装置のものと同じであれば、該試
験ボードの種類如何に係わらず同一のものを利用できる
ので、非常に汎用性に優れているという効果がある。

【００３６】また、この発明に係る試験ボード配線導通
試験回路によれば、上記試験ボード配線導通試験回路よ
りもその内部回路を構成する抵抗素子の数を減らすよう
にしたので、単純な構成でありながら検出精度の高い試
験ボード配線導通試験回路を得ることができ、また、人
手を使わず試験が行えるので、試験時間を短縮し、さら
に、被試験半導体装置の端子数が増えたり、その構造が
複雑になっても、容易かつ敏速に試験ボードの配線導通
試験を行うことができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による試験ボード配線導通
試験回路の構造を示す図である。

【図２】この発明の一実施例による試験ボード配線導通
試験回路を用いて試験ボードの断線を検出する試験ボー
ド配線導通試験方法を説明するための図である。

【図３】この発明の一実施例による試験ボード配線導通
試験回路を用いて試験ボードの誤配線を検出する試験ボ
ード配線導通試験方法を説明するための図である。

【図４】この発明の一実施例による試験ボード配線導通
試験回路を用いて試験ボードの短絡を検出する試験ボー
ド配線導通試験方法を説明するための図である。

【図５】この発明の他の実施例による試験ボード配線導
通試験回路の構造を示す図である。

【図６】この発明の一実施例あるいは他の実施例による
試験ボード配線導通試験回路を用いて行う試験ボード配
線導通試験方法を説明するための図である。

【図７】従来の半導体試験装置を説明するための模式図
である。

【符号の説明】

１ 半導体集積回路装置 ２ 半導体ソケット ３ 試験ボード ４ ポゴピン（接続ピン） ５ 半導体試験装置 ６ 試験ボード配線導通試験回路 ７ 試験ボード配線導通試験回路 ８ プローブカード ９ プローブ針 １０ ウエハ １１ 試験ボード配線導通試験回路 １６ 抵抗 １７ 抵抗 ２６ 抵抗 ３６ ダイオード ３７ ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 垣内 裕隆 兵庫県伊丹市東野４丁目61番５号 三菱電 機エンジニアリング株式会社エル・エス・ アイ設計センター内 (72)発明者 西尾 諭 兵庫県伊丹市東野４丁目61番５号 三菱電 機エンジニアリング株式会社エル・エス・ アイ設計センター内 (72)発明者 常友 力 兵庫県伊丹市東野４丁目61番５号 三菱電 機エンジニアリング株式会社エル・エス・ アイ設計センター内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 被試験半導体装置と該被試験半導体装置
   を試験する半導体試験装置との間の接続媒体として使用
   される試験ボード内の配線の導通を試験する試験ボード
   配線導通試験回路において、 一方の最端部にある共通端子とそれ以外の部位にある個
   別端子とからなり、上記被試験半導体装置の入出力端子
   と対応している端子と、 アノードが上記個別端子に接続されたダイオードと、 一端が該ダイオードのカソードに接続された、それぞれ
   が同じ抵抗値を有する第１の抵抗と、 上記共通端子の隣に位置する個別端子に上記ダイオード
   を介して接続された上記第１の抵抗の他端と上記共通端
   子との間および他の上記第１の抵抗の他端同士の間に接
   続され、それぞれが上記第１の抵抗と同じ抵抗値を有す
   る第２の抵抗とを備えたことを特徴とする試験ボード配
   線導通試験回路。
2. 【請求項２】 請求項１記載の試験ボード配線導通試験
   回路において、 上記第１の抵抗を抵抗値０の配線により置き換えてなる
   ことを特徴とする試験ボード配線導通試験回路。