JPH10223711A - 半導体集積回路装置とその試験方法 - Google Patents
半導体集積回路装置とその試験方法Info
- Publication number
- JPH10223711A JPH10223711A JP9023861A JP2386197A JPH10223711A JP H10223711 A JPH10223711 A JP H10223711A JP 9023861 A JP9023861 A JP 9023861A JP 2386197 A JP2386197 A JP 2386197A JP H10223711 A JPH10223711 A JP H10223711A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pad
- semiconductor integrated
- pads
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】出力パッドを多数有する半導体集積回路装置と
その試験方法に関し、入力パッドと電源パッドの形状を
工夫することにより、１枚のプローブカードだけで安価
な半導体集積回路装置の試験方法を実現すること。 【解決手段】出力パッドを同じ数からなるいくつかのグ
ループに分ける。入力パッド及び電源パッドは、前記グ
ループにおける出力パッドの並びと同様の並びを持ち、
それが電気的に接続されている構成とする。全ての入力
パッドと電源パッドと、各グループ１つの出力パッドに
プローブする。測定終了後、同じグループの次の出力パ
ッドに針を当て測定する。これは入力パッドと電源パッ
ドが、同じグループ内のどの出力パッドにプローブして
も針が当たるような構成を持つから可能となる。こうし
てグループの中の全ての出力パッドに対して検査を行
い、全てがパスした時に良品と判断する。
その試験方法に関し、入力パッドと電源パッドの形状を
工夫することにより、１枚のプローブカードだけで安価
な半導体集積回路装置の試験方法を実現すること。 【解決手段】出力パッドを同じ数からなるいくつかのグ
ループに分ける。入力パッド及び電源パッドは、前記グ
ループにおける出力パッドの並びと同様の並びを持ち、
それが電気的に接続されている構成とする。全ての入力
パッドと電源パッドと、各グループ１つの出力パッドに
プローブする。測定終了後、同じグループの次の出力パ
ッドに針を当て測定する。これは入力パッドと電源パッ
ドが、同じグループ内のどの出力パッドにプローブして
も針が当たるような構成を持つから可能となる。こうし
てグループの中の全ての出力パッドに対して検査を行
い、全てがパスした時に良品と判断する。
Description
【０００１】
【発明の属する技術分野】本発明は、出力パッドを多数
有する半導体集積回路装置とその試験方法に関するもの
で、特に半導体集積回路装置の入力パッドと電源パッド
の形状に関するものである。
有する半導体集積回路装置とその試験方法に関するもの
で、特に半導体集積回路装置の入力パッドと電源パッド
の形状に関するものである。
【０００２】
【従来の技術】例えばサーマルヘッドドライバのような
出力パッド数の多い半導体集積回路は、その出力パッド
数＋入力パッド数＋電源パッド数以上の測定端子を備え
た半導体集積回路測定装置で試験を行なうのが望まし
い。しかし多数の測定端子を備えた半導体集積回路測定
装置は一般的に高価である。そこで多数の出力パッドを
持つ半導体集積回路を安価な少数の測定端子を備えた半
導体集積回路測定装置で試験するには、出力パッドを同
じ数からなるいくつかのグループに分け、そのグループ
数分のプローブカードを用意して、同じ被測定半導体集
積回路に対してプローブカードの枚数分プローブカード
を半導体集積回路測定装置に付け直して測定していた。
出力パッド数の多い半導体集積回路は、その出力パッド
数＋入力パッド数＋電源パッド数以上の測定端子を備え
た半導体集積回路測定装置で試験を行なうのが望まし
い。しかし多数の測定端子を備えた半導体集積回路測定
装置は一般的に高価である。そこで多数の出力パッドを
持つ半導体集積回路を安価な少数の測定端子を備えた半
導体集積回路測定装置で試験するには、出力パッドを同
じ数からなるいくつかのグループに分け、そのグループ
数分のプローブカードを用意して、同じ被測定半導体集
積回路に対してプローブカードの枚数分プローブカード
を半導体集積回路測定装置に付け直して測定していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たように多数の出力パッドを持つ半導体集積回路を安価
な少数の測定端子を備えた半導体集積回路測定装置で試
験するには、被測定半導体集積回路と半導体集積回路測
定装置に対して、プローブカードの枚数分だけプローブ
カードを付け直して測定する必要があるため、時間がか
かっていた。本発明は上記の問題点を解決するためにな
されたもので、多数の出力パッドを持つ半導体集積回路
を安価な少数の測定端子を備えた半導体集積回路測定装
置において１枚のプローブカードを使用し、かつプロー
ブカードの切替えを行なわずに測定が可能な半導体集積
回路とその試験方法を提供することを目的とする。
たように多数の出力パッドを持つ半導体集積回路を安価
な少数の測定端子を備えた半導体集積回路測定装置で試
験するには、被測定半導体集積回路と半導体集積回路測
定装置に対して、プローブカードの枚数分だけプローブ
カードを付け直して測定する必要があるため、時間がか
かっていた。本発明は上記の問題点を解決するためにな
されたもので、多数の出力パッドを持つ半導体集積回路
を安価な少数の測定端子を備えた半導体集積回路測定装
置において１枚のプローブカードを使用し、かつプロー
ブカードの切替えを行なわずに測定が可能な半導体集積
回路とその試験方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
装置は、複数の入力パッド、複数の電源パッド、および
複数の出力パッドを有する半導体集積回路装置であっ
て、前記入力パッドあるいは前記電源パッドは、前記複
数の出力パッドを同じ数からなるいくつかのグループに
分けた時、１つの前記グループにおける前記出力パッド
のならびと同じならびに配置されかつそれらが電気的に
接続されていることを特徴とする。
装置は、複数の入力パッド、複数の電源パッド、および
複数の出力パッドを有する半導体集積回路装置であっ
て、前記入力パッドあるいは前記電源パッドは、前記複
数の出力パッドを同じ数からなるいくつかのグループに
分けた時、１つの前記グループにおける前記出力パッド
のならびと同じならびに配置されかつそれらが電気的に
接続されていることを特徴とする。
【０００５】また、入力パッド、電源パッド、および複
数の出力パッドを有する半導体集積回路装置であって、
前記入力パッドあるいは前記電源パッドの形状が、前記
出力パッドを同じ数からなるいくつかのグループに分け
た時、１つの前記グループにおける出力パッドの中心座
標を結んでできる直線または多角形を含む形状であるこ
とを特徴とする。
数の出力パッドを有する半導体集積回路装置であって、
前記入力パッドあるいは前記電源パッドの形状が、前記
出力パッドを同じ数からなるいくつかのグループに分け
た時、１つの前記グループにおける出力パッドの中心座
標を結んでできる直線または多角形を含む形状であるこ
とを特徴とする。
【０００６】さらに、前記半導体集積回路装置が、１つ
の前記グループ内の前記出力パッドと同じならびを持つ
プローブ位置検出パッドを有することを特徴とする。
の前記グループ内の前記出力パッドと同じならびを持つ
プローブ位置検出パッドを有することを特徴とする。
【０００７】また、前記プローブ位置検出パッドのそれ
ぞれのパッドは異なる値の抵抗を介して同一の電圧源に
接続されていることを特徴とする。
ぞれのパッドは異なる値の抵抗を介して同一の電圧源に
接続されていることを特徴とする。
【０００８】また、前記プローブ位置検出パッドを構成
するパッドが、それぞれ、異なる電位に接続されている
ことを特徴とする。
するパッドが、それぞれ、異なる電位に接続されている
ことを特徴とする。
【０００９】また、本発明の半導体集積回路装置の試験
方法は、入力パッド、電源パッド、および複数の出力パ
ッドを有する半導体集積回路装置であって、前記入力パ
ッドあるいは前記電源パッドが、前記複数の出力パッド
を同じ数からなるいくつかのグループに分けた時、１つ
の前記グループにおける前記出力パッドのならびと同じ
ならびをもち、かつそれらが電気的に接続されている半
導体集積回路装置の試験方法であって、ａ）前記半導体
集積回路装置をステージに載置する工程と、ｂ）前記入
力パッドと前記電源パッドと同じグループのなかの１つ
の前記出力パッドだけにプローブして試験を実施する工
程と、ｃ）前記ステージを移動させることによって、前
記入力パッドと前記電源パッドと前記同じグループのな
かの別のパッドにプローブしてｂ）工程と同様の試験を
する工程と、からなることを特徴とする。
方法は、入力パッド、電源パッド、および複数の出力パ
ッドを有する半導体集積回路装置であって、前記入力パ
ッドあるいは前記電源パッドが、前記複数の出力パッド
を同じ数からなるいくつかのグループに分けた時、１つ
の前記グループにおける前記出力パッドのならびと同じ
ならびをもち、かつそれらが電気的に接続されている半
導体集積回路装置の試験方法であって、ａ）前記半導体
集積回路装置をステージに載置する工程と、ｂ）前記入
力パッドと前記電源パッドと同じグループのなかの１つ
の前記出力パッドだけにプローブして試験を実施する工
程と、ｃ）前記ステージを移動させることによって、前
記入力パッドと前記電源パッドと前記同じグループのな
かの別のパッドにプローブしてｂ）工程と同様の試験を
する工程と、からなることを特徴とする。
【００１０】また、前記半導体集積回路装置がプローブ
位置検出パッドを有し、前記プローブ位置検出パッドの
電圧値を測定することにより、使用するテストプログラ
ムを切替える工程を有することを特徴とする。
位置検出パッドを有し、前記プローブ位置検出パッドの
電圧値を測定することにより、使用するテストプログラ
ムを切替える工程を有することを特徴とする。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。
明する。
【００１２】図１は、本願発明の第１の実施例による半
導体集積回路装置を示すもので、１は出力パッド、２は
入力パッド、３は電源パッドである。
導体集積回路装置を示すもので、１は出力パッド、２は
入力パッド、３は電源パッドである。
【００１３】図２は、図１の出力パッド１を６個のグル
ープ４に分けて示したもので、参照番号５は、図１と同
様に、入力パッドあるいは電源パッドを示している。こ
こで、入力パッドあるいは電源パッド５は、出力パッド
を構成する個々のグループ４と同様の並びで配置され
（パッド形状、パッドの大きさ、パッド間距離を同様と
する）、かつ電気的に接続されている。ここでは、隣接
する２つの出力パッドを１つのグループとして説明して
いるが、３つ以上の出力パッドを１グループとしても構
わない。
ープ４に分けて示したもので、参照番号５は、図１と同
様に、入力パッドあるいは電源パッドを示している。こ
こで、入力パッドあるいは電源パッド５は、出力パッド
を構成する個々のグループ４と同様の並びで配置され
（パッド形状、パッドの大きさ、パッド間距離を同様と
する）、かつ電気的に接続されている。ここでは、隣接
する２つの出力パッドを１つのグループとして説明して
いるが、３つ以上の出力パッドを１グループとしても構
わない。
【００１４】また、図３は、本願発明の第２の実施例に
よる半導体集積回路装置を示すもので、６は第１の実施
例と同様に出力パッドのグループ、７は入力パッドある
いは電源パッドの形状を決めるための線で、グループ内
に存在するパッドの中心座標を結んだ線である。８は入
力パッドあるいは電源パッドを示している。第２の実施
例では、入力パッドあるいは電源パッドの形状を、第１
の実施例の５よりも大きいパッド形状としている。（図
２で示した第１の実施例では、入力パッドあるいは電源
パッド５は同型同大の２つのパッドから成り、それらを
内部的に接続した構成であるが、図３で示した第２の実
施例では、入力パッドあるいは電源パッド８は前記２つ
のパッドを１つにまとめた構造としてある。）このよう
に、入力パッドあるいは電源パッドの形状は、一つのグ
ループ内に存在する個々の出力パッドの中心座標を結ん
でできる直線７を含む形状または直線７で構成される多
角形を含む形状であればどのような形状でもよい。例え
ば、３つの出力パッドから１つのグループが形成され、
これらの出力パッドの中心座標を結ぶ直線が３角形を成
しているような場合、入力パッドあるいは電源パッドの
形状は、中心座標を結ぶ直線を含む形状あるいはこれら
の直線からなる三角形を含む形状であればよい。
よる半導体集積回路装置を示すもので、６は第１の実施
例と同様に出力パッドのグループ、７は入力パッドある
いは電源パッドの形状を決めるための線で、グループ内
に存在するパッドの中心座標を結んだ線である。８は入
力パッドあるいは電源パッドを示している。第２の実施
例では、入力パッドあるいは電源パッドの形状を、第１
の実施例の５よりも大きいパッド形状としている。（図
２で示した第１の実施例では、入力パッドあるいは電源
パッド５は同型同大の２つのパッドから成り、それらを
内部的に接続した構成であるが、図３で示した第２の実
施例では、入力パッドあるいは電源パッド８は前記２つ
のパッドを１つにまとめた構造としてある。）このよう
に、入力パッドあるいは電源パッドの形状は、一つのグ
ループ内に存在する個々の出力パッドの中心座標を結ん
でできる直線７を含む形状または直線７で構成される多
角形を含む形状であればどのような形状でもよい。例え
ば、３つの出力パッドから１つのグループが形成され、
これらの出力パッドの中心座標を結ぶ直線が３角形を成
しているような場合、入力パッドあるいは電源パッドの
形状は、中心座標を結ぶ直線を含む形状あるいはこれら
の直線からなる三角形を含む形状であればよい。
【００１５】次に、この半導体集積回路装置試験方法に
ついて図４と図５を用いて説明する。図４において９は
プローブカードの針である。図４は、２つの出力パッド
からなるグループのうち片方の出力パッドにプローブカ
ードの針が当たるように半導体集積回路装置がステージ
に載置されている状態を示し、図５は図４の状態のとき
にプローブカードの針が当たっていなかった出力パッド
に針があたるようにステージを移動させた状態を示して
いる。本願発明では、図４あるいは図５のいずれの状態
にステージを移動させても、入力パッドと電源パッドに
は針が当接する。つまり、図４の状態で入力パッド、電
源パッド、グループの片方の出力パッドにプローブして
測定を行った後、ステージを移動して図５の状態にし、
残りの出力パッドの測定を行うものである。つまり、ス
テージを移動させるだけで、プローブカードを交換する
ことなく、すべての出力パッドについて測定を実施する
ことができる。
ついて図４と図５を用いて説明する。図４において９は
プローブカードの針である。図４は、２つの出力パッド
からなるグループのうち片方の出力パッドにプローブカ
ードの針が当たるように半導体集積回路装置がステージ
に載置されている状態を示し、図５は図４の状態のとき
にプローブカードの針が当たっていなかった出力パッド
に針があたるようにステージを移動させた状態を示して
いる。本願発明では、図４あるいは図５のいずれの状態
にステージを移動させても、入力パッドと電源パッドに
は針が当接する。つまり、図４の状態で入力パッド、電
源パッド、グループの片方の出力パッドにプローブして
測定を行った後、ステージを移動して図５の状態にし、
残りの出力パッドの測定を行うものである。つまり、ス
テージを移動させるだけで、プローブカードを交換する
ことなく、すべての出力パッドについて測定を実施する
ことができる。
【００１６】そして、入力パッド、電源パッドおよびグ
ループ内の１つのパッドだけにプローブして測定を実施
したのち、同じグループ内の次のパッドに針が当接する
ようにステージを移動させて測定を実施し、順次これを
繰り返すことでグループ内のすべての出力パッドの測定
が可能で、すべての測定にパスすれば、半導体集積回路
装置は良品であると判断できる。
ループ内の１つのパッドだけにプローブして測定を実施
したのち、同じグループ内の次のパッドに針が当接する
ようにステージを移動させて測定を実施し、順次これを
繰り返すことでグループ内のすべての出力パッドの測定
が可能で、すべての測定にパスすれば、半導体集積回路
装置は良品であると判断できる。
【００１７】図６および図７を用いて、本願の半導体集
積回路装置の第３の実施例を説明する。図６及び図７は
図１の半導体集積回路に新たに出力パッドのグループと
同じならび、つまり同じ大きさ、数、配置を持つプロー
ブ位置検出パッドを設けたものである。
積回路装置の第３の実施例を説明する。図６及び図７は
図１の半導体集積回路に新たに出力パッドのグループと
同じならび、つまり同じ大きさ、数、配置を持つプロー
ブ位置検出パッドを設けたものである。
【００１８】図６において、１０は内部でＶＤＤと継っ
ているパッド、１１は内部でＶＳＳと継っているパッド
である。図７において、１２、１３は内部で異なる抵抗
１４を介して電源に継っているパッドである。１０のパ
ッドは回路内部でＶＤＤとつながっている。また１１パ
ッドは回路内部でＶＳＳとつながっている。したがって
１０と１１のパッドは異なる電位を出力するパッドであ
る。この半導体集積回路装置で上述したよう図４および
図５と同じ試験をすると、図４の状態では１０のパッド
に針が当たることになる。そこでその電圧値を読み込む
ことにより、グループのどちらのパッドにプローブカー
ドの針が当たっているかわかようにすれば、内部回路が
複雑で、同じグループのパッドから出てくる出力値が全
く違う場合に、それぞれ専用のテストプログラムを作成
し、電圧の値によってテストプログラムを切替えること
も可能となる。図７では、１２、１３のパッドが回路内
部で異なる抵抗を介してＶＤＤとつながっている。した
がって、１２と１３のパッドで異なる抵抗値を測定する
ことが可能なパッドである。この半導体集積回路装置で
図４および図５と同じ試験をすると、図４の状態では１
２のパッドに針が当たることになる。そこでその抵抗値
を読み込めば、今の針の当たっている状態がわかり、そ
れに応じてテストプログラムを切替えることかできる。
なお本発明の実施の形態はあくまでも１例であり、３つ
以上の出力パッドを１つのグループとしてもかまわな
い。なお測定方法は出力パッドのプローブ位置を切替え
ながら３回以上測定することになる。
ているパッド、１１は内部でＶＳＳと継っているパッド
である。図７において、１２、１３は内部で異なる抵抗
１４を介して電源に継っているパッドである。１０のパ
ッドは回路内部でＶＤＤとつながっている。また１１パ
ッドは回路内部でＶＳＳとつながっている。したがって
１０と１１のパッドは異なる電位を出力するパッドであ
る。この半導体集積回路装置で上述したよう図４および
図５と同じ試験をすると、図４の状態では１０のパッド
に針が当たることになる。そこでその電圧値を読み込む
ことにより、グループのどちらのパッドにプローブカー
ドの針が当たっているかわかようにすれば、内部回路が
複雑で、同じグループのパッドから出てくる出力値が全
く違う場合に、それぞれ専用のテストプログラムを作成
し、電圧の値によってテストプログラムを切替えること
も可能となる。図７では、１２、１３のパッドが回路内
部で異なる抵抗を介してＶＤＤとつながっている。した
がって、１２と１３のパッドで異なる抵抗値を測定する
ことが可能なパッドである。この半導体集積回路装置で
図４および図５と同じ試験をすると、図４の状態では１
２のパッドに針が当たることになる。そこでその抵抗値
を読み込めば、今の針の当たっている状態がわかり、そ
れに応じてテストプログラムを切替えることかできる。
なお本発明の実施の形態はあくまでも１例であり、３つ
以上の出力パッドを１つのグループとしてもかまわな
い。なお測定方法は出力パッドのプローブ位置を切替え
ながら３回以上測定することになる。
【００１９】
【発明の効果】以上説明したようにこの発明によれば、
出力パッド数の多い半導体集積回路でも少数の測定端子
を備えた安価な半導体集積回路測定装置で試験が可能と
なり、高価な多数の測定端子を備えた半導体集積回路測
定装置を導入しなくて済む。しかも１枚のプローブカー
ドを使用して、プローブカードの切替えを行なわずに測
定ができるため、プローブカード費用が１枚のみにな
る。また、プローブカードの交換が不要になるため、切
替え時間等の時間が１回のみになる。すなわち検査費用
のコストダウンにつながる。
出力パッド数の多い半導体集積回路でも少数の測定端子
を備えた安価な半導体集積回路測定装置で試験が可能と
なり、高価な多数の測定端子を備えた半導体集積回路測
定装置を導入しなくて済む。しかも１枚のプローブカー
ドを使用して、プローブカードの切替えを行なわずに測
定ができるため、プローブカード費用が１枚のみにな
る。また、プローブカードの交換が不要になるため、切
替え時間等の時間が１回のみになる。すなわち検査費用
のコストダウンにつながる。
【図１】本発明の半導体集積回路の構成図。
【図２】本発明の半導体集積回路の入力パッド、電源パ
ッドと出力パッドの形状説明図。
ッドと出力パッドの形状説明図。
【図３】本発明の半導体集積回路の入力パッド、電源パ
ッドと出力パッドの形状説明図。
ッドと出力パッドの形状説明図。
【図４】本発明の半導体集積回路にプローブカードの針
がにコンタクトした状態の図。
がにコンタクトした状態の図。
【図５】本発明の半導体集積回路にプローブカードの針
がに図３以外のパッドにコンタクトした状態の図。
がに図３以外のパッドにコンタクトした状態の図。
【図６】図１の半導体集積回路に、新たに出力パッドの
グループと同じ大きさ、数、配置を持ち、そのパッドか
ら異なる電位を出力する、プローブ位置検出パッドを設
けた図。
グループと同じ大きさ、数、配置を持ち、そのパッドか
ら異なる電位を出力する、プローブ位置検出パッドを設
けた図。
【図７】図１の半導体集積回路に、新たに出力パッドの
グループと同じ大きさ、数、配置を持ち、そのパッドか
ら異なる抵抗値を出力する、プローブ位置検出パッドを
設けた図。
グループと同じ大きさ、数、配置を持ち、そのパッドか
ら異なる抵抗値を出力する、プローブ位置検出パッドを
設けた図。
１ 出力パッド ２ 入力パッド ３ 電源パッド ４ ２つのパッドを１つのグループにしたときの、同じ
グループの説明 ５ 入力パッド、電源パッドの形状 ６ ２つのパッドを１つのグループにしたときの、同じ
グループの説明 ７ 入力パッド、電源パッドの形状を決めるための線 ８ 入力パッド、電源パッドの形状 ９ プローブカードの針 １０ ＶＤＤを出力するパッド １１ ＶＳＳを出力するパッド １２ 回路内部で抵抗を介してＶＤＤとつながっている
パッド １３ 回路内部で１０とは異なる抵抗を介してＶＤＤと
つながっているパッド １４ 抵抗
グループの説明 ５ 入力パッド、電源パッドの形状 ６ ２つのパッドを１つのグループにしたときの、同じ
グループの説明 ７ 入力パッド、電源パッドの形状を決めるための線 ８ 入力パッド、電源パッドの形状 ９ プローブカードの針 １０ ＶＤＤを出力するパッド １１ ＶＳＳを出力するパッド １２ 回路内部で抵抗を介してＶＤＤとつながっている
パッド １３ 回路内部で１０とは異なる抵抗を介してＶＤＤと
つながっているパッド １４ 抵抗
Claims (7)
- 【請求項１】複数の入力パッド、複数の電源パッド、お
よび複数の出力パッドを有する半導体集積回路装置であ
って、前記入力パッドあるいは前記電源パッドは、前記
複数の出力パッドを同じ数からなるいくつかのグループ
に分けた時、１つの前記グループにおける前記出力パッ
ドのならびと同じならびに配置されかつそれらが電気的
に接続されていることを特徴とする半導体集積回路装
置。 - 【請求項２】入力パッド、電源パッド、および複数の出
力パッドを有する半導体集積回路装置であって、前記入
力パッドあるいは前記電源パッドの形状が、前記出力パ
ッドを同じ数からなるいくつかのグループに分けた時、
１つの前記グループにおける出力パッドの中心座標を結
んでできる直線または多角形を含む形状であることを特
徴とする半導体集積回路装置。 - 【請求項３】請求項１あるいは請求項２記載の半導体集
積回路装置において、前記半導体集積回路装置が、１つ
の前記グループ内の前記出力パッドと同じならびを持つ
プローブ位置検出パッドを有することを特徴とする半導
体集積回路装置。 - 【請求項４】請求項３記載の半導体集積回路装置におい
て、前記プローブ位置検出パッドのそれぞれのパッドは
異なる値の抵抗を介して同一の電圧源に接続されている
ことを特徴とする半導体集積回路装置。 - 【請求項５】請求項３記載の半導体集積回路装置におい
て、前記プローブ位置検出パッドを構成するパッドが、
それぞれ、異なる電位に接続されていることを特徴とす
る半導体集積回路装置。 - 【請求項６】入力パッド、電源パッド、および複数の出
力パッドを有する半導体集積回路装置であって、前記入
力パッドあるいは前記電源パッドが、前記複数の出力パ
ッドを同じ数からなるいくつかのグループに分けた時、
１つの前記グループにおける前記出力パッドのならびと
同じならびをもち、かつそれらが電気的に接続されてい
る半導体集積回路装置の試験方法において、 ａ）前記半導体集積回路装置をステージに載置する工程
と、 ｂ）前記入力パッドと前記電源パッドと同じグループの
なかの１つの前記出力パッドだけにプローブして試験を
実施する工程と、 ｃ）前記ステージを移動させることによって、前記入力
パッドと前記電源パッドと前記同じグループのなかの別
の出力パッドにプローブして前記ｂ）工程と同様の試験
をする工程と、からなることを特徴とする半導体集積回
路装置の試験方法。 - 【請求項７】請求項６記載の半導体集積回路装置の試験
方法において、前記半導体集積回路装置がプローブ位置
検出パッドを有し、前記プローブ位置検出パッドの電圧
値を測定することにより、使用するテストプログラムを
切替える工程を有することを特徴とする半導体集積回路
装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023861A JPH10223711A (ja) | 1997-02-06 | 1997-02-06 | 半導体集積回路装置とその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023861A JPH10223711A (ja) | 1997-02-06 | 1997-02-06 | 半導体集積回路装置とその試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223711A true JPH10223711A (ja) | 1998-08-21 |
Family
ID=12122231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9023861A Withdrawn JPH10223711A (ja) | 1997-02-06 | 1997-02-06 | 半導体集積回路装置とその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223711A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147293B1 (ko) | 2005-08-25 | 2012-05-18 | 에스케이하이닉스 주식회사 | 메모리 장치 |
| JP2014220460A (ja) * | 2013-05-10 | 2014-11-20 | スパンションエルエルシー | 半導体装置 |
-
1997
- 1997-02-06 JP JP9023861A patent/JPH10223711A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147293B1 (ko) | 2005-08-25 | 2012-05-18 | 에스케이하이닉스 주식회사 | 메모리 장치 |
| JP2014220460A (ja) * | 2013-05-10 | 2014-11-20 | スパンションエルエルシー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001466B1 (ko) | 반도체 시험장치 | |
| JPH09218245A (ja) | 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| JP2006126197A (ja) | 汎用テスト治具 | |
| JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2657315B2 (ja) | プローブカード | |
| Grund et al. | TLP systems with combined 50-and 500-/spl Omega/impedance probes and Kelvin probes | |
| JPH0992787A (ja) | 半導体装置 | |
| JPH0421106Y2 (ja) | ||
| JP2002299460A (ja) | 半導体集積回路 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JP2006038791A (ja) | プローバ針切り換え装置、プローバ装置および半導体素子測定方法 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH0193140A (ja) | ウエハテスト装置 | |
| JP2821302B2 (ja) | 半導体ｉｃのテスト方法 | |
| JP2002110753A (ja) | 半導体装置のコンタクト特性評価方法 | |
| JP2002353321A (ja) | 評価素子群及びこれを用いた評価方法 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH03101146A (ja) | Ｉｃ検査装置 | |
| JPH06252234A (ja) | 半導体装置 | |
| JPH06130108A (ja) | プリント基板の試験方法 | |
| JPH11312720A (ja) | 半導体装置およびその製造方法 | |
| JPH0613441A (ja) | 半導体集積回路装置の検査測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |