KR101147293B1 - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR101147293B1
KR101147293B1 KR1020050078444A KR20050078444A KR101147293B1 KR 101147293 B1 KR101147293 B1 KR 101147293B1 KR 1020050078444 A KR1020050078444 A KR 1020050078444A KR 20050078444 A KR20050078444 A KR 20050078444A KR 101147293 B1 KR101147293 B1 KR 101147293B1
Authority
KR
South Korea
Prior art keywords
pad
memory device
internal circuits
power pads
current
Prior art date
Application number
KR1020050078444A
Other languages
English (en)
Other versions
KR20070024004A (ko
Inventor
이강설
박기덕
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020050078444A priority Critical patent/KR101147293B1/ko
Publication of KR20070024004A publication Critical patent/KR20070024004A/ko
Application granted granted Critical
Publication of KR101147293B1 publication Critical patent/KR101147293B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 메모리 장치에 관한 것으로서, 특히 메모리 장치의 내부 회로에 인가되는 노이즈를 최소화할 수 있는 메모리 장치에 관한 것이다. 이 장치는, 다수의 전원 패드와 다수의 제 1 및 제 2 내부 회로를 구비한 메모리 장치에 있어서, 상기 다수의 전원 패드 중, 상기 각각의 제 1 내부 회로와 연결된 전원 패드를 다수개 구비한 제 1 패드 그룹과, 상기 다수의 전원 패드 중, 상기 각각의 제 2 내부 회로와 연결된 전원 패드를 다수개 구비한 제 2 패드 그룹을 구비하며, 상기 다수의 제 1 내부 회로는 상기 다수의 제 2 내부 회로보다 전류를 적게 사용하는 것을 특징으로 한다.

Description

메모리 장치{MEMORY DEVICE}
도 1은 종래 기술에 따른 메모리 장치의 접지 전위 패드의 배치도이다.
도 2는 본 발명에 따른 메모리 장치의 접지 전위 패드의 배치도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 'VSS' 패드와 'VSSA' 패드로 구성된 그룹
220 : 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드로 구성된 그룹
230: 'VSSA' 패드와 'VSS' 패드로 구성된 그룹
본 발명은 메모리 장치에 관한 것으로서, 특히 메모리 장치의 내부 회로에 인가되는 노이즈를 최소화할 수 있는 메모리 장치에 관한 것이다.
주지된 바와 같이, 메모리 장치는 동작 전원전압이 낮아지고 기술이 점점 미세해짐에 따라, 내부 혹은 외부 노이즈에 대한 문제가 심각하다. 따라서, 종래에는 전원 패드 간의 노이즈 영향을 절충하기 위해, 전원 패드를 사용 용도에 따라 분리하여 사용한다.
이와 같이, 전원 패드를 분리한 메모리 장치는 웨이퍼 테스트, 즉, 웨이퍼 레벨의 제조 공정이 완료된 후, 다이(die) 별로 칩의 양호 및 불량을 판정하기 위한 테스트에서 노이즈 영향을 거의 받지 않는다. 하지만, 메모리 장치는 실제 패키지에서 전원 패드끼리 본딩(bonding)을 같이 하기 때문에, 센싱 전류(sensing current) 및 동작 전류(operation current)가 조용한 파워 소스, 즉, 전류가 많이 흐르지 않는 파워 소스에 영향을 미치게 된다. 이를, 도 1을 참조하여 상세히 살펴보기로 한다.
도 1은 종래 기술에 따른 메모리 장치의 접지 패드의 배치도이다.
도시된 바와 같이, 종래 기술에 따른 메모리 장치는 'VSS' 패드, 'VSSA' 패드, 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드를 구비하며, 각 패드끼리 다수의 그룹, 즉, 'VSS' 패드와 'VSSA' 패드로 구성된 그룹(110), 'VSS' 패드와 'VSSI' 패드와 'VSSD' 패드로 구성된 그룹(120), 및 'VSSA' 패드와 'VSSV' 패드로 구성된 그룹(130)으로 나누어져 형성된다.
여기서, 'VSSI' 패드는 입력 버퍼(INPUT buffer)와 연결된 접지 전위 패드로서, 'VSSI' 패드에 항상 조용한 파워 소스가 인가되어야 입력 버퍼의 셋업(set up) 시간과 홀드(hold) 시간을 제어하기 위해 정해진 레벨을 유지할 수 있다.
그리고, 'VSSD' 패드는 지연 고정 루프(Delay Locked Loop:DLL)의 클럭을 생성하는데 사용되는 접지 전위를 수신하는 패드로서, 'VSSD' 패드에 항상 조용한 파워 소스가 인가되어야 지터(jitter) 특성이 유지되고, 안정된 교류 전류를 얻을 수 있다.
참고로, 지터는 외부 혹은 내부에서 발생하는 파워 노이즈 이외에 써멀 노이 즈(thermal noise), 플리커 노이즈(flicker noise) 등에 의해 발생되며, 이러한 지터에 의해, 지연 고정 루프(DLL)의 위상 비교기(도시 안 됨)는 록킹(locking) 포인트를 변화시킨다. 따라서, 지연 고정 루프(DLL)의 위상 비교기는 지터에 의한 록킹 포인트의 변화를 통해 외부 혹은 내부에 의한 노이즈를 보상할 수 있다.
또한, 'VSSV' 패드는 전압 발생기(Voltage Generator:VGEN)와 연결된 접지 전위 패드로서, 'VSSV' 패드에 항상 조용한 파워 소스가 인가되어야 내부 전원이 흔들리지 않고 안정된 레벨을 형성할 수 있다.
이와 같이, 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드는 항상 적은 전류를 수신하여 안정된 전위를 전달해야 한다. 하지만, 종래 기술에 따른 메모리 장치는 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드 중 적어도 하나가 'VSS' 패드 또는 'VSSA' 패드와 같이 본딩되어, 메모리 내부 회로에서 안정된 레벨이 형성되지 못하는 문제점이 있다.
이를 상세히 살펴보면, 'VSS' 패드는 주변 회로(Peri)와 연결된 접지 전위 패드로서, 주변 회로(Peri)로 큰 동작 전류를 전달한다. 또한, 'VSSA' 패드는 코어 회로(CORE)와 연결된 접지 전위 패드로서, 코어 회로(CORE)로 큰 센싱 전류를 전달한다. 여기서, 코어 회로(CORE)는 메모리 셀 어레이를 구비하며, 메모리 동작, 예컨데 리드 또는 라이트 동작을 수행하는 회로이다. 그리고, 주변 회로(Pery)는 코어 회로(CORE)를 구동시키는 회로이다.
이러한 큰 전류가 흐르는 'VSS' 패드 또는 'VSSA' 패드와 리드 프레임이 같이 연결된 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드 중 적어도 하나는, 'VSS' 패 드 또는 'VSSA' 패드로 인하여 안정된 전압을 형성하지 못하는 문제점이 있다.
다시 말해, 종래의 메모리 장치는 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드 중 적어도 하나와 리드 프레임(lead frame)이 같이 연결된 'VSS' 패드 또는 'VSSA' 패드를 구비한다. 이에 따라, 종래의 메모리 장치는 큰 전류가 인가되는 'VSS' 패드 또는 'VSSA' 패드로 인하여, 'VSSI' 패드와 연결된 입력 버퍼(INPUT buffer)의 셋업 시간과 홀드 시간에 영향을 주고, 'VSSD' 패드와 연결된 지연 고정 루프(DLL)의 지터에 영향을 주게 되며, 'VSSV' 패드와 연결된 전압 발생기(VGEN)의 전압레벨에 영향을 주게 된다.
따라서, 종래의 메모리 장치는 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드 중 적어도 하나와 리드 프레임이 같이 연결된 'VSS' 패드 또는 'VSSA' 패드에 의해, 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드에 안정적인 전압레벨을 형성하지 못하는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 선행기술에 내재된 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은 전류가 적게 흐르는 메모리 내부 회로에서, 상기 내부 회로가 노이즈로 인해 오동작하는 것을 방지할 수 있는 메모리 장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해 본 발명의 일면에 따라, 다수의 전원 패드와 다수의 제 1 및 제 2 내부 회로를 구비한 메모리 장치가 제공되며: 이 장치는, 상기 다수의 전원 패드 중, 상기 각각의 제 1 내부 회로와 연결된 전원 패드를 다수개 구비한 제 1 패드 그룹과, 상기 다수의 전원 패드 중, 상기 각각의 제 2 내부 회로와 연결된 전원 패드를 다수개 구비한 제 2 패드 그룹을 구비하며, 상기 다수의 제 1 내부 회로는 상기 다수의 제 2 내부 회로보다 전류를 적게 사용하는 것을 특징으로 한다.
상기 구성에서, 상기 제 1 및 제 2 패드 그룹은 각각 2개 이상의 전원 패드가 다중 본딩되는 것을 특징으로 한다.
상기 구성에서, 상기 각각의 제 1 내부 회로는 전압 발생기, 입력 버퍼, 또는 DLL인 것을 특징으로 한다.
상기 구성에서, 상기 각각의 제 2 내부 회로는 셀 어레이로 구성된 코어 회로와 상기 코어 회로를 구동시키는 주변 회로인 것을 특징으로 한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 2는 본 발명에 따른 메모리 장치의 접지전압 패드의 배치도이다.
도시된 바와 같이, 본 발명에 따른 메모리 장치는 'VSS' 패드, 'VSSA' 패드, 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드를 구비하며, 각 패드에 흐르는 전류의 양에 따라 다수의 그룹으로 나누어 형성된다.
즉, 본 발명에 따른 메모리 장치는 'VSS' 패드와 'VSSA' 패드로 구성된 그룹(210), 'VSSI' 패드와 'VSSD' 패드와 'VSSV' 패드로 구성된 그룹(220), 및 'VSSA' 패드와 'VSS' 패드로 구성된 그룹(230)으로 나누어진다.
그리고, 본 발명에 따른 메모리 장치는 조용한 파워 소스를 수신하는 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드가 같이 본딩되고, 큰 전류를 수신하는 'VSS' 패드와 'VSSA' 패드가 같이 본딩되어, 각 그룹(210~230)끼리 서로 영향을 주지 않도록 한다.
이러한 구성을 갖는 본 발명에 따른 메모리 장치는 작은 전류가 인가되는 패드와 큰 전류가 인가되는 패드를 서로 나누어 본딩함으로써, 작은 전류가 인가되는 패드에 노이즈가 전달되지 않는다.
이를 상세히 살펴보면, 'VSSV' 패드는 수십 mA정도의 작은 전류, 즉, 입력 버퍼(INPUT buffer)가 사용하는 전류만을 수신하여 입력 버퍼(INPUT buffer)로 전달한다. 그리고, 'VSSI' 패드는 전원 생성기(VGEN)에서 인가되는 내부 전원을 수신하므로, 전류를 거의 사용하지 않는다. 또한, 'VSSD' 패드는 지연 고정 루프(DLL)가 동작하는데 필요한 전류를 수신하므로, 약 10mA정도로 작은 전류를 지연 고정 루프(DLL)로 전달한다.
따라서, 본 발명에 따른 메모리 장치는 작은 전류가 인가되는 패드를 서로 인접하게 배치하여 본딩함으로써, 각각의 패드에 미치는 노이즈 영향을 최소화한다. 즉, 본 발명에 따른 메모리 장치는 작은 전류가 리드 프레임에서 다른 리드 프레임으로 전달되어 큰 영향을 주지 않으므로, 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드를 같이 본딩하여 노이즈 영향을 최소화한다.
그리고, 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드 외에 나머지 'VSS' 패드 와 'VSSA' 패드는 각각 큰 전류를 수신하여 주변 회로(Pery) 및 코어 회로(CORE)로 전달한다. 이에 따라, 'VSS' 패드와 'VSSA' 패드는 큰 노이즈를 수반하며, 이러한 노이즈로부터 'VSSI' 패드, 'VSSD' 패드, 및 'VSSV' 패드를 보호하기 위해, 'VSS' 패드와 'VSSA' 패드는 따로 배치하여 본딩한다. 즉, 본 발명에 따른 메모리 장치는 큰 전류가 인가되는 패드를 작은 전류가 인가되는 패드와 소정 간격 이격되어 배치시키고, 큰 전류가 인가되는 패드는 서로 인접하여 본딩한다. 따라서, 본 발명에 따른 메모리 장치는 큰 전류가 인가되는 패드에서 발생되는 노이즈로부터 작은 전류가 인가되는 패드를 보호할 수 있다.
이와 같이, 본 발명에 따른 메모리 장치는 작은 전류가 인가되는 'VSSV' 패드, 'VSSI' 패드, 및 'VSSD' 패드를 같이 본딩하고, 그 외에 주변 회로(Pery)에서 인가되는 동작 전류를 수신하는 'VSS' 패드와 코어 회로(CORE)에서 인가되는 센싱 전류를 수신하는 'VSSA' 패드를 같이 본딩한다. 따라서, 본 발명에 따른 메모리 장치는 작은 전류가 인가되는 패드와 큰 전류가 인가되는 패드를 서로 나누어 본딩함으로써, 메모리 칩의 신뢰성(reliability)을 향상시키고, 일정한 교류전류 파라미터(AC parameter)를 얻을 수 있는 효과가 있다.
아울러, 본 발명에 따른 메모리 장치는 작은 전류가 인가되는 패드를 메모리 칩의 중앙에 배치하여, 메모리 칩 간의 스큐(skew)를 줄여줄 수 있다.
이를 상세히 살펴보면, 본 발명에 따른 메모리 장치는 리드 온 칩(Lead On Chip) 구조에서 'VSSI' 파워 소스가 메모리 칩의 전반에 관여하기 때문에, 메모리 칩의 중앙에 작은 전류가 인가되는 패드를 배치함으로써, 메모리 칩 간의 스큐를 줄여주는 효과가 있다.
참고로, 본 발명에 따른 메모리 장치는 접지 전위 패드만을 언급하였으나, 전원 전위 패드도 이와 동일하게 배치하여 동일한 효과를 얻을 수 있다. 즉, 본 발명에 따른 메모리 장치는 큰 전류가 인가되는 전원 전위 패드끼리 서로 본딩하고, 작은 전류가 인가되는 전원 전위 패드끼리 서로 본딩함으로써, 작은 전류가 인가되는 메모리 내부 회로에서 노이즈의 영향을 최소화하는 효과가 있다.
본 발명의 상기한 바와 같은 구성에 따라, 메모리 장치에서, 작은 전류가 인가되는 다수의 패드를 인접 배치하여 본딩하고, 큰 전류가 인가되는 다수의 패드를 인접 배치하여 본딩함으로써, 작은 전류가 인가되는 패드에 노이즈가 인가되는 것을 방지하는 효과가 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (4)

  1. 다수의 전원 패드와 다수의 제 1 및 제 2 내부 회로를 구비한 메모리 장치에 있어서,
    상기 다수의 전원 패드 중, 상기 각각의 제 1 내부 회로와 연결된 전원 패드를 다수개 구비한 제 1 패드 그룹과,
    상기 다수의 전원 패드 중, 상기 각각의 제 2 내부 회로와 연결된 전원 패드를 다수개 구비한 제 2 패드 그룹을 구비하며,
    상기 다수의 제 1 내부 회로는 상기 다수의 제 2 내부 회로보다 전류를 적게 사용하는 것을 특징으로 하는 메모리 장치.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제 1 및 제 2 패드 그룹은 각각 2개 이상의 전원 패드가 다중 본딩되는 것을 특징으로 하는 메모리 장치.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 각각의 제 1 내부 회로는 전압 발생기, 입력 버퍼, 또는 DLL인 것을 특징으로 하는 메모리 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
KR1020050078444A 2005-08-25 2005-08-25 메모리 장치 KR101147293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078444A KR101147293B1 (ko) 2005-08-25 2005-08-25 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078444A KR101147293B1 (ko) 2005-08-25 2005-08-25 메모리 장치

Publications (2)

Publication Number Publication Date
KR20070024004A KR20070024004A (ko) 2007-03-02
KR101147293B1 true KR101147293B1 (ko) 2012-05-18

Family

ID=38098790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078444A KR101147293B1 (ko) 2005-08-25 2005-08-25 메모리 장치

Country Status (1)

Country Link
KR (1) KR101147293B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223711A (ja) 1997-02-06 1998-08-21 Seiko Epson Corp 半導体集積回路装置とその試験方法
KR20010002220A (ko) * 1999-06-12 2001-01-15 윤종용 반도체 장치의 패드 배열 구조
KR20020032022A (ko) * 2000-10-25 2002-05-03 윤종용 입출력데이타의 전파경로 및 전파경로들 간의 차이를최소화하는 회로를 구비하는 반도체 메모리장치
KR20050062183A (ko) * 2003-12-20 2005-06-23 삼성전자주식회사 패드 및 전원 공급 라인을 가지는 반도체 장치의 레이 아웃

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223711A (ja) 1997-02-06 1998-08-21 Seiko Epson Corp 半導体集積回路装置とその試験方法
KR20010002220A (ko) * 1999-06-12 2001-01-15 윤종용 반도체 장치의 패드 배열 구조
KR20020032022A (ko) * 2000-10-25 2002-05-03 윤종용 입출력데이타의 전파경로 및 전파경로들 간의 차이를최소화하는 회로를 구비하는 반도체 메모리장치
KR20050062183A (ko) * 2003-12-20 2005-06-23 삼성전자주식회사 패드 및 전원 공급 라인을 가지는 반도체 장치의 레이 아웃

Also Published As

Publication number Publication date
KR20070024004A (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
US7547971B2 (en) Semiconductor integrated circuit device
US6580164B1 (en) Semiconductor device and method of manufacturing same
US7777331B2 (en) Semiconductor apparatus comprising a semiconductor chip with a power supply circuit and a smoothing circuit disposed outside the semiconductor chip
KR20150071656A (ko) 반도체 장치
TW201507087A (zh) 半導體裝置
US9397672B2 (en) Semiconductor device
KR101959894B1 (ko) 반도체 집적회로 및 그의 내부전압 측정방법
JP2003243538A (ja) 半導体集積回路装置
JP2007095977A (ja) 半導体装置
US6833620B1 (en) Apparatus having reduced input output area and method thereof
US20020149034A1 (en) Semiconductor chip and multi-chip module
KR102657544B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR101147293B1 (ko) 메모리 장치
TW486792B (en) Ball grid array package semiconductor device having improved power line routing
US20170309566A1 (en) Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device
KR20080106323A (ko) 전원 테스트 구조
JP3846777B2 (ja) ボールグリッドアレイパッケージ
JPH1082834A (ja) 半導体集積回路
JPH0653321A (ja) 半導体集積回路装置
KR20150138703A (ko) 스택 패키지
TWI574389B (zh) 積體電路
KR101018693B1 (ko) 반도체 장치
JP2012146979A (ja) 集積回路内における、インターフェースデバイスの面積効率の良い配列
JP2010287733A (ja) 半導体装置
KR20080001866A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee