KR20080001866A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20080001866A
KR20080001866A KR1020060060290A KR20060060290A KR20080001866A KR 20080001866 A KR20080001866 A KR 20080001866A KR 1020060060290 A KR1020060060290 A KR 1020060060290A KR 20060060290 A KR20060060290 A KR 20060060290A KR 20080001866 A KR20080001866 A KR 20080001866A
Authority
KR
South Korea
Prior art keywords
internal
voltage
reference voltage
pad
semiconductor device
Prior art date
Application number
KR1020060060290A
Other languages
English (en)
Other versions
KR100799109B1 (ko
Inventor
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060290A priority Critical patent/KR100799109B1/ko
Priority to US11/717,709 priority patent/US7719907B2/en
Publication of KR20080001866A publication Critical patent/KR20080001866A/ko
Application granted granted Critical
Publication of KR100799109B1 publication Critical patent/KR100799109B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 노멀모드시 칩 외부로부터 외부기준전압을 전달받아 내부회로로 제공하고, 테스트모드시 칩 내부의 내부전압을 전달받는 패드, 및 상기 테스트모드시 상기 외부기준전압과 실질적으로 동일한 전압레벨의 내부기준전압을 생성하여 상기 내부회로에 제공하는 내부기준전압생성수단을 구비하는 반도체 소자를 제공한다.
외부기준전압패드, 스페셜 본딩, 내부기준전압생성부

Description

반도체 소자{SEMICONDUCTOR DEVICE}
도 1에는 일반적인 외부기준전압패드와 내부회로가 도시된 도면.
도 2는 본 발명에 따른 회로구조 및 동작특성을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
100 : 외부기준전압패드 110 : 입력버퍼
200 : 제1 스위칭부 210 : 제2 스위칭부
220 : 내부기준전압생성부 230 : 제3 스위칭부
TG1, TG2, TG3, TG4, TG5 : 트랜스퍼게이트
NM1, NM2 : NMOS 트랜지스터
본 발명은 반도체 설계 기술에 관한 것으로, 특히 패키지(package) 상태에서 내부전압을 측정할 수 있는 반도체 소자에 관한 것이다.
일반적으로, 반도체 소자는 웨이퍼 공정을 통해 제조되는 집적회로로서, 칩의 내부 회로들의 신뢰성을 검사하기 위하여 각종 테스트가 실행된다. 예컨대, 다이나믹 램(dynamic RAM)이나 스테이틱 램(static RAM)등과 같은 반도체 소자 역시 칩의 내부 회로들의 신뢰성을 검사하기 위하여 각종 테스트가 실행된다. 이러한, 반도체 소자의 신뢰성 테스트는 크게 칩(chip)의 패키지 공정 전에 실행되는 웨이퍼 테스트(wafer test)와, 패키지 공정 후에 실행되는 패키지 테스트(package test)로 구별된다.
한편, 패키지 상태에서 반도체 소자의 내부전압을 측정하거나 각 내부전압단을 컴먼(common)하여 전위를 측정하는 테스트를 하기 위해서는 스페셜 본딩(special bonding) 방법을 사용하였다. 여기서, 스페셜 본딩은 측정하려는 패드에 일부 데이터 핀(data pin)이나 어드레스 핀(address pin)을 본딩(bonding)하는 방법이다.
하지만, 스페셜 본딩 방법을 사용하여 내부전압의 전압레벨을 측정할 경우에는 일부데이터 핀이나 어드레스 핀을 본래의 목적으로 사용하지 못하기 때문에, 내부전압은 측정할 수 있지만 정상적인 회로동작은 할 수 없는 문제점이 발생한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 테스트모드시 스페셜 본딩 방법을 사용하지 않고, 내부전압의 테스트를 하면서도 정상적인 회로동작이 가능한 반도체 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따르면, 노멀모드시 칩 외부로부터 외부기준전압을 전달받아 내부회로로 제공하고, 테스트모드시 칩 내부의 내부전압을 전달받는 패드; 및 상기 테스트모드시 상기 외부기준전압과 실질적으로 동일한 전압레벨의 내부기준전압을 생성하여 상기 내부회로에 제공하는 내부기준전압생성수단을 구비하는 반도체 소자를 제공한다.
그리고, 노멀모드시 칩 외부로부터 외부기준전압을 전달받아 내부회로로 제공하고, 테스트모드시 칩 내부의 내부전압을 전달받는 패드; 제1 제어신호에 응답하여 상기 테스트모드시 테스트하고자하는 상기 내부전압을 제공하는 제1 스위칭수단; 제2 제어신호에 응답하여 상기 노멀모드시 상기 외부기준전압을 상기 내부회로에 제공하는 제2 스위칭수단; 상기 외부기준전압과 실질적으로 동일한 전압레벨의 내부기준전압을 생성하는 내부기준전압생성수단; 및 상기 제2 제어신호에 응답하여 상기 테스트모드시 상기 내부기준전압을 상기 내부회로에 제공하는 제3 스위칭수단이 제공된다.
또한, 노멀모드시 외부전압을 입력받는 패드; 상기 외부전압과 실질적으로 동일한 전압레벨의 제1 내부전압을 생성하는 내부전압생성수단; 및 제1 테스트신호에 응답하여 상기 노멀모드시 상기 외부전압을 내부회로로 전달하고, 테스트모드시 상기 제1 내부전압을 내부회로로 전달하는 제1 스위칭수단을 구비하는 반도체 소자를 제공한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 일반적인 반도체 소자 구성 중 핀과 연결된 외부기준전압패드(100)와 외부기준전압패드(100)를 통해 외부기준전압(VREF)을 입력받는 다수의 내부회로, 예컨데, 입력버퍼(110)가 도시되어있다.
본 발명은 스페셜 본딩 방법을 사용하지 않고 정상적인 회로동작을 하면서 내부전압을 테스트하기 위한 반도체 소자로써, 외부기준전압(VREF)을 입력받는 외부기준전압패드(100)를 이용한다. 다시 말하면, 종래에는 노멀모드 - 반도체 소자의 테스트 모드를 제외한 동작모드 - 와 테스트모드시에도 외부기준전압패드(100)는 외부기준전압(VREF)을 입력받아 입력버퍼(110)에 제공하였다. 하지만, 본 발명에서는 노멀모드시 외부기준전압패드(100)를 통해 칩 외부로부터 입력되는 외부기준전압(VREF)을 입력버퍼(110)에 전달한다. 또한, 테스트모드시 외부기준전압패드(100)를 이용하여 내부전압을 테스트하면서, 정상적인 회로 동작을 할 수 있다. 자세한 회로구조 및 동작설명은 도 2를 통해 하도록 한다.
도 2는 본 발명에 따른 회로구조 및 동작특성을 설명하기 위한 도면이다.
도 2에는 도 1의 외부기준전압패드(100)와, 입력버퍼(110)와, 추가로 제1 스위칭부(200)와, 제2 스위칭부(210)와, 내부기준전압생성부(220), 및 제3 스위칭부(230)가 도시되어 있다.
제1 스위칭부(200)는 테스트하고자 하는 내부전압단과 외부기준전압패드(100)사이에 형성된다. 이 제1 스위칭부(200)는 테스트모드(test mode)시 코어전압(VCORE), 펌핑전압(VPP), 지연고정루프에 입력되는 전압(VDLL)등과 같은 내부전압 중 테스트하고자 하는 내부전압을 전달하기 위한 다수의 트랜스퍼게이트(TG1, TG2, TG3)를 구비한다. 각 트랜스퍼게이트(TG1, TG2, TG3)에는 내부전압이 입력되고, 각 내부전압에 대응하는 제어신호(T_VCORE, T_VPP, T_VDLL)에 응답하여 해당되는 내부전압을 외부기준전압패드(100)로 전달한다.
예컨데, 테스트모드시 코어전압(VCORE)이 입력되는 제1 트랜스퍼게이트(TG1)는, 코어전압(VCORE)을 테스트하기 위한 제어신호(T_VCORE)에 응답하여 코어전압(VCORE)을 외부기준전압패드(100)로 전달한다. 또한, 펌핑전압(VPP)을 입력받는 제2 트랜스퍼게이트(TG2)와, 지연고정루프에 입력되는 전압(VDLL)을 입력받는 제3 트랜스퍼게이트(TG3) 역시 각 내부전압(VPP, VDLL)에 대응하는 제어신호(T_VPP, T_VDLL)에 응답하여, 내부전압(VPP 또는 VDLL)을 외부기준전압패드(100)에 전달한다.
상기 실시예에는 테스트모드시 하나의 내부전압(VCORE 또는 VPP 또는 VDLL)을 테스트하기 위한 것이지만, 제1 스위칭수단(200)에 입력되는 내부전압에 따라 컴먼(common)연결테스트도 가능하다. 예컨데, 비트라인프리차지전압(VBLP)과 셀판전압(VCP)의 경우, 제어신호에 따라 두 전압을 컴먼시켜 테스트할 수 있다.
한편, 제2 스위칭수단(210)은 외부기준전압패드(100)와 입력버퍼(110) 사이에 형성된다. 이 제2 스위칭수단(210)은 노멀모드시 외부기준전압패드(100)를 통해 전달받는 외부기준전압(VREF)을 입력버퍼(110)에 제공하기 위한 것으로써, 테스트시 인에이블(enable)되는 테스트제어신호(T_CTR)에 응답하는 제4 트랜스퍼게이트(TG4)를 구비한다.
여기서, 테스트제어신호(T_CTR)는 테스트모드시 논리'하이'(high)가 되고 노멀모드시 논리'로우'(low)가 되는 신호로써, 제4 트랜스퍼게이트(TG4)는 노멀모드시 턴 온(turn on)되어 외부기준전압(VREF)을 입력버퍼(110)에 제공하고, 테스트모드시 턴 오프(turn off)되어 테스트하고자 하는 내부전압이 입력버퍼(110)에 입력되는 것을 막아준다.
내부기준전압생성부(220)는 외부전원전압(VDDQ)을 분배하여 내부기준전압(VREF_INT)을 생성한다. 여기서 내부기준전압(VREF_INT)은 외부기준전압(VREF)과 실질적으로 동일한 전압레벨 - 입력버퍼(110)가 동작하는데 있어서 문제가 없는 정도의 전압레벨 - 을 갖는 전압이다. 예컨데, 내부기준전압생성부(220)는 내부기준전압(VREF_INT)을 생성하기 위해 외부전원전압(VDDQ)과 접지전압(VSSQ) 사이에 직렬로 연결된 NMOS 트랜지스터들(NM1, NM2)로 구비되어, 두 NMOS 트랜지스터들(NM1, NM2)의 공통노드에서 내부기준전압(VREF_INT)을 생성한다.
여기서, 내부기준전압(VREF_INT)은 본 발명에 따라 구비되는 내부기준전압생성부(220)에 의해 생성되는 전압일 수도 있고, 반도체 소자 내에서 다른 용도로 사용되는 전압 - 외부기준전압(VREF) 수준의 전압레벨 - 일 수도 있다. 예컨대, 입력버퍼(110)에 입력되는 내부기준전압이 '1.3V'이고, 반도체 소자 내에 '1.3V'를 사용하고 있다면 내부기준전압생성부(220)는 생략될 수 있다.
제3 스위칭수단(230)은 입력버퍼(110)와 내부기준전압생성부(220) 사이에 형성된다. 이 제3 스위칭수단(230)은 테스트모드시 내부기준전압(VREF_INT)을 입력버퍼(110)에 제공하기 위한 것으로써, 테스트제어신호(T_CTR)에 응답하는 제5 트랜스퍼게이트(TG5)를 구비한다.
제5 트랜스퍼게이트(TG5)는 테스트모드시 턴 온(turn on)되어 내부기준전압(VREF_INT)을 입력버퍼(110)에 제공하고, 노멀모드시 턴 오프(turn off)되어 내부기준전압(VREF_INT)이 입력버퍼(110)에 제공되는 것을 막아준다.
상술한 바와 같이, 본 발명은 테스트시 외부기준전압(VREF)과 실질적으로 동일한 전압레벨의 내부기준전압(VREF_INT)을 생성하여 입력버퍼(110)에 제공한다. 때문에, 테스트시에 내부회로를 정상적으로 동작시키면서 외부기준전압패드(100)을 통해 테스트하고자 하는 내부전압의 테스트가 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스페셜 본딩 방법을 사용하지 않고, 내부전압을 테스트하면서 정상적인 회로동작시킬 수 있다. 또한, 테스트모드시에 입력버퍼가 정상적으로 동작하여 더 다양한 테스트가 가능하다. 그리고, 외부기준전압이 입력되는 패드 를 내부전압 테스트용으로 사용할 수 있기 때문에, 종래보다 두 배 이상의 테스트를 수행할 수 있는 효과를 얻을 수 있다.

Claims (14)

  1. 노멀모드시 칩 외부로부터 외부기준전압을 전달받아 내부회로로 제공하고, 테스트모드시 칩 내부의 내부전압을 전달받는 패드; 및
    상기 테스트모드시 상기 외부기준전압과 실질적으로 동일한 전압레벨의 내부기준전압을 생성하여 상기 내부회로에 제공하는 내부기준전압생성수단
    를 구비하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 내부전압은 VCORE, VPP, 및 VDLL의 그룹으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자.
  3. 제1 항에 있어서,
    상기 내부전압은 적어도 두개의 내부전압이 합쳐진 전압레벨인 것을 특징으로 하는 반도체 소자.
  4. 노멀모드시 칩 외부로부터 외부기준전압을 전달받아 내부회로로 제공하고, 테스트모드시 칩 내부의 내부전압을 전달받는 패드;
    제1 제어신호에 응답하여 상기 테스트모드시 테스트하고자하는 상기 내부전압을 제공하는 제1 스위칭수단;
    제2 제어신호에 응답하여 상기 노멀모드시 상기 외부기준전압을 상기 내부회로에 제공하는 제2 스위칭수단;
    상기 외부기준전압과 실질적으로 동일한 전압레벨의 내부기준전압을 생성하는 내부기준전압생성수단; 및
    상기 제2 제어신호에 응답하여 상기 테스트모드시 상기 내부기준전압을 상기 내부회로에 제공하는 제3 스위칭수단
    을 구비하는 반도체 소자.
  5. 제4 항에 있어서,
    상기 내부전압은 VCORE, VPP, 및 VDLL의 그룹으로 부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자.
  6. 제4 항에 있어서,
    상기 내부전압은 적어도 두개의 내부전압이 합쳐진 전압레벨인 것을 특징으로 하는 반도체 소자.
  7. 제4 항에 있어서,
    상기 제1 스위칭수단은,
    상기 패드와 내부전압단 사이에 형성하는 다수의 트랜스퍼게이트를 구비하고, 테스트하고자 하는 상기 내부전압에 대응하는 상기 제1 제어신호에 응답하여 상기 내부전압을 전달하는 것을 특징으로 하는 반도체 소자.
  8. 제4 항에 있어서,
    상기 제2 스위칭수단은,
    상기 패드와 내부회로 사이에 형성하고 상기 제2 제어신호에 응답하는 트랜스퍼게이트를 구비하는 것을 특징으로 하는 반도체 소자.
  9. 제4 항에 있어서,
    상기 내부기준전압생성수단은 외부전원전압을 분배하여 상기 내부기준전압을 생성하는 것을 특징으로 하는 반도체 소자.
  10. 제4 항에 있어서,
    상기 제3 스위칭수단은,
    상기 내부회로와 내부기준전압생성수단 사이에 형성되고 상기 제2 제어신호에 응답하는 트랜스퍼게이트를 구비하는 것을 특징으로 하는 반도체 소자.
  11. 노멀모드시 외부전압을 입력받는 패드;
    상기 외부전압과 실질적으로 동일한 전압레벨의 제1 내부전압을 생성하는 내부전압생성수단; 및
    제1 테스트신호에 응답하여 상기 노멀모드시 상기 외부전압을 내부회로로 전달하고, 테스트모드시 상기 제1 내부전압을 내부회로로 전달하는 제1 스위칭수단
    을 구비하는 반도체 소자.
  12. 제11 항에 있어서,
    제2 테스트신호에 응답하여 제2 내부전압을 상기 패드에 전달하는 제2 스위칭수단을 더 구비하는 것을 특징으로 하는 반도체 소자.
  13. 제12 항에 있어서,
    상기 제2 내부전압은 VCORE, VPP, 및 VDLL의 그룹으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자.
  14. 제12 항에 있어서,
    상기 제2 내부전압은 적어도 두개의 내부전압이 합쳐진 전압레벨인 것을 특징으로 하는 반도체 소자.
KR1020060060290A 2006-06-30 2006-06-30 반도체 소자 KR100799109B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060060290A KR100799109B1 (ko) 2006-06-30 2006-06-30 반도체 소자
US11/717,709 US7719907B2 (en) 2006-06-30 2007-03-14 Test circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060290A KR100799109B1 (ko) 2006-06-30 2006-06-30 반도체 소자

Publications (2)

Publication Number Publication Date
KR20080001866A true KR20080001866A (ko) 2008-01-04
KR100799109B1 KR100799109B1 (ko) 2008-01-29

Family

ID=38876477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060290A KR100799109B1 (ko) 2006-06-30 2006-06-30 반도체 소자

Country Status (2)

Country Link
US (1) US7719907B2 (ko)
KR (1) KR100799109B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665270B1 (ko) * 2016-11-09 2024-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62228177A (ja) 1986-03-29 1987-10-07 Toshiba Corp 半導体集積回路用許容入力電圧検査回路
JP2821278B2 (ja) 1991-04-15 1998-11-05 日本電気アイシーマイコンシステム株式会社 半導体集積回路
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JP2727921B2 (ja) * 1993-08-13 1998-03-18 日本電気株式会社 半導体集積回路装置
JPH0757472A (ja) * 1993-08-13 1995-03-03 Nec Corp 半導体集積回路装置
US5901105A (en) 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
US5790459A (en) * 1995-08-04 1998-08-04 Micron Quantum Devices, Inc. Memory circuit for performing threshold voltage tests on cells of a memory array
JP3607760B2 (ja) 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
KR100200926B1 (ko) * 1996-08-29 1999-06-15 윤종용 내부전원전압 발생회로
JPH10149699A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 半導体回路装置
JP4074697B2 (ja) * 1997-11-28 2008-04-09 株式会社ルネサステクノロジ 半導体装置
KR100365736B1 (ko) * 1998-06-27 2003-04-18 주식회사 하이닉스반도체 테스트패드를이용한반도체장치의내부전압발생회로및방법
KR20020053479A (ko) * 2000-12-27 2002-07-05 박종섭 반도체 메모리 장치의 내부전압 발생 회로
US6744271B2 (en) * 2002-04-30 2004-06-01 Infineon Technologies Ag Internal generation of reference voltage
KR100505702B1 (ko) 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
KR100616194B1 (ko) * 2004-04-20 2006-08-25 주식회사 하이닉스반도체 지연 고정 루프 회로용 내부 전원 전압 발생기
KR100724626B1 (ko) * 2005-08-29 2007-06-04 주식회사 하이닉스반도체 테스트 모드 제어 회로

Also Published As

Publication number Publication date
US20080002505A1 (en) 2008-01-03
KR100799109B1 (ko) 2008-01-29
US7719907B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
US7995408B2 (en) Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein
US7643356B2 (en) Semiconductor memory device having input device
KR20140003229A (ko) 반도체 집적회로 및 그의 내부전압 측정방법
KR100341191B1 (ko) 노이즈를 억제하면서 내부 회로에 외부로부터 전원 전위를공급할 수 있는 반도체 집적 회로 장치
KR100799109B1 (ko) 반도체 소자
US7619937B2 (en) Semiconductor memory device with reset during a test mode
US6535440B2 (en) Apparatus and method for package level burn-in test in semiconductor device
KR100804148B1 (ko) 반도체 소자
KR100867638B1 (ko) 전원전압 선택회로 및 이를 구비한 반도체 장치
KR100780619B1 (ko) 반도체 장치
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100230401B1 (ko) 반도체 메모리장치의 dc 신호 측정회로
KR100594204B1 (ko) 공동 패드를 구비한 반도체장치의 입력회로
US20070070672A1 (en) Semiconductor device and driving method thereof
KR100462101B1 (ko) 번인 전압 제어 방법
US20010017802A1 (en) Semiconductor device and semiconductor device testing method
US20070035320A1 (en) Semiconductor integrated circuit which can be burn-in-tested even when packaged and method of burn-in-testing semiconductor integrated circuit even when the semiconductor integrated circuit is packaged
KR101018693B1 (ko) 반도체 장치
US9618562B2 (en) Semiconductor device
KR100250029B1 (ko) 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치
KR20080051837A (ko) 반도체 메모리 장치의 내부 전원 전압 모니터링 회로
KR20060037472A (ko) 디큐 패드를 이용한 내부 전원 모니터링 회로
KR20050079796A (ko) 내부클락 발생 장치
KR20000046961A (ko) 메모리소자의 번인테스트용 vcp전압 콘트롤러
KR20110131712A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 13