KR100250029B1 - 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치 - Google Patents

반도체 메모리 소자의 리던던시 셀 중복소거 방지장치 Download PDF

Info

Publication number
KR100250029B1
KR100250029B1 KR1019970082292A KR19970082292A KR100250029B1 KR 100250029 B1 KR100250029 B1 KR 100250029B1 KR 1019970082292 A KR1019970082292 A KR 1019970082292A KR 19970082292 A KR19970082292 A KR 19970082292A KR 100250029 B1 KR100250029 B1 KR 100250029B1
Authority
KR
South Korea
Prior art keywords
level
special test
test signal
pad
address
Prior art date
Application number
KR1019970082292A
Other languages
English (en)
Other versions
KR19990061987A (ko
Inventor
김재건
이민호
서영태
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970082292A priority Critical patent/KR100250029B1/ko
Publication of KR19990061987A publication Critical patent/KR19990061987A/ko
Application granted granted Critical
Publication of KR100250029B1 publication Critical patent/KR100250029B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 목적은 디바이스 테스트시에 디바이스의 입력핀 간에 전압 레벨의 차이를 검출하여 스페셜 테스트 모드를 선택할 수 있도록 하였고, 스페셜 테스트 모드가 선택되었을 경우에 내부 전압 발생기의 출력단이 패키지시 사용되는 본딩 패드(Bonding Pad)에 연결되도록 다이(Die) 내에 내부 전압 테스트용 패드를 심지 않아도 되도록 하였으며, 패키지 상태에서도 내부 전압을 측정할 수 있도록 하는 입력핀간 레벨 인식 및 패드 공유회로를 제공함에 있다. 이와 같은 발명의 목적을 달성하기 위한 수단은 제1,제2 어드레스 입력핀에 입력되는 신호의 레벨을 검출하는 레벨 검출수단과, 상기 레벨 검출수단에서 검출된 레벨에 따라 스페셜 테스트신호를 발생하는 스페셜 테스트신호 발생수단과, 상기 스페셜 테스트신호 발생수단에서 발생된 스페셜 테스트신호에 의해 어드레스 패드와 입력버퍼를 연결하는 제1 연결수단과, 상기 스페셜 테스트신호 발생수단에서 발생된 스페셜 테스트신호에 의해 백바이어스전압 발생기 출력단과 어드레스 패드를 연결하는 제2 연결수단을 포함하여 구성된다.

Description

입력핀간 레벨 인식 및 패드 공유회로
본 발명은 입력핀간의 레벨 인식 및 패드 공유회로에 관한 것으로, 특히 디바이스 테스트시에 디바이스의 입력핀 간에 전압 레벨의 차이를 검출하여 스페셜 테스트 모드를 선택할 수 있도록 하였고, 스페셜 테스트 모드가 선택되었을 경우에 내부 전압 발생기의 출력단이 패키지시 사용되는 본딩 패드(Bonding Pad)에 연결되도록 다이(Die) 내에 내부 전압 테스트용 패드를 심지 않아도 되도록 하였으며, 패키지 상태에서도 내부 전압을 측정할 수 있도록 하는 입력 핀간 레벨 인식 및 패드 공유회로에 관한 것이다.
종래에는 제품의 내부 전압 발생기의 특성 및 이상유무를 테스트하기 위해 내부 전압 테스트를 목적으로 하는 테스트용 패드를 디바이스에 심어두고 웨이퍼 테스트시에 이를 이용하고 있다.
따라서, 이들 패드를 심기 위한 다이(Die)내의 공간이 필요하고, 이로 인해 다이 사이즈 시링크(Die Size Shrink)에 제한을 받아 다이 사이즈를 증가시키고, 넷 다이(Net Die)가 줄어들어 디바이스의 제조에 비용이 증가되는 문제점이 있었다.
또한, 제품이 패키지화된 후에는 내부 전압 측정용 핀이 패키지에 없기 때문에 내부 전압의 특성을 테스트할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 디바이스 테스트시에 디바이스의 입력핀 간에 전압 레벨의 차이를 검출하여 스페셜 테스트 모드를 선택할 수 있도록 하였고, 스페셜 테스트 모드가 선택되었을 경우에 내부 전압 발생기의 출력단이 패키지시 사용되는 본딩 패드(Bonding Pad)에 연결되도록 다이(Die) 내에 내부 전압 테스트용 패드를 심지 않아도 되도록 하였으며, 패키지 상태에서도 내부 전압을 측정할 수 있도록 하는 입력 핀간 레벨 인식 및 패드 공유회로를 제공함에 있다.
도 1은 본 발명의 실시예에 의한 입력핀간 레벨 인식회로도이고,
도 2는 본 발명의 실시예에 의한 패드 공유회로도이다.
(도면의 주요부분에 대한 부호의 설명)
100 : 레벨 검출부 101 : 스페셜 테스트신호 발생부
102 : 입력버퍼 103,104 : 제1,제2 연결부
P1∼P4 : 피모스 트랜지스터 N1∼N4 : 엔모스 트랜지스터
I1,I2 : 인버터 C1 : 콘덴서
이와 같은 본 발명의 목적을 달성하기 위한 수단은 제1,제2 어드레스 입력핀에 입력되는 신호의 레벨을 검출하는 레벨 검출수단과;
상기 레벨 검출수단에서 검출된 레벨에 따라 스페셜 테스트신호를 발생하는 스페셜 테스트신호 발생수단과;
상기 스페셜 테스트신호 발생수단에서 발생된 스페셜 테스트신호에 의해 어드레스 패드와 입력버퍼를 연결하는 제1 연결수단과;
상기 스페셜 테스트신호 발생수단에서 발생된 스페셜 테스트신호에 의해 백바이어스전압 발생기 출력단과 어드레스 패드를 연결하는 제2 연결수단을 포함하여 구성된다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1 및 도 2 는 본 발명의 실시예에 의한 입력 핀간의 레벨 인식 및 패드 공유회로를 도시한 것이다.
도 1 및 도 2 에 도시된 바와 같이, 입력핀간의 레벨 인식 및 패드 공유회로는 어드레스 입력핀(A0,A1)에 입력되는 신호의 레벨을 검출하는 레벨 검출부(100)와, 상기 레벨 검출부(100)에서 검출된 레벨에 따라 스페셜 테스트신호(Ssp)를 발생하는 스페셜 테스트신호 발생부(101)와, 상기 스페셜 테스트신호 발생부(101)에서 발생된 스페셜 테스트신호(Ssp)에 의해 어드레스 패드(A11 Pad)와 입력버퍼(102)를 연결하는 엔모스 트랜지스터(N4) 제1 연결부(103)와, 상기 스페셜 테스트신호 발생부(101)에서 발생된 스페셜 테스트신호(Ssp)에 의해 백바이어스전압(VBB) 발생기 출력단과 어드레스 패드(A11 Pad)를 연결하는 피모스 트랜지스터(P4)로 구성된 제2 연결부(104)로 구성된다.
상기 레벨 검출부(100)는 어드레스 입력핀(A0)이 소오스에 연결되고, 드레인이 게이트에 연결된 피모스 트랜지스터(P1)와, 상기 피모스 트랜지스터(P1)의 드레인에 소오스가 연결되고, 드레인이 게이트에 연결된 피모스 트랜지스터(P2)와, 상기 피모스 트랜지스터(P2)의 드레인에 소오스가 연결되고, 게이트가 어드레스 입력핀(A1)에 연결된 피모스 트랜지스터(P3)와, 상기 어드레스 입력핀(A0)에 드레인이 연결되고, 소오스가 게이트에 연결된 엔모스 트랜지스터(N1)와, 상기 엔모스 트랜지스터(N1)의 소오스에 드레인이 연결되고, 소오스가 게이트에 연결된 엔모스 트랜지스터(N2)와, 상기 엔모스 트랜지스터(N2)의 소오스에 드레인이 연결되고, 게이트가 상기 어드레스 입력핀(A1)에 연결되며, 소오스가 상기 피모스 트랜지스터(P3)의 드레인에 연결되어 출력노드(B)를 갖는 엔모스 트랜지스터(N3)로 구성된다.
상기 스페셜 테스트신호 발생부(101)는 상기 레벨 검출부(100)에서 검출된 레벨을 래치하는 제1,제2 인버터(I1),(I2)와,전원전압(VCC)을 상기 인버터(I2)에 공급하는 커패시터(C1)로 구성된다.
이와 같이 구성된 본 발명의 실시예에 의한 입력 핀간의 레벨 인식회로의 동작을 설명하면 다음과 같다.
먼저, 노말(normal) 모드시의 동작을 설명하면 다음과 같다.
파워 온시 디바이스에 전원전압(VCC)가 인가되면 커패시터(C1)에 의해서 노드 C가 전원전압(VCC) 레벨이 되고, 인버터(I2)의 출력이 로우레벨이 된다. 이 상태가 인버터(I1,I2)로 구성된 래치에 래치되어 유지되며, 스페셜 테스트 신호의 레벨은 로직 하이 레벨을 유지하게 된다.
이때, 도 2 에 도시된 엔모스 트랜지스터(N4)는 도통상태, 피모스 트랜지스터(P4)는 단락상태에 있으므로, 어드레스 패드(A11 Pad)가 입력버퍼(102)에 연결되고, VBB 발생기 출력과는 단락되어 정상 동작 상태에 있게 된다.
직렬연결된 3 개의 피모스 트랜지스터(P1-P3)가 도통되기 위해서는 A1-3Vtp 이상(약 A1+2.1V)의 전압 레벨이 어드레스 핀(A0)으로 인가되어야하고, 직렬 연결된 3 개의 엔모스 트랜지스터(N1-N3)가 도통되기 위해서는 A1-3Vtn 이하의 레벨(약 A1-2.1V)이 어드레스 핀(A1)에 인가되어야 한다.
정상 동작시 모든 어드레스 핀들의 전압레벨이 같기 때문에 직렬 연결된 3개의 피모스 트랜지스터(P1-P3)와 직렬 연결된 엔모스 트랜지스터(N1-N3)가 모두 오프상태에 있다.
따라서, 어드레스 핀(A0,A1)에 입력되는 신호는 스페셜 테스트신호(Ssp)에 아무런 영향을 주지 않으므로, 디바이스는 레벨 검출회로의 영향을 받지 않고 정상 동작을 하게 된다.
이후, 스페셜 테스트 인에이블시의 동작을 설명하면 다음과 같다.
어드레스 핀(A)의 레벨을 A1-3Vtp 이상, 예를 들어 A1+3V 로 주면, 3 개의 피모스 트랜지스터(P1-P3)가 도통되어 노드(B)가 하이레벨이 되고, 인버터(I1)의 출력이 로우레벨이 되어 스페셜 테스트신호(Ssp)가 로직 0이 된다.
이 상태가 인버터(I1,I2)로 구성된 래치회로에 래치되어 옵션 테스트 상태가 유지된다. 이때, 도 2 에 도시된 엔모스 트랜지스터(N4)가 단락되고, 피모스 트랜지스터(P4)가 도통되어 어드레스 패드(A11 Pad)는 VBB 발생기 출력에 연결되므로 어드레스 패드(A11 Pad)를 통해 VBB 를 측정할 수 있다.
이후, 스페셜 테스트 디스에이블시의 동작을 설명하면 다음과 같다.
어드레스 핀(A0)의 레벨을 A1-3Vtn 이하, 예를들어 A1-3V로 주면, 직렬연결된 3개의 엔모스 트랜지스터(N1-N3)가 모두 도통되어 노드(B)의 레벨이 로우레벨이 되고, 인버터(I1)의 출력레벨이 하이레벨이 되어 스페셜 테스트신호의 레벨이 로직 1 이 되어 스페셜 테스트가 디스에이블된다.
이 상태가 인버터(I1),(I2)로 구성된 래치회로에 래치되어 정상 상태가 유지된다. 즉, 스페셜 테스트신호(Ssp)의 레벨이 하이레벨이므로 어드레스 패드(A11 Pad)와 VBB 발생기 출력이 분리되어 입력버퍼(102)에 연결된다.
본 발명은 첫째, 입력 레벨을 이용한 옵션선택 및 유지기능을 가짐으로써 입력핀을 사용하여 다양한 옵션 기능을 구현할 수 있다.
둘째, 웨이퍼에서의 옵션 패드 감소 효과로 다이 사이즈 감소를 가능케 하여 생산성을 향상시킬 수 있다.
세째, 옵션 패드를 사용할 수 없는 패키지 상태에서도 옵션 구현을 가능케 하여 테스트 타임 감소 계획(Test time Reduction Scheme)의 활용을 가능하게 하며, 테스트 비용 절감 및 분석 능력을 향상시킨다.
네째, 이 옵션 선택을 활용하여 패키지에서도 내부전압(Vint, VCP, VBLP, VPP등)을 측정을 할 수 있는 효과가 있다.

Claims (5)

  1. 제1,제2 어드레스 입력핀에 입력되는 신호의 레벨을 검출하는 레벨 검출수단과;
    상기 레벨 검출수단에서 검출된 레벨에 따라 스페셜 테스트신호를 발생하는 스페셜 테스트신호 발생수단과;
    상기 스페셜 테스트신호 발생수단에서 발생된 스페셜 테스트신호에 의해 어드레스 패드와 입력버퍼를 연결하는 제1 연결수단과; 및
    상기 스페셜 테스트신호 발생수단에서 발생된 스페셜 테스트신호에 의해 백바이어스전압 발생기 출력단과 어드레스 패드를 연결하는 제2 연결수단을 포함하여 구성되는 것을 특징으로 하는 입력핀간 레벨 인식 및 패드 공유회로.
  2. 제 1 항에 있어서,
    상기 레벨 검출수단은 제1 어드레스 입력핀이 소오스에 연결되고, 드레인이 게이트에 연결된 제1 피모스 트랜지스터와;
    상기 제1 피모스 트랜지스터의 드레인에 소오스가 연결되고, 드레인이 게이트에 연결된 제2 피모스 트랜지스터와;
    상기 제2 피모스 트랜지스터의 드레인에 소오스가 연결되고, 게이트가 제2 어드레스 입력핀에 연결된 제3 피모스 트랜지스터와;
    상기 제1 어드레스 입력핀에 드레인이 연결되고, 소오스가 게이트에 연결된 제1 엔모스 트랜지스터와;
    상기 제1 엔모스 트랜지스터의 소오스에 드레인이 연결되고, 소오스가 게이트에 연결된 제2 엔모스 트랜지스터와; 및
    상기 제2 엔모스 트랜지스터의 소오스에 드레인이 연결되고, 게이트가 상기 제2 어드레스 입력핀에 연결되며, 소오스가 상기 제3 피모스 트랜지스터의 드레인에 연결되어 출력노드를 갖는 제3 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 입력핀간 레벨 인식 및 패드 공유회로.
  3. 제 1 항에 있어서,
    상기 스페셜 테스트신호 발생수단은 상기 레벨 검출수단에서 검출된 레벨을 래치하는 제1,제2 인버터와; 및
    전원전압을 파워-온시 출력단에 공급하는 커패시터로 구성되는 것을 특징으로 하는 입력핀간 레벨 인식 및 패드 공유회로.
  4. 제 1 항에 있어서,
    상기 제1 연결수단은 1 개의 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 입력핀간 레벨 인식 및 패드 공유회로.
  5. 제 1 항에 있어서,
    상기 제1 연결수단은 1 개의 피모스 트랜지스터로 구성되는 것을 특징으로 하는 입력핀간 레벨 인식 및 패드 공유회로.
KR1019970082292A 1997-12-31 1997-12-31 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치 KR100250029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970082292A KR100250029B1 (ko) 1997-12-31 1997-12-31 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970082292A KR100250029B1 (ko) 1997-12-31 1997-12-31 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치

Publications (2)

Publication Number Publication Date
KR19990061987A KR19990061987A (ko) 1999-07-26
KR100250029B1 true KR100250029B1 (ko) 2000-03-15

Family

ID=19530825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082292A KR100250029B1 (ko) 1997-12-31 1997-12-31 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치

Country Status (1)

Country Link
KR (1) KR100250029B1 (ko)

Also Published As

Publication number Publication date
KR19990061987A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100190101B1 (ko) 반도체 장치의 내부 전압 변환 회로
US20040012991A1 (en) Semiconductor memory module
KR100200916B1 (ko) 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
US6621283B1 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
US7701789B2 (en) Semiconductor device
US5751158A (en) Method and apparatus for selectively deriving a boosted voltage exceeding an internal voltage
KR100250029B1 (ko) 반도체 메모리 소자의 리던던시 셀 중복소거 방지장치
US6535440B2 (en) Apparatus and method for package level burn-in test in semiconductor device
KR100239906B1 (ko) 입력핀간 레벨 인식 및 패드 공유회로
KR100230401B1 (ko) 반도체 메모리장치의 dc 신호 측정회로
KR100311972B1 (ko) 반도체 메모리 장치의 모드신호 발생장치
US6496433B2 (en) Semiconductor device and semiconductor device testing method
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
US20090273987A1 (en) Data output circuit of semiconductor memory apparatus
KR20140025260A (ko) 집적회로 칩
US7719907B2 (en) Test circuit for semiconductor memory device
KR100303346B1 (ko) 반도체메모리소자의모드선택회로
KR100280390B1 (ko) 메모리의 내부전압감지회로
KR100200732B1 (ko) 동작조건 변경수단을 구비하는 반도체 메모리장치
US20070070672A1 (en) Semiconductor device and driving method thereof
KR100212148B1 (ko) 테스트 모드시 내부 전원전압 클램프 회로
KR100569543B1 (ko) 반도체 메모리 테스트 장치
KR100933804B1 (ko) 다중 모드 반도체 메모리에서 모드 선택 장치 및 방법
KR20050058632A (ko) Ｎｃ 핀을 이용하여 직류 전압 레벨의 검출이 가능한반도체 패키지.
KR200309902Y1 (ko) 에스디램의 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee