KR100280390B1

KR100280390B1 - 메모리의 내부전압감지회로

Info

Publication number: KR100280390B1
Application number: KR1019930000881A
Authority: KR
Inventors: 김종호
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1993-01-25
Filing date: 1993-01-25
Publication date: 2001-02-01

Abstract

본 발명은 메모리의 내부전압발생회로에 관한 것으로, 종래에는 웨이퍼 상태에서만 내부전압을 검출할 수 있어 번-인모드(Burn-In mode)의 내부전압을 확인 할 수 없는 문제점이 있었다.

이러한 점을 감안하여 본 발명에서는 외부고전압을 감지하는 회로와 내부전압을 스위칭하는 회로를 구성함으로써 외부고전압의 레벨에 따라 임의로 설정된 단자로 내부전압을 출력시키게 된다. 이에 따라, 번-인모드(Burn-In mode)에서 패키지(package)상태인 메모리의 내부전압을 확인할 수 있다.

Description

메모리의 내부전압감지회로

제1도는 웨이퍼 상태 패드의 단자 접속도.

제2도는 패키지 상태 패드의 단자 접속도.

제3도는 외부 고전압 입력을 보인 구성도.

제4도는 내부 전압 출력을 보인 구성도.

제5도, 제6도는 제4도에 있어서, 고전압감지부의 상세 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 내부전압발생부 2 : 전압출력스위칭부

3 : 고전압감지부 4 : 외부전압입력단자

5 : 내부전압출력단자 IN₁,IN₂: 인버터

N₁-N₂₄,P₁-P₃: 트랜지스터

본 발명은 메모리의 내부전압검출에 관한 것으로, 특히 외부공급전압에 따라 패키지(package)상태인 메모리의 내부발생전압을 감지하는 메모리의 내부전압감지회로에 관한 것이다.

종래에는 외부전압에 의해 발생된 내부전압을 감지하기 위해서는 웨이퍼 상태에서 가능하며 특히 디램(DRAM)의 경우 제1도 웨이퍼 상태 패드의 단자 접속도에 도시된 바와같이 내부전압공급단자(V_DD), 비트라인프리차지전압단자(V_BLP), 셀플레이트전압단자(V_CP), 워드라인부스팅전압단자(V_PP) 및 백바이어스전압단자(V_BB)로 외부전압(V_CC)에 따라 적절한 내부전압을 출력하게 구성된 것으로, 이와같은 종래 기술의 동작과정을 제2도를 참조하여 설명하면 다음과 같다.

디램(DRAM)등과 같은 기억소자를 집적함에 따라 제1도의 웨이퍼 상태에서 외부전압(V_CC)을 공급하면 내부전압발생단자(V_DD)(V_BLP)(V_CP)(V_PP)(V_BB)에서 외부전압(V_CC)에 따른 적절한 내부전압이 발생되며 이 내부전압은 프로우브카드(probe card)로 검출할 수 있다.

그러나, 종래에는 기억소자가 제2도에 도시된 바와같은 패키지(package)상태가 되면 내부전압발생단자가 없어 외부에서 내부전압을 감지할 수 없음으로 번-인모드(Burn-In mode)에 따른 내부전압이 발생되는지 알 수 없는 문제점이 있었다.

본 발명은 이러한 종래의 문제점을 해소시키기 위하여 외부의 고전압을 감지함에 따라 내부전압을 출력시키도록 회로를 구성함으로써 번인상태의 내부전압을 검출하는 메모리의 내부전압감지회로를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

본 발명 메모리의 내부전압감지회로는 제3도 내지 제5도에 도시한 바와같이, 외부고전압(HV)이 외부전압입력단자(5)로 입력되면 외부전압(V_CC)과 비교함에 따라 출력스위칭신호(V₁)를 출력하는 고전압감지부(3)와, 이 고전압감지부(3)의 출력(V₁)에 따라 내부전압발생부(1)의 출력(V₂)을 내부전압출력단자(4)로 스위칭하게 피모스트랜지스터(P₃)로된 전압출력제어부(2)로 구성한 것으로, 상기 고전압 감지부(3)는 고전압(HV)을 드레인과 게이트가 공통접속된 트랜지스터(N₁-N₆)를 순차적으로 통해 접지시키고 전압(V_CC)을 드레인 및 게이트가 공통접속된 트랜지스터(N₁₀-N₁₃)를 통해 접지시키며 외부전압(V_CC)이 소스에 공통접속된 트랜지스터(P₁)(P₂)의 드레인을 게이트에 전압(V_CC)이 인가된 트랜지스터(N₉)를 통해 소스가 접지된 트랜지스터(N₇)(N₉)의 드레인에 각기 접속하고 상기 트랜지스터(N₃,N₄)(N₁₀,N₁₁)의 접속점을 상기 트랜지스터(N₇)(N₈)의 게이트에 각기 접속하며 상기 트랜지스터(P₁)(P₂)의 게이트를 상기 트랜지스터(N₇)의 드레인에 접속하고 상기 트랜지스터(P₂)(N₈)의 드레인을 인버터(IN₁)에 접속하여 출력스위칭신호(V₁)가 출력되게 구성한다.

이와같이 구성한 본 발명 내부전압감지회로의 작용 및 효과를 상세히 설명하면 다음과 같다.

내부전압을 감지하기 위해 외부전압공급단자(V_CC) 및 접지단자를 제외한 입출력단자중 임의의 단자인 외부전압입력단자(5)에 고전압(HV)을 입력시키면 단자(N_A)로 상기 고전압(HV)을 감지한 고전압감지부(3)는 게이트와 드레인이 공통접속된 트랜지스터(N₁-N₆)를 순차적으로 통해 전압강하시키며 외부전압(V_CC)을 게이트와 드레인이 공통접속된 트랜지스터(N₁₀-N₁₃)를 순차적으로 통해 전압강하시키는데 상기 트랜지스터(N₁-N₆)(N₁₀-N₁₃)는 각기 약 0.7V정도 전압강하시킨다.

이때, 트랜지스터(N₃,N₄)(N₁₀,N₁₁)의 접속점이 전압(V₃)(V₄)이 차동증폭기인 트랜지스터(N₇)(N₈)의 게이트에 각기 접속되어 내부전압감지를 위한 외부고전압(HV)과 외부전압(V_CC)을 비교함에 따라 상기 트랜지스터(N₈)의 드레인 전압이 인버터(IN₁)를 통해 반전되고 이 반전된 출력스위칭신호(V₁)를 게이트에 입력받은 전압출력제어부(2)의 트랜지스터(P₃)가 내부전압발생부(1)의 출력(V₂)을 스위칭하게 된다.

즉, 외부고전압(HV)을 전압강하시킨 전압(V₃)이 외부전압(V_CC)을 전압강하시킨 전압(V₄)보다 1.4V 높을 경우 트랜지스터(P₁)(P₂)가 턴온되고 트랜지스터(N₈)가 턴오프됨으로 인버터(IN₁)가 저전위의 출력스우칭신호(V₁)를 출력하여 전압출력제어부(2)의 트랜지스터(P₃)가 턴온됨에 따라 내부전압발생부(1)의 출력(V₂)은 내부전압출력단자(4)에 출력된다.

또한, 외부고전압(HV)이 임의의 전압(V_CC+1.4V)보다 낮은 경우 트랜지스터(N₈)가 턴온되고 트랜지스터(N₇)(P₁)(P₂)가 턴오프됨으로 인버터(IN₁)의 출력(V₁)이 고전위가 되어 전압출력제어부(2)의 트랜지스터(P₃)가 턴오프됨으로써 내부전압발생부(1)의 출력(V₂)은 내부전압출력단자(4)에 출력되지 않으며 정상적인 상태로 동작된다.

한편, 본 발명의 다른 실시예는 제6도에 도시한 바와 같이, 드레인과 게이트가 접속된 트랜지스터(N₁₄-N₁₈)(N₂₀-N₂₄)를 각기 직렬접속하여 상기 트랜지스터(N₁₈)(N₂₀)사이에 전압(V_CC)이 드레인과 게이트에 접속된 트랜지스터(N₁₉)의 소스가 게이트에 접속된 트랜지스터(N₂₀)를 접속하고 상기 트랜지스터(N₁₄)의 드레인 및 게이트에 외부고전압(HV) 입력을 위한 외부전압입력단자(5)를 접속하며 상기 트랜지스터(N₂₃,N₂₄)의 접속점이 접속된 인버터(IN₂)에서 출력스위칭신호(V₁)가 출력되게 구성한 것으로, 외부고전압(HV)이 입력되면 트랜지스터(N₁₄-N₁₈)(N₂₀-N₂₄)를 통해 순차적으로 전압강하되고 트랜지스터(N₂₄)의 드레인전압을 인버터(IN₂)에서 반전시킴에 따라 출력스위칭신호(V₁)가 출력된다.

이에따라, 인버터(IN₂)의 출력(V₁)에 따라 전압출력제어부(2)의 트랜지스터(P₃)가 턴온,턴오프되어 내부전압발생부(1)의 출력(V₁)이 내부전압출력단자(4)로 출력되는 것을 제어하게 된다.

상기에서 상세히 설명한 바와같이 본 발명 메모리의 내부전압 감지회로는 내부전압감지를 위한 외부고전압에 따라 내부전압을 출력시킴으로 패키지 상태의 내부전압을 검출할 수 있어 번-인모드(Burn-In mode)의 내부전압을 확인할 수 있는 효과가 있다.

Claims

전압(V_CC)과 임의의 외부전압입력단자(5)의 외부고전압(HV)을 전압강하시켜 차동증폭함에 따라 출력스위칭신호(V₁)를 발생시키는 고전압감지부(3)와, 이 고전압감지부(3)의 출력(V₁)에 따라 내부전압발생부(1)의 출력(V₂)을 내부전압출력단자(4)에 스위칭시키는 전압출력제어부(2)로 구성한 것을 특징으로 하는 메모리의 내부전압감지회로.
제1항에 있어서, 전압출력제어부(2)는 출력스위칭신호(V₁)에 따라 턴온,턴오프되어 내부전압발생부(1)의 출력(V₂)을 제어하는 트랜지스터(P₃)로 구성한 것을 특징으로 하는 메모리의 내부전압감지회로.
제1항에 있어서, 고전압감지부(3)는 외부고전압(HV)과 전압(V_CC)을 각기 전압강하시키게 드레인과 게이트가 접속된 트랜지스터(N₁-N₆)(N₁₀-N₁₃)를 각기 직렬접속하고 상기 트랜지스터(N₃,N₄)(N₁₀,N₁₁)의 접속점을 차동증폭기인 트랜지스터(N₇)(N₈)의 게이트에 각기 접속하며 상기 트랜지스터(N₈)의 드레인 전압을 인버터(IN₁)를 통해 반전시키게 구성한 것을 특징으로 하는 메모리의 내부전압감지회로.
제1항에 있어서, 고전압감지부(3)는 드레인과 게이트가 접속된 트랜지스터(N₁₄-N₁₈)(N₂₁-N₂₄)를 각기 직렬접속하여 상기 트랜지스터(N₁₄)의 드레인과 게이트에 고전압(HV)을 접속하고 상기 트랜지스터(N₁₈)(N₂₀)사이에 드레인과 게이트에 전압(V_CC)이 접속된 트랜지스터(N₁₉)의 소스가 게이트에 접속된 트랜지스터(N₂₀)를 접속하며 상기 트랜지스터(N₂₃)(N₂₄)의 접속점을 인버터(IN₂)에 접속하여 구성한 것을 특징으로 하는 메모리의 내부전압감지회로.