KR0164802B1 - 범 인 테스트 모드 구동회로 - Google Patents

범 인 테스트 모드 구동회로 Download PDF

Info

Publication number
KR0164802B1
KR0164802B1 KR1019950020767A KR19950020767A KR0164802B1 KR 0164802 B1 KR0164802 B1 KR 0164802B1 KR 1019950020767 A KR1019950020767 A KR 1019950020767A KR 19950020767 A KR19950020767 A KR 19950020767A KR 0164802 B1 KR0164802 B1 KR 0164802B1
Authority
KR
South Korea
Prior art keywords
burn
voltage
test mode
test
gate
Prior art date
Application number
KR1019950020767A
Other languages
English (en)
Other versions
KR970008208A (ko
Inventor
정민철
박희철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950020767A priority Critical patent/KR0164802B1/ko
Publication of KR970008208A publication Critical patent/KR970008208A/ko
Application granted granted Critical
Publication of KR0164802B1 publication Critical patent/KR0164802B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
번인 전압을 자동으로 감지하고 번인 모드의 로직 레벨을 발생시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
사용자에게 보장되는 동작전압이 아닌 상기 번인 테스트 전압이 자동으로 감지되어 스태틱 워드라인 인에이블 상태로 전환되는 번인 테스트 모드 구동 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
번인 테스트 모드 전압이 감지되는 전압 감지 회로부와, 상기 전압 감지 회로부의 출력과 기준전압과 비교되어 증폭출력되는 비교증폭부와, 순간적인 전원 쇼트 펄스 및 오동작으로 소자가 번인 테스트 모드로 진입함을 방지하며 실제적인 번인 테스트 모드의 초기상태를 감지하여 원하는 레벨을 만들고 일정시간 번인 테스트 시간이 유지되어야만 상기 전압 감지 회로부의 출력 레벨에 응답되어 상기 번인 테스트 로직 레벨이 생성되는 시간 감지 회로부를 가지는 것을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 번인 테스트 모드 구동 회로에 적합하게 사용된다.

Description

번인 테스트 모드 구동 회로
제1도는 본 발명에 따른 번인 테스트 모드 구동 회로.
제2,3도는 본 발명에 따른 번인 테스트 모드 구동 회로의 파형도.
본 발명은 반도체 메모리 장치에 있어서, 번인(burn-in) 테스트 모드(mode) 구동 회로에 관한 것으로, 특히 번인 전압을 자동으로 감지하고 번인 모드의 로직 레벨을 발생시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 관한 것이다.
일반적으로, 반도체 메모리 장치의 초기 불량을 사전에 차단하기 위해서는 상기 번인 테스트 단계가 반드시 필요하다. 그러나, 펄스화된 워드라인 인에이블(pulsed word line enable)방식의 반도체 메모리 장치의 경우에는 원드라인이 인에이블 되어 있는 시간이 짧음으로 인하여 상기 반도체 메모리 장치의 메모리 셀 트랜지스터에 스트레스를 줄 수 있는 시간이 짧다. 그러므로, 상기 번인 테스트 시간이 길어지는 문제점이 있다. 이의 개선책으로 상기 번인 테스트 모드 구동회로의 퓨즈소거(fuse cutting)방식이나 번인진입특정전압(supper voltage, Vcc+α) 인가방법을 이용하여 상기 펄스화된 인에이블 방식을 스태틱(static) 워드라인 인에이블 방식으로 전환하게 된다. 따라서, 워드라인의 인에이블 시간이 증가하게 되어 짧은 시간동안 원하는 만큼의 상기 스트레스를 셀 상에 가해줄 수 있다. 여기서는 특히 개선된 상기 번인진입특정전압 인가형 번인 테스트 모드 구동회로에 관한 것이다. 통상적인 상기 번인진입특정전압 인가형 번인 테스트 모드 구동회로에서는 상기 반도체 메모리 장치에 번인 테스트 전압이 인가되는 동시에 특정하게 지정된 핀(pin)에 번인 테스트 전압+α(번인진입특정전압)가 인가되면서 상기 펄스화된 워드라인 인에이블 방식이 상기 스태틱 인에이블 방식으로 전환되게 된다. 이때, 번인 테스트가 수행되는 소자에는 상기 번인 테스트 전압 및 번인진입특정전압을 위한 분리된 전원(power)이 요구되며, 소자의 NO Connection 핀 내지 특정한 어드레스 핀을 상기 번인진입특정전압을 인가하기 위한 핀으로 이용됨에 따라 상기 번인 테스트 모드로 만들기 위해 추가의 회로와 복잡한 절차가 요구되는 문제점이 초래된다.
따라서, 본 발명의 목적은 번인 테스트가 수행되는 소자에 분리된 전원이나 추가의 회로 필요없이 펄스화된 워드라인 인에이블 상태를 스태틱 워드라인 인에이블 상태로 전환되게 하는 번인 테스트 모드 구동회로를 제공함에 있다.
본 발명의 다른 목적은 사용자에게 보장되는 동작전압이 아닌 상기 번인 테스트 전압을 자동으로 감지하여 스태틱 워드라인 인에이블 상태로 전환되는 번인 테스트 모드 구동 회로를 제공함에 있다.
본 발명의 목적들을 달성하기 위한 기술적 사상에 따르면, 번인 테스트 전압이 자동으로 감지되어 펄스화된 워드라인 인에이블 방식을 스태틱 워드라인 인에이블 상태로 전환시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 있어서 번인 테스트 모드 전압이 감지되는 전압 감지 회로부와 상기 전압 감지 회로부의 출력과 기준전압이 비교되어 증폭출력되는 비교증폭부와 순간적인 전원 쇼트 펄스 및 오동작으로부터 번인 테스트 모드로 진입됨을 방지하고 실제적인 번인 테스트 모드의 초기상태를 감지하여 원하는 레벨을 만들어서 일정시간 번인 테스트 시간이 유지되어야만 상기 전압 감지 회로부의 출력 레벨에 응답되어 상기 번인 테스트 모드의 로직 레벨을 생성시키는 시간 감지 회로부를 가지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따라 번인 테스트 전압이 자동으로 감지되어 펄스화된 워드라인 인에이블 방식을 스태틱 워드라인 인에이블 상태로 전환시키는 번인 테스트 모드 구동 회로를 도시하고 있다.
제2,3도는 본 발명에 따른 번인 테스트 모드 구동 회로의 파형도를 도시하고 있다.
상기 제1도 및 제2,3도를 참조하여 구성 및 동작설명이 후술된다.
즉, 사용자가 실제로 사용하지 않으며 또한 설계자가 완전한 동작을 보장하지 않는 상기 번인 테스트 전압이 감지되는 전압 감지 회로부(50)와, 상기 전압 감지 회로부(50)의 출력인 상기 감지되는 전압과 기준전압(100)과 비교되어 증폭출력되는 비교증폭부(60)와, 그리고, 순간적인 전원 쇼트 펄스(power short pulse) 및 오동작으로부터 번인 테스트 모드의 진입을 방지하고 실제적인 번인 모드의 초기상태를 감지하여 일정시간 번인 테스트 시간이 유지되어야만 원하는 레벨을 만들어 상기 전압 감지 회로부(50)의 출력레벨에 응답하는 번인 테스트 모드의 로직레벨이 생성되는 시간 감지 회로부(70)로 구비된다.
상기 전압 감지 회로부(50)의 구성은 드레인과 게이트가 쇼트된 제1, 2, 3, 4, 5, 6, 7엔형모오스트랜지스터들(1,2,3,4,5,6,7)의 채널이 직렬로 접지전압단자와 연결되어 있다.
상기 비교증폭부(60)의 구성에 있어서 게이트는 상기 전압 감지 회로부(50)의 출력단과 연결되고 소오스는 접지전압단자와 연결된 제8엔형모오스트랜지스터(12)의 드레인과 연결되는 제9엔형모오스트랜지스터(10)와, 게이트는 상기 기준전압(100)이 인가되고 소오스는 상기 제8엔형모오스트랜지스터(12)의 드레인 및 상기 제9엔형모오스트랜지스터(10)의 소오스와 공통연결되는 제10엔형모오스트랜지스터(11)와, 게이트와 소오스는 상기 제10엔형모오스트랜지스터(11)의 드레인과 연결되고 드레인은 상기 제1엔형트랜지스터(1)의 드레인과 게이트가 공통연결되는 전원전압단자(200)와 연결되는 제11피형모오스트랜지스터(9)와, 게이트는 상기 제11피형모오스트랜지스터(9)의 게이트와 연결되고 소오스는 상기 제9엔형모오스트랜지스터(10)의 드레인과 연결되고 드레인은 상기 제1엔형트랜지스터(1)의 드레인과 게이트가 공통연결되는 전원전압단자(200)와 연결되는 제12피형모오스트랜지스터(8)로 구비된다. 따라서, 상기 비교증폭부(60)의 출력단인 노드1(NODE 1)에는 번인 테스트 전압이 인가되었을땐 0의 로직레벨이 되고 이 레벨을 기준으로 로직을 구현하여 0 내지 1의 로직레벨을 생성시키고 이러한 로직레벨이 차례로 전달되어 상기 번인 테스트 로직레벨(out)로 인가된다. 그리고, 본 발명에서는 상기의 번인 테스트 로직레벨을 1로 하였으며 상기 번인 테스트 전압이 인가되지 않았을 경우에는 언제든지 레벨 0으로 하였다.
상기 시간 감지 회로부(70)의 구성에 있어서 한측에는 상기 비교증폭부(60)의 출력단인 노드 1(Node 1)과 연결되고 타측에는 접지전압단자와 연결되는 노아게이트(13)와, 한측에는 상기 노아게이트(13)의 출력단과 연결되고 타측에는 지연수단(14)에 의해 지연된 노아게이트(13)의 출력신호가 인가되는 난드게이트(15)와, 상기 난드게이트(15)의 출력단과 연결되어 번인 테스트의 로직레벨 OUT이 되는 인버터(16)로 구비된다. 본 발명에서는 상기 지연수단(14)에 RC지연수단을 이용하여 약 72μsec이상 상기 번인 테스트 전압이 유지되어야만 번인 테스트 상태인 상기 스태틱 워드라인 방식으로 전환시키는 번인 테스트 모드 구동 회로의 기준입력인 번인 테스트 로직레벨 1을 생성시킬 수 있으며 약 72μsec이하로 유지되는 번인 테스트 전압에서는 상기 번인 테스트 로직레벨 1을 생성시킬 수 없도록 하였다. 그러나, 이 RC 지연수단은 인버터 연결 지연수단으로 대체가 가능하며 상황에 적합하게 지연시간을 조절할 수 있다.
상기한 바와 같은 본 발명에 따르면 번인 테스트 전압이 자동으로 감지되어 스태틱 워드라인 인에이블 상태로 전환시킬 수 있는 효과가 있다.

Claims (6)

  1. 번인 테스트 전압이 자동으로 감지되어 펄스화된 워드라인 인에이블 방식을 스태틱 워드라인 인에이블 상태로 전환시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 있어서: 번인 테스트 모드 전압이 감지되는 전압 감지 회로부와; 상기 전압 감지 회로부의 출력과 기준전압과 비교되어 증폭출력되는 비교증폭부와; 순간적인 전원 쇼트 펄스 및 오동작으로 번인 테스트 모드로 진입함을 방지하며 실제적인 번인 테스트 모드의 초기상태를 감지하여 원하는 레벨을 만들어서 일정시간 번인 테스트 시간이 유지되어야만 상기 전압 감지 회로부의 출력 레벨에 응답되어 상기 번인 테스트 모드의 로직 레벨이 생성되는 시간 감지 회로부를 가지는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  2. 제1항에 있어서; 상기 전압 감지 회로부는 드레인과 게이트가 쇼트된 제1, 2, 3, 4, 5, 6, 7엔형모오스트랜지스터들의 채널이 직렬로 접지전압단자와 연결되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  3. 제1항에 있어서; 상기 전압 감지 회로부는 드레인과 게이트가 쇼트된 제1, 2, 3, 4, 5, 6, 7피형모오스트랜지스터들의 채널이 직렬로 접지전압단자와 연결되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  4. 제1항에 있어서; 상기 비교증폭부는 게이트는 상기 전압 감지 회로부의 출력단과 연결되고 소오스는 접지전압단자와 연결된 제8엔형모오스트랜지스터의 드레인과 연결되는 제9엔형모오스트랜지스터와, 게이트는 상기 기준전압이 인가되고 소오스는 상기 제8엔형모오스트랜지스터의 드레인 및 상기 제9엔형모오스트랜지스터의 소오스와 공통연결되는 제10엔형모오스트랜지스터와, 게이트와 소오스는 상기 제10엔형모오스트랜지스터의 드레인과 연결되고 드레인은 상기 제1엔형트랜지스터의 드레인과 게이트가 공통연결되는 전원전압단자와 연결되는 제11피형모오스트랜지스터와, 게이트는 상기 제11피형모오스트랜지스터의 게이트와 연결되고 소오스는 상기 제9엔형모오스트랜지스터의 드레이과 연결되고 드레인은 상기 제1엔형트랜지스터의 드레인과 게이트가 공통연결되는 전원전압단자와 연결되는 제12피형모오스트랜지스터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  5. 제1항에 있어서; 상기 시간 감지 회로부는 한측에는 상기 비교증폭부의 출력단인 노드 1과 연결되고 타측에는 접지전압단자와 연결되는 노아게이트와, 한측에는 상기 노아게이트의 출력단과 연결되고 타측에는 RC지연수단 내지 인버터 연결 지연수단에 의해 지연된 노아게이트의 출력신호가 인가되는 난드게이트와, 상기 난드게이트의 출력단과 연결되어 출력 OUT이 되는 인버터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  6. 제5항에 있어서; 상기 RC지연수단 내지 인버터 연결 지연수단은 번인 테스트 상태인 상기 스태틱 워드라인 방식으로 전환시키기 위해 상기 RC지연수단 내지 인버터 연결 지연수단의 지연시간 이상 상기 번인 테스트 전압이 유지되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
KR1019950020767A 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로 KR0164802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020767A KR0164802B1 (ko) 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020767A KR0164802B1 (ko) 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로

Publications (2)

Publication Number Publication Date
KR970008208A KR970008208A (ko) 1997-02-24
KR0164802B1 true KR0164802B1 (ko) 1999-02-01

Family

ID=19420631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020767A KR0164802B1 (ko) 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로

Country Status (1)

Country Link
KR (1) KR0164802B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541797B1 (ko) * 1998-06-05 2006-04-06 삼성전자주식회사 반도체 장치의 테스트 제어회로
KR100772542B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253282B1 (ko) * 1997-04-01 2000-05-01 김영환 메모리소자의소모전력자동감소회로
KR100313934B1 (ko) * 1998-05-29 2001-12-12 김영환 반도체 소자의 고온 고전압 동작 시험 모드(burn-in test mode) 진입 개선장치
KR100460073B1 (ko) * 1998-09-11 2005-04-06 주식회사 하이닉스반도체 반도체메모리의번-인모드제어회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541797B1 (ko) * 1998-06-05 2006-04-06 삼성전자주식회사 반도체 장치의 테스트 제어회로
KR100772542B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법

Also Published As

Publication number Publication date
KR970008208A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
EP0399240B1 (en) Semiconductor memory device
US6867641B2 (en) Internal voltage generator for semiconductor device
KR19990084474A (ko) 저전력 정적 램의 셀 구조
US5825698A (en) Redundancy decoding circuit for a semiconductor memory device
KR0164802B1 (ko) 범 인 테스트 모드 구동회로
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
KR970005570B1 (ko) 데이타 출력버퍼
US5953279A (en) Fuse option circuit for memory device
KR970017606A (ko) 반도체 메모리 장치
US6327178B1 (en) Programmable circuit and its method of operation
KR0184142B1 (ko) 전압 레벨 검출 회로
KR100231430B1 (ko) 반도체 메모리소자의 데이터출력 버퍼회로
KR100530868B1 (ko) 내부 전원 전압 발생 회로들을 갖는 반도체 장치
KR20000055257A (ko) 반도체 메모리 장치의 모드신호 발생장치
JP3211881B2 (ja) 半導体記憶装置
KR100654631B1 (ko) 고전압 출력보호회로
JP2954080B2 (ja) 不揮発性半導体メモリ
KR20020067895A (ko) 반도체 장치
KR100243018B1 (ko) 테스트 모드 회로
KR100253646B1 (ko) 반도체메모리장치의시그너쳐회로.
KR100596790B1 (ko) 고전압 발생기
KR100269619B1 (ko) 저전압 검출회로
KR100271625B1 (ko) 어드레스 천이 합성회로
KR100238963B1 (ko) 반도체 메모리 장치의 리페어 회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee