KR970008208A - 번인 테스트 모드 구동 회로 - Google Patents

번인 테스트 모드 구동 회로 Download PDF

Info

Publication number
KR970008208A
KR970008208A KR1019950020767A KR19950020767A KR970008208A KR 970008208 A KR970008208 A KR 970008208A KR 1019950020767 A KR1019950020767 A KR 1019950020767A KR 19950020767 A KR19950020767 A KR 19950020767A KR 970008208 A KR970008208 A KR 970008208A
Authority
KR
South Korea
Prior art keywords
burn
voltage
test mode
gate
test
Prior art date
Application number
KR1019950020767A
Other languages
English (en)
Other versions
KR0164802B1 (ko
Inventor
정민철
박희철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950020767A priority Critical patent/KR0164802B1/ko
Publication of KR970008208A publication Critical patent/KR970008208A/ko
Application granted granted Critical
Publication of KR0164802B1 publication Critical patent/KR0164802B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
번인 전압을 자동으로 감지하고 번인 모드의 로직 레벨을 발생시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
사용자에게 보장되는 동작전압이 아닌 상기 테스트 전압이 자동으로 감지되어 스택틱 워드라인 인에이블 상태로 전환되는 번인 테스트 모드 구동 회로를 제공함에 있다.
3.발명의 해결방법의 요지
번인 테스트 모드 전압이 감지되는 전압 감지 회로부와, 상기 전압 감지 회로부의 출력과 기준전압과 비교되어 증폭출력되는 비교증폭부와, 순간적인 전원 쇼트 펄스 및 오동작으로 소자가 번인 테스트 모드로 진입함을 방지하며 실제적인 번인 테스트 모드의 초기상태를 감지하여 원하는 레벨을 만들고 일정시간 번인 테스트 시간이 유지되어야만 상기 전압 감지 회로부터 출력 레벨에 응답되어 상기 테스트 로직 레벨이 생성되는 시간 감지 회로부를 가지는 것을 요지로 한다.
4.발명의 중요한 용도
반도체 메모리 장치의 번인 테스트 모드 구동 회로에 적합하게 사용된다.

Description

번인 테스트 모드 구동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 번인 테스트 모드 구동 회로.

Claims (6)

  1. 번인 테스트 전압이 자동으로 감지되어 펄스화된 워드라인 인에이블 방식을 스택틱 워드라인 인에이블 상태로 전환시키는 반도체 메모리 장치의 번인 테스트 모드 구동 회로에 있어서 ; 번인 테스트 모드 전압이 감지되는 전압 감지 회로부와 ; 상기 전압 감지 회로부의 출력과 기준전압과 비교되어 증폭출력되는 비교증폭부와; 순간적인 전원 쇼트 펄스 및 오동작으로 소자가 번인 테스트 모드로 진입함을 방지하며 실제적인 번인 테스트 모드의 초기상태를 감지하여 원하는 레벨을 만들고 일정시간 번인 테스트 시간이 유지되어야만 상기전압 감지 회로부의 출력 레벨에 응답되어 상기 번인 테스트 로직 레벨이 생성되는 시간 감지 회로부를 가지는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  2. 제1항에 있어서; 상기 전압 감지 회로부는 드레인과 게이트가 쇼트된 제1,2,3,4,5,6,7엔형 모오스트랜지스터들의 채널이 직렬로 접지 전압단자와 연결되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  3. 제1항에 있어서; 상기 전압 감지 회로부는 드레인과 게이트가 쇼트된 제1,2,3,4,5,6,7피형 모오스트랜지스터들의 채널이 직렬로 접지 전압단자와 연결되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  4. 제1항에 있어서; 상기 비교증폭부는 게이트는 상기 전압 감지 회로부의 출력단과 연결되고 소오스는 접지 전압단자와 연결된 제8엔형모오스 트랜지스터의 드레인과 연결되는 제9엔형모오스트랜지스터와, 게이트 상기 기준전압이 인가되고 소오스는 상기 제8엔형모오스트랜지스터의 드레인 및 상기 제9엔형모오스트랜지스터의 소오스와 공통연결되는 제10엔형모오스트랜지스터와, 게이트와 소오스는 상기 제10엔형모오스트랜지스터의 드레인과 연결되고 드레인은 상기 제1엔형 트랜지스터의 드레인과 게이트가 공통연결되는 전원전압단자와 연결되는 제11피형모오스트랜지스터와, 게이트는 상기 제11피형모오스트랜지스터의 게이트와 연결되고 소오스는 상기 제9엔형모오스트랜지스터의 드레인과 연결되고 드레인과 상기 제1엔형트랜지스터의 드레인과 게이트가 공통 연결되는 전원전압단자와 연결되는 제12피형모오스트랜지스터를 가지는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 모드 구동 회로.
  5. 제1항에 있어서; 상기 시간 감지 회로부는 한측에는 상기 비교증폭부의 출력단인 노드 1과 연결되고 타측에는 접지전압단자와 연결되는 노아게이트와, 한측에는 상기 노아게이트의 출력단과 연결되고 타측에는 RC지연수단 내지 인버터 연결 지연수단에 의해 지연된 노아게이트의 출력신호가 인가되는 난드게이트와, 상기 난드게이트의 출력단과 연결되어 출력OUT이 되는 인버터를 가지는 것을 특징으로 하는 반도체메모리 장치의 번인 테스트 모드 구동 회로
  6. 제5항에 있어서; 상기RC지연수단 내지 인버터 연결 지연수단은 번인 테스트 상태인 상기 스태틱 워드라인 방식으로 전환시키기 위해 상기RC 지연수단 내지 인버터 연결 지연수단의 지연시간 이상 상기 번인 테스트 전압이 유지되는 것을 특징으로 하는 반도체 메모리 장티의 번인 테스트 모드 구동 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020767A 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로 KR0164802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020767A KR0164802B1 (ko) 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020767A KR0164802B1 (ko) 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로

Publications (2)

Publication Number Publication Date
KR970008208A true KR970008208A (ko) 1997-02-24
KR0164802B1 KR0164802B1 (ko) 1999-02-01

Family

ID=19420631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020767A KR0164802B1 (ko) 1995-07-14 1995-07-14 범 인 테스트 모드 구동회로

Country Status (1)

Country Link
KR (1) KR0164802B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253282B1 (ko) * 1997-04-01 2000-05-01 김영환 메모리소자의소모전력자동감소회로
KR100313934B1 (ko) * 1998-05-29 2001-12-12 김영환 반도체 소자의 고온 고전압 동작 시험 모드(burn-in test mode) 진입 개선장치
KR100460073B1 (ko) * 1998-09-11 2005-04-06 주식회사 하이닉스반도체 반도체메모리의번-인모드제어회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541797B1 (ko) * 1998-06-05 2006-04-06 삼성전자주식회사 반도체 장치의 테스트 제어회로
KR100772542B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253282B1 (ko) * 1997-04-01 2000-05-01 김영환 메모리소자의소모전력자동감소회로
KR100313934B1 (ko) * 1998-05-29 2001-12-12 김영환 반도체 소자의 고온 고전압 동작 시험 모드(burn-in test mode) 진입 개선장치
KR100460073B1 (ko) * 1998-09-11 2005-04-06 주식회사 하이닉스반도체 반도체메모리의번-인모드제어회로

Also Published As

Publication number Publication date
KR0164802B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR930004177B1 (ko) 반도체 기억장치
KR920020507A (ko) 반도체 집적 회로 장치
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR880008332A (ko) 전류 미터 회로를 갖는 구동 회로
KR920017116A (ko) 전류 감지 증폭회로
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
US4823031A (en) Single-ended sense amplifier with positive feedback
KR920020497A (ko) 센스 앰프 회로를 갖는 반도체 ic장치
KR930003146A (ko) 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치
KR970012752A (ko) 반도체 집적회로
KR970008206A (ko) 불휘발성 반도체 메모리의 센스앰프
KR970008208A (ko) 번인 테스트 모드 구동 회로
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR960035643A (ko) 반도체 메모리 소자
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
KR950001862A (ko) 반도체 집적 회로 장치
KR870011619A (ko) 반도체 감지회로
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR960027317A (ko) 반도체 메모리장치의 데이타 출력 버퍼회로
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950022128A (ko) 트랜지스터 회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee