KR970063262A - 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템 - Google Patents

펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템 Download PDF

Info

Publication number
KR970063262A
KR970063262A KR1019970006333A KR19970006333A KR970063262A KR 970063262 A KR970063262 A KR 970063262A KR 1019970006333 A KR1019970006333 A KR 1019970006333A KR 19970006333 A KR19970006333 A KR 19970006333A KR 970063262 A KR970063262 A KR 970063262A
Authority
KR
South Korea
Prior art keywords
voltage level
memory system
signal
node
memory
Prior art date
Application number
KR1019970006333A
Other languages
English (en)
Other versions
KR100263828B1 (ko
Inventor
요시유끼 가또
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970063262A publication Critical patent/KR970063262A/ko
Application granted granted Critical
Publication of KR100263828B1 publication Critical patent/KR100263828B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Record Information Processing For Printing (AREA)
  • Read Only Memory (AREA)

Abstract

다중 워드 라인 선택을 방지하기 위하여, 펄스 워드 라인 방식 기능을 가진 메모리 시스템이 클럭 신호가 액티브 레벨을 가질 때 하나의 워드 라인을 구동하고 그 클록 신호가 인액티브 레벨을 가질 때 모든 워드 라인들을 강제적으로 비구동하기 위한 디코더를 포함한다.

Description

펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 제1실시예의 메모리 시스템을 도시하는 도면.

Claims (22)

  1. 메모리 시스템에 있어서, 복수의 워드 라인을 포함하는 메모리 셀들의 어레이; 클록 신호 및 어드레스 신호를 수신하기 위한 단자(terminal); 및 상기 어드레스 신호를 수신하여 디코드된 신호를 발생시키기 위한 디코더를 포함하되, 상기 디코더는, 상기 디코드된 신호를 기억하고, 상기 클록 신호의 제1전압 레벨에 응답하여 기억된 디코드된 신호를 출력하고, 상기 클록 신호의 제2전압 레벨에 응답하여 상기 기억된 디코드된 신호의 출력을 중단하기 위한 레지스터 수단; 및 상기 레지스터 수단의 출력에 기초하여 상기 워드 라인 중의 어느 한 워드 라인을 구동하기 위한 구동 회로를 포함하는 메모리 시스템.
  2. 제1항에 있어서, 상기 레지스터 수단은 복수의 기억 회로(storing circuit)를 포함하되, 상기 기억 회로들은 복수의 디코드된 신호들에 제각기 대응하고, 상기 복수의 기억 회로들 중의 각 기억 회로는, 상기 디코드된 신호들 중의 대응하는 신호의 전압 레벨을 기억하고, 상기 클럭 신호의 제1전압 레벨에 응답하여 기억된 전압 레벨을 출력하고, 상기 클럭 신호의 제2전압 레벨에 응답하여 제3전압 레벨을 출력하는 메모리 시스템.
  3. 제2항에 있어서, 상기 디코드된 신호들의 대응하는 신호들의 각 전압 레벨들은 제1전압 레벨 및 제2전압 레벨 중의 하나를 포함하는 메모리 시스템.
  4. 제3항에 있어서, 상기 제3전압 레벨은 상기 제2전압 레벨과 동일한 전압 레벨을 포함하는 메모리 시스템.
  5. 제4항에 있어서, 상기 구동 회로는 복수의 AND회로를 포함하되, 상기 복수의 AND 회로들은 상기 복수의 워드 라인들에 제각긱 대응하고, 각 AND 회로는 상기 기억 회로들 중의 적어도 두 기억 회로들의 출력을 수신하고 그 출력들 각각이 상기 제1전압 레벨을 포함할 때 대응하는 워드 라인을 구동하는 메모리 시스템.
  6. 제5항에 있어서, 상기 복수의 기억 회로들 중의 각 기억 회로는, 디코드된 신호를 수신하기 위한 제1노드와 제2노드 사이에 소스-드레인 경로를 가지는 제1금속 산화막 반도체 (MOS) 트랜지스터 ; 상기 제2노드의출력을 반전시키기위한 제1인버터; 상기 제1인버터의 출력을 수신하는 제3노드의 출력을 반전시키기 위한 제2인버터; 상기 제2노드와 상기 제2인버터의 출력 사이에 소스-드레인 경로를 가지는 제2MOS트랜지스터; 상기 제3노드와 제4노드 사이에 소스-드레인 경로를 가지는 제3MOS트랜지스터; 상기 제4노드의 출력을 반전시키고 반전된 신호를 상기 각 기억회로의 출력 신호로서 출력하기 위한 제3인버터; 및 상기 제4노드와 기준 전압 사이에 소스-드레인 경로를 가지는 제4MOS트랜지스터를 포함하되, 상기 제1, 제2, 제3 및 제4MOS 트랜지스터들의 게이트들은 상기 클록 신호에 대응하는 신호를 수신하는 메모리 시스템.
  7. 제6항에 있어서, 상기 제1 및 제4MOS트랜지스터들은 P-형 트랜지스터들을 포함하며, 상기 제2 및 제3MOS 트랜지스터들을 N-형 트랜지스터들을 포함하는 메모리 시스템.
  8. 제7항에 있어서, 상기 클록 신호를 수신하고 상기 제1, 제2, 제3 및 제4MOS트랜지스터들의 상기 게이트들에 지연된 신호를 출력하기 위한 지연 회로를 더 포함하는 메모리 시스템.
  9. 제8항에 있어서, 상기 메모리 시스템은 단일의 반도체 칩 상에 형성되는 메모리 시스템.
  10. 제1항에 있어서, 상기 메모리 시스템은 단일의 반도체 칩 상에 형성되는 메모리 시스템.
  11. 제9항에 있어서, 상기 메모리 시스템은 오프칩 중앙 처리 장치(off-chip CPU)에 의해 동작되는 메모리 스시템.
  12. 제10항에 있어서, 상기 메모리 시스템은 오프칩 중앙 처리 장치(CPU)에 의해 동작는 메모리 시스템.
  13. 제7항에 있어서, 상기 메모리 시스템은 중앙 처리 장치(CPU)와 함께 사용하기 위한 것이며, 상기 제1, 제2, 제3 및 제4MOS 트랜지스터들의 상기 게이트들은 상기 클록 신호를 상기 CPU로부터 직접 수신하는 메모리 시스템.
  14. 제13항에 있어서, 상기 메모리 시스템 및 상기 CPU는 단일의 반도체 칩 상에 형성되는 메모리 시스템.
  15. 제10항에 있어서, 상기 단일의 반도체 칩 상에 형성된 중앙 처리 장치(CPU)를 더 포함하는 메모리 시스템.
  16. 어드레스 신호를 수신하고 디코드된 신호를 발생시키기 위한 수신 수단; 상기 디코드된 신호를 기억하고, 클록 신호의 제1전압 레벨 응답하여 기억된 디코드된 신호를 출력하고, 상기 클록 신호의 제2전압 레벨에 응답하여 상기 기억된 디코드된 신호의 출력을 중단하기 위한 레지스터 수단; 및 상기 레지스터 수단의 출력에 기초하여 복수의 워드 라인 중의 어느 한 워드 라인을 구동하기 위한 구동 수단을 포함하는 디코더.
  17. 제16항에 있어서, 상기 레지스터 수단은 복수의 기억 회로를 포함하되, 상기 기억 회로들은 복수의 디코드된 신호들에 제각기 대응하고, 상기 복수의 기억 회로들 중의 각 기억 회로는 상기 디코드된 신호들 중의 대응하는 신호의 전압 레벨을 기억하고, 상기 클록 신호의 제1전압 레벨에 응답하여 기억된 전압 레벨을 출력하고, 상기 클록 신호의 제2전압 레벨에 응답하여 제3전압 레벨을 출력하는 디코더.
  18. 제17항에 있어서, 상기 디코드된 신호들의 대응하는 신호들의 각 전압 레벨들은 제1전압 레벨 및 제2전압 레벨 중의 하나를 포함하는 디코더.
  19. 제18항에 있어서, 상기 제3전압 레벨은 상기 제2전압 레벨과 동일한 전압 레벨을 포함하는 디코더.
  20. 제19항에 있어서, 상기 구동 수단은 복수의 AND 회로를 포함하되, 상기 복수의 AND 회로들은 상기 복수의 워드 라인들에 제각기 대응하고, 각 AND 회로는 상기 기억 회로들 중의 적어도 두 기억 회로들의 출력을 수신하고 그 출력들 각각이 상기 제1전압 레벨을 포함할 때 대응하는 워드 라인을 구동하는 디코더.
  21. 제20항에 있어서, 상기 복수의 기억 회로들 중의 각 기억 회로는, 디코드된 신호를 수신하기 위한 제1노드와 제2노드 사이에 소스-드레인 경로를 가지는 제1금속 산회막 반도체(MOS) 트랜지스터; 상기 제2노드의출력을 반전시키기 위한 제1인버터; 상기 제1인버터의 출력을 수신하는 제3노드의 출력을 반전시키기 위한 제2인버터; 상기 제2노드와 상기 제2인버터의 출력 사이에 소스-드레인 경로를 가지는 제2MOS트랜지스터; 상기 제3노드와 제4노드 사이에 소스-드레인 경로를 가지는 제3MOS트랜지스터; 상기 제4노드의 출력을 반전시키고 상기 각 기억 회로의 출력 신호로서 반전된 신호를 출력하기 위한 제3인버터; 및 상기 제4노드와 기준 전압 사이에 소스-드레인 경로를 가지는 제4MOS트랜지스터를 포함하되, 상기 제1, 제2, 제3 및 제4MOS트랜지스터들의 게이트들은 상기 클록 신호에 대응하는 신호를 수신하는 디코더.
  22. 제21항에 있어서, 상기 제1 및 제4MOS트랜지스터들은 P-형 트랜지스터들을 포함하며, 상기 제2 및 제3MOS 트랜지스터들은 N-형 트랜지스터들을 포함하는 디코더.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006333A 1996-02-28 1997-02-27 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템 KR100263828B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8041392A JP2848314B2 (ja) 1996-02-28 1996-02-28 半導体記憶装置
JP96-041392 1996-02-28

Publications (2)

Publication Number Publication Date
KR970063262A true KR970063262A (ko) 1997-09-12
KR100263828B1 KR100263828B1 (ko) 2000-09-01

Family

ID=12607112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006333A KR100263828B1 (ko) 1996-02-28 1997-02-27 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템

Country Status (6)

Country Link
US (1) US5978308A (ko)
EP (1) EP0793235B1 (ko)
JP (1) JP2848314B2 (ko)
KR (1) KR100263828B1 (ko)
DE (1) DE69721361T2 (ko)
TW (1) TW315466B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP2000285672A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd メモリデバイス
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
US8441885B2 (en) * 2011-03-18 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for memory word line driver
US8861301B2 (en) * 2012-06-08 2014-10-14 Freescale Semiconductor, Inc. Clocked memory with latching predecoder circuitry
US8743651B2 (en) * 2012-06-08 2014-06-03 Freescale Semiconductor, Inc. Clocked memory with word line activation during a first portion of the clock cycle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574167A (ja) * 1991-09-17 1993-03-26 Nec Corp 半導体記憶装置
EP0601715A1 (en) * 1992-12-11 1994-06-15 National Semiconductor Corporation Bus of CPU core optimized for accessing on-chip memory devices
JPH07111084A (ja) * 1993-10-13 1995-04-25 Oki Micro Design Miyazaki:Kk 半導体集積回路装置
JP3080829B2 (ja) * 1994-02-17 2000-08-28 株式会社東芝 カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム
JPH07282597A (ja) * 1994-04-12 1995-10-27 Mitsubishi Electric Corp 半導体記憶装置
US5507024A (en) * 1994-05-16 1996-04-09 Allegro Microsystems, Inc. FM data-system radio receiver
JP2591907B2 (ja) * 1994-05-24 1997-03-19 日本電気アイシーマイコンシステム株式会社 読み出し専用半導体記憶装置のデコード回路
KR0158485B1 (ko) * 1995-03-31 1999-02-01 김광호 본딩옵션용 워드라인전압 승압회로
US5666324A (en) * 1996-03-15 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device having current consumption reduced
JP3093632B2 (ja) * 1996-04-25 2000-10-03 日本電気アイシーマイコンシステム株式会社 半導体記憶装置

Also Published As

Publication number Publication date
TW315466B (ko) 1997-09-11
KR100263828B1 (ko) 2000-09-01
DE69721361D1 (de) 2003-06-05
EP0793235B1 (en) 2003-05-02
EP0793235A2 (en) 1997-09-03
EP0793235A3 (en) 2000-03-15
DE69721361T2 (de) 2004-03-18
US5978308A (en) 1999-11-02
JPH09231753A (ja) 1997-09-05
JP2848314B2 (ja) 1999-01-20

Similar Documents

Publication Publication Date Title
KR920001324B1 (ko) 지연 회로를 갖는 반도체 메모리 회로
US6055206A (en) Synchronous semiconductor memory device capable of reducing power dissipation by suppressing leakage current during stand-by and in active operation
KR960030409A (ko) 반도체 기억장치
KR970023454A (ko) 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
KR890013657A (ko) 반도체메모리 장치
US5805506A (en) Semiconductor device having a latch circuit for latching data externally input
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR0155986B1 (ko) 반도체 기억장치
US4672372A (en) Semiconductor device having matched-timing dynamic circuit and static circuit
KR860006875A (ko) 반도체 장치
US5323357A (en) Noise-free semiconductor memory device capable of disconnecting word line decoder from ground terminal
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR100336255B1 (ko) 부 문턱 전류 컷-오프용 트랜지스터를 갖는 반도체 집적회로
KR19980037415A (ko) 불휘발성 반도체 메모리 장치의 고전압 발생회로
KR980005037A (ko) 반도체 메모리 장치의 병렬비트 테스트 회로 및 그 방법
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치
KR950009726A (ko) 반도체기억장치
KR0182011B1 (ko) 출력 데이타 안정화를 위한 라이트 드라이버
KR960042747A (ko) 반도체 메모리의 워드라인 제어회로
KR970023410A (ko) 저전력 소비용 반도체 메모리장치
KR0119247Y1 (ko) 디코더 회로
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR970003935A (ko) 논리 및 레벨 변환 회로 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040507

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee