KR970023454A - 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 - Google Patents

불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 Download PDF

Info

Publication number
KR970023454A
KR970023454A KR1019950035826A KR19950035826A KR970023454A KR 970023454 A KR970023454 A KR 970023454A KR 1019950035826 A KR1019950035826 A KR 1019950035826A KR 19950035826 A KR19950035826 A KR 19950035826A KR 970023454 A KR970023454 A KR 970023454A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
nonvolatile semiconductor
memory device
transistors
data
Prior art date
Application number
KR1019950035826A
Other languages
English (en)
Other versions
KR0169420B1 (ko
Inventor
김경래
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035826A priority Critical patent/KR0169420B1/ko
Priority to US08/725,641 priority patent/US5761132A/en
Priority to JP27466596A priority patent/JP3647994B2/ja
Priority to TW085112703A priority patent/TW312017B/zh
Publication of KR970023454A publication Critical patent/KR970023454A/ko
Application granted granted Critical
Publication of KR0169420B1 publication Critical patent/KR0169420B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers

Landscapes

  • Read Only Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로.
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리 장치의 리드동작을 안정하게 보장할 수 있는 데이타 리드 방법 및 그에 따른 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
다수의 메모리 트랜지스터들이 하나의 낸드셀 스트링을 구성하며, 상기 메모리 트랜지스터들은 행 방향의 워드라인과 열방향의 비트라인에 매트릭스형태로 배열되어 메모리 셀 어레이를 형성하고, 데이타의 리드시에 상기 비트라인을 소정의 전위로 충전 후 설정된 전류를 분리수단에 의해 상기 비트라인에 공급하는 불휘발성 반도체 메모리 장치에 있어서 : 상기 분리수단에 연결되며, 상기 비트라인과 분리된 분리노드를 통해 상기 메모리 트랜지스터에 저장된 데이타를 래치동작없이 지연하여 감지하는 판독수단을 포함한다.
4. 발명의 중요한 용도
반도체 메모리의 개선된 리드회로서 적합하게 사용된다.

Description

불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 메모리의 데이타 리드 회로도,
제4도는 제3도에 따른 동작 타이밍도.

Claims (5)

  1. 다수의 메모리 트랜지스터들이 하나의 낸드셀 스트링을 구성하며, 상기 메모리 트랜지스터들은 행 방향의 워드라인과 열방향의 비트라인에 매트릭스형태로 배열되어 메모리 셀 어레이를 형성하고, 데이타의 리드시에 상기 비트라인을 소정의 전위로 충전 후 설정된 전류를 분리수단에 의해 상기 비트라인에 공급하는 불휘발성 반도체 메모리 장치에 있어서 : 상기 분리수단에 연결되며, 상기 비트라인과 분리된 분리노드를 통해 상기 메모리 트랜지스터에 저장된 데이타를 래치동작없이 지연하여 감지하는 판독수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 판독수단은 상기 분리노드에 연결되며 칼럼어드레스 디코딩 신호에 응답하는 제1도전형 트랜지스터들 및 일정 레벨의 신호에 응답하는 전류원으로서의 제2도전형 트랜지스터로 이루어진 인버터 소자로 구성됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 제1도전형 트랜지스터들은 피형 모오스 트랜지스터들임을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 제2도전형 트랜지스터들은 엔형 모오스 트랜지스터들임을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 페이지 버퍼를 구비한 불휘발성 반도체 메모리 장치의 리드방법에 있어서, 상기 페이지 버퍼의 센싱노드가 불안정한 구간에서는 데이타의 래치를 하지 않고, 상기 노드가 안정한 구간에서 상기 래치를 수행함으로써 데이타의 리드동작에 따른 리드에러를 줄이는 것을 특징으로 하는 리드방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035826A 1995-10-17 1995-10-17 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 KR0169420B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950035826A KR0169420B1 (ko) 1995-10-17 1995-10-17 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
US08/725,641 US5761132A (en) 1995-10-17 1996-10-15 Integrated circuit memory devices with latch-free page buffers therein for preventing read failures
JP27466596A JP3647994B2 (ja) 1995-10-17 1996-10-17 不揮発性半導体メモリの読出回路
TW085112703A TW312017B (ko) 1995-10-17 1996-10-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035826A KR0169420B1 (ko) 1995-10-17 1995-10-17 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로

Publications (2)

Publication Number Publication Date
KR970023454A true KR970023454A (ko) 1997-05-30
KR0169420B1 KR0169420B1 (ko) 1999-02-01

Family

ID=19430436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035826A KR0169420B1 (ko) 1995-10-17 1995-10-17 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로

Country Status (4)

Country Link
US (1) US5761132A (ko)
JP (1) JP3647994B2 (ko)
KR (1) KR0169420B1 (ko)
TW (1) TW312017B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172403B1 (ko) * 1995-11-15 1999-03-30 김광호 불휘발성 반도체 메모리의 데이타 리드회로
US5973967A (en) * 1997-01-03 1999-10-26 Programmable Microelectronics Corporation Page buffer having negative voltage level shifter
US6137726A (en) * 1997-11-25 2000-10-24 Samsung Electronics Co., Ltd. Multi-level memory devices having memory cell referenced word line voltage generations
KR100282707B1 (ko) * 1997-12-29 2001-02-15 윤종용 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data)
KR100266744B1 (ko) * 1997-12-29 2000-09-15 윤종용 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치
KR100283029B1 (ko) * 1997-12-29 2001-03-02 윤종용 반도체 메모리 장치의 워드 라인 전압 발생 회로
KR100266745B1 (ko) * 1997-12-29 2000-09-15 윤종용 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치
EP0974976B1 (en) 1998-07-20 2003-12-03 STMicroelectronics S.r.l. Circuit and method for reading a non-volatile memory
KR100388318B1 (ko) 1998-12-24 2003-10-10 주식회사 하이닉스반도체 비트라인디커플링방법
US6115278A (en) 1999-02-09 2000-09-05 Silicon Graphics, Inc. Memory system with switching for data isolation
KR100437461B1 (ko) 2002-01-12 2004-06-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
KR100512178B1 (ko) * 2003-05-28 2005-09-02 삼성전자주식회사 플렉서블한 열 리던던시 스킴을 갖는 반도체 메모리 장치
KR100680478B1 (ko) * 2005-03-22 2007-02-08 주식회사 하이닉스반도체 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법
KR100706247B1 (ko) * 2005-06-03 2007-04-11 삼성전자주식회사 플래시 메모리 장치 및 그것의 독출 방법
KR101416740B1 (ko) 2007-11-26 2014-07-09 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
US9519591B2 (en) * 2013-06-22 2016-12-13 Microsoft Technology Licensing, Llc Latch-free, log-structured storage for multiple access methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR940006611B1 (ko) * 1990-08-20 1994-07-23 삼성전자 주식회사 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
KR940008204B1 (ko) * 1991-08-14 1994-09-08 삼성전자 주식회사 낸드형 플래쉬 메모리의 과도소거 방지장치 및 방법
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5463586A (en) * 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection

Also Published As

Publication number Publication date
TW312017B (ko) 1997-08-01
JP3647994B2 (ja) 2005-05-18
KR0169420B1 (ko) 1999-02-01
JPH09190697A (ja) 1997-07-22
US5761132A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
KR950010621B1 (ko) 반도체 기억장치
KR970023454A (ko) 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR970017676A (ko) 불휘발성 반도체 메모리의 독출방법 및 장치
KR960042757A (ko) 불휘발성 반도체 메모리의 데이터 독출 회로
KR860003603A (ko) 반도체 메모리
KR850004855A (ko) 반도체 메모리 장치
KR870009395A (ko) 불휘발성 메모리 회로
US20240290366A1 (en) Far End Driver for Memory Clock
US4259731A (en) Quiet row selection circuitry
KR890005748A (ko) 더미셀어레이를 구비한 반도체기억장치
KR890005752A (ko) 반도체 비휘발성 메모리 장치
KR930005017A (ko) 반도체 dram 장치
KR910013285A (ko) 불휘발성 반도체메모리
KR870001596A (ko) 반도체 기억장치
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
US4380055A (en) Static RAM memory cell
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR910014948A (ko) 반도체 기억 장치 및 데이타 처리장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR870006622A (ko) 반도체 기억장치
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR910010524A (ko) 불휘발성 반도체기억장치
KR870009388A (ko) 스태틱 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee