KR870009388A - 스태틱 반도체 기억장치 - Google Patents

스태틱 반도체 기억장치 Download PDF

Info

Publication number
KR870009388A
KR870009388A KR870002245A KR870002245A KR870009388A KR 870009388 A KR870009388 A KR 870009388A KR 870002245 A KR870002245 A KR 870002245A KR 870002245 A KR870002245 A KR 870002245A KR 870009388 A KR870009388 A KR 870009388A
Authority
KR
South Korea
Prior art keywords
pair
transistors
coupled
static
column
Prior art date
Application number
KR870002245A
Other languages
English (en)
Other versions
KR940000147B1 (ko
Inventor
아쓰시 스즈끼
히데오 이또오
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870009388A publication Critical patent/KR870009388A/ko
Application granted granted Critical
Publication of KR940000147B1 publication Critical patent/KR940000147B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

내용 없음

Description

스태틱 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 반도체 기억장치의 제1실시예의 요부 회로도.
제4도는 기억장치의 다른 요부들과 같이 제1실시예를 나타낸 회로도.
제5도는 본 발명에 의한 반도체 기억장치의 제2실시예의 요부 회로도.

Claims (7)

  1. 로우 어드레스를 데코드하기 위하여 로우 어드레스가 공급되는 로우 어드레스 데코더와,
    컬럼 어드레스를 데코드하기 위하여 컬럼 어드레스가 공급되는 컬럼 어드레스 데코더와,
    비트선쌍에 의해 각각 구성된 복수의 컬럼들과,
    복수의 스태틱 메모리셀군들로서, 상기 컬럼들을 구성하고 있는 비트선쌍들의 대응하는 것에 각각 결합되며 또한 복수의 스태틱 메모리셀들로 제각기 구성되는 복수의 스태틱 메모리 셀군들과,
    상기 컬럼 어드레스 데코더의 데코드된 출력에 응답하여 상기 컬럼들중에서 특정컬럼을 선택하기 위하여 상기 비트선쌍들의 각각에 결합되는 컬럼전송게이트 수단과,
    상기 비트선쌍들의 각각내의 상기 스태틱 메모리셀들의 대응하는 셀에 각각 결합되는 복수의 워드선들과,
    상기 로우 어드레스 데코더의 데코드된 출력에 응답하여 상기 워드선중에서 선택된 워드선을 구동시키기 위하여 상기 워드선들에 결합되는 워드선 구동수단과,
    상기 컬럼 전송게이트 수단을 거쳐서 상기 비트선쌍들의 각각에 결합되는 한쌍의 데이타 버스와,
    선택된 스태틱 메모리셀로 서입될 서입데이타를 들여보내기 위하고, 선택된 스태틱 메모리셀로부터 독출하고, 상기 한 쌍의 데이타버스를 거쳐서 얻어지는 독출데이타를 출력하기 위한 입력/출력회로와,
    로우 및 컬럼 어드레스에 의해서 지시되는 선택된 스태틱 메모리 셀내로 서입데이타를 서입시키기 위하여 상기 서입회로가 구동레벨로 구동되고 상기 한쌍의 데이타 버스에 결합되는 서입회로와,
    상기 서입회로의 구동레벨을 기설정된 레벨로 크램프시키는 크램프 회로로 구성되는 스태틱 반도체 기억장치.
  2. 청구범위 제1항에 있어서, 상기 컬럼전송 게이트수단은 상기 비트선쌍들의 대응하는 것에 결합되는 복수의 트랜지스터쌍들로 구성되고, 상기 트랜지스터쌍들의 각각은 저임계전압치를 갖고, 상기 컬럼 어드레스 데코더의 데코드된 출력의 대응하는 비트를 일반적으로 공급받는 게이트들을 갖는 한쌍의 트랜지스터로 구성되는 스태틱 반도체 기억장치.
  3. 청구범위 제1항에 있어서, 상기 컬럼 전송게이트 수단이 상기 비트선쌍들의 대응하는 것에 결합되고, 상기 트랜지스터쌍들의 각각이 큰 상호 콘덕턴스를 갖고 상기 컬럼 어드레스 데코더의 데코드된 출력의 대응하는 비트가 일반적으로 공급되는 게이트를 갖는 한쌍의 트랜지스터로 구성되는 스태틱 반도체 기억장치.
  4. 청구범위 제2 또는 제3항에 있어서, 상기 트랜지스터쌍들의 각각이 라이트 도즈 트랜지스터들이나 논도즈 트랜지스터들로 구성되어 있는 스태틱 반도체 기억장치.
  5. 청구범위 제1항에 있어서, 상기 서입회로가 큰 상호 콘덕턴스와 서입 데이타를 공급받는 게이트들을 갖는 한쌍의 구동 트랜지스터로 구성되는 스태틱 반도체 기억장치.
  6. 청구범위 제5항에 있어서, 상기 구동 트랜지스터들은 상호간에 연결된 소오스들을 갖고있고, 상기 크램프 회로는 상기 구동 트랜지스터들의 소오스들과 접지사이에 결합되는 기설정된 단계수의 순바이어스다이오드들로 구성되는 스태틱 반도체 기억장치.
  7. 청구범위 제5항에 있어서, 상기 구동 트랜지스터들이 상호간에 연결되고, 상기 크램프회로가 상기 구동 트랜지스터들의 소오스들과 접지사이에 결합되는 다이오드 연결을 갖는 기설정된 단계수의 트랜지스터들로 구성되는 스태틱 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870002245A 1986-03-20 1987-03-13 개선된 기입회로를 갖는 반도체 기억장치 KR940000147B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6460586A JP2559028B2 (ja) 1986-03-20 1986-03-20 半導体記憶装置
JP61-64605 1986-03-20
JP064605 1986-03-20

Publications (2)

Publication Number Publication Date
KR870009388A true KR870009388A (ko) 1987-10-26
KR940000147B1 KR940000147B1 (ko) 1994-01-07

Family

ID=13263052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002245A KR940000147B1 (ko) 1986-03-20 1987-03-13 개선된 기입회로를 갖는 반도체 기억장치

Country Status (5)

Country Link
US (1) US4829477A (ko)
EP (1) EP0239021B1 (ko)
JP (1) JP2559028B2 (ko)
KR (1) KR940000147B1 (ko)
DE (1) DE3780492T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951252A (en) * 1988-10-25 1990-08-21 Texas Instruments Incorporated Digital memory system
US4939693A (en) * 1989-02-14 1990-07-03 Texas Instruments Incorporated BiCMOS static memory with improved performance stability
KR900019011A (ko) * 1989-05-16 1990-12-22 김광호 반도체 메모리장치의 라이트 드라이버
US4985864A (en) * 1989-06-23 1991-01-15 Vlsi Technology, Inc. Static random access memory having column decoded bit line bias
JP2582439B2 (ja) * 1989-07-11 1997-02-19 富士通株式会社 書き込み可能な半導体記憶装置
JPH03176890A (ja) * 1989-12-04 1991-07-31 Toshiba Corp 複数ポート半導体メモリ
EP0446847B1 (en) * 1990-03-12 1998-06-17 Nec Corporation Semiconductor memory device having improved write function
JP2869260B2 (ja) * 1992-08-25 1999-03-10 シャープ株式会社 半導体記憶装置
KR100699406B1 (ko) * 2006-01-23 2007-03-23 삼성전자주식회사 기입 회복 시간 제어회로 및 그 제어방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967252A (en) * 1974-10-03 1976-06-29 Mostek Corporation Sense AMP for random access memory
JPS5589980A (en) * 1978-11-27 1980-07-08 Nec Corp Semiconductor memory unit
JPS5951072B2 (ja) * 1979-02-26 1984-12-12 日本電気株式会社 半導体メモリ装置
JPS55129994A (en) * 1979-03-26 1980-10-08 Nec Corp Semiconductor memory device
JPS59178685A (ja) * 1983-03-30 1984-10-09 Toshiba Corp 半導体記憶回路
JPS6258486A (ja) * 1985-09-06 1987-03-14 Nippon Telegr & Teleph Corp <Ntt> ＢｉＣＭＯＳメモリ回路

Also Published As

Publication number Publication date
US4829477A (en) 1989-05-09
EP0239021A3 (en) 1989-07-19
KR940000147B1 (ko) 1994-01-07
EP0239021A2 (en) 1987-09-30
JPS62222489A (ja) 1987-09-30
JP2559028B2 (ja) 1996-11-27
DE3780492D1 (de) 1992-08-27
DE3780492T2 (de) 1993-03-11
EP0239021B1 (en) 1992-07-22

Similar Documents

Publication Publication Date Title
US4953127A (en) Semiconductor memory having different read and write word line voltage levels
KR950020748A (ko) 반도체 기억장치
KR900008526A (ko) 반도체 기억장치
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
KR890012312A (ko) 반도체 기억장치
EP0467607B1 (en) Semiconductor memory device
KR880008337A (ko) 반도체 기억장치
KR880011813A (ko) 기억셀을 테스트하기 위한 회로배열 및 상기 회로배열을 사용한 테스트방법
KR860003609A (ko) 용장성 구조를 갖는 바이폴라-트랜지스터형 반도체 메모리 장치
US4495602A (en) Multi-bit read only memory circuit
KR920006981A (ko) 반도체 메모리
KR860003604A (ko) 반도체 메모리 장치
US4064494A (en) Content addressable memories
KR870009388A (ko) 스태틱 반도체 기억장치
KR970023454A (ko) 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
KR970060215A (ko) 매트릭스 메모리
KR890013657A (ko) 반도체메모리 장치
KR920015384A (ko) 반도체 메모리 장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR960700527A (ko) 반도체 기억장치
JPH01251397A (ja) 半導体メモリ装置
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR860006790A (ko) 반도체 기억장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee