KR950020748A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR950020748A
KR950020748A KR1019940040718A KR19940040718A KR950020748A KR 950020748 A KR950020748 A KR 950020748A KR 1019940040718 A KR1019940040718 A KR 1019940040718A KR 19940040718 A KR19940040718 A KR 19940040718A KR 950020748 A KR950020748 A KR 950020748A
Authority
KR
South Korea
Prior art keywords
data
lines
semiconductor memory
memory device
control gate
Prior art date
Application number
KR1019940040718A
Other languages
English (en)
Other versions
KR0147444B1 (ko
Inventor
고지 사쿠이
히로시 나카무라
도모하루 다나카
마시키 모모도미
후지오 마스오카
가즈노리 오우치
데츠오 엔도
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950020748A publication Critical patent/KR950020748A/ko
Application granted granted Critical
Publication of KR0147444B1 publication Critical patent/KR0147444B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

[목적]
복수개의 제어게이트에 동일한 데이터를 동시에 기록할 수 있는 반도체 기억장치를 제공한다.
[구성]
NAND셀형 EEPROM은, 복수개의 비트선(BL)과, 이 비트선과 교차하여 배설된 복수개의 제어게이트선(CG) 및, 상기 제어게이트선에 의해 구동되어 데이터를 선택적으로 기억하고 상기 비트선에 데이터를 공급하거나 상기 비트선으로부터 데이터를 수신하는 메모리셀(MC)을 갖추고 있다. 상기 메모리셀은 복수개의 셀 열을 구성한다. 각 셀 열을 구성하는 메모리셀은 공통 선택게이트 트랜지스터를 매개해서 하나의 비트선에 직렬로 접속된다. 복수개의 데이터 래치회로(DL)는 상기 비트선에 각각 설치되어 상기 제어게이트선에 의해 선택된 메모리셀에 기록하는 데이터를 기억한다. 더욱이, 복수개의 선택게이트 구동회로(DRV)는 상기 셀 열에 대응하여 각각 설치되어 제어게이트선을 구동한다. 행디코더(R/D)는 상기 제어게이트선과 상기 선택게이트 구동회로를 구동하기 위한 행어드레스를 디코드한다. 복수개의 블럭 어드레스 래치회로(BAL)는 상기 선택게이트 구동회로에 대응하여 각각 설치되어 상기 행디코더에 의한 행어드레스에서 유도된 신호를 일시적으로 기억함으로써, 데이터의 기록시에 상기 선택게이트 구동회로중의 적어도 2개를 동시에 선택한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 기억장치의 메모리셀 어레이와 주변회로를 나타낸 블럭도.
제3도(a) 및 제3도(b)는 본 발명의 제2실시예에 따른 NAND셀형 EEPROM의 메모리셀 어레이와 주변회로를 나타낸 블럭도.

Claims (20)

  1. 복수개의 비트선(BL)과, 상기 비트선과 교차하여 배설된 복수개의 워드선(WL), 상기 워드선에 전위를 인가함으로써 구동되어 데이터를 선택적으로 기억하고 상기 비트선에 데이터를 공급하거나 상기 비트선으로부터 데이터를 수신하는 복수개의 메모리셀(MC), 상기 비트선에 각각 설치되어 상기 워드선에 의해 선택된 메모리셀에 기록하는 데이터를 기억하는 복수개의 데이터 래치회로(DL), 상기 워드선을 구동하기 위한 행어드레스를 디코드하는 행디코더(R/D) 및, 상기 워드선에 각각 설치되어 상기 행디코더에 의한 행어드레스에서 유도된 신호를 일시적으로 기억함으로써, 데이터의 기록시에 상기 워드선중의 적어도 2개를 동시에 선택하는 복수개의 어드레스 래치/워드선 구동회로(AL)를 구비한 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 메모리셀(MC)은, 상기 비트선(BL)과 상기 워드선(WL)의 교차위치에 배치되어 있는 것을 특징으로 하는 반도체 기억장치.
  3. 제2항에 있어서, EEPROM인 것을 특징으로 하는 반도체 기억장치.
  4. 제2항에 있어서, DRAM인 것을 특징으로 하는 반도체 기억장치.
  5. 제2항에 있어서, SRAM인 것을 특징으로 하는 반도체 기억장치.
  6. 제1항에 있어서, 상기 메모리셀(MC)은, 그 중에서 선택되어 공통 선택게이트 트랜지스터를 매개해서 하나의 비트선(BL)에 접속되는 복수개가 각기 셀유니트를 구성하는 것을 특징으로 하는 반도체 기억장치.
  7. 제6항에 있어서, 각 셀 유니트의 메모리셀이 관련 비트선에 관해 직렬로 접속되어 있는 것을 특징으로 하는 반도체 기억장치.
  8. 제6항에 있어서, 각 셀 유니트의 메모리셀이 관련 비트선에 관해 병렬로 접속되어 있는 것을 특징으로 하는 반도체 기억장치.
  9. 제6항에 있어서, 데이터의 기록시에 각 셀 열의 메모리셀의 워드선이 임의로 선택되는 것을 특징으로 하는 반도체 기억장치.
  10. 제1항에 있어서, 상기 데이터 래치회로(DL) 각각은, 비트선 센스앰프와, 데이터가 메모리셀에 기록되어 있는가 어떤가와 데이터를 기록하기 위해 선택되어 있는 상기 워드선중 어느 것이 검증이 수행될 때에 다시 선택되는가에 관한 검증을 수행하는 검증 데이터독출회로로서 기능하는 것을 특징으로 하는 반도체 기억장치.
  11. 복수개의 비트선(BL)과, 상기 비트선과 교차하여 배설된 복수개의 제어게이트선(CG), 상기 제어게이트선에 전위를 인가함으로써 구동되어 데이터를 선택적으로 기억하고 상기 비트선에 데이터를 공급하거나 상기 비트선으로부터 데이터를 수신하며, 그 중에서 선택되어 공통 선택게이트 트랜지스터를 매개해서 하나의 비트선에 접속되는 복수개가 각기 셀 유니트를 구성하는 복수개의 메모리셀(MC), 상기 비트선에 각각 설치되어 상기 제어게이트에 의해 선택된 메모리셀에 기록하는 데이터를 기억하는 복수개의 데이터 래치회로(DL), 상기 셀 열에 대응하여 각각 설치되어 각 셀 유니트의 메모리셀의 제어게이트선을 구동하는 복수개의 선택게이트 구동회로(DRV), 상기 제어게이트선과 상기 선택게이트 구동회로를 구동하기 위한 행어드레스 디코드하는 행디코더(R/D) 및, 상기 선택게이트 구동회로에 대응하여 각각 설치되어 상기 행디코더에 의한 행어드레스에서 유도된 신호를 일시적으로 기억함으로써, 데이터의 기록시에 상기 선택게이트 구동회로중의 적어도 2개를 동시에 선택하는 복수개의 블록 어드레스 래치회로(BAL)를 구비한 것을 특징으로 하는 반도체 기억장치.
  12. 제11항에 있어서, 각 셀 유니트의 메모리셀이 관련 비트선에 관해 직렬로 접속되어 있는 것을 특징으로 하는 반도체 기억장치.
  13. 제11항에 있어서, 각 셀 유니트의 메모리셀이 관련 비트선에 관해 병렬로 접속되어 있는 것을 특징으로 하는 반도체 기억장치.
  14. 제11항에 있어서, 데이터의 기록시에 각 셀 유니트의 메모리셀의 제어게이트선이 임의로 선택되는 것을 특징으로 하는 반도체 기억장치.
  15. 제11항에 있어서, 상기 블록 어드레스 래치회로(BAL)는, 데이터의 소거시에 상기 선택게이트 구동회로(DRV) 중의 2개를 동시에 선택가능하게 되어 있는 것을 특징으로 하는 반도체 기억장치.
  16. 제11항에 있어서, 서로 병렬로 배설되어, 데이터의 기록시에 각각 개방 및 단락되고 데이터의 소거시에 각각 단락 및 개방되어 각 블록 어드레스 래치회로(RAL)의 출력을 관련 선택게이트 구동회로(DRV)에 공급하는 제1 및 제2전송게이트(GT1,GT2)를 더 구비하고, 각 블록 어드레스 래치회로의 출력을 각각 반전, 비반전상태에서 상기 제1 및 제2전송게이트(GT1,GT2)에 공급하는 것을 특징으로 하는 반도체 기억장치.
  17. 제11항에 있어서, 상기 선택게이트 구동회로(DRV)에 대응하여 설치되어 데이터의 소거시에 상기 선택게이트 구동회로중의 적어도 2개를 동시에 선택하는 복수개의 추가 블록 어드레스 래치회로(BALY)를 더 구비한 것을 특징으로 하는 반도체 기억장치.
  18. 제11항에 있어서, 상기 데이터 래치회로(DL)는 각각, 비트선 센스앰프와, 데이터가 메모리셀에 기록되어 있는가 어떤가와 데이터를 기록하기 위해 선택되어 있는 상기 워드선중 어느 것이 검증이 수행될 때에 다시 선택되는가에 관한 검증을 수행하는 검증 데이터독출회로로서 기능하는 것을 특징으로 하는 반도체 기억장치.
  19. 복수개의 비트선(BL)과, 상기 비트선과 교차하여 배설된 복수개의 제어게이트선(CG), 상기 제어게이트선에 전위를 인가함으로써 구동되어 데이터를 선택적으로 기억하고 상기 비트선에 데이터를 공급하거나 상기 비트선으로부터 데이터를 수신하며, 그 중에서 선택되어 공통 선택게이트 트랜지스터를 매개해서 하나의 비트선에 직렬로 접속되는 복수개가 각기 셀 유니트를 구성하는 복수개의 메모리셀(MC), 상기 비트선에 각각 설치되어 상기 제어게이트선에 의해 선택된 메모리셀에 기록하는 데이터를 기억하는 복수개의 데이터 래치회로(DL), 상기 셀 유니트에 대응하여 각각 설치되어 각 셀 유니트의 메모리셀의 제어게이트선을 구동하는 복수개의 선택게이트 구동회로(DRV) 및, 상기 제어게이트선과 상기 선택게이트 구동회로를 구동하기 위한 행어드레스를 디코드하는 행디코더(R/D)를 구비하고, 데이터기록시에 각 셀 유니트의 메모리셀의 제어게이트선을 임의로 선택하는 것을 특징으로 하는 반도체 기억장치.
  20. 제19항에 있어서, 상기 선택게이트 구동회로에 대응하여 각각 설치되어 상기 행디코더에 의한 행어드레스에서 유도된 신호를 일시적으로 기억함으로써, 데이터의 기록시에 상기 선택게이트 구동회로중의 적어도 2개를 동시에 선택하는 복수개의 블록 어드레스 래치회로(BAL)를 더 구비한 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040718A 1993-12-28 1994-12-28 반도체 기억장치 KR0147444B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-354215 1993-12-28
JP35421593 1993-12-28
JP94-198841 1994-08-23
JP19884194A JPH07235193A (ja) 1993-12-28 1994-08-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950020748A true KR950020748A (ko) 1995-07-24
KR0147444B1 KR0147444B1 (ko) 1998-11-02

Family

ID=26511203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040718A KR0147444B1 (ko) 1993-12-28 1994-12-28 반도체 기억장치

Country Status (5)

Country Link
US (1) US5523980A (ko)
JP (1) JPH07235193A (ko)
KR (1) KR0147444B1 (ko)
DE (1) DE4446998C2 (ko)
TW (1) TW273621B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69529367T2 (de) * 1994-08-19 2004-01-22 Kabushiki Kaisha Toshiba, Kawasaki Halbleiterspeicheranordnung und hochspannungsschaltende Schaltung
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
JP3967409B2 (ja) * 1996-12-26 2007-08-29 株式会社東芝 半導体集積回路装置
JP3489958B2 (ja) * 1997-03-19 2004-01-26 富士通株式会社 不揮発性半導体記憶装置
US5847994A (en) * 1997-09-08 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device having a back ground operation mode
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JP2001006379A (ja) 1999-06-16 2001-01-12 Fujitsu Ltd 複写、移動機能を有するフラッシュメモリ
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
JP2002093192A (ja) * 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体記憶装置の試験方法
JP4503809B2 (ja) * 2000-10-31 2010-07-14 株式会社東芝 半導体記憶装置
US6621755B2 (en) * 2001-08-30 2003-09-16 Micron Technology, Inc. Testmode to increase acceleration in burn-in
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123417D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
JP4156985B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 半導体記憶装置
US6933557B2 (en) * 2003-08-11 2005-08-23 Atmel Corporation Fowler-Nordheim block alterable EEPROM memory cell
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7307884B2 (en) * 2004-06-15 2007-12-11 Sandisk Corporation Concurrent programming of non-volatile memory
KR100632946B1 (ko) * 2004-07-13 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
EP1626413B1 (en) * 2004-08-11 2007-02-21 STMicroelectronics S.r.l. A row decoder for nand memoiries
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
JP4709523B2 (ja) * 2004-10-14 2011-06-22 株式会社東芝 不揮発性半導体記憶装置
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
KR100888482B1 (ko) * 2007-05-11 2009-03-12 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 쓰기 방법
US9093158B2 (en) * 2013-12-06 2015-07-28 Sandisk Technologies Inc. Write scheme for charge trapping memory
JP2017168155A (ja) * 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体記憶装置
JP2018147535A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US11043823B2 (en) * 2017-04-06 2021-06-22 Tesla, Inc. System and method for facilitating conditioning and testing of rechargeable battery cells
US10402116B2 (en) 2017-12-11 2019-09-03 Micron Technology, Inc. Systems and methods for writing zeros to a memory array
EP3864655B1 (en) * 2018-12-07 2024-03-27 Yangtze Memory Technologies Co., Ltd. Method for programming memory system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622278A (en) * 1979-07-27 1981-03-02 Fujitsu Ltd Decoder selection system
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
JPH07109701B2 (ja) * 1987-11-30 1995-11-22 株式会社東芝 キャッシュメモリ
JPH0233799A (ja) * 1988-07-22 1990-02-02 Toshiba Corp 半導体記録装置のデコード方法およびその装置
JPH02141993A (ja) * 1988-11-21 1990-05-31 Toshiba Corp 半導体記憶装置
JP2862584B2 (ja) * 1989-08-31 1999-03-03 株式会社東芝 不揮発性半導体メモリ装置
JPH05314763A (ja) * 1992-05-12 1993-11-26 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
DE4446998A1 (de) 1995-06-29
JPH07235193A (ja) 1995-09-05
KR0147444B1 (ko) 1998-11-02
DE4446998C2 (de) 2001-02-22
TW273621B (ko) 1996-04-01
US5523980A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
KR950020748A (ko) 반도체 기억장치
US5046046A (en) Redundancy CAM using word line from memory
JP4452463B2 (ja) レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置
KR100704025B1 (ko) 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치
US5894437A (en) Concurrent read/write architecture for a flash memory
KR920018766A (ko) 불휘발성 반도체 기억장치
KR970023442A (ko) 페이지 소거시 데이터의 자기 보존회로를 가지는 불휘발성 반도체 메모리
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
JPH11126491A (ja) 半導体記憶装置
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR19980079318A (ko) 불휘발성 반도체 기억 장치
US20060245290A1 (en) Memory block reallocation in a flash memory device
KR960002364A (ko) 불휘발성 반도체 메모리
KR950020740A (ko) 불휘발성 반도체 메모리장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
US7123528B2 (en) Flash memory device having column predecoder capable of selecting all column selection transistors and stress test method thereof
US5287318A (en) Semiconductor memory
KR910001783A (ko) 불휘발성 반도체메모리장치
KR100713983B1 (ko) 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법
JPH07201193A (ja) ２行アドレス復号兼選択回路
KR960008847A (ko) 불휘발성 반도체기억장치의 셀특성 측정회로
JP3542637B2 (ja) 電流測定方法及びマイクロコントローラシステム
JP2002074938A (ja) 半導体記憶装置
KR100609571B1 (ko) 페이지 버퍼 및 이를 이용한 플래쉬 메모리 셀의 독출 방법
KR870009388A (ko) 스태틱 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 17

EXPY Expiration of term