以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
この発明の第1の実施形態に係る不揮発性半導体記憶装置について図1を用いて説明する。図1は、本実施形態に係るシステムLSIのブロック図である。
図示するように、システムLSI1は、CPU2及び2Trフラッシュメモリ3を備えている。CPU2は、フラッシュメモリ3との間で、データの授受を行う。フラッシュメモリ3は、メモリセルアレイ10、書き込み用デコーダ20、セレクトゲートデコーダ30、カラムデコーダ40、書き込み回路50、読み出し回路60、ソース線ドライバ70、スイッチ群80、入力バッファ90、アドレスバッファ100、ライトステートマシーン110、及び電圧発生回路120を備えている。LSI1には、外部から電圧Vcc1(1.25〜1.65V)が与えられている。
メモリセルアレイ10は、マトリクス状に配置された複数個のメモリセルを有している。メモリセルアレイ10の構成について、図2を用いて説明する。図2はメモリセルアレイ10の一部領域の回路図である。
図示するように、メモリセルアレイ10は、((m+1)×(n+1)、但しm、nは自然数)個のメモリセルブロックBLK、ダイオードD0〜D(4m−1)、並びにメモリセルブロックBLK毎に設けられた書き込み用カラムセレクタWCS、読み出し用カラムセレクタRCS、及び書き込み禁止用カラムセレクタICSを有している。
各々のメモリセルブロックBLKは、複数のメモリセルMCを含んでいる。メモリセルMCは、2Trフラッシュメモリのメモリセルである。すなわち、メモリセルMCの各々は、メモリセルトランジスタMTと選択トランジスタSTとを有している。そして、メモリセルトランジスタMTのソースは、選択トランジスタSTのドレインに接続されている。メモリセルトランジスタMTは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。また、列方向で隣接するメモリセルMC同士は、メモリセルトランジスタMTのドレイン領域、または選択トランジスタSTのソース領域を共有している。各々のメモリセルブロックBLKには、メモリセルMCが(4×4)個、含まれている。なお、列方向に配置されたメモリセルMCの数は、図2では4個であるが、この数は一例に過ぎず、例えば8個や16個等でも良く、限定されるものではない。4列に並ぶメモリセルMCのメモリセルトランジスタMTのドレイン領域は、4本のローカルビット線LBL0〜LBL3にそれぞれ接続されている。ローカルビット線LBL0〜LBL3の一端は書き込み用カラムセレクタWCSに接続され、他端は読み出し用カラムセレクタRCSに接続されている。
また、メモリセルアレイ10内において、同一行のメモリセルトランジスタMTの制御ゲートが、それぞれワード線WL0〜WL(4m−1)のいずれかに共通接続されている。また同一行の選択トランジスタSTのゲートは、それぞれセレクトゲート線SG0〜SG(4m−1)のいずれかに共通接続されている。前述のローカルビット線LBL0〜LBL3は各々のメモリセルブロックBLK内においてメモリセルトランジスタを共通接続するのに対して、ワード線WL及びセレクトゲート線SGは、同一行にあるメモリセルトランジスタ及び選択トランジスタをメモリセルブロック間においても共通接続する。ワード線WL0〜WL(4m−1)は書き込み用デコーダ20に接続される。セレクトゲート線SG0〜SG(4m−1)の一端は書き込み用デコーダ20に接続され、他端はセレクトゲートデコーダ30に接続されている。また、選択トランジスタSTのソース領域は、複数のメモリセルブロックBLK間で共通接続され、ソース線ドライバ70に接続されている。
次に書き込み用カラムセレクタWCSの構成について説明する。書き込み用カラムセレクタWCSの各々は、4つのMOSトランジスタ11〜14を備えている。MOSトランジスタ11〜14の電流経路の一端はローカルビット線LBL0〜LBL3の一端にそれぞれ接続されている。そして、MOSトランジスタ11と12の電流経路の他端が共通接続され、MOSトランジスタ13と14の電流経路の他端が共通接続されている。このMOSトランジスタ11と12の共通接続ノードをノードN10、MOSトランジスタ13と14の共通接続ノードをN11と以下では呼ぶこととする。MOSトランジスタ11〜14のゲートは、書き込み用カラム選択線WCSL0〜WCSL(2m−1)のいずれかに接続されている。なお、同一行にある書き込み用カラムセレクタWCSに含まれるMOSトランジスタ11、13は、同一の書き込み用カラム選択線WCSL(i−1)(i:1、3、5、…)に接続され、同一行にある書き込み用カラムセレクタWCSに含まれるMOSトランジスタ12、14は、同一の書き込み用カラム選択線WCSLiに接続される。書き込み用カラム選択線WCSL0〜WCSL(2m−1)は、書き込み時において、カラムデコーダ40によって選択される。
書き込み用カラムセレクタWCS内のノードN10、N11は、それぞれ書き込み用グローバルビット線WGBL0〜WGBL(2n−1)のいずれかに接続されている。書き込み用グローバルビット線WGBL0〜WGBL(2n−1)のそれぞれは、同一列にある書き込み用カラムセレクタWCSのノードN10同士、またはノードN11同士を共通接続する。そして、書き込み用グローバルビット線WGBL0〜WGBL(2n−1)は、書き込み用セレクタ40に接続されている。
次に読み出し用カラムセレクタRCSの構成について説明する。読み出し用カラムセレクタRCSの各々は、4つのMOSトランジスタ15〜18を備えている。MOSトランジスタ15〜18の電流経路の一端はローカルビット線LBL0〜LBL3の他端にそれぞれ接続されている。そして、MOSトランジスタ15〜18の電流経路の他端は、互いに共通接続されている。MOSトランジスタ15〜18の共通接続ノードをノードN20と以下では呼ぶこととする。MOSトランジスタ15〜18のゲートは、それぞれ異なる読み出し用カラム選択線RCSL0〜RCSL(4m−1)に接続されている。なお、同一行にある読み出し用カラムセレクタRCSに含まれるMOSトランジスタ15〜18のそれぞれは、同一の読み出し用カラム選択線RCSL0〜RCSL(4m−1)に接続されている。読み出し用カラム選択線RCSL0〜RCSL(4m−1)は、読み出し時において、カラムデコーダ40によって選択される。
読み出し用カラムセレクタRCS内のノードN20は、読み出し用グローバルビット線RGBL0〜RGBL(n−1)のいずれかに接続されている。読み出し用グローバルビット線RGBL0〜RGBL(n−1)のそれぞれは、同一列にある読み出し用カラムセレクタRCS内のノードN20同士を共通接続する。そして、読み出し用グローバルビット線RGBL0〜RGBL(n−1)は、読み出し回路60に接続されている。
次に書き込み禁止用カラムセレクタICSの構成について説明する。書き込み禁止用セレクタICSの各々は、4つのMOSトランジスタ41〜44を備えている。MOSトランジスタ41〜44の電流経路の一端はローカルビット線LBL0〜LBL3の一端にそれぞれ接続されている。そして、MOSトランジスタ41〜44の電流経路の他端には書き込み禁止電圧VPIが共通に印加される。書き込み禁止電圧VPIは電圧発生回路120によって生成される。MOSトランジスタ41〜44のゲートは、書き込み禁止用カラム選択線ICSL0〜ICSL(2m−1)のいずれかに接続されている。なお、同一行にある書き込み禁止用カラムセレクタICSに含まれるMOSトランジスタ41、43は、同一の書き込み用カラム選択線ICSL(i−1)(i:1、3、5、…)に接続され、同一行にある書き込み禁止用カラムセレクタICSに含まれるMOSトランジスタ42、44は、同一の書き込み用カラム選択線WCSLiに接続される。書き込み禁止用カラム選択線ICSL0〜ICSL(2m−1)は、書き込み時において、カラムデコーダ40によって選択される。
ダイオードD0〜D(4m−1)は、それぞれセレクトゲート線SG0〜SG(4m−1)毎に設けられている。そして、ダイオードD0〜D(4m−1)のカソードがセレクトゲート線SG0〜SG(4m−1)に接続され、アノードは、メモリセルアレイが形成される半導体基板(p型ウェル領域)に接続されている。
本実施形態に係るメモリセルアレイ10の構成は、次のようにも説明できる。すなわち、メモリセルアレイ10内には、複数のメモリセルMCがマトリクス状に配置されている。同一行にあるメモリセルMCのメモリセルトランジスタMTの制御ゲートは、ワード線に共通接続され、同一行にあるメモリセルの選択トランジスタのゲートは、セレクトゲート線に接続されている。そして、同一列にある4つのメモリセルMCのメモリセルトランジスタMTのドレインは、ローカルビット線LBL0〜LBL3のいずれかに共通接続されている。すなわち、メモリセルアレイ10内の複数のメモリセルMCは、一列に並んだ4つのメモリセルMC毎に、異なるローカルビット線LBL0〜LBL3のいずれかに接続されている。そして、同一列にあるローカルビット線LBL0及び同一列にあるローカルビット線LBL1の一端は、それぞれMOSトランジスタ11、12を介して、同一の書き込み用グローバルビット線WGBL0〜WGBL(2n−1)のいずれかに共通接続されている。また、同一列にあるローカルビット線LBL2及び同一列にあるローカルビット線LBL3の一端は、それぞれMOSトランジスタ13、14を介して、同一の書き込み用グローバルビット線WGBL0〜WGBL(2n−1)のいずれかに共通接続されている。そして、同一列にあるローカルビット線LBL0〜LBL3の他端は、MOSトランジスタ15〜18を介して、同一の読み出し用グローバルビット線RGBL0〜RGBL(n−1)のいずれかに共通接続されている。更に、ローカルビット線LBL0〜LBL3の各々は、MOSトランジスタ41〜44を介して書き込み禁止電圧ノードに接続される。そして、メモリセルMCの選択トランジスタSTのソースは共通接続され、ソース線ドライバに接続されている。上記構成のメモリセルアレイにおいて、同一のローカルビット線に接続された4つのメモリセルMCが4列集まって、1つのメモリセルブロックBLKが構成されている。同一列のメモリセルブロックは、共通の書き込み用グローバルビット線及び読み出し用グローバルビット線に接続されている。他方、互いに異なる列にあるメモリセルブロックBLKは、それぞれ異なる書き込み用グローバルビット線及び読み出し用グローバルビット線に接続されている。なお、メモリセルブロック内のメモリセル数、読み出し用グローバルビット線RGBL、及び書き込み用グローバルビット線WGBLの本数は、本例に限ったものではない。
図1に戻って説明を続ける。書き込み回路50は、書き込みデータをラッチすると共に、書き込み用グローバルビット線WGBLをリセットする。
入力バッファ90は、CPU2から与えられる書き込みデータを保持する。
スイッチ群80は、入力バッファ90で保持された書き込みデータを書き込み回路50に転送する。
書き込み回路50、スイッチ群80、及び入力バッファ90の構成について図3を用いて説明する。図3は、書き込み回路50、スイッチ群80、及び入力バッファ90の回路図である。
まず書き込み回路50について説明する。書き込み回路50はラッチ回路群51及びリセット回路52を備えている。ラッチ回路群51は、書き込み用グローバルビット線WGBL0〜WGBL(2n−1)毎に設けられたラッチ回路53を備えている。ラッチ回路53の各々は、2つのインバータ54、55を備えている。インバータ54の入力端は、インバータ55の出力端に接続され、インバータ54の出力端は、インバータ55の入力端に接続されている。そして、インバータ54の入力端とインバータ55の出力端との接続ノードがラッチ回路53の出力ノードとなり、対応する書き込み用グローバルビット線に接続されている。インバータ54、55はそれぞれ、電流経路が直列接続されたnチャネルMOSトランジスタ56及びpチャネルMOSトランジスタ57を備えている。nチャネルMOSトランジスタ56のソースはVBLPWノードに接続され、pチャネルMOSトランジスタ57のソースは書き込み禁止電圧ノードVPIに接続されている。nチャネルMOSトランジスタ56のゲートとpチャネルMOSトランジスタ57のゲートとは共通接続されている。そして、インバータ55のpチャネルMOSトランジスタ57のドレインとnチャネルMOSトランジスタ56のドレインとの接続ノードが、インバータ54のpチャネルMOSトランジスタ57のゲートとnチャネルMOSトランジスタ56のゲートとの接続ノードに接続され、更に書き込み用グローバルビット線に接続されている。また、インバータ54のpチャネルMOSトランジスタ57のドレインとnチャネルMOSトランジスタ56のドレインとの接続ノードが、インバータ55のpチャネルMOSトランジスタ57のゲートとnチャネルMOSトランジスタ56のゲートとの接続ノードに接続され、この接続ノードがラッチ回路53の入力ノードとなる。
リセット回路52は、書き込み用グローバルビット線WGBL0〜WGBL(2n−1)毎に設けられたnチャネルMOSトランジスタ58を備えている。各nチャネルMOSトランジスタ58のドレインは対応する書き込み用グローバルビット線に接続され、ソースはVBLPWノードに共通接続され、ゲートはWGBLRSTノードに共通接続されている。
スイッチ群80は、ラッチ回路53毎に設けられたnチャネルMOSトランジスタ81、及びnチャネルMOSトランジスタ82を備えている。MOSトランジスタ81の電流経路の一端は、対応するラッチ回路53の入力ノードに接続されている。そして、隣接するラッチ回路にそれぞれ接続された2つのMOSトランジスタ81の電流経路の他端は共通接続されている。すなわち、書き込み用グローバルビット線WGBL0、WGBL1にそれぞれ対応するラッチ回路53に接続されたMOSトランジスタ81同士が、その電流経路の他端を共通としている。書き込み用グローバルビット線WGBL2、WGBL3にそれぞれ対応するラッチ回路53に接続されたMOSトランジスタ81同士もまた同じである。そして、書き込み用グローバルビット線WGBL(i−1)(i=1、3、5、…)に対応するラッチ回路53に接続されたMOSトランジスタ81のゲートは、WDH0ノードに共通接続され、書き込み用グローバルビット線WGBLiに対応するラッチ回路53に接続されたMOSトランジスタ81のゲートはWDH1ノードに共通接続されている。そして、互いに共通接続されたMOSトランジスタ81の電流経路の他端は、MOSトランジスタ82の電流経路の一端に接続されている。MOSトランジスタ82のゲートには、一括して正電圧Vcc2(≒3V)が印加される。正電圧Vcc2は、例えば電圧発生回路120によって生成される。なお以下では、MOSトランジスタ81とラッチ回路53の入力ノードとの接続ノードを、それぞれノードA0〜A(2n−1)と呼ぶことにする。
次に入力バッファ90について説明する。入力バッファ90は、スイッチ群80内のMOSトランジスタ82毎に設けられたインバータ91を備えている。インバータ91の入力ノードには、CPU2から与えられる書き込みデータが入力され、出力ノードはMOSトランジスタ82の電流経路の他端に接続されている。インバータ91は、その高電圧側電源電位をVcc2、低電圧電源電位を0Vとして動作する。以下では、インバータ91の出力ノードとMOSトランジスタ82との接続ノードをそれぞれノードTOWDI0〜TOWDI((2n−1)/2)と呼ぶことにする。
再び図1に戻ってLSI1の説明を続ける。
カラムデコーダ40は、カラムアドレス信号をデコードして、カラムアドレスデコード信号を得る。このカラムアドレスデコード信号に基づいて、カラム選択線WCSL、RCSL、ICSLの選択動作が行われる。
読み出し回路60は、読み出し時において、読み出し用グローバルビット線RGBL0〜RGBL(n−1)をプリチャージする。そして、読み出し用グローバルビット線RGBL0〜RGBL(n−1)に読み出したデータを増幅する。読み出し回路60の構成について、図4を用いて説明する。図4は読み出し回路60の回路図である。
読み出し回路60は、読み出し用グローバルビット線RGBL0〜RGBL(n−1)毎に設けられた読み出しユニット61を備えている。それぞれの読み出しユニット61は、分離用MOSトランジスタ62、プリチャージ回路63、及びセンスアンプ64を備えている。
プリチャージ回路63は、読み出し時において、対応する読み出し用グローバルビット線RGBL0〜RGBL(n−1)をプリチャージする。プリチャージ回路63は、pチャネルMOSトランジスタ65及びnチャネルMOSトランジスタ66を備えている。pチャネルMOSトランジスタ65は、ソースが電源電圧VDD(例えば1.3V)に接続され、ゲートにプリチャージ信号/PREが入力される。nチャネルMOSトランジスタ66は、ドレインがMOSトランジスタ65のドレインに接続され、ゲートにバイアス信号BIASが入力される。
センスアンプ64は、読み出し時において、対応する読み出し用グローバルビット線RGBL0〜RGBL(n−1)に読み出した読み出しデータを増幅する。センスアンプ64は、インバータ67及びフリップフロップ68を備えている。インバータ67の入力ノードはMOSトランジスタ66のソースに接続され、出力ノードがフリップフロップ68の入力ノードに接続されている。そして、フリップフロップ68の出力ノードOUT0〜OUT(n−1)から、増幅された読み出しデータが出力される。
分離用MOSトランジスタ62は、電流経路の一端が、対応する読み出し用グローバルビット線RGBL0〜RGBL(n−1)に接続され、電流経路の他端が、MOSトランジスタ66のソース及びインバータ67の入力ノードに接続されたnチャネルMOSトランジスタである。すなわち、プリチャージ回路63及びセンスアンプ64は、分離用MOSトランジスタ62を介在して、対応する読み出し用グローバルビット線RGBL0〜RGBL(n−1)に接続されている。そして、全てのMOSトランジスタ62のゲートは共通接続され、信号ISOが入力されている。
再び図1に戻って説明を続ける。
ソース線ドライバ70は、ソース線SLに電圧を供給する。
アドレスバッファ100は、CPU2から与えられるアドレス信号を保持する。そして、カラムアドレス信号CAをカラムデコーダ40に供給し、ロウアドレス信号RAを書き込み用デコーダ20及びセレクトゲートデコーダ30に供給する。
ライトステートマシーン110は、CPU2から与えられる命令信号に基づいて、フラッシュメモリ3に含まれる各回路の動作を制御し、データの書き込み、消去、読み出しのタイミング制御を行い、また各動作について決められた所定のアルゴリズムを実行する。
電圧発生回路120は、外部から入力される電圧Vcc1に基づいて、複数の内部電圧を生成する。電圧発生回路は、負のチャージポンプ回路及び正のチャージポンプ回路を備えている。そして、負電圧VBB1(=−7V)、VBB2(=−8V)、正電圧VPP(=12V)、Vcc2(=3V)を生成する。
書き込み用デコーダ20は、書き込み時においてワード線WL0〜WL(4m−1)のいずれかを選択し、選択ワード線に正電位VPP(12V)を印加すると共に、メモリセルアレイが形成されたp型ウェル領域及び全てのセレクトゲート線SG0〜SG(4m−1)に負電位VBB1(−7V)を印加する。また消去時において、全ワード線に負電位VBB2(−8V)を印加すると共に、メモリセルアレイが形成されたp型ウェル領域に正電圧VPPを印加する。
セレクトゲートデコーダ30は、読み出し時においてセレクトゲート線SG0〜SG(4m−1)のいずれかを選択し、選択セレクトゲート線に正電位Vcc2を印加する。また、信号ISOを制御して分離用MOSトランジスタ62の動作を制御する。
上記書き込み用デコーダ20及びセレクトゲートデコーダ30の構成について、図5を用いて説明する。まず、セレクトゲートデコーダ30の構成について説明する。セレクトゲートデコーダ30は、ロウアドレスデコード回路31、及びスイッチ素子群32を備えている。ロウアドレスデコード回路31は、電源電圧Vcc2で動作し、(i+1)ビットのロウアドレス信号RA0〜RAiをデコードしてロウアドレスデコード信号を得る。ロウアドレスデコード回路31は、セレクトゲート線SG0〜SG(4m−1)毎に設けられたNAND回路33及びインバータ34を有している。NAND回路33は、ロウアドレス信号RA0〜RAiの各ビットのNAND演算を行う。そして、インバータ34がNAND演算結果を反転して、ロウアドレスデコード信号として出力する。
スイッチ素子群32は、nチャネルMOSトランジスタ35を有している。nチャネルMOSトランジスタ35は、セレクトゲート線SG0〜SG(4m−1)毎に設けられている。そして、インバータ34の出力が、nチャネルMOSトランジスタ35の電流経路を介して、セレクトゲート線SG0〜SG(4m−1)に与えられる。なお、nチャネルMOSトランジスタ35のゲートには、制御信号ZISOGが入力される。そして、制御信号ZISOGによって、書き込み動作及び消去動作時には、MOSトランジスタ35はオフ状態とされ、読み出し動作時にはオン状態とされる。
次に、書き込み用デコーダ20の構成について説明する。書き込み用デコーダ20は、ロウアドレスデコード回路21及びスイッチ素子群22を備えている。ロウアドレスデコード回路21は、(i+1)ビットのロウアドレス信号RA0〜RAiをデコードしてロウアドレスデコード信号を得る。このロウアドレスデコード信号が、ワード線WL0〜WL(4m−1)に与えられる。ロウアドレスデコード回路21は、ワード線WL0〜WL(4m−1)毎に設けられたNAND回路23及びインバータ24を有している。NAND回路23及びインバータ24は、高電圧側電源電圧ノードがVCGNWノードに接続され、低電圧側電源電圧ノードがVCGPWノードに接続されている。NAND回路23は、ロウアドレス信号RA0〜RAiの各ビットのNAND演算を行う。電源電圧ノードVCGNW、VCGPWには、Vcc1、0V、電圧発生回路120の発生する正電圧VPP、負電圧VBB1、VBB2のいずれかが与えられる。そして、インバータ24がNAND演算結果を反転して、ロウアドレスデコード信号として出力する。
また書き込み用デコーダ20は、マルチプレクサ26及びレベルシフト回路27を備えている。マルチプレクサ26及びレベルシフト回路27は、メモリセルアレイ10が形成されるp型ウェル領域毎に設けられ、このp型ウェル領域に電圧VPWを印加する。マルチプレクサ26は、ロウアドレス信号R0〜RAiと消去信号ERASEとをマルチプレクスする。そしてその結果をレベルシフト回路27がレベルシフトして、電圧VPWとしてp型ウェルに与える。レベルシフト回路27は、高電圧側電源電圧ノードがVPW_Eノードに接続され、低電圧側電源電圧ノードがVPW_RWに接続されている。マルチプレクサ26及びレベルシフト回路27は、消去動作時にはVPW_Eノードから正電圧VPPをVPWノードに与え、書き込み動作時にはVPW_RWノードから負電圧VBB1をVPWノードに与え、読み出し動作時にはVPW_RWノードから0Vを与える。
スイッチ素子群22は、nチャネルMOSトランジスタ25を有している。MOSトランジスタ25は、セレクトゲート線SG0〜SG(4m−1)毎に設けられている。MOSトランジスタ25の電流経路の一端はセレクトゲート線SG0〜SG(4m−1)に接続され、他端はVSGPWノードに接続されている。VSGPWノードには、電圧発生回路120の発生するVBB1、VPP、または0Vが印加され、ゲートには、制御信号WSGが入力される。そして、制御信号WSGによって、MOSトランジスタ25は、書き込み時にオン状態とされ、消去動作時及び読み出し動作時にはオフ状態とされる。なお、メモリセルアレイ10中のダイオードD0〜D(4m−1)のアノードにも電圧VPWが印加される。
次に、2Trフラッシュメモリ3の備えるメモリセルアレイ10の平面構造について、図6乃至図10を用いて説明する。図6はメモリセルアレイ10の一部領域の平面図である。また図7乃至図10は、素子領域、ワード線、及びセレクトゲート線に加えて、それぞれ第1層目乃至第4層目の金属配線層の平面パターンを示した平面図であり、図示する領域は図6に対応している。
図6乃至図10に示すように、半導体基板(p型ウェル領域)200中に、第1方向に沿ったストライプ形状の素子領域AAが、第1方向に直交する第2方向に沿って複数形成されている。そして、複数の素子領域AAを跨ぐようにして、第2方向に沿ったストライプ形状のワード線WL0〜WL(4m−1)及びセレクトゲート線SG0〜SG(4m−1)が形成されている。そして、ワード線WL0〜WL(4m−1)と素子領域AAとが交差する領域には、メモリセルトランジスタMTが形成されている。他方、セレクトゲート線SG0〜SG(4m−1)と素子領域AAとが交差する領域には、選択トランジスタSTが形成されている。
メモリセルトランジスタMTは、ワード線WL0〜WL(4m−1)と素子領域AAとが交差する領域に形成され、且つメモリセルトランジスタMT毎に分離されたフローティングゲート(図示せず)を有している。また、選択トランジスタSTは、メモリセルトランジスタMT同様に、制御ゲート及びフローティングゲートを有している。しかし、メモリセルトランジスタMTと異なり、選択トランジスタSTのフローティングゲートは、第2方向に沿って隣接する選択トランジスタST同士で共通接続されている。なお、隣接するメモリセル同士は、セレクトゲート線SGまたはワード線WL同士が隣り合っている。
以降、メモリセルアレイ10内において、4列の素子領域AA群を、第1素子領域群AAG1と呼ぶことにする。そして、隣接する第1素子領域群AAG1間において、1列の素子領域AAが形成されている領域をソースコンタクト領域SCAと呼ぶことにする。第1素子領域群AAG1内に形成されるメモリセルMCは、データの記憶用として用いられる。しかし、ソースコンタクト領域SCA内のメモリセルMCは、ダミーのメモリセルであって、データの記憶用としては用いられない。また、2列の第1素子領域群AAG1毎に、スティッチ領域SA1が形成されている。本実施例ではスティッチ領域SA1内には素子領域AAは形成されない。またスティッチ領域SA1の幅は、1本の素子領域AAと、各素子領域AA間に形成された素子分離領域STIとを加えた幅に略等しい。なおスティッチ領域SA1上にも、ワード線WL0〜WL(4m−1)及びセレクトゲート線SG0〜SG(4m−1)は形成されている。しかし、スティッチ領域SA1内に存在するワード線WL0〜WLm及びセレクトゲート線SG0〜SG(4m−1)は、実質的にメモリセルを構成するものではない。また、スティッチ領域SA1において、セレクトゲート線SG0〜SG(4m−1)は、その一部が幅広に形成されている。このセレクトゲート線について幅広に形成された領域をシャント領域SA2と呼ぶことにする。シャント領域SA2は、セレクトゲート線SG0〜SG(4m−1)に対して、第2方向に沿って交互に設けられている。すなわち、あるスティッチ領域SA1においては、セレクトゲート線SG0、SG2、SG4…についてそれぞれシャント領域SA2が形成され、当該スティッチ領域に隣接する別のスティッチ領域SA1においては、セレクトゲート線SG1、SG3、SG5、…についてシャント領域SA2が形成されている。そして、シャント領域SA2が形成されないセレクトゲート線は、当該スティッチ領域SA1において、その一部が除去されている。また、シャント領域SA2は隣接するセレクトゲート線側に凸となるように形成されている。なお、以下では第1素子領域群AAG1とソースコンタクト領域SCAとを合わせた領域を第2素子領域群AAG2と呼ぶことにする。
次に、図6及び図7を用いて、ワード線WL0〜WL(4m−1)、及びセレクトゲート線SG0〜SG(4m−1)の上に存在する1層目の金属配線層のパターンについて説明する。なお図7においては斜線を付した領域が、1層目の金属配線層である。
図示するように、隣接するセレクトゲート線SG間(SG0〜SG1間、SG2〜SG3間、…)には、それぞれ第2方向に沿ったストライプ形状の金属配線層210が形成されている。金属配線層210はソース線SLの一部となるものである。金属配線層210の長手方向(第2方向)は、スティッチ領域SA1で分離されている。すなわち、第2素子領域群AAG2毎に独立した形状を有している。そして金属配線層210は、選択トランジスタSTのソース領域とコンタクトプラグCP1により接続されている。本実施形態では、ソースコンタクト領域SCA内ではコンタクトプラグCP1は形成されておらず、金属配線層210とソースコンタクト領域SCAにおけるメモリセルのソース領域とは電気的に接続されない。また、第1素子領域群AAG1内のメモリセルトランジスタMTのドレイン領域上には、島状のパターンの金属配線層220が形成されている。各金属配線層220は互いに分離されており、対応するメモリセルトランジスタMTのドレイン領域とコンタクトプラグCP2により接続されている。従って、第2方向に沿って並んだ複数の金属配線層220群と、第2方向に沿ったストライプ形状の金属配線層210とが、第1方向に沿って交互に配置された格好となっている。更に、シャント領域SA2上には、島状のパターンの金属配線層230が形成されている。そして、対応するセレクトゲート線SGのシャント領域SA2と、コンタクトプラグCP3により接続されている。金属配線層230は、第1方向に沿っては、対応するセレクトゲート線SGの上部から、隣接するセレクトゲート線SGの除去された領域の上部にかけて延設されている。
次に、図6及び図8を用いて、1層目の金属配線層210〜230の上に存在する2層目の金属配線層のパターンについて説明する。なお図8においては斜線を付した領域が、2層目の金属配線層である。
図示するように、第1素子領域群AAG1内においては、素子領域AA上に、第1方向に沿ったストライプ形状の金属配線層240が形成されている。金属配線層240は、ローカルビット線LBL0〜LBL3として機能するものであり、コンタクトプラグCP4によって、第1層目の金属配線層220と接続されている。また、ソースコンタクト領域SCAにおいても、金属配線層240と同様のパターンの金属配線層250が形成されている。従って、金属配線層250の線幅は、金属配線層240と同一である。そして金属配線層250は、ソース線SLの一部として機能するものであり、コンタクトプラグCP5によって、第1層目の金属配線層210と接続されている。すなわち、第1方向で分離されている複数の金属配線層210が、金属配線層250によって共通接続されている。また、スティッチ領域SA1においては、島状のパターンの金属配線層260が形成されている。金属配線層260は、第1層目の金属配線層230に対応して形成されている。そして、その形状は、金属配線層230よりも、隣接するワード線側に延設され、一部領域はワード線上に存在している。また、金属配線層260は、コンタクトプラグCP6によって、金属配線層230と接続されている。なお図6及び図8では、コンタクトプラグCP6はシャント領域SA2の直上に位置しているが、金属配線層230と260とを接続できる位置で有れば限定されるものではない。
次に、図6及び図9を用いて、2層目の金属配線層240〜260の上に存在する3層目の金属配線層のパターンについて説明する。なお図9においては斜線を付した領域が3層目の金属配線層である。
図示するように、第2方向に沿ったストライプ形状の金属配線層270が形成されている。金属配線層270は、1組のワード線及びセレクトゲート線毎(WL0とSG1の1組、WL1とSG1の1組、…毎)に設けられている。そして、対応するセレクトゲート線に電気的に接続されている第2層目の金属配線層260と、コンタクトプラグCP7によって接続されている。すなわち、各金属配線層270は、セレクトゲート線SG0〜SG(4m−1)のシャント配線として機能する。また、金属配線層270は、ワード線WLの中央部と、該ワード線WLに対応するセレクトゲート線SGの中央部との間の領域に形成されている。換言すれば、メモリセルMCの中央部を通過する。従って、複数の金属配線層270は、第1方向に沿った互いの間隔が、等間隔となるよう配置されている。そして、金属配線層270は、第2方向で隣接する第2素子領域群AAG2間で共通接続されている。金属配線層270の一端はセレクトゲートデコーダ30に接続され、他端は書き込み用デコーダ20に接続されている。
次に、図6及び図10を用いて、3層目の金属配線層270の上に存在する4層目の金属配線層のパターンについて説明する。なお図10においては斜線を付した領域が4層目の金属配線層である。
図示するように、第1方向に沿ったストライプ形状の金属配線層280、290が形成されている。金属配線層280は、書き込み用グローバルビット線WGBL0〜WGBL(2n−1)として機能する。また金属配線層290は、読み出し用グローバルビット線RGBL0〜RGBL(n−1)として機能する。そして、2本の金属配線層280と1本の金属配線層290で一組を為している。金属配線層280は、2本のローカルビット線LBL0、LBL1の一組、または2本のローカルビット線LBL2、LBL3の一組に対応して設けられ、金属配線層290は、4本のローカルビット線LBL0〜LBL3の一組に対応して設けられている。
次に、上記構成のフラッシュメモリの断面構造について説明する。まず、第2素子領域群AAG2の断面構造について、図11乃至図16を用いて説明する。図11乃至図14はそれぞれ、図6におけるX1−X1’線方向、X2−X2’線方向、X3−X3’線方向、及びX4−X4’線方向に沿った断面図であり、図15、図16はそれぞれ、図6におけるY1−Y1’線、Y2−Y2’線に沿った断面図である。
図示するように、p型半導体基板200の表面領域内にn型ウェル領域201が形成され、n型ウェル領域201の表面領域内にp型ウェル領域202が形成されている。p型ウェル領域202中には素子分離領域STIが形成され、素子分離領域STIによって周囲を取り囲まれた領域が、素子領域AAとなっている。p型ウェル領域202の素子領域AA上には、ゲート絶縁膜400が形成され、ゲート絶縁膜400上に、メモリセルトランジスタMT及び選択トランジスタSTのゲート電極が形成されている。メモリセルトランジスタMT及び選択トランジスタSTのゲート電極は、ゲート絶縁膜400上に形成された多結晶シリコン層410、多結晶シリコン層410上に形成されたゲート間絶縁膜420、及びゲート間絶縁膜420上に形成された多結晶シリコン層430を有している。ゲート間絶縁膜420は、例えばシリコン酸化膜、またはシリコン酸化膜とシリコン窒化膜との積層構造であるON膜、NO膜、またはONO膜で形成される。
メモリセルトランジスタMTにおいては、図11に示すように、多結晶シリコン層410は隣接する素子領域AA間で互いに分離されており、フローティングゲート(FG)として機能する。他方、多結晶シリコン層430は、隣接する素子領域AA間で共通接続され、コントロールゲート(ワード線WL)として機能する。
選択トランジスタSTにおいては、図12、図13に示すように、多結晶シリコン層410、430は、隣接する素子領域AA間で共通接続されている。そして、多結晶シリコン層410、430が、セレクトゲート線SGとして機能する。但し、実質的にセレクトゲート線として機能するのは、多結晶シリコン層410のみである(詳細は後述する)。
そして隣接するゲート電極間に位置するp型ウェル領域202表面内には、不純物拡散層401が形成されている(図15、図16参照)。不純物拡散層401は、隣接するトランジスタ同士で共用されている。
前述の通り、メモリセルトランジスタMTと選択トランジスタSTとを含むメモリセルMCは次のような関係を有して形成されている。すなわち、隣接するメモリセルMCは、互いに選択トランジスタST同士、またはメモリセルトランジスタMT同士が隣り合っている。そして、隣り合ったもの同士は不純物拡散層401を共有している。従って、隣接する2つのメモリセルMC、MCは、選択トランジスタST同士が隣り合う場合には、2つの選択トランジスタST、STが共有する不純物拡散層(ソース領域)401を中心にして、対称に配置されている。逆に、メモリセルトランジスタMT同士が隣り合う場合には、2つのメモリセルトランジスタMT、MTが共有する不純物拡散層(ドレイン領域)401を中心にして、対称に配置されている。
そして、p型ウェル領域202上には、上記メモリセルトランジスタMT、及び選択トランジスタSTを被覆するようにして、層間絶縁膜450が形成されている。層間絶縁膜450中には、2つの選択トランジスタST、STが共有する不純物拡散層(ソース領域)401に達するコンタクトプラグCP1が形成されている(図14、図15参照)。そして層間絶縁膜450上には、コンタクトプラグCP1に接続される金属配線層210が形成されている。金属配線層210は、ソース線SLとして機能する。また、層間絶縁膜450中には、2つのメモリセルトランジスタMT、MTが共有する不純物拡散層(ドレイン領域)401に達するコンタクトプラグCP2が形成されている(図15参照)。
層間絶縁膜450上には、金属配線層210、220、230を被覆するようにして、層間絶縁膜460が形成されている。そして、層間絶縁膜460中には、金属配線層220に達するコンタクトプラグCP4が形成されている(図15参照)。そして、層間絶縁膜460上には、複数のコンタクトプラグCP4に共通に接続された金属配線層240が形成されている。金属配線層240は、ローカルビット線LBL0〜LBL3のいずれかとして機能する。また層間絶縁膜460内には金属配線層210に達するコンタクトプラグCP5が形成されている(図14参照、ソースコンタクト領域SCA)。そして、層間絶縁膜460上には、複数のコンタクトプラグCP5をビット線方向で共通接続する金属配線層250が形成されている(図14、図16参照、ソースコンタクト領域SCA)。金属配線層250は、ソース線SLの一部として機能する。
層間絶縁膜460上には、金属配線層240、250を被覆するようにして、層間絶縁膜470が形成されている。そして、層間絶縁膜470上には金属配線層270が形成されている。金属配線層270は、セレクトゲート線のシャント配線として機能するものであり、配線間は等間隔とされている。そして、層間絶縁膜470上には、金属配線層270を被覆するようにして、層間絶縁膜480が形成されている。
層間絶縁膜480上には、書き込み用グローバルビット線及び読み出し用グローバルビット線として機能する金属配線層280、290が形成され、更に層間絶縁膜490が形成されている。
次に、スティッチ領域SA1の断面構造について、図12、図14及び図17を用いて説明する。図17は図6におけるY3−Y3’線に沿った断面図である。
図示するように、p型ウェル領域202中には素子分離領域STIが形成されている。そして、素子分離領域STI上に、メモリセルトランジスタMTのフローティングゲート410及びコントロールゲート430が形成されている。また、当該スティッチ領域SA1においてシャント領域SA2を有しないセレクトゲート線は、多結晶シリコン層410、430が除去されている(図12、図17参照)。すなわち、スティッチ領域SA1を挟んで、セレクトゲート線が分割されている。シャント領域SA2を有するセレクトゲート線は、当該スティッチ領域内においても、多結晶シリコン層410、430を含む積層ゲートが形成されている。そしてその積層ゲートは、隣接するセレクトゲート線に対して凸となるように形成されている(図17参照)。
図14及び図17に示すように、シャント領域SA2においては、多結晶シリコン層430及びゲート間絶縁膜420が除去されて、多結晶シリコン層410が露出されている。そして、当該領域における多結晶シリコン層410上に接するようにして、コンタクトプラグCP3が形成されている。コンタクトプラグCP3と多結晶シリコン層430との間は、絶縁膜431によって電気的に分離されている。コンタクトプラグCP3は、層間絶縁膜450表面から、多結晶シリコン層410に達するようにして形成される。
層間絶縁膜450上には金属配線層230が形成されている。金属配線層230は、コンタクトプラグCP3によって、対応するセレクトゲート線(多結晶シリコン層410)に接続されている。層間絶縁膜450上には、金属配線層230を被覆するようにして層間絶縁膜460が形成されている。層間絶縁膜460中には、金属配線層230に達するコンタクトプラグCP6が形成され、層間絶縁膜460上にはコンタクトプラグCP6と接続される金属配線層260が形成されている。金属配線層260は、対応する選択トランジスタSTのゲート電極上部を被覆し、且つ、当該選択トランジスタSTに対応するメモリセルトランジスタMTの積層ゲート電極上部を被覆するように延設されている(図17参照)。層間絶縁膜460上には層間絶縁膜470が形成され、層間絶縁膜470中には金属配線層260に達するコンタクトプラグCP7が形成されている。図17に示すように、コンタクトプラグCP7は、メモリセルの中央部に位置している。換言すれば、メモリセルトランジスタMTの積層ゲートの中央部と、選択トランジスタSTのゲート電極の中央部との間の領域上に形成されている。層間絶縁膜470上には、コンタクトプラグCP7と接続された金属配線層270が形成されている。図17に示されるように、複数の金属配線層270は、層間絶縁膜470上に等間隔に配置されている。そして、層間絶縁膜470上に、金属配線層270を被覆するようにして層間絶縁膜480、490が形成されている。
図20は、シャント領域SA2の斜視図である。図示するように、セレクトゲート線を形成する積層ゲート構造が、一部幅広に形成されている。そして、シャント領域SA2では、幅広に形成された領域の一部における多結晶シリコン層430及びゲート間絶縁膜420が除去されて、多結晶シリコン層410が露出されている。この露出された多結晶シリコン層410に接触するようにして、コンタクトプラグCP3が形成されている。更に、コンタクトプラグCP3は、多結晶シリコン層430と電気的に分離されている。すなわち、多結晶シリコン層430は、シャント配線270とは電気的に分離されている。
次に、メモリセルアレイ10内に形成されたダイオードD0〜D(4m−1)の構成について図19乃至図21を用いて説明する。図19はメモリセルアレイ10内においてダイオードが形成された領域の平面図であり、図20及び図21は図19におけるX5−X5’線及びY4−Y4’線方向に沿った断面図である。
図示するように、例えばメモリセルアレイ10の端部に、第1方向に沿った一列の素子領域AAが形成されている。素子領域AAにおいて、p型ウェル領域202の表面領域内には、ワード線及びセレクトゲート線の組毎に、n+型不純物拡散層520が形成されている。このn+型拡散層520がカソード、p型ウェル領域202がアノードとして機能することにより、ダイオードD0〜D(4m−1)が形成されている。そして、上記ダイオードを被覆するようにして層間絶縁膜450が形成され、層間絶縁膜450内には、各n+型拡散層520に達するコンタクトプラグCP8が形成され、層間絶縁膜450上にはコンタクトプラグCP8に接続された金属配線層500が形成されている。
更に層間絶縁膜450上に金属配線層500を被覆する層間絶縁膜460が形成され、層間絶縁膜460内には金属配線層500に達するコンタクトプラグCP9が形成されている。層間絶縁膜460上にはコンタクトプラグCP9に接続された金属配線層510が形成され、更に層間絶縁膜470が形成されている。そして層間絶縁膜470内に金属配線層510と接続されるようにしてコンタクトプラグCP10が形成されている。コンタクトプラグCP10は、金属配線層270に接続されている。
すなわち、p型ウェル領域202内に形成されたダイオードD0〜D(4m−1)のカソードは、コンタクトプラグCP8〜CP10及び金属配線層500、510を介在して、対応するセレクトゲート線SG0〜SG(4m−1)のシャント配線270に接続されている。
次に、上記構成の2Trフラッシュメモリ3の動作について、図22を用いて以下説明する。図22は、各種信号及び各ノードの電圧のタイミングチャートである。なお以下では、フローティングゲートに電子が注入されておらず閾値電圧が負である状態を“1”データが書き込まれている状態、フローティングゲートに電子が注入され、閾値電圧が正である状態を“0”データが書き込まれている状態と定義する。また説明の簡単化の為に、2本の書き込み用グローバルビット線WGBL0、WGBL1及び1本の読み出し用グローバルビット線RGBL0を有するメモリセルアレイ10の場合を例に説明する。
<初期動作>
まず、初期動作について図23を用いて説明する。初期動作とは、データの書き込み、読み出し、及び消去などにあたって、最初に行われる動作のことである。初期動作は、図22において、時刻t0〜t1の期間に行われる。図23は、初期動作時における、書き込み用グローバルビット線WGBL0、WGBL1に対応した入力バッファ90、スイッチ群80、及び書き込み回路50の回路図である。
まず初期動作にあたっては、信号WDH0、WDH1が共に“L”レベル(0V)とされる。これによりスイッチ群80内のMOSトランジスタ81がオフ状態となり、書き込み回路50と入力バッファ90とは電気的に分離される。また、ラッチ回路53の高電圧電源電圧として与えられる書き込み禁止電圧VPIがVcc2とされ、VBLPWが0Vとされる。そして、信号WGBLRSTが“H”レベル(Vcc2)とされ、全ての書き込み用グローバルビット線WGBL0、WGBL1がリセットされる。すなわち、書き込み回路50内のMOSトランジスタ58がオン状態とされ、VBLPWノードから0Vが書き込み用グローバルビット線WGBL0、WGBL1に与えられる。この結果、全てのラッチ回路53の出力ノードは“L”レベル(0V)となり、入力ノード(ノードA0、A1)は“H”レベル(Vcc2)となる。
以上のように、初期動作において、書き込み用グローバルビット線が0Vにされると共に、ノードA0、A1にVcc2が与えられる。
<データラッチ動作>
次に、データラッチ動作について図24及び図25を用いて説明する。データラッチ動作とは、データの書き込みにあたって、各ラッチ回路53に対して、書き込みデータを入力する動作のことである。データラッチ動作は、図22において、時刻t1〜t2の間に行われる。図24、図25はデータラッチ動作時における、入力バッファ90、スイッチ群80、及び書き込み回路50の回路図であり、図24は“0”データが入力された場合、図25は“1”データが入力された場合について示している。以下では、書き込み用グローバルビット線WGBL0に接続されたメモリセルに“0”データを書き込み(WGBL0が選択状態)、WGBL1に接続されたメモリセルに“1”データを書き込む(WGBL1が非選択状態)場合を例に挙げて説明する。
まず図24を用いて“0”データが入力された際について説明する。データラッチ動作にあたっては、信号WGBLRSTが0Vとされ、MOSトランジスタ58はオフ状態とされる。これにより、各書き込み用グローバルビット線WGBL0、WGBL1はVBLPWノードと電気的に分離される。更に、書き込み用グローバルビット線WGBL0に対応するラッチ回路53にデータをラッチさせる為に、信号WDH0が“H”レベル(Vcc2)とされ、書き込み用グローバルビット線WGBL0に対応するMOSトランジスタ81がオン状態となる。他方、書き込み用グローバルビット線WGBL1に対応するMOSトランジスタ81はオフ状態となる。従って、入力バッファ90と、書き込み用グローバルビット線WGBL0に対応するラッチ回路53とが電気的に接続される。
そして、CPU2から入力バッファ90のインバータに“0”データが入力される。“0”データが入力される際には、インバータ91の入力ノードに0Vが印加される。“0”データはインバータ91で反転される。その結果、TOWDI0ノードの電位はVcc2となる。すると、MOSトランジスタ82のゲートにはVcc2が印加されているので、MOSトランジスタ82はカットオフの状態となる。従って、ラッチ回路53は時刻t0〜t1で与えられたデータを保持し続ける。すなわち、ノードA0はVcc2のままであり、書き込み用グローバルビット線WGBL0は0Vのままである。
次に図25を用いて“1”データを入力する場合について説明する。“0”データを入力する場合と異なるのは、WDH0=0V、WDH1=Vcc2とされることにより、書き込み用グローバルビット線WGBL1に対応するMOSトランジスタ81がオン状態とされる点である。
そしてCPU2から入力バッファに“1”データが入力される。“1”データが入力される際には、インバータ91の入力ノードにVcc2が印加される。従って、TOWDI0ノードの電位は0Vとなる。このTOWDI0ノードの電位は、MOSトランジスタ81の電流経路を介してラッチ回路53に入力される。その結果、ノードA1の電位はVcc2から0Vに反転し、書き込み用グローバルビット線WGBL1の電位は0VからVcc2に反転する。
以上のように、データラッチ動作においては、“1”書き込みを行うメモリセルに対応したラッチ回路内のデータが、初期状態から反転される。すなわち、“0”書き込み(電子を注入)するときには、実質的にはデータは外部から入力されず、“1”書き込み(電子を注入しない=非選択)するときには、データを外部から取り込む。
<書き込み動作>
次に書き込み動作について図26を用いて説明する。データの書き込みは、同一行にある全てのメモリセルブロックに対して一括して行われる。但し、各メモリセルブロック内において、同時に書き込まれるメモリセルは、ローカルビット線LBL0、LBL1のいずれかに接続されたメモリセルと、ローカルビット線LBL2、LBL3のいずれかに接続されたメモリセルの2つである。
書き込み動作は、図22において、時刻t2〜t3の期間に行われる。また図26は、書き込み動作時におけるメモリセルアレイ10及び書き込み回路50の回路図である。図26において、ワード線WL0、及びローカルビット線LBL0、LBL2に接続されたメモリセルトランジスタMTにデータを書き込むものとし、そのうち、ローカルビット線LBL0に接続されたメモリセルトランジスタMTに“0”データを書き込み、ローカルビット線LBL2に接続されたメモリセルトランジスタMTに“1”データを書き込むものとする。換言すれば、ローカルビット線LBL0に接続されたメモリセルが選択され、ローカルビット線LBL2に接続されたメモリセルが非選択とされる。
まず書き込み動作にあたって、信号WGBLRSTは依然として0Vである。そして、時刻t2において書き込み禁止電圧VPIがVcc2から0Vに変化し、VBLPWノードの電位が0VからVBB1(−7V)に変化する。負電位VBB1は、ライトステートマシーン110の命令によって電圧発生回路120が出力する。なお、VPIの電位は、−7Vではなく、その他の負電位であっても良い。
すると、ラッチ回路53内のインバータ54、55の低電圧側の電源電圧が0VからVBB1に変化し、高電圧側の電源電圧がVcc2から0Vに変化するから、ノードA0、A1の電位はそれぞれ0V、VBB1に変化する。また書き込み用グローバルビット線WGBL0、WGBL1の電位もそれぞれVBB1、0Vに変化する。
そして、書き込み用デコーダ20が、ワード線WL0を選択して、選択ワード線WL0に正電圧VPP(12V)を印加する。また分離用MOSトランジスタ25がオン状態とされることによって、VSGPWノードから、全セレクトゲート線SG0〜SG(4m−1)に負電位VBB1(−7V)が印加される。更に、レベルシフト回路27の出力が“L”レベルとなり、VPW_RWノードが0VからVBB1に変化するから、メモリセルが形成されている基板(p型ウェル領域202)には負電位VBB1が印加される。なお、書き込み時においては、信号ZISOGは“L”レベルとされており、セレクトゲートデコーダ30のロウアドレスデコード回路31は、セレクトゲート線から電気的に分離されている。
また、カラムデコーダ40は、選択ワード線WL0を含むメモリセルブロックBLKに対応する書き込み用カラムセレクタWCSに接続された2本の書き込み用カラム選択線のうち、書き込み用カラム選択線WCSL0を選択する。これにより、書き込み用カラムセレクタWCS内のMOSトランジスタ11、13がオン状態とされる。その結果、書き込み用グローバルビット線WGBL0とローカルビット線LBL0とが電気的に接続され、書き込み用グローバルビット線WGBL1とローカルビット線LBL2とが電気的に接続される。
またカラムデコーダ40は、選択ワード線WL0を含まないメモリセルブロックBLKに対応する書き込み用カラムセレクタWCSに接続された書き込み用カラム選択線を全て非選択とする。そのため、選択ワード線を含まないメモリセルブロックBLKに対応する書き込み用カラムセレクタWCS内のMOSトランジスタ11〜14はオフ状態とされる。
更にカラムデコーダ40は、全ての読み出し用カラム選択線RCSL0〜RCSL(4m−1)を非選択とする。これにより、全ての読み出し用カラムセレクタRCS内のMOSトランジスタ15〜18はオフ状態とされる。従って、読み出し用グローバルビット線RGBLとローカルビット線LBL0〜LBL3とは、電気的に分離されている。
更にカラムデコーダ40は、非選択とされるローカルビット線LBL1、LBL3に接続されるMOSトランジスタ42、44をオン状態とすべく、書き込み禁止用カラム選択線ICSL1を“H”レベル(Vcc2)とする。選択ローカルビット線LBL0、LBL2に対応するMOSトランジスタ41、43に接続される書き込み禁止用カラム選択線ICSL0は“L”レベルとされ、MOSトランジスタ41、43はオフ状態である。その結果、非選択ローカルビット線LBL1、LBL3には書き込み禁止電圧VPI=0Vが印加される。
上記の結果、書き込み用カラムセレクタWCS内のMOSトランジスタ11を介して、書き込み用グローバルビット線WGBL0から、選択ワード線WL0を含むメモリセルブロックBLKのローカルビット線LBL0に、書き込み電圧(VBB1)が与えられる。更に、MOSトランジスタ13を介して、書き込み用グローバルビット線WGBL1から、選択ワード線WL0を含むメモリセルブロックBLKのローカルビット線LBL2に、書き込み禁止電圧VPI(0V)が与えられる。
その結果、書き込み用グローバルビット線WGBL1及びワード線WL0に接続されたメモリセルトランジスタMTにおいては、ゲート・チャネル間の電位差が十分ではない(VPP−VPI=12V)ため、フローティングゲートに電子は注入されない。すなわち、メモリセルMCは負の閾値を維持する。すなわち“1”データが書き込まれる。また、非選択ローカルビット線LBL1、LBL3及びワード線WL0に接続されたメモリセルトランジスタMTにおいても、チャネルにVPIが印加されているため、フローティングゲートに電子は注入されず、メモリセルMCは負の閾値を保持する。他方、書き込み用グローバルビット線WGBL0及びワード線WL0に接続されたメモリセルトランジスタMTにおいては、ゲート・チャネル間の電位差が十分である(VPP−VBB1=19V)ため、FN tunnelingによってフローティングゲートに電子が注入される。その結果、メモリセルトランジスタMTの閾値は正に変化する、すなわち“0”データが書き込まれる。
以上のようにして、1ページのメモリセルトランジスタに一括してデータが書き込まれる。
<読み出し動作>
次に読み出し動作について図27を用いて説明する。図22においては時刻t3〜t4の期間が読み出し動作を示す。図27は、2Trフラッシュメモリ3のメモリセルアレイ10、書き込み回路50、及び読み出しユニット61の回路図である。図27は、ローカルビット線LBL0とワード線WL0に接続されたメモリセルトランジスタMTからデータを読み出す場合について示している。データは、メモリセルブロックBLKあたり1つのメモリセルMCから読み出される。但し1つのメモリセルブロックBLKあたり複数本の読み出し用グローバルビット線が存在する場合には、その数だけデータが読み出される。
図27に示すように、まずカラムデコーダ40は、選択セレクトゲート線SG0を含むメモリセルブロックBLKに対応する読み出し用カラムセレクタRCSに接続された、4本の読み出し用カラム選択線RCSL0〜RCSL3のうち、読み出し用カラム選択線RCSL0を選択する。これにより、選択セレクトゲート線SG0を含むメモリセルブロックBLKに対応する読み出し用カラムセレクタRCS内のMOSトランジスタ15がオン状態とされる。
またカラムデコーダ40は、全ての書き込み用カラム選択線WCSL0〜WCSL(2m−1)を非選択とする。これにより、全ての書き込み用カラム選択線WCSL0〜WCSL(2m−1)内の4つのMOSトランジスタ11〜14の全てがオフ状態とされる。従って、書き込み用グローバルビット線WGBLとローカルビット線LBL0〜LBL3とは、電気的に分離されている。
また、信号WGBLRSTが“H”レベル(Vcc2)とされることにより、書き込み回路50内のMOSトランジスタ58がオン状態となる。またVBLPWノードには0Vが与えられている。従って、読み出し動作時において全ての書き込み用グローバルビット線WGBL0、WGBL1は0Vとされる。
更に、信号BIASが“H”レベル、/PREが“L”レベルとされ、信号ISOが“H”レベルとされる。これにより、読み出しユニット61内のMOSトランジスタ62がオン状態とされ、読み出し用グローバルビット線RGBL0がプリチャージ回路63によってプリチャージされる。
読み出し用グローバルビット線の電位が所定のプリチャージ電位に達した後、信号ZISOGが“H”レベルとされ、分離用MOSトランジスタ35がオン状態とされる。そしてセレクトゲートデコーダ30はセレクトゲート線SG0を選択(“H”レベル:Vcc2=3V)する。また、書き込み用デコーダ20は全てのワード線WL0〜WL(4m−1)を非選択(0V)とし、且つp型ウェル領域202の電位VPWを0Vとする。更に、ソース線ドライバ70は、ソース線の電位を0Vとする。なお、読み出し時においては信号WSGは“L”レベルとされ、書き込み用デコーダ20のロウアドレスデコード回路21とセレクトゲート線とは電気的に分離されている。また、レベルシフト回路27の出力は“L”レベルであり、VPW_RWノードが0Vとなるので、p型ウェル領域202には0Vが印加される。
すると、セレクトゲート線SG0に接続された選択トランジスタSTがオン状態となり、選択ワード線WL0及び選択ローカルビット線LBL0に接続されているメモリセルトランジスタMTに書き込まれているデータが“1”であれば、読み出し用グローバルビット線RGBL0からソース線に電流が流れる。他方、書き込まれているデータが“0”であれば、電流は流れない。
そして、メモリセルMCに電流が流れることによる読み出し用グローバルビット線の電位変化を、センスアンプ64が増幅する。
以上のようにして、データの読み出し動作が行われる。
<消去動作>
次に消去動作について、図28を用いて説明する。消去動作は、図22における時刻t4以降に行われる。図28は、消去動作時におけるメモリセルアレイ10の回路図である。データの消去は、p型ウェル領域202を共通とする全てのメモリセルMCから一括して行われる。消去動作は、FN tunnelingによってフローティングゲートから電子を引き抜くことによって行われる。
消去動作にあたっては、MOSトランジスタ11〜16の全てがオフ状態とされる。従って、全書き込み用グローバルビット線WGBL0、WGBL1は、ラッチ回路51及びVBLPWノード並びにVPIノードと電気的に分離されて、フローティングの状態となる。
そして書き込み用デコーダ20は、選択ブロック内における全てのワード線WL0〜WL(4m−1)に負電圧VBB2を印加する。更に、消去動作時には消去信号ERASEがマルチプレクサ26に入力されるため、レベルシフト回路27の出力が“H”レベルとなる。また、VPW_EノードがVcc2からVPPに変化するから、メモリセルが形成されている基板(p型ウェル領域202)には正電位VPPが印加される。なお、消去時においては、信号ZISOG、WSGは“L”レベルとされており、セレクトゲートデコーダ30及び書き込み用デコーダ20のロウアドレスデコード回路31、21は、セレクトゲート線から電気的に分離されている。
その結果、メモリセルMCのメモリセルトランジスタのフローティングゲートから電子がFN tunnelingによって半導体基板に引き抜かれる。これにより、ワード線WL0〜WL(4m−1)に接続された全てのメモリセルMCのデータが消去され、閾値電圧が負となる。
なお、p型ウェル領域202に正電圧VPPが印加されることによって、ダイオードD0〜D(4m−1)には順方向バイアスが印加される。従って、ダイオードD0〜D(4m−1)における電圧降下をVf(例えば0.7V)とすると、全セレクトゲート線SG0〜SG(4m−1)の電位は(VPP−Vf)まで上昇する。
以上のようにして、一括してデータが消去される。
上記のように、この発明の第1の実施形態に係るフラッシュメモリによれば、上記(1)乃至(5)の効果を得ることが出来る。
(1)メモリセルの信頼性を向上出来る。
本実施形態に係るフラッシュメモリであると、メモリセルMCが形成されるp型ウェル領域202とセレクトゲート線SG0〜SG(4m−1)との間にそれぞれダイオードD0〜D(4m−1)を設けている。このダイオードにより、消去時において選択トランジスタSTのゲート絶縁膜に過大な電圧ストレスが印加されることを防止出来る。この点につき、以下説明する。
図29は、メモリセルMCと分離用トランジスタ25、35との接続関係を示した回路図であり、ダイオードを設けていない回路構成における消去時の様子について示している。消去時において、分離用トランジスタ25、35はオフ状態とされる。従って、セレクトゲート線SGは電気的にフローティングの状態となる。そしてp型ウェル領域202には正電圧VPW=VPP(12V)が印加される。従って、セレクトゲート線はp型ウェル領域202とのカップリングによって約VPPまで上昇する。
しかし、分離用トランジスタ25、35はオフ状態とされていても必ずリーク電流が存在する。このリーク電流は分離用トランジスタのドレインからソースに流れる電流であったり、または不純物拡散層から半導体基板に抜けるジャンクションリーク電流であったりする。
例えば、カップリングによってVPPに上昇したセレクトゲート線の電位が、リーク電流によって消去動作開始から時刻t(VPP)で0Vまで低下したとする。すると、時刻t10においては、選択トランジスタSTのゲート絶縁膜400にはVPPの電位差がかかることになる。しかし選択トランジスタの膜厚をメモリセルトランジスタMTと同じとすれば、通常、ゲート絶縁膜400はVPPに耐えられず、その限界電圧(耐えうる上限電圧)はVbreak(<VPP)である。
限界電圧Vbreakに達する時刻をt(break)とする。すると、消去動作を開始してからt(break)以内の時間内に消去動作が終了すれば、選択トランジスタSTのゲート絶縁膜400に限界電圧Vbreak以上の電圧が印加されることはない。しかし、システムLSIに混載される2Trフラッシュメモリは、メモリ単体チップとして使用されるNAND型フラッシュメモリ等と比べてそのメモリ容量は格段に小さい。従ってこれらのメモリに比して、2Trフラッシュメモリではメモリセルアレイ10よりもその他の周辺回路が占める面積が大きくなる。そのため、チップサイズ削減の観点から、周辺回路面積を小さくすることが2Trフラッシュメモリでは重要となる。そこで2Trフラッシュメモリでは、周辺回路面積を削減するため(回路構成を簡略化するため)に、消去ベリファイを行わないことが考え得る。すると、1度の消去動作で全てのメモリセルを完全に消去しなければならず、消去時間が単体メモリに比べて長くなる。
すると、上記の通り消去動作を開始してからt(break)以内で消去を終了させることは困難となり、消去終了時には既に選択トランジスタSTのゲート絶縁膜400には限界電圧以上の高電圧が印加されていることとなり、ゲート絶縁膜400が致命的なダメージを受けるおそれがある。
しかし本実施形態に係る2Trフラッシュメモリであると、メモリセルMCが形成されるp型ウェル領域202とセレクトゲート線SG0〜SG(4m−1)との間にそれぞれダイオードD0〜D(4m−1)を設けている。図30は、メモリセルMC、ダイオード、及び分離用トランジスタ25、35との接続関係を示した回路図であり、消去時の様子について示している。消去時において、分離用トランジスタ25、35はオフ状態とされる。従って、セレクトゲート線SGは電気的にフローティングの状態となる。そしてp型ウェル領域202、すなわちダイオードD0〜D(4m−1)のアノードには正電圧VPW=VPP(12V)が印加される。従って、ダイオードD0〜D0(4m−1)には順方向バイアスが印加される。その結果、図29の場合のようなカップリングによってではなく、ダイオードD0〜D(4m−1)のpn接合を介してセレクトゲート線SGに電位が与えられる。従って、セレクトゲート線SGの電位を確実に(VPP−Vf)にすることが出来、更に分離用トランジスタ25、35によるセレクトゲート線の電位低下を防止できる。その結果、選択トランジスタSTのゲート絶縁膜400に限界電圧以上の高電圧が印加されることを防止でき、メモリセルの信頼性を向上できる。
また、本実施形態に係るダイオードD0〜D(4m−1)を形成するには、図31に示すように、p型ウェル領域202内にn+型不純物拡散層520を形成するだけで良い。従って、製造プロセスの複雑化を招くことなく、且つダイオードによる面積増加は非常に小さく済む。
更に、本実施形態で説明したように、デコーダ回路が書き込み用と読み出し用とに分割している場合には、図29に示すようにリーク電流の経路がMOSトランジスタ25に流れる経路とMOSトランジスタ35に流れる経路と2つある。従ってデコーダ回路が1つの場合に比べてよりリーク電流が大きくなるので、本実施形態の効果がより顕著に得られる。
なお上記では、選択トランジスタのゲート絶縁膜に印加される電圧が、消去完了までに限界電圧以上に達する場合を例に挙げて説明した。しかし、カップリングによってセレクトゲート線の電圧を上昇させる場合には、いかに消去時間が短くても必ずリーク電流によるセレクトゲート線の電圧低下の影響を受ける。従って、限界電圧に達しないような2Trフラッシュメモリの場合であっても、選択トランジスタSTのゲート絶縁膜にかかる電圧を小さく出来るため、ゲート絶縁膜がダメージを受けることを効果的に防止できる。
(2)フラッシュメモリの動作速度を向上出来る。
本実施形態に係る構成であると、ビット線がローカルビット線とグローバルビット線(読み出し用グローバルビット線、書き込み用グローバルビット線)とに階層化されている。すなわち、複数のローカルビット線の各々に複数のメモリセルが接続され、複数のグローバルビット線の各々に複数のローカルビット線が接続されている。図2の例であると、1本の書き込み用グローバルビット線WGBLに、書き込み用カラムセレクタWCSを介して2(m−1)本のローカルビット線(LBL0及びLBL1、またはLBL2及びLBL3)が接続されている。そしてローカルビット線LBLの各々に、4つのメモリセルが接続されている。また、1本の読み出し用グローバルビット線RGBLには、読み出し用カラムセレクタRCSを介して4(m−1)本のローカルビット線(LBL0〜LBL3)が接続されている。そして、ローカルビット線の各々に、4つのメモリセルが接続されている。
書き込み時においては、選択メモリセルが接続されたローカルビット線LBLだけが、書き込み用グローバルビット線WGBLに接続される。選択メモリセルが接続されないローカルビット線LBLは、書き込み用カラムセレクタWCSによって書き込み用グローバルビット線WGBLから電気的に分離されている。従って、1本の書き込み用グローバルビット線WGBLから見えるのは、選択メモリセルを含む1本のローカルビット線だけ、すなわち4つのメモリセルだけである。よって、これらの4個のメモリセルMCだけが、書き込み用グローバルビット線WGBLに存在する寄生容量の要因となる。選択メモリセルと同一列にあり、且つ異なるローカルビット線LBLに接続された非選択メモリセルは、書き込み用グローバルビット線の寄生容量の原因とはならない。従って、書き込み用グローバルビット線の寄生容量を大幅に削減することが出来る。読み出し時おいても同様である。
上記のように、書き込み用グローバルビット線及び読み出し用グローバルビット線の寄生容量を削減できる結果、フラッシュメモリの動作速度を向上できる。
(3)読み出し速度を向上できる。
フラッシュメモリにおいては、書き込み時には、VPP、VBB1等、比較的高い電圧を取り扱う必要がある。この要求を満たすには、ゲート絶縁膜の厚い、高耐圧のMOSトランジスタを使わなくてはならない。他方、読み出しの際に扱われる電圧は、書き込み時に比べて低い。従って、読み出し動作のことだけを考えれば、ゲート絶縁膜の薄い低耐圧のMOSトランジスタを使用することが望ましく、動作速度の観点からも、低耐圧のMOSトランジスタを用いることが望ましい。
この点、本実施形態に係る構成であると、ローカルビット線が書き込み用グローバルビット線と読み出し用グローバルビット線とに接続されている。そして、メモリセルは、書き込み用グローバルビット線を介して書き込み回路50に接続され、読み出し用グローバルビット線を介して読み出し回路60に接続されている。すなわち、書き込み時の信号経路と、読み出し時の信号経路とが異なっている。従って、読み出し時の信号経路においては、読み出し用グローバルビット線とローカルビット線とを接続する読み出し用カラムセレクタRCS以外の回路を、全てゲート絶縁膜の薄いトランジスタで形成出来る。その結果、読み出し動作速度を向上できる。
(4)書き込み動作の信頼性を向上できる。
上記(2)で説明したように、ビット線が階層化されている。特に書き込み経路について着目すれば、1本の書き込み用グローバルビット線に複数のローカルビット線が接続されている。そして、書き込み時においては、選択メモリセルを含む1本のローカルビット線だけが書き込み用グローバルビット線に電気的に接続され、その他のローカルビット線は書き込み用グローバルビット線から電気的に分離される。従って、選択メモリセルが接続されないローカルビット線には、書き込みデータに応じた電圧は印加されない。従って、これらのローカルビット線に接続されているメモリセルへの誤書き込みの発生を効果的に防止出来、書き込み動作の信頼性を向上できる。
また図26に示すように、書き込み禁止用カラムセレクタICSによって、非選択ローカルビット線に対して書き込み禁止電圧VPIを印加している。これによっても非選択メモリセルへの誤書き込みを防止出来る。
次に、この発明の第2の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1の実施形態で説明した2Trフラッシュメモリにおいて、消去動作の際にセレクトゲート線のチャージをデコーダ回路にディスチャージするものである。なお本実施形態に係る2Trフラッシュメモリの構成は、セレクトゲートデコーダ30以外は上記第1の実施形態と同様であるので説明は省略する。図32は、本実施形態に係るメモリセルアレイ10、書き込み用デコーダ20、及びセレクトゲートデコーダ30の回路図である。
図示するように、本実施形態に係るセレクトゲートデコーダ30の備えるロウアドレスデコード回路31のNANDゲート33は、ロウアドレス信号RA0〜RAiと、消去セット信号/ERSSETとのNAND演算を行う。そしてNANDゲート33における演算結果がインバータ34で反転されて、セレクトゲート線SG0〜SG(4m−1)に与えられる。なお消去セット信号/ERSSETは、消去動作の始めに“L”レベルとされる。
なお、分離用MOSトランジスタ25、35及びロウアドレスデコード回路21は、ゲート絶縁膜の厚いMOSトランジスタ(以下FHVトランジスタと呼ぶ)で形成されており、その膜厚は例えば18nmである。他方、ロウアドレスデコード回路31は、FHVトランジスタよりもゲート絶縁膜の薄いMOSトランジスタ(以下FLVトランジスタと呼ぶ)で形成されており、その膜厚は例えば8nmである。これは、分離用MOSトランジスタ25、35及びロウアドレスデコード回路21がVPPやVBB1、VBB2などの高電圧を取り扱うのに対して、ロウアドレスデコード回路31はVcc2及び0Vを電源電圧として動作するためである。
次に本実施形態に係る2Trフラッシュメモリの動作について説明する。書き込み動作及び読み出し動作は上記第1の実施形態と同様であるので、以下では消去動作についてのみ説明する。図33は消去動作時の各種信号のタイミングチャートである。本実施形態に係る2Trフラッシュメモリの消去動作は、セレクトゲート線の読み出し用デコーダ30への放電ステップ、データ消去ステップ、及びセレクトゲート線の書き込み用デコーダ20への放電ステップの3つステップを含む。以下詳細に説明する。
<読み出し用デコーダへの放電ステップ>
消去動作が開始されると、まずセレクトゲート線に存在する電荷の読み出し用デコーダ30への放電ステップが行われる。このステップは図33における時刻t0から時刻t1までの期間に行われる。この際のメモリセルアレイ10、書き込み用デコーダ20、及びセレクトゲートデコーダ30の回路図を図34に示す。
まず図33に示すように、ZISOGが“H”レベル(Vcc2)とされる。WSGは“L”レベルのままである。これにより、セレクトゲートデコーダ30内の分離用トランジスタ35がオン状態となり、セレクトゲート線SG0〜SG(4m−1)はロウアドレスデコード回路31に電気的に接続される。書き込み用デコーダ20内の分離用MOSトランジスタ25はオフ状態である。
また、消去セット信号/ERSSETが“L”レベル(0V)とされる。その結果、セレクトゲートデコーダ30内のインバータ34の出力は“L”レベルとなる。従って、セレクトゲート線SG0〜SG(4m−1)は、ロウアドレスデコード回路31が形成される半導体基板200に接続される。この半導体基板200の電位は0Vである。よって、セレクトゲート線SG0〜SG(4m−1)に電荷が存在した場合、電荷は半導体基板200にディスチャージされ、セレクトゲート線SG0〜SG(4m−1)は0Vに固定される。
<データ消去>
次に時刻t1から時刻t2において、データの消去が行われる。すなわち、メモリセルMCのフローティングゲートFGから電子がp型ウェル領域202へディスチャージされる。この様子を示しているのが図35である。
本動作にあたって、ZISOGは“L”レベルに変化してMOSトランジスタ35はオフ状態となる。またWSGも“L”レベルであり、MOSトランジスタ25はオフ状態のままである。従って、セレクトゲート線SG0〜SG(4m−1)は電気的にフローティングの状態となる。この時刻t1のタイミングで消去信号ERASEが入力されてp型ウェル領域202に正電位VPPが印加されると共に、ワード線WL0〜WL(4m−1)に負電位VBB2(−8V)が印加される。
以上の結果、メモリセルMCのフローティングゲートFGからp型ウェル領域202に電子が引き抜かれて、データが消去される。なおこの際、ダイオードD0〜D(4m−1)には順方向バイアスが印加されるので、セレクトゲート線SG0〜SG(4m−1)の電位は略(VPP−Vf)となる。
<書き込み用デコーダへの放電ステップ>
フローティングゲートからの電子のディスチャージが完了すると、次にセレクトゲート線に存在する電荷の書き込み用デコーダ20への放電ステップが行われる。このステップは図33における時刻t2から時刻t3までの期間に行われる。この際のメモリセルアレイ10、書き込み用デコーダ20、及びセレクトゲートデコーダ30の回路図を図36に示す。
図33、図36に示すように、WSGが“H”レベル(Vcc2)とされる。ZISOGは“L”レベルのままである。これにより、書き込み用デコーダ20内の分離用トランジスタ25がオン状態となり、セレクトゲート線SG0〜SG(4m−1)はVSGPWノードに接続される。読み出し用デコーダ30内の分離用MOSトランジスタ35はオフ状態である。
またVPWが0Vとされ、また、VSGPWノードの電位が0Vとされる。従って、セレクトゲート線SG0〜SG(4m−1)に存在する電荷はVSGPWノードにディスチャージされ、その電位は(VPP−Vf)から0Vに低下する。
以上のように、本実施形態に係る2Trフラッシュメモリによれば、上記第1の実施形態で説明した(1)乃至(4)の効果に加えて、下記(5)の効果を得ることが出来る。
(5)メモリセルの信頼性を更に向上出来る。
本実施形態に係る2Trフラッシュメモリによれば、フローティングゲートFGから電子をディスチャージさせる前に、セレクトゲート線の電圧を0Vにセットしている。より具体的には、/ERSSET信号によってロウアドレスデコード回路31の出力ノードを0Vに固定された半導体基板200に電気的に接続し、更に分離用トランジスタ35をオン状態にすることによりセレクトゲート線を半導体基板に電気的に接続している。このように、セレクトゲート線の電圧を0Vにした後、p型ウェル領域202に正電圧VPPを印加し、ワード線に負電圧VBB2を印加することで、フローティングゲートから電子をp型ウェル領域202にディスチャージさせている。
以上のように、p型ウェル領域202に正電圧VPPを印加する前にセレクトゲート線の電位を0Vにすることにより、セレクトゲート線の電位が余計に上昇することを防止できる。例えばセレクトゲート線の電位が0Vより高い状態でp型ウェル領域202にVPPを印加したとすると、セレクトゲート線の電位はその分だけ余計に上昇するおそれがある。しかし本実施形態であれば、セレクトゲート線を0Vに設定しておくことで、セレクトゲート線の電位を(VPP−Vf)にすることができ、選択トランジスタSTのゲート絶縁膜400に電圧ダメージが加わることを防止できる。
また本実施形態に係る2Trフラッシュメモリによれば、フローティングゲートFGから電子をディスチャージした後、セレクトゲート線の電荷をVSGPWノードにディスチャージさせることにより、セレクトゲート線の電位を0Vにしている。従って、消去動作後の2Trフラッシュメモリの動作信頼性を向上できる。なおこのステップにおいて電荷を書き込み用デコーダ20にディスチャージさせるのは、セレクトゲート線の電位が(VPP−Vf)という比較的高い電圧だからである。
なお、上記実施形態ではデータ消去の前後において、それぞれ読み出し用デコーダ30及び書き込み用デコーダ20に電子をディスチャージさせる場合を例に挙げて説明した。しかし、データ消去の前後いずれの場合についても書き込み用デコーダ20に電子をディスチャージさせても良い。また、上記第1、第2実施形態ではロウアドレスのデコード回路を書き込み系(書き込み用デコーダ20)と読み出し系(読み出し用デコーダ30)とに分離する場合について説明した。しかし、これらのデコーダ20、30を1つのデコーダで形成しても良い。しかし、デコード回路書き込み系と読み出し系とで分離することで、下記(6)の効果を得ることが出来る。
(6)ロウデコーダの小型化及び動作速度の向上を図ることが出来る。
上記第1、第2の実施形態に係るフラッシュメモリであると、書き込み及び消去時には正負の高電圧VPP(12V)、VBB1(−7V)、VBB2(−8V)を用い、読み出し時には比較的低電圧のVcc2(3V)を用いている。この場合、ロウデコーダが書き込み及び消去、並びに読み出しの両方に対応するためには、高電圧VPP、VBB1、VBB2に耐えうる高耐圧のMOSトランジスタでロウデコーダを形成する必要がある。しかし、このような高耐圧MOSトランジスタは、読み出し時に限って見れば無駄に耐圧が高いだけであり、読み出し速度を低下させる原因となる。
この点、ロウデコーダを書き込み用デコーダ20と、読み出し用デコーダ30とに分離している。そして、分離用トランジスタ25、35によって、書き込み動作時にはセレクトゲート線とロウアドレスデコード回路31とを分離し、セレクトゲート線とVSGPWノードを接続し、読み出し動作時にはセレクトゲート線とロウアドレスデコード回路31とを接続し、VSGPWノードとを分離している。
その結果、低電圧を用いる読み出し系のデコード回路31を、VPPやVBB1、VBB2といった高電圧が印加されることから防止出来る。従って、ロウアドレスデコード回路31を低耐圧MOSトランジスタで形成することが出来る。よって、読み出し動作を高速化出来る。また、高耐圧MOSトランジスタは書き込み系のロウアドレスデコード回路21と分離用MOSトランジスタ25、35にのみ使用すれば良く、その数を必要最小限にすることが出来る。そのため、ロウデコーダのサイズを小型化出来る。
次に、この発明の第3の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1、第2の実施形態におけるダイオードを、ダミーセルを用いて実現するためのものである。本実施形態に係る2Trフラッシュメモリの備えるメモリセルアレイ10について図37を用いて説明する。図37はメモリセルアレイの平面図である。なお、メモリセルアレイ10以外の構成及び動作は上記第1、第2の実施形態と同様であるので説明は省略する。
図示するように、メモリセルアレイ10は、上記第1の実施形態において図2を用いて説明した構成において、更にダミーセルアレイDCAを有している。ダミーセルアレイDCAは、メモリセルアレイ10内における端部に設けられている。図37ではダミーセルアレイDCAがセレクトゲートデコーダ30側に設けられている例を示しているが、勿論書き込み用デコーダ20側に隣接して配置されていても良い。
ダミーセルアレイDCAは、少なくとも2列のダミーセル列を含んでいる。1列のダミーセル列は、メモリセルブロックBLK内のいずれかのローカルビット線に接続された1列のメモリセル列と同様の構成を有している。すなわち、1列のダミーセル列内には複数個のダミーセルDMCが設けられている。ダミーセルDMCの各々は、メモリセルMCのメモリセルトランジスタMTと同様の構造を有するダミーメモリセルトランジスタDMTと、メモリセルMCの選択トランジスタSTと同様の構造を有するダミー選択トランジスタDSTとを備えている。そして、ダミーメモリセルトランジスタDMTのソースがダミー選択トランジスタDSTのドレインに接続されて、ダミーセルDMCが形成されている。隣接するダミーセルDMC同士は、メモリセルMCの場合と同じように、ダミーメモリセルトランジスタDMTのドレイン同士、またはダミー選択トランジスタDSTのソース同士を共用するようにして配置されている。ダミー選択トランジスタDSTのソースはソース線SLに接続されている。また、ローカルビット線と同様に、ダミーセル列毎にダミービット線DBLが形成されていても良い。但し、この場合でもダミービット線DBLとダミーメモリセルトランジスタDMTのドレインとは接続されない。そして、各ダミーメモリセルトランジスタDMTのドレインが、セレクトゲート線SG0〜SG(4m−1)のいずれかに接続されている。すなわち、2列に並んだ複数のダミーセルDMCは、それぞれセレクトゲート線SG0〜SG(4m−1)のいずれかに対応付けられ、それぞれに対応付けられたダミーセルDMCのドレインとp型ウェル領域とのpn接合が、ダイオードD0〜D(4m−1)として機能する。
図38は、ダミーセルアレイDCAのビット線方向に沿った断面図である。図示するように、メモリセルブロックBLKと同じく半導体基板200の表面領域内にn型ウェル領域201が形成され、n型ウェル領域201の表面領域内にp型ウェル領域202が形成されている。p型ウェル領域202は、メモリセルブロックBLKが形成されるp型ウェル領域202と共用される。p型ウェル領域202上にはゲート絶縁膜400を介在して、ダミーメモリセルトランジスタDMT及びダミー選択トランジスタDSTの積層ゲートが形成されている。積層ゲートは、ゲート絶縁膜400上に形成された多結晶シリコン層410、及び多結晶シリコン層410上にゲート間絶縁膜420を介在して形成された多結晶シリコン層430を備えている。p型ウェル領域202の表面領域内には、ダミーメモリセルトランジスタDMT及びダミー選択トランジスタDSTのソース及びドレインとして機能するn+型不純物拡散層401が形成されている。そして前述の通り、各ダミーメモリセルトランジスタDMTのドレイン(D)401がカソードとなり、p型ウェル領域202がアノードとして機能することにより、ダイオードD0〜D(4m−1)が形成されている。
p型ウェル領域202上には、ダミーメモリセルトランジスタDMT及びダミー選択トランジスタDSTを被覆するようにして層間絶縁膜450が形成されている。層間絶縁膜中には、ダミー選択トランジスタDSTのソース(S)401に達するコンタクトプラグCP11と、ダミーメモリセルトランジスタDMTのドレイン(D)、すなわちダイオードD0〜D(4m−1)のカソードに達するコンタクトプラグCP13とが形成されている。
層間絶縁膜450上には、それぞれコンタクトプラグCP11、CP13に接続された金属配線層210、550が形成されている。金属配線層210はソース線の一部として機能する。そして層間絶縁膜460が金属配線層201、550を被覆するようにして形成されている。層間絶縁膜460中には、金属配線層550に達するコンタクトプラグCP14が形成されている。また金属配線層210に達するコンタクトプラグCP12が形成されても良い。
層間絶縁膜460上には、コンタクトプラグCP14に接続された金属配線層560が形成されている。なお、層間絶縁膜460上には金属配線層250が形成されても良い。金属配線層250はソース線の一部として機能し、複数のコンタクトプラグCP12をビット線方向で共通接続する。そして、層間絶縁膜470が金属配線層560、250を被覆するようにして層間絶縁膜460上に形成されている。
層間絶縁膜470上には、セレクトゲート線のシャント配線として機能する金属配線層270が形成されている。そして、層間絶縁膜470中に形成されたコンタクトプラグCP15によって、それぞれダイオードD0〜D(4m−1)に電気的に接続された金属配線層560と、対応するセレクトゲート線SG0〜SG(4m−1)のシャント配線270とが接続されている。
上記のように、本実施形態に係る2Trフラッシュメモリであると、上記第1、第2の実施形態で説明した(1)乃至(6)の効果に加えて、下記(7)の効果を得ることが出来る。
(7)面積増加を招くことなく上記(1)の効果を得ることが出来る。
上記本実施形態に係る2Trフラッシュメモリであると、ダイオードD0〜D(4m−1)を、p型ウェル領域202とダミーメモリセルトランジスタDMTのドレイン領域とのpn接合によって形成している。ダミーセルDMCは半導体メモリの製造に際して必ず形成されるものである。そしてダミーセルDMCは、製造過程における例えばリソグラフィの合わせずれ制御や、または繰り返しパターンの端部でリソグラフィの信頼性マージン確保の為に使用されるに過ぎず、製品出荷後には何ら動作しない素子である。このように、ダミーセルDMCを用いてダイオードD0〜D(4m−1)を形成することで、半導体チップ内にダイオードD0〜D(4m−1)を設けるための領域を新たに設ける必要がない。従って、ダイオードD0〜D(4m−1)を形成したことによる面積増加を最小限にすることが出来る。
また、ダミーセルDMCは製品出荷後には全く動作しない。より具体的には、例えばゲートは接地電位に接続されているのでロウデコーダによって選択されることは無い。従って、ダミーセルDMCを用いてダイオードD0〜D(4m−1)を形成したとしても、その他の回路動作に影響を与えることはない。
なお、上記実施形態ではダミーセルアレイDCAは2列のダミーセル列を含む場合を例に挙げて説明した。しかし、ダミーセル列は2列以上あれば良く、3列以上ある場合には、そのうちの2列をダイオードの形成用として使用すればよい。
図39は、本実施形態の変形例に係る2Trフラッシュメモリのメモリセルアレイ10の回路図である。本変形例は、1列ダミーセル列のみを用いて全てのダイオードD0〜D(4m−1)を形成するものである。図40はダミーセルアレイDCAのビット線方向に沿った断面図である。
図39及び図40に示すように、本変形例が上記第3の実施形態と異なる点は、ダミー選択トランジスタDSTのソース401(S)をソース線に接続せず、p型ウェル領域202とダミー選択トランジスタDSTのソース401(S)とのpn接合をダイオードとして使用する点にある。そのために、図40に示すように、ダミー選択トランジスタDSTのソース401も、コンタクトプラグCP13、CP14、CP15、及び金属配線層550、560を介して、セレクトゲート線のシャント配線270に接続されている。
上記のように、p型ウェル領域202とダミーメモリセルトランジスタDMTのドレインとのpn接合だけでなく、p型ウェル領域とダミー選択トランジスタDSTのソースとのpn接合をダイオードとして使用することで、少なくとも1列のダミーセル列によって、全てのダイオードD0〜D(4m−1)を形成することが出来る。
次に、この発明の第4の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1、第2の実施形態を3Tr−NAND型フラッシュメモリに適用したものである。以下では、上記第2の実施形態と異なる点についてのみ説明する。
図示するように、本実施形態に係るシステムLSI1は、上記第1の実施形態で説明した図1の構成において、メモリセルアレイ10を図41に示す構成に置き換えたものである。図41は、本実施形態に係る3Tr−NAND型フラッシュメモリのメモリセルアレイ10及び書き込み回路10の回路図である。また、書き込み用デコーダ20及びセレクトゲートデコーダ30は、1つのロウデコーダで代用して良い。
図41に示すように、メモリセルアレイ10はマトリクス状に配置された((m+1)×(n+1))個のメモリセルMCを備えている。
メモリセルMCは、互いに電流経路が直列接続されたメモリセルトランジスタMTと選択トランジスタST1、ST2とを有している。メモリセルトランジスタMTの電流経路は、選択トランジスタST1、ST2の電流経路間に接続されている。メモリセルトランジスタMTは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。また選択トランジスタST1、ST2も、半導体基板上にゲート絶縁膜を介在して形成された第1多結晶シリコン層と、第1多結晶シリコン層上にゲート間絶縁膜を介在して形成された第2多結晶シリコン層とを含む多層ゲート構造を有している。そして、選択トランジスタST1のソース領域がメモリセルトランジスタMTのドレイン領域に接続され、メモリセルトランジスタMTのソース領域が、選択トランジスタST2のドレイン領域に接続されている。また、列方向で隣接するメモリセルMC同士は、選択トランジスタST1のドレイン領域、または選択トランジスタST2のソース領域を共有している。
同一行にあるメモリセルMCのメモリセルトランジスタMTの制御ゲートは、ワード線WL0〜WLmのいずれかに共通接続される。また、同一行にあるメモリセルMCの選択トランジスタST1のゲートは、セレクトゲート線SGD0〜SGDmのいずれかに接続され、選択トランジスタST2のゲートは、セレクトゲート線SGS0〜SGSmのいずれかに接続されている。また、同一列にあるメモリセルMCの選択トランジスタST1のドレイン領域は、ビット線BL0〜BLnのいずれかに共通接続されている。ビット線BL0〜BLnは、それぞれ対応するラッチ回路53に接続されている。ラッチ回路53は、Vcc2(3V)と0Vとを電源電圧として動作する。そしてメモリセルMCの選択トランジスタST2のソース領域はソース線SLに共通接続され、ソース線ドライバ70に接続されている。
そして、各セレクトゲート線SGD0〜SGDmと、メモリセルMCが形成されるp型ウェル領域との間には、それぞれダイオードDD0〜DDmが形成されている。ダイオードDD0〜DDm、DS0〜DSmは、カソードがそれぞれセレクトゲート線SGD0〜SGDm、SGS0〜SGSmに接続され、アノードがp型ウェル領域に接続される。ダイオードDD0〜DDm、DS0〜DSmの構成は、第1の実施形態で説明したダイオードD0〜D(4m−1)と同様である。
ロウデコーダは、ロウアドレス信号をデコードして、ロウアドレスデコード信号を得る。そして、ロウアドレスデコード信号に基づいて、ワード線及びセレクトゲート線を選択する。
次に、上記構成のメモリセルアレイ10の断面構造について図41を用いて説明する。図41はメモリセルアレイ10のビット線方向に沿った断面図である。図示するように、p型半導体基板200の表面領域内にはn型ウェル領域201が形成され、n型ウェル領域201の表面領域内にはp型ウェル領域202が形成されている。p型ウェル領域202上にはゲート絶縁膜204を介在して、メモリセルトランジスタMT及び選択トランジスタST1、ST2のゲート電極が形成されている。メモリセルトランジスタMT及び選択トランジスタST1、ST2のゲート電極は、第1の実施形態で説明したように、ゲート絶縁膜204上に形成された多結晶シリコン層210、多結晶シリコン層210上に形成されたゲート間絶縁膜220、及びゲート間絶縁膜220上に形成された多結晶シリコン層230を有している。
メモリセルトランジスタMTにおいては、多結晶シリコン層210は、隣接する素子領域AA間で互いに分離されており、メモリセルトランジスタMTにおいてはフローティングゲートとして機能する。また、多結晶シリコン層230はコントロールゲート(ワード線WL)として機能する。そして、隣接する素子領域AA間で共通接続されている。
選択トランジスタST1、ST2においては、多結晶シリコン層210、230は、隣接する素子領域AA間で共通接続されている。そして、多結晶シリコン層210、230が、セレクトゲート線SGS、SGDとして機能する。但し、第1の実施形態で説明したように、選択トランジスタST1、ST2の多結晶シリコン層230は例えば電気的にフローティングな状態とされている。従って、実質的にセレクトゲート線SGS、SGDとして機能するのは、多結晶シリコン層210のみである。
そして隣接するゲート電極間に位置する半導体基板200表面内には、不純物拡散層401が形成されている。不純物拡散層401は、隣接するトランジスタ同士で共用されている。
前述の通り、メモリセルトランジスタMTと選択トランジスタSTとを含むメモリセルMCは、次のような関係を有して形成されている。すなわち、隣接するメモリセルMC、MCは、互いに選択トランジスタST1同士、または選択トランジスタST2同士が隣り合っている。そして、隣り合ったもの同士は不純物拡散層401を共有している。
そして、p型ウェル領域202上には、上記メモリセルトランジスタMT、及び選択トランジスタSTを被覆するようにして、層間絶縁膜450が形成されている。層間絶縁膜450中には、2つの選択トランジスタST2、ST2が共有する不純物拡散層(ソース領域)401に達するコンタクトプラグCP1が形成されている。そして層間絶縁膜450上には、コンタクトプラグCP1に接続される金属配線層210が形成されている。金属配線層210は、ソース線SLとして機能する。また、層間絶縁膜450中には、2つの選択トランジスタST1、ST1が共有する不純物拡散層(ドレイン領域)401に達するコンタクトプラグCP2が形成されている。そして層間絶縁膜450上には、コンタクトプラグCP2に接続される金属配線層220が形成されている。
層間絶縁膜450上には、金属配線層210、220を被覆するようにして、層間絶縁膜460が形成されている。層間絶縁膜460中には、金属配線層220に達するコンタクトプラグCP4が形成されている。そして、層間絶縁膜460上には、複数のコンタクトプラグCP4に共通に接続された金属配線層240が形成されている。金属配線層240は、ビット線BL0〜BLnとして機能する。
層間絶縁膜460上には、金属配線層240を被覆するようにして、層間絶縁膜470が形成されている。そして、層間絶縁膜470上には金属配線層270、271が形成されている。金属配線層270、271はそれぞれセレクトゲート線SGS、SGDのシャント配線として機能する。金属配線層270、271はその配線間隔が等しくなるようにされている。そして、層間絶縁膜470上には、金属配線層270、271を被覆するようにして、層間絶縁膜480が形成されている。
次に、上記構成の3Tr−NAND型フラッシュメモリの動作について説明する。
<書き込み動作>
まず書き込み動作について、図43を用いて説明する。図43は、3Tr−NAND型フラッシュメモリ3のメモリセルアレイ10の回路図であり、簡単化のため、メモリセルMC数が(4×4)個の場合について示している。データの書き込みは、いずれかのワード線に接続された全てのメモリセルトランジスタに対して一括して行われる。そして、メモリセルトランジスタMTのフローティングゲートに電子を注入するか否かで、“0”データ、“1”データを書き分ける。電子のフローティングゲートへの注入は、FN tunnelingによって行われる。また、図43において、ワード線WL0に接続されたメモリセルトランジスタMTにデータを書き込むものとし、そのうち、ビット線BL1に接続されたメモリセルトランジスタMTに“0”データを書き込み、ビット線BL0、BL2、BL3に接続されたメモリセルトランジスタMTに“1”データを書き込むものとする。
まず、CPU2から書き込みデータ(“1”、“0”)が入力される。そして、書き込み回路50内のラッチ回路51が、該書き込みデータをビット線毎にラッチする。そして、“1”データが入力された場合、ラッチ回路53はビット線にVcc2(例えば3V)を与え、逆に“0”データが入力されると、ビット線に0Vを与える。すなわち、図43に示されるように、ラッチ回路53は、ビット線BL0、BL2、BL3にVcc2を印加し、ビット線BL1に0Vを印加する。
そして、ロウデコーダが、いずれかのセレクトゲート線SGDを選択し、選択セレクトゲート線SGDにVcc2を印加し、非選択セレクトゲート線SGD及び全てのセレクトゲート線SGSに0Vを印加する。すなわち、図43に示されるように、ロウデコーダはセレクトゲート線SGD0を選択し、選択セレクトゲート線SGD0にVcc2を印加する。またその他のセレクトゲート線SGS0、SGD1、SGS1、SGD2、SGS2、SGD3、SGS3に0Vを印加する。
すると、選択セレクトゲート線SGDに接続される選択トランジスタST1のうち、Vcc2が印加されているビット線BLに接続されている選択トランジスタST1はカットオフ状態となる。他方、0Vが印加されているビット線BLに接続されている選択トランジスタST1はオン状態となる。
更にロウデコーダはいずれかのワード線を選択し、選択ワード線にVPP2(18V)を印加する。また非選択ワード線の全てに0Vを印加する。なお、ここで選択されるワード線WLは、選択セレクトゲート線SGDを含むメモリセルMCに接続されるものである。これにより、選択ワード線WLに接続されるメモリセルトランジスタMTにチャネル領域が形成される。すると、選択セレクトゲート線SGD及びVcc2が印加されているビット線に接続されている選択トランジスタST1はカットオフ状態にあるから、当該選択トランジスタST1に接続されたメモリセルトランジスタMTのチャネル電位はフローティングとなる。そして、ワード線WLとのカップリングにより、略18Vまで上昇する。他方、選択セレクトゲート線SGD及び0Vが印加されているビット線に接続されている選択トランジスタST1はオン状態にあるから、当該選択トランジスタST1に接続されるメモリセルトランジスタMTのチャネル電位は0Vとなる。
すなわち、図43に示されるように、ロウデコーダはワード線WL0を選択し、選択ワード線WL0にVPP2を印加すると共に、その他の非選択ワード線WL1〜WL3に0Vを印加する。従って、ワード線WL0に接続されるメモリセルトランジスタMTにチャネル領域が形成される。すると、ビット線BL1には0Vが印加されているので、ビット線BL1に接続される選択トランジスタST1を含むメモリセル内のメモリセルトランジスタMTのチャネル電位Vchは0Vとなる。他方、ビット線BL0、BL2、BL3にはVcc2が印加されているので、ビット線BL0、BL2、BL3に接続される選択トランジスタST1を含むメモリセル内のメモリセルトランジスタMTのチャネル電位Vchは、ワード線WL0とのカップリングにより、略18Vに上昇する。
またロウデコーダは、メモリセルが形成されているp型ウェル領域202に0Vを与える。
上記の結果、カットオフとされた選択トランジスタST1を含むメモリセル内のメモリセルトランジスタMTにおいては、ゲート・チャネル間の電位差が十分ではないため、フローティングゲートに電子は注入されない。すなわち、Vcc2が印加されているビット線及び選択ワード線WLに接続されているメモリセル(“1”データを書き込むべきメモリセル)の閾値は負の値を維持する。図43の例であると、ビット線BL0、BL2、BL3と、ワード線WL0とに接続されたメモリセルトランジスタMTのフローティングゲートには電子は注入されない。換言すれば、ビット線BL0、BL2、BL3と、選択ワード線WL0とに接続されたメモリセルトランジスタMTには“1”データが書き込まれる。
他方、選択セレクトゲート線SGDに接続され、且つ0Vが印加されているビット線BLに接続されている選択トランジスタST1を含むメモリセル内のメモリセルトランジスタMTにおいては、ゲート・チャネル間の電位差が18Vであるので、FN tunnelingによってフローティングゲートに電子が注入される。その結果、メモリセルトランジスタMTの閾値は正に変化する、すなわち“0”データが書き込まれる。図43の例であると、ワード線WL0にVPP2が印加される結果、ビット線BL1とワード線WL0とに接続されたメモリセルトランジスタMTのゲート・チャネル間の電位差は18Vとなる。よって、ビット線BL1とワード線WL0とに接続されたメモリセルトランジスタMTのフローティングゲートには電子が注入される。電子が注入されたメモリセルトランジスタMTの閾値は正の変化し、“0”データが書き込まれたことになる。
以上のようにして、1ページのメモリセルトランジスタに一括してデータが書き込まれる。
<消去動作>
次に、消去動作について、図44を用いて説明する。図44は、3Tr−NAND型フラッシュメモリ3のメモリセルアレイ10の回路図であり、簡単化のため、メモリセル数が(4×4)個の場合について示している。データの消去は、書き込み同様、ページ一括消去である。消去動作は、FN tunnelingによってフローティングゲートから電子を引き抜くことによって行われる。図44は、ワード線WL0に接続されたメモリセルトランジスタからデータの消去を行う場合を示している。
消去にあたって、全てのビット線BLはフローティングとされる。またロウデコーダは、全てのセレクトゲート線SGD、SGSをフローティングとする。そしてロウデコーダは、いずれかのワード線を選択し、選択ワード線WLに0Vを与えると共に、非選択ワード線WLをフローティングにする。更にロウデコーダは、メモリセルが形成されているp型ウェル領域202にVPP2(18V)を印加する。すなわち図44に示すように、選択ワード線WL0には0Vが印加され、非選択ワード線WL1〜WL3はフローティングとされる。更に、全てのセレクトゲート線SGD0〜SGD3、SGS0〜SGS3はフローティングとされる。そしてp型ウェル領域202にVPP2が印加されることで、ダイオードDD0〜DD3、DS0〜DS3には順方向バイアスが印加される。従って、全てのセレクトゲート線SGD0〜SGD3、SGS0〜SGS3は、フローティングから(VPP2−Vf)まで上昇する。
すると、選択ワード線WLに接続されているメモリセルトランジスタMTとウェル領域200との間の電位差が18Vとなり、フローティングゲート内の電子がFN tunnelingによって半導体基板200に引き抜かれる。その結果、選択ワード線に接続されているメモリセルトランジスタMTからデータが消去され、メモリセルトランジスタMTの閾値は負となる。すなわち、図44に示すように、ワード線WL0に接続された全てのメモリセルトランジスタMTのフローティングゲートから電子が半導体基板に引き抜かれ、データが消去される。
非選択ワード線に接続されているメモリセルトランジスタMTにおいては、半導体基板とのカップリングによってワード線WLの電位が18V程度に上昇する。従って、フローティングゲートから電子は引き抜かれず、データは消去されない。すなわち図44に示すように、ワード線WL1〜WL3の電位はカップリングによって上昇する。その結果、ワード線WL1〜WL3に接続された全てのメモリセルトランジスタMTからは、データは消去されない。また、セレクトゲート線はダイオードによって(18V−Vf)程度まで電位が上昇する。従って、選択トランジスタST1、ST2のゲート絶縁膜には電圧ストレスがかからない。
以上のようにして、選択されたページから一括してデータが消去される。なお、図44の例では、1本のワード線に接続されたメモリセルトランジスタ(1ページ)からデータが消去される例について示しているが、複数のワード線に接続されたメモリセルトランジスタから一括してデータが消去されても良い。この場合には、ロウデコーダが複数のワード線に0Vを印加すれば良い。
<読み出し動作>
次に読み出し動作について図45を用いて説明する。図45は、3Tr−NAND型フラッシュメモリ3のメモリセルアレイ10の回路図であり、簡単化のため、メモリセル数が(4×4)個の場合について示している。図45では、ビット線BL1とワード線WL0に接続されたメモリセルトランジスタMTからデータを読み出す場合について示している。なおリダンダンシセルRCからデータを読み出す方法もメモリセルMCと同様である。
まずロウデコーダは、データを読み出すべきメモリセルが接続されるセレクトゲート線SGD、SGSを選択し、選択セレクトゲート線SGD、SGSにVPP3(例えば4.5V)を印加する。その他のセレクトゲート線SGD、SGSが非選択とされ、非選択セレクトゲート線SGD、SGSには0Vを印加される。これにより、選択セレクトゲート線SGD、SGSに接続される選択トランジスタST1、ST2はオン状態とされる。引き続き、ロウデコーダは、全てのワード線WLに0Vを印加する。すなわち、図45に示すように、選択セレクトゲート線SGD0、SGS0にVPP3が印加され、非選択セレクトゲート線SGD1〜SGD3、SGS1〜SGS3に0Vが印加される。これにより、選択セレクトゲート線SGD0、SGS0に接続される選択トランジスタST1、ST2がオン状態とされる。また全てのワード線WL0〜WL3には0Vが印加される。
すると、メモリセルトランジスタMTは、書き込まれているデータが“1”であれば、閾値が負なのでオン状態、書き込まれているデータが“0”であれば、閾値が正なのでオフ状態となる。
更に、選択ビット線BLが、プリチャージ回路63によって、例えば2.0Vにプリチャージされる。すると、選択セレクトゲート線SGD、SGSに接続されている選択トランジスタST1、ST2に接続されているメモリセルトランジスタMTに書き込まれているデータが“1”であれば、ビット線からソース線に電流が流れる。他方、書き込まれているデータが“0”であれば、電流は流れない。図45の例であると、選択ビット線BL1に2.0Vが印加される。すると、ワード線WL0と選択ビット線BL1に接続されているメモリセルトランジスタMTに書き込まれているデータが“1”であれば、ビット線BL1からソース線SLに電流が流れ、書き込まれているデータが“0”であれば、電流は流れない。
以上のように、ビット線からソース線に向かって流れる電流によって変化するビット線電位を、センスアンプ64が増幅することによって、データの読み出しが行われる。なお図45の例では、1本のビット線からデータを読み出す場合について示しているが、勿論、複数のビット線に電位を印加して、複数のメモリセルトランジスタからデータを同時に読み出しても良い。
上記のような3Tr−NAND型フラッシュメモリであっても、上記第1の実施形態で説明した(1)の効果を得ることが出来る。なお、第2の実施形態で説明したように、消去動作時において、電子をフローティングから引き抜く前後で、セレクトゲート線の電位を0Vに設定しても良い。この場合には第2の実施形態で説明した(5)の効果が得られる。更に第3の実施形態及びその変形例で説明したように、ダイオードDD0〜DDm、DS0〜DSmを、ダミーセルを用いて形成しても良い。この場合には第3の実施形態で説明した(7)の効果が得られる。
次に、この発明の第5の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1の実施形態をNAND型フラッシュメモリに適用したものである。従って、本実施形態に係る構成は、上記第4の実施形態におけるメモリセルを、図46に示すNANDセルに置き換えたものである。図46はメモリセルアレイ10の回路図である。
図示するように、メモリセルアレイは、マトリクス状に配置された複数個のNANDセルを有している。NANDセルの各々は、8個のメモリセルトランジスタMTと、選択トランジスタST1、ST2とを含んでいる。メモリセルトランジスタMTは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。なお、メモリセルトランジスタMTの個数は8個に限られず、16個や32個であってもよく、その数は限定されるものではない。メモリセルトランジスタMTは、隣接するもの同士でソース、ドレインを共有している。そして、選択トランジスタST1、ST2間に、その電流経路が直列接続されるようにして配置されている。そして、直列接続されたメモリセルトランジスタMTの一端側のドレイン領域が選択トランジスタST1のソース領域に接続され、他端側のソース領域が選択トランジスタST2のドレイン領域に接続されている。すなわち、NANDセルは、3Tr−NAND型フラッシュメモリのメモリセルにおいて、メモリセルトランジスタMTの数を複数にしたものである。
同一行にあるメモリセルトランジスタMTの制御ゲートは、ワード線WL0〜WLmのいずれかに共通接続され、同一行にあるメモリセルの選択トランジスタST1、ST2のゲートは、それぞれセレクトゲート線SGD、SGSに接続されている。ワード線WL0〜WLm、及びセレクトゲート線SGS、SGDはロウデコーダに接続される。また、メモリセルアレイにおいて同一列にある選択トランジスタST1のドレインはビット線BL0〜BLnのいずれかに共通接続される。そしてビット線は書き込み回路50及び読み出し回路60に接続される。更に選択トランジスタST2のソースはソース線SLに共通接続され、ソース線ドライバ70に接続されている。なお、選択トランジスタST1、ST2は必ずしも両方必要ではない。NANDセルを選択出来るのであれば、いずれか一方のみが設けられていても良い。
そして、各セレクトゲート線SGD、SGDと、メモリセルMCが形成されるp型ウェル領域との間には、それぞれダイオードDD0、DS0が形成されている。ダイオードDD0、DS0は、カソードがそれぞれセレクトゲート線SGD0、SGS0に接続され、アノードがp型ウェル領域に接続される。ダイオードDD0、DS0の構成は、第1の実施形態で説明したダイオードD0〜D(4m−1)と同様である。
図47は、NANDセルのビット線方向に沿った断面図である。図示するように、p型半導体基板200の表面領域内にn型ウェル領域201が形成され、n型ウェル領域201の表面領域内にp型ウェル領域202が形成されている。p型ウェル領域202上にはゲート絶縁膜410が形成され、ゲート絶縁膜410上に、メモリセルトランジスタMT及び選択トランジスタST1、ST2のゲート電極が形成されている。メモリセルトランジスタMT及び選択トランジスタST1、ST2のゲート電極は、ゲート絶縁膜410上に形成された多結晶シリコン層410、多結晶シリコン層410上に形成されたゲート間絶縁膜420、及びゲート間絶縁膜420上に形成された多結晶シリコン層430を有している。ゲート間絶縁膜420は、例えばシリコン酸化膜、またはシリコン酸化膜とシリコン窒化膜との積層構造であるON膜、NO膜、またはONO膜で形成される。メモリセルトランジスタMTにおいては、多結晶シリコン層410はワード線方向で隣接する素子領域AA間で互いに分離されており、フローティングゲート(FG)として機能する。また、多結晶シリコン層430コントロールゲート(ワード線WL)として機能する。そして、多結晶シリコン層430は、ワード線方向で隣接する素子領域AA間で共通接続されている。選択トランジスタST1、ST2においては、図示せぬシャント領域でゲート間絶縁膜430の一部が除去されており、多結晶シリコン層410、430は電気的に接続されている。そして、多結晶シリコン層410、430がセレクトゲート線SGD、SGSとして機能する。選択トランジスタST1、ST2においては、多結晶シリコン層410及び多結晶シリコン層430は、ワード線方向で隣接する素子領域AA間で分離されておらず、共通接続されている。
そして隣接するゲート電極間に位置するp型ウェル領域202表面内には、ソース・ドレイン領域として機能する不純物拡散層401が形成されている。不純物拡散層401は、隣接するトランジスタ同士で共用されている。すなわち、隣接する2つの選択トランジスタST1間の不純物拡散層401は、2つの選択トランジスタST1のドレイン領域として機能する。また隣接する2つの選択トランジスタST2間の不純物拡散層401は、2つの選択トランジスタST2のソース領域として機能する。また隣接する2つのメモリセルトランジスタMT間の不純物拡散層401は、2つのメモリセルトランジスタMTのソース・ドレイン領域として機能する。更に、隣接するメモリセルトランジスタMTと選択トランジスタST1との間の不純物拡散層401は、メモリセルトランジスタMTのドレイン領域及び選択トランジスタST1のソース領域として機能する。他方、隣接するメモリセルトランジスタMTと選択トランジスタST2との間の不純物拡散層401は、メモリセルトランジスタMTのソース領域及び選択トランジスタST2のドレイン領域として機能する。
そして、p型ウェル領域202上には、上記メモリセルトランジスタMT、及び選択トランジスタST1、ST2を被覆するようにして、層間絶縁膜450が形成されている。層間絶縁膜450中には、選択トランジスタST2のソース領域401に達するコンタクトプラグCP1が形成されている。そして層間絶縁膜450上には、コンタクトプラグCP1に接続される金属配線層210が形成されている。金属配線層210は、ソース線SLとして機能する。また、層間絶縁膜450中には、選択トランジスタST1のドレイン領域401に達するコンタクトプラグCP2が形成されている。そして層間絶縁膜450上には、コンタクトプラグCP2に接続される金属配線層220が形成されている。
層間絶縁膜450上には、金属配線層210、220を被覆するようにして、層間絶縁膜460が形成されている。そして、層間絶縁膜460中には、金属配線層220に達するコンタクトプラグCP4が形成されている。そして、層間絶縁膜460上には、複数のコンタクトプラグCP4に共通に接続された金属配線層240が形成されている。金属配線層240はビット線として機能する。
層間絶縁膜460上には、金属配線層240を被覆するようにして、層間絶縁膜470が形成されている。そして、層間絶縁膜470上には金属配線層270、271が形成されている。金属配線層270、271はそれぞれ、図示せぬ領域において、選択トランジスタST2、ST1の多結晶シリコン層210に接続されており、セレクトゲート線SGS、SGDのシャント配線として機能する。そして、層間絶縁膜470上には、金属配線層270、271を被覆するようにして層間絶縁膜480が形成されている。
上記のようなNAND型フラッシュメモリであっても、上記第1の実施形態で説明した(1)の効果を得ることが出来る。なお、第2の実施形態で説明したように、消去動作時において、電子をフローティングから引き抜く前後で、セレクトゲート線の電位を0Vに設定しても良い。この場合には第2の実施形態で説明した(5)の効果が得られる。更に第3の実施形態及びその変形例で説明したように、ダイオードDD0、DS0mを、ダミーセルを用いて形成しても良い。この場合には第3の実施形態で説明した(7)の効果が得られる。
次に、この発明の第6の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1乃至第5の実施形態で説明したフラッシュメモリを同一のチップ上に混載したLSIに係るものである。図48は、本実施形態に係るシステムLSIのブロック図である。
図示するように、システムLSI1は、同一半導体基板上に形成されたNAND型フラッシュメモリ600、3Tr−NAND型フラッシュメモリ610、2Trフラッシュメモリ620、MCU700、及びI/O回路800を備えている。
NAND型フラッシュメモリ600は、画像データや映像データを保存するストレージ用のメモリとして用いられる。NAND型フラッシュメモリの構成は上記第5の実施形態で説明したとおりである。
3Tr−NAND型フラッシュメモリ610は、LSI1へアクセスするためのIDコードやセキュリティコードを保持する。3Tr−NAND型フラッシュメモリ610の構成は、上記第4の実施形態で説明したとおりである。
2Trフラッシュメモリ620は、MCU700が動作するためのプログラムデータを保持する。2Trフラッシュメモリ620の構成は上記第1乃至第3の実施形態で説明した通りである。
MCU700は、外部から入力される各種のコマンドに応答して、2Trフラッシュメモリ620から読み出したプログラムに基づいた処理を行う。この際、MCU700は、SRAM(Static Random Access Memory)などを介することなく、直接2Trフラッシュメモリ620にアクセスする。MCU700の行う処理の例としては、NAND型フラッシュメモリ600に対して入力されるデータの圧縮や解凍、または外部装置の制御などがある。更に、MCU700は、NAND型フラッシュメモリ600に保持されるデータに外部からアクセスされた場合、3Tr−NAND型フラッシュメモリ610から所定のデータを読み出す。そしてMCU700は、読み出したデータと、外部から入力されるIDコードやセキュリティコードと照合し、一致した場合にNAND型フラッシュメモリ600へのアクセスを許可する。NAND型フラッシュメモリ600へのアクセスが許可されると、外部(ホスト)からNAND型フラッシュメモリ600内のデータへのアクセスが行われる。すなわち、MCU700は、外部から受け取ったコマンドに応答してNAND型フラッシュメモリ600へトリガをかけ、データの読み出し(書き込み)を行う。
I/O回路800は、LSI1と外部との信号の授受を制御する。
図32乃至図34は、上記LSI1に含まれる3つの半導体メモリ600、610、620の備えるメモリセルアレイの構成について示しており、ビット線方向に沿った断面図である。
<NAND型フラッシュメモリ>
NANDフラッシュメモリ600のメモリセルアレイ10の断面構造は、基本的には上記第5の実施形態で説明した通りである。但し、図49に示すように、多結晶シリコン層430上及び不純物拡散層401の表面内に、それぞれシリサイド層402、403を形成し、積層ゲートの側壁に側壁絶縁膜404を形成しても良い。メモリセルトランジスタMTにおいて、多結晶シリコン層430及びシリサイド層402はコントロールゲート(ワード線WL)として機能する。
シリサイド層403は、選択トランジスタST1のドレイン領域401表面内、及び選択トランジスタST2のソース領域401表面内に形成されている。メモリセルトランジスタMTのソース領域401及びドレイン領域401、選択トランジスタST1のソース領域401、及び選択トランジスタST2のドレイン領域401内には、シリサイド層は形成されない。また、隣接するメモリセルトランジスタMTの積層ゲート間、及びメモリセルトランジスタMTと選択トランジスタST1、ST2の積層ゲート間の領域は、側壁絶縁膜404によって埋め込まれている。従って、メモリセルトランジスタMTのソース領域及びドレイン領域、並びに選択トランジスタST1のソース領域及び選択トランジスタST2のドレイン領域の上面は、側壁絶縁膜404によって被覆されている。
<3Tr−NAND型フラッシュメモリ>
3Trフラッシュメモリ610の構成も、上記第4の実施形態で説明した通りである。但し、図50に示すように、多結晶シリコン層430上及び不純物拡散層401の表面内に、それぞれシリサイド層402、403を形成し、積層ゲートの側壁に側壁絶縁膜404を形成しても良い。メモリセルトランジスタMTにおいて、多結晶シリコン層430及びシリサイド層402はコントロールゲート(ワード線WL)として機能する。
シリサイド層403は、選択トランジスタST1のドレイン領域401表面内、及び選択トランジスタST2のソース領域401表面内に形成されている。メモリセルトランジスタMTのソース領域401及びドレイン領域401、選択トランジスタST1のソース領域401、及び選択トランジスタST2のドレイン領域401内には、シリサイド層は形成されない。また、メモリセルトランジスタMTと選択トランジスタST1、ST2の積層ゲート間の領域は、側壁絶縁膜404によって埋め込まれている。従って、メモリセルトランジスタMTのソース領域及びドレイン領域、並びに選択トランジスタST1のソース領域及び選択トランジスタST2のドレイン領域の上面は、側壁絶縁膜404によって被覆されている。
<2Trフラッシュメモリ>
2Trフラッシュメモリ620の構成は、上記第1乃至第3の実施形態で説明した通りである。但し、図50に示すように、多結晶シリコン層430上及び不純物拡散層401の表面内に、それぞれシリサイド層402、403を形成し、積層ゲートの側壁に側壁絶縁膜404を形成しても良い。メモリセルトランジスタMTにおいて、多結晶シリコン層430及びシリサイド層402はコントロールゲート(ワード線WL)として機能する。
シリサイド層403は、メモリセルトランジスタMTのドレイン領域401表面内、及び選択トランジスタSTのソース領域401表面内に形成されている。メモリセルトランジスタMTのソース領域401、及び選択トランジスタSTのドレイン領域401内には、シリサイド層は形成されない。また、メモリセルトランジスタMTと選択トランジスタSTの積層ゲート間の領域は、側壁絶縁膜404によって埋め込まれている。従って、メモリセルトランジスタMTのソース領域及び選択トランジスタSTのドレイン領域の上面は、側壁絶縁膜404によって被覆されている。
上記のように、本実施形態に係るシステムLSIによれば、第1乃至第5の実施形態で説明した(1)乃至(7)の効果に加えて、更に以下の効果が得られる。
(8)製造コストを抑えつつ、複数種のフラッシュメモリを同一チップ上に搭載できる。
本実施形態に係る構成であると、NAND型フラッシュメモリ600、3Tr−NAND型フラッシュメモリ610、及び2Trフラッシュメモリ620が備えるメモリセルトランジスタMT及び選択トランジスタST1、ST2、STは、同一の工程で形成出来る。すなわち、同一の酸化工程、成膜工程、不純物注入工程、フォトリソグラフィ・エッチング工程によって、各MOSトランジスタが形成される。その結果、ゲート絶縁膜、ゲート間絶縁膜、メモリセルトランジスタMTのフローティングゲート及びコントロールゲート、並びに選択トランジスタのセレクトゲートは、3つのフラッシュメモリ600、610、620間で同一となる。このような製造方法であると、1つのフラッシュメモリを形成するのに必要な工程数によって、3つのフラッシュメモリのメモリセルアレイを形成出来る。従って、3種類の半導体メモリを搭載したシステムLSIの製造コストを低減できる。
(9)システムLSIを高性能化出来る。
本実施形態に係るシステムLSIは、上記説明したNAND型フラッシュメモリ600、3Tr−NAND型フラッシュメモリ610、及び2Trフラッシュメモリ620を有している。
2Trフラッシュメモリ620は、NAND型フラッシュメモリ600や3Tr−NAND型フラッシュメモリ610と異なり、書き込み及び消去時に正電圧(VPP=12V)と負電圧(VBB1=−7V、VBB2=−8V)を用いている。すなわち、ロウデコーダに用いられるMOSトランジスタのゲート絶縁膜に印加される電位差は12V若しくは−7V、−8Vとなる。従って、2Trフラッシュメモリ620が有するロウデコーダに使用されるMOSトランジスタは、NAND型フラッシュメモリ600や3Tr−NAND型フラッシュメモリ610が有するロウデコーダに使用されるMOSトランジスタよりもゲート絶縁膜の薄いものが使用できる。このため、2Trフラッシュメモリのロウデコーダを小型化出来ると共に、動作速度をNAND型フラッシュメモリ600や3Tr−NAND型フラッシュメモリ610に比べて高速化出来る。
また本実施形態では、上記2Trフラッシュメモリ620に、MCU700が動作するためのプログラムデータを格納している。すると、上記説明したように2Trフラッシュメモリは高速動作が可能である。従って、MCU700がRAMなどを介さずにデータを2Trフラッシュメモリ620から直接読み出すことが出来る。その結果、RAMなどが不要となり、システムLSIの構成を簡略化出来ると共に、動作速度を向上できる。
また、3Tr−NAND型フラッシュメモリ610は、IDコードやセキュリティコードを保持する。これらのコードデータは、データ量自体はそれ程大きくないが、頻繁に変更/更新されることが多い。従って、これらのコードデータを保持するメモリには、ある程度の高速動作が求められる。この点、3Tr−NAND型フラッシュメモリ610は、消去単位がNAND型フラッシュメモリ600ほど大きくなく、ページ単位でのデータの書き換えが可能である。従って、3Tr−NAND型フラッシュメモリ610は、上記コードデータを保持するのに最適な半導体メモリであると言うことが出来る。
また、従来、NAND型フラッシュメモリを有するLSIであると、書き換えが特定のブロックに集中することを防ぐために、次のようなコントローラが必要であった。すなわち、ウェアレベリングや論理で入力されたアドレスを物理アドレスに変換したり、ブロックに不良があった場合に、当該ブロックを不良ブロックとして以後使用しないように制御を行ったりするコントローラである。しかし本実施形態ではこのようなコントローラは不要である。なぜなら、NAND型フラッシュメモリ600内のブロックを制御するファームウェアプログラムを2Trフラッシュメモリ620に保持させ、MCU700によって上記制御を行わせれば良いからである。MCU700は、本来行う作業(外部装置の制御やNAND型フラッシュメモリ600に入力されるデータの計算処理など)の間の時間を使って、上記制御を行えば良い。勿論、MCU700の能力と、本来MCU700が処理しなければならない処理量の大小を見極めて、処理量が多い場合には、ハードウェアシーケンサ等を設けてNAND型フラッシュメモリ600の制御を行っても良い。
上記のように、この発明の第1乃至第6の実施形態に係るフラッシュメモリによれば、セレクトゲート線と、メモリセルが形成される半導体基板(p型ウェル領域)との間にダイオードを設けている。ダイオードは、アノードが半導体基板に接続され、カソードがセレクトゲート線に接続される。従って、消去動作時にセレクトゲート線をフローティングにするフラッシュメモリにおいて、半導体基板に消去電圧を印加した際、ダイオードには順方向バイアスが印加されることになり、セレクトゲート線電位はほぼ消去電圧に等しい電位となる。従って、選択トランジスタのゲート絶縁膜に過大な電圧が印加されることを防止し、メモリセルの信頼性を向上出来る。
また、ダイオードのアノードをp型ウェル領域とし、カソードをp型ウェル領域内のn型領域とすることで、容易に上記構成が実現できる。また、ダミーセルが備えるいずれかのpn接合をダイオードとして用いることで、面積増加をほぼゼロにすることが出来る。
なお、上記第1乃至第6の実施形態では、ダイオードのアノードとして、メモリセルが形成されるp型ウェル領域202を用いる場合について説明した。しかし、図52の断面図に示すように、アノードはp型ウェル領域202でなくても良い。すなわち、p型ウェル領域202と分離され、且つ消去時にp型ウェル領域202と同電位とされる新たなp型ウェル領域203を設け、これをアノードとして用い、p型ウェル領域203内に形成されたn+型拡散層204をカソードとして用いても良い。
またダイオードは、図53に示すように、MOSトランジスタを用いて形成しても良い。すなわち、MOSトランジスタの電流経路の一端をセレクトゲート線に接続し、電流経路の他端とゲートとを共通接続してVPWノードに接続しても良い。また上記実施形態では、ダイオードのカソードをセレクトゲート線のシャント配線に接続する場合を例に挙げて説明したが、選択トランジスタSTの多結晶シリコン層410に直接接続しても良いのは勿論である。
更に図54に示すように、ダイオードの代わりに他のスイッチング素子SWを用いても良い。すなわち、消去動作時において、メモリセルMCが形成されるp型ウェル領域と同電位の領域をセレクトゲート線に接続できれば、その構成は限定されるものではない。しかし上記実施形態で説明したように、p型ウェル領域202をアノードとするダイオードを用いれば、ダイオードに順方向バイアスが印加されることにより、特に外部からの制御を必要とすることなくセレクトゲート線の電位を略VPWに設定することが出来る。
また上記実施形態では、消去動作時にメモリセルが形成される半導体基板(p型ウェル領域)を正電位、ワード線を負電位にする場合について説明した。しかし図55に示すように、消去動作時にVPW=0V、WL=負電位とする場合にも上記実施形態は適用出来る。例えばワード線に負電位VBB2を印加し、VPWを0Vとすることによって消去動作を行う場合を考える。すると図56に示すように、ワード線との間に存在する寄生容量Cparasによるカップリングによって、フローティング状態のセレクトゲート線の電位は約VBB2に達する。すると、アノードがVPWノードに接続されているダイオードD0〜D(4m−1)には順方向バイアスが印加されることになる。従って、セレクトゲート線SGの電位はVBB2からVPW≒(0V−Vf)となり、上記説明した効果を得ることが出来る。またこの場合には、分離用トランジスタ25、35としてpチャネルMOSトランジスタを使用することが出来る。
更に上記実施形態ではメモリセルアレイのセレクトゲート線にダイオードを設ける場合について説明した。しかし、メモリセルアレイ以外で、メモリセルと同様の構成を有する例えばフューズ素子等についても同様にダイオードを設けることが出来る。また、上記実施形態に係る2Trフラッシュメモリでは、ビット線が階層化されている場合について説明したが、この場合に限られることはない。
次に、前述の半導体記憶装置に関するアプリケーションについて説明する。図57にメモリカードの例を示した。図57に示した様に、メモリカード900は、上記実施形態で説明したフラッシュメモリ3(2Trフラッシュメモリ、3Tr−NAND型フラッシュメモリまたはNAND型フラッシュメモリ)を有している。フラッシュメモリ3は、図示せぬ外部装置から所定の制御信号及びデータを受け取る。また、図示せぬ外部装置へ所定の制御信号及びデータを出力する。
メモリカード900に搭載されたフラッシュメモリ3に、データ、アドレス、若しくは、コマンドを転送する信号線(DAT)、信号線DATにコマンドが転送されている事を示すコマンドラインイネーブル信号線(CLE)、信号線DATにアドレスが転送されている事を示すアドレスラインイネーブル信号線(ALE)、及び、フラッシュメモリ10が動作可能か否かを示すレディービジー信号線(R/B)が接続される。
図58に別のメモリカードの例を示した。図57に示したメモリカードと異なる点は、フラッシュメモリ3を制御し、図示せぬ外部装置と所定の信号のやり取りを行うコントローラ910を有している点である。
コントローラ910は、それぞれフラッシュメモリ3及び図示せぬ外部装置から所定の信号を受信、若しくは、外部装置へ所定の信号を出力するインターフェース部(I/F)911、912と、外部装置から入力された論理アドレスを物理アドレスに変換する為の所定の計算を行うマイクロプロセッサ部(MPU)913と、データを一時的に記憶するバッファーラム914と、誤り訂正符合を生成する誤り訂正部(ECC)915を有している。また、メモリカード900にはコマンド信号線(CMD)、クロック信号線(CLK)、信号線(DAT)が接続されている。
なお、前述の様なメモリカードを示したが、制御信号の本数、信号線のビット幅、若しくは、コントローラの構成は種々の変形が可能である。
図59は、別のアプリケーションを示す。図40に示すように、前述したメモリカード900は、カードホルダー920に挿入され、図示せぬ電子機器に接続される。カードホルダー920は前出のコントローラ910の機能の一部を有していても良い。
図60に別のアプリケーションを示した。図示した様に、前述のメモリカード900、若しくは、メモリカード900が挿入されたカードホルダー920が接続装置1000に挿入される。接続装置1000は接続配線1100、及びインターフェース回路1290を介してボード1290に接続される。ボード1290にはCPU1400やバス1290が搭載される。
図61に別のアプリケーションを示した。メモリカード900、若しくは、メモリカード900が挿入されたカードホルダー920が接続装置1000に挿入される。接続装置1000は接続配線1100を介して、パーソナルコンピュータ2000に接続されている。
別のアプリケーションを図62、図63に示す。図示するように、ICカード2100にMCU2200が搭載され、MCU2200は、いずれかの実施態様に従ったフラッシュメモリ10と、その他の回路、例えばROM2290、RAM2400、及びCPU2400を備えている。ICカード2100は、MCU2200に接続され且つICカード2100に設けられたplane terminal 2500を介してMCU2200に接続可能である。CPU2400は、計算部2510と、フラッシュメモリ3、ROM2290及びRAM2400に接続された制御部2520を備えている。例えば、MPU2200はICカード2100の一方の面上に設けられ、plane connecting terminal 2500は他方の面に設けられている。
すなわち、この発明の第1乃至第6の実施形態に係る不揮発性半導体記憶装置は、
1.電荷蓄積層と制御ゲートとを備える第1MOSトランジスタと、ドレインが前記第1MOSトランジスタのソースに接続された第2MOSトランジスタとを含む複数のメモリセルがマトリクス状に配置されたメモリセルアレイと、
同一行にある前記第1MOSトランジスタの前記制御ゲートを共通接続するワード線と、
同一行にある前記第2MOSトランジスタのゲートを共通接続するセレクトゲート線と、
消去動作時において、前記メモリセルアレイが形成される半導体基板と、前記セレクトゲート線とを電気的に接続するスイッチ素子とを具備する。
2.電荷蓄積層と制御ゲートとを備える第1MOSトランジスタを含み、FNトンネリングにより前記電荷蓄積層へ電子を注入されることによりデータが書き込まれ、電子を放出されることによりデータが消去されるメモリセルと、
前記メモリセルがマトリクス状に配置されたメモリセルアレイと、
同一行にある前記メモリセルを共通接続し、前記メモリセルアレイのロウ方向を選択するためのロウ選択信号線と、
消去動作時において、非選択とされる前記ロウ選択信号線と、前記メモリセルアレイが形成される半導体基板とを電気的に接続するスイッチ素子とを具備する。
3.上記1または2において、前記スイッチ素子は、アノードが前記半導体基板に接続されたダイオードであり、前記消去動作時において、前記半導体基板には消去電圧が印加され、前記ダイオードのカソードよりも高電位の状態とされる。
4.上記3において、前記ダイオードは、前記メモリセルアレイ端部に配置され、且つ第1ゲート電極と該第1ゲート電極上にゲート間絶縁膜を介在して形成された第2ゲート電極とを備える第3MOSトランジスタを含み、前記第2ゲート電極が前記半導体基板に接続されたダミーセルの一部であり、
前記ダイオードのアノードは前記半導体基板であり、カソードは前記半導体基板中に形成され、前記ダミーセルのソース領域またはドレイン領域として機能する不純物拡散層を含んで形成される。
5.上記1乃至4いずれかにおいて、前記消去動作時において、同時に消去される前記メモリセルは、前記半導体基板中の同一ウェル領域上に形成される。
6.上記1において、同一列にある前記第1MOSトランジスタのドレインを共通接続するビット線と、
前記第2MOSトランジスタのソースを共通接続するソース線とを更に備える。
7.上記2において、前記メモリセルは、ドレインが前記第1MOSトランジスタのソースに接続された第2MOSトランジスタを更に備え、
前記ロウ選択信号線は、同一行にある前記第1MOSトランジスタの前記制御ゲートを共通接続するワード線と、同一行にある前記第2MOSトランジスタのゲートを共通接続するセレクトゲート線とを含み、
前記不揮発性半導体記憶装置は、同一列にある前記第1MOSトランジスタのドレインを共通接続するビット線と、
前記第2MOSトランジスタのソースを共通接続するソース線とを更に備える。
8.上記6または7において、前記メモリセルアレイは、前記半導体基板の表面内に形成された第1導電型のウェル領域上に形成され、
前記スイッチ素子は、前記ウェル領域をアノードとし、前記ウェル領域内に形成され且つ前記セレクトゲート線に接続された第2導電型の半導体層をカソードとするダイオードである。
9.上記6または7において、前記メモリセルアレイは、前記半導体基板の表面内に形成された第1ウェル領域上に形成され、
前記スイッチ素子は、前記半導体基板表面内において、前記第1ウェル領域と離隔して形成され、前記第1ウェル領域と同電位とされた第1導電型の第1半導体層をアノードとし、前記第1半導体層内に形成され且つ前記セレクトゲート線に接続された第2導電型の第2半導体層をカソードとするダイオードである。
10.上記6または7において、前記メモリセルアレイは、前記半導体基板の表面内に形成された第1ウェル領域上に形成され、
前記不揮発性半導体記憶装置は、読み出し動作時に前記セレクトゲート線のいずれかを選択する読み出し用デコーダと、
書き込み動作時に前記ワード線のいずれかを選択し、消去動作時に前記第1ウェル領域に消去電圧を印加する書き込み用デコーダとを更に備え、
消去動作時において、前記読み出し用デコーダは、前記書き込み用デコーダが前記第1ウェル領域に前記消去電圧を印加する前に、前記セレクトゲート線の電荷を前記読み出し用デコーダの電源電圧ノードにディスチャージさせ、
前記書き込み用デコーダは、前記第1ウェル領域に前記消去電圧を印加することによって前記電荷蓄積層から電荷を放出させた後、前記セレクトゲート線の電荷を前記第1ウェル領域と離隔された第2ウェル領域にディスチャージさせる。
11.上記10において、前記書き込み用デコーダは、前記ワード線毎に設けられ、ロウアドレス信号をデコードして得られるロウアドレスデコード信号を前記ワード線に印加する第1ロウアドレスデコード回路と、
電流経路の一端が前記第2ウェル領域に接続され、電流経路の他端が前記セレクトゲート線の一端に接続された第1分離用トランジスタとを含み、
前記読み出し用デコーダは、前記セレクトゲート線毎に設けられ、前記ロウアドレス信号をデコードしてロウアドレスデコード信号を得る第2ロウアドレスデコード回路と、
電流経路の一端が前記第2ロウアドレスデコード回路の出力ノードに接続され、電流経路の他端が前記セレクトゲート線の他端に接続された第2分離用トランジスタとを含む。
更に本実施形態に係るメモリカードは、
12.上記1乃至11いずれかの不揮発性半導体記憶装置を搭載する。
13.上記12において、前記不揮発性半導体記憶装置を制御する制御装置を更に備える。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
1…システムLSI、2…CPU、3、600、610、620…フラッシュメモリ、10…メモリセルアレイ、11〜19、25、35、41〜44、56〜58、65、66、81、82…MOSトランジスタ、20…書き込み用デコーダ、21、31…ロウアドレスデコード回路、22、33…NANDゲート、23、34、54、55、67、91…インバータ、30…セレクトゲートデコーダ、40…カラムデコーダ、50…書き込み回路、51…ラッチ回路群、52…リセット回路、53…ラッチ回路、60…読み出し回路、61…読み出しユニット、63…プリチャージ回路、64…センスアンプ、68…フリップフロップ、70…ソース線ドライバ、80…スイッチ群、90…入力バッファ、100…アドレスバッファ、110…ライトステートマシーン、120…電圧発生回路、200…半導体基板、201…n型ウェル領域、202、203…p型ウェル領域、210〜290、500、510、550、560…金属配線層、400…ゲート絶縁膜、204、401、520…n+型不純物拡散層、402、403…シリサイド層、404…側壁絶縁膜、410、430…多結晶シリコン層、420…ゲート間絶縁膜、431…絶縁膜