CN103985719B - 复合介质栅mosfet光敏探测器的复位方法 - Google Patents
复合介质栅mosfet光敏探测器的复位方法 Download PDFInfo
- Publication number
- CN103985719B CN103985719B CN201410226686.6A CN201410226686A CN103985719B CN 103985719 B CN103985719 B CN 103985719B CN 201410226686 A CN201410226686 A CN 201410226686A CN 103985719 B CN103985719 B CN 103985719B
- Authority
- CN
- China
- Prior art keywords
- voltage
- sensitive detector
- threshold value
- source
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明公开了一种复合介质栅MOSFET光敏探测器的复位方法,具体过程如下:通过FN隧穿的方法将阵列中所有像元的阈值电压先注入提高到3V左右,再用FN方式使电压降低到0.5V左右,最后再通过FN隧穿注入的方式把成像阵列中所有成像器件单元的阈值电压恢复到一个适中的数值(约1V),作为下一次成像的初始阈值电压,并且所有像元的阈值电压分布在一个较小的电压范围,以增加成像窗口,提高动态范围,提高复合介质栅MOSFET光敏探测器的成像效果。本发明的复位方法,可以实现高分辨率复合介质栅MOSFET光敏探测器的快速复位,并且复位功耗很小,简单易实现。
Description
技术领域
本发明涉及复合介质栅MOSFET光敏探测器的复位方法。
背景技术
目前发展的成像探测器件主要是CCD和CMOS-APS,这两种成像元件都有各自的优点和不可克服的缺点。CCD的优点是占空比高、暗电流小,局限在于成像速度难以提高、工艺要求高、成品率低、像素很难进一步缩小。这些局限性是本质上的问题,很难从根本上解决。CMOS-APS的每个像素都包含1个光敏二极管和三个以上的晶体管。该架构的优点是对工艺的要求比CCD低、成品率高。不过该架构也会导致暗电流噪声高、有效量子效率难以提高的问题。理想的成像器件应该是:CCD的像素+CMOS-APS的阵列架构。复合介质栅MOSFET光敏探测器(图1)就是这样的成像器件。
现有浮栅存储器件结构是在常规的MOS结构的控制栅和沟道之间加入一层栅,这层栅被致密的氧化物所包围,没有跟外界相连,所以叫浮栅。浮栅存储器是利用电子的FN隧穿效应或直接隧穿,在一定的电场下,电子被注入到致密的氧化层中的浮栅内。复合介质栅MOSFET光敏探测器就是这样结构的器件。其工作机理是,光电子通过隧穿方式进入浮栅中,从而改变器件的阈值电压。读取阈值电压的变化量,可以计算出进入浮栅的光电子数,进而计算出照射到成像器件上的光功率。成像完毕后,需要把进入浮栅的电子转移出来,使成像器件的阈值恢复到成像前的数值。这个过程称为成像器件的复位。
发明内容
本发明的目的在于提供一种快速将复合介质栅MOSFET光敏探测器复位的方法。
本发明采用的具体技术方案如下:
复合介质栅MOSFET光敏探测器的复位方法,光敏探测器为由成像器件单元排列组成的阵列结构,复位采用FN隧穿的方法,具体包括如下步骤:
(1)栅极加正电压,源端和衬底加相同的负电压,将所有成像器件单元的阈值电压通过FN隧穿注入的方式提高到3V~4V,对阵列成像后的成像器件单元阈值电压分布起到初步收敛的作用;
(2)栅极加负电压,源端和衬底加相同的正电压,将阵列中所有成像器件单元的阈值电压通过FN隧穿方式降低到低位阈值电压,转移出所有成像器件单元光电子存储层的多余电子;
(3)栅极加正电压,源端和衬底加相同负电压,这里的电压条件比步骤(1)的电压条件低,使电子从源端隧穿到浮栅中,或使浮栅中的空穴隧穿到源端,从而将阵列所有成像器件单元的阈值电压注入到一个适中的数值,作为下一次成像的初始阈值电压。
所述步骤(2)中的低位阈值电压为0.5V,步骤(3)中阈值电压注入达到的数值为1V。
本发明的源端采用FN三步复位法之后,复合介质栅MOSFET光敏探测器阵列中所有成像器件单元的阈值电压分布在一个比较窄小的区域,且没有成像器件单元为负阈值电压。阈值分布范围小,可以提高成像窗口、动态范围。同时,消除了过擦除现象,即所有像元阈值电压为正值,消除了过擦除引起的读取和成像错误。本发明的复位方法,可以实现高分辨率复合介质栅MOSFET光敏探测器的快速复位,并且复位功耗很小,简单易实现。
附图说明
图1为复合介质栅MOSFET光敏探测器的单元结构,其中,101控制栅、102顶层介质层、103光电子存储层、104底层介质层、105源端、106漏端、107P型硅衬底。
图2为复合介质栅MOSFET光敏探测器的阵列结构。
图3为复合介质栅MOSFET光敏探测器像元成像原理图;1-光电子的产生、2-光电子的转移、3-光电子的隧穿、4-光电子的存储。
图4为本发明所述复合介质栅MOSFET光敏探测器的复位方法的电路图。
图5为本发明的复位电压脉冲时序图;501复位第一步、502复位第2步、503复位第3步。
图6为复合介质栅MOSFET光敏探测器的单元复位过程阈值电压变化图;601成像后阈值曲线、602复位第1步后阈值曲线、603复位第2步后阈值曲线、604复位第3步后阈值曲线(即下一次成像的初始阈值曲线)。
图7为复合介质栅MOSFET光敏探测器所有成像单元的阈值分别统计曲线;701阵列成像后所有像元阈值电压分布曲线;702复位第1步后所有成像单元的阈值分布统计曲线;703复位第2步后所有成像单元的阈值分布统计曲线;704复位第3步后所有成像单元的阈值分布统计曲线。
图8为成像器件单元的栅极加正电压、源端加负电压时的能带图及FN隧穿图。
图9为成像器件单元的栅极加负电压、源端加正电压时的能带图及FN隧穿图(氧化层能带的曲折是由于多晶硅和氧化层界面处颗粒不均匀,造成局部隧穿电场很强)。
具体实施方式
复合介质栅MOSFET光敏探测器的复位工作机理是,光电子通过隧穿方式进入浮栅光电子存储层103中,从而改变器件的阈值电压,读取阈值电压的变化量,可以计算出进入浮栅光电子存储层103的光电子数,进而计算出照射到成像器件上的光功率。成像完毕后,把进入浮栅光电子存储层103的电子转移出来,使成像器件的阈值恢复到成像前的数值。
图2为复合介质栅MOSFET光敏探测器的阵列结构,为标准NOR架构,即可以通过字线和位线定位阵列中的任意像元。
图3为复合介质栅MOSFET光敏探测器像元成像原理图,包括如下步骤:光电子的产生1、光电子的转移2、光电子的隧穿3、光电子的存储4。
图4是复位电路图,其中,漏端106始终浮空,源端105和P型硅衬底107接相同电位,栅极101接另一个电位。电路的这种连接方式有两个优点:一方面使FN复位效果不受硅衬底电容的影响,复位效果较好;另一方面,源端和衬底同电压复位方式的复位电压比源端浮空复位方式的复位电压要低,减小了外围电路的风险。
然后按照图5复位电压脉冲时序图进行复位操作:
第1步501,栅极加正电压,源端和衬底加负电压,将所有器件的阈值编程到高位,见图6中的602阈值曲线;
第2步502,栅极加负电压,源端和衬底加正电压,将所有器件的阈值擦除到低位,见图6中的603阈值曲线;
第3步503,栅极加正电压,源端和衬底加负电压,电压条件比步骤1的电压条件要小一些,将所有器件的阈值编程到适中的数值,见图6中的604阈值曲线。
由于成像器件单元数量巨大,且由于工艺原因,器件单元之间存在着一定的结构差异和性能差异。其中一个重要差异就是,在相同的复位电压下,所有的器件单元并不能复位到某个统一的数值,而是呈现出高斯分布(图6)。在生产工艺不变的情况下,上述复位步骤可以实现所有的器件单元复位到一个比较紧凑的分布,见图7中的704曲线。
因为初始阈值的分布紧凑程度影响复位后阈值分布紧凑度,所以第1步骤501可以把所有的器件单元的阈值提高到高位(见图7中的702曲线),这样可以让所有器件单元的阈值分布比较紧凑,进而使第2步骤后的阈值分布(见图7中的703曲线)第3步骤后阈值分布(见图7中的704曲线)更为紧凑。
第2步骤502也可以把器件单元高位的阈值擦除到比较低的数值。但是第(3)步复位必不可少。原因主要有两个:首先,第2步骤502会把一些器件擦除到负阈值,即“过度擦除”,这会影响成像器件的正常工作。所以需要对成像器件进行再次复位操作。如果采用软编程或CHE注入,负阈值的器件单元的阈值可以恢复成正值,但是这两张方式不能同时对所有的器件单元进行操作,总耗时太长。因此,需要对器件采用第3步骤503操作。其次,第2步骤502复位后所有器件单元的阈值分布紧凑度没有第3步骤503的复位结果好。这是由器件的物理结构和性质决定的。因为底层介质层104和浮栅光电子存储层103的界面均匀性较差,且缺陷较多。由于多晶硅浮栅光电子存储层103和底层介质层104界面处颗粒不均匀,造成局部隧穿电场很强,造成氧化层能带曲折(见图9)。隧穿和隧穿电场密切相关。而底层介质层104和P型硅衬底107的界面均匀性较好,缺陷也少。所以,复位的最后一步应该是电子从沉底向浮栅隧穿。这样复位后的器件单元阈值分布的紧凑度会比较好。
图8为成像器件单元的栅极加正电压、源端加负电压时的能带图及FN隧穿图:在两端电压的作用下,底层介质层的势垒发生形变,由梯形变成三角形,从而增加了电子从硅衬底到衬底介质层界面处隧穿几率。
Claims (1)
1.复合介质栅MOSFET光敏探测器的复位方法,光敏探测器为由成像器件单元排列组成的阵列结构,其特征在于,复位采用FN隧穿的方法,具体包括如下步骤:
(1)栅极加正电压,源端和衬底加相同的负电压,将所有成像器件单元的阈值电压通过FN隧穿注入的方式提高到3V~4V,对阵列成像后的成像器件单元阈值电压分布起到初步收敛的作用;
(2)栅极加负电压,源端和衬底加相同的正电压,将阵列中所有成像器件单元的阈值电压通过FN隧穿方式降低到0.5V的低位阈值电压,转移出所有成像器件单元光电子存储层的多余电子;
(3)栅极加正电压,源端和衬底加相同负电压,这里的电压条件比步骤(1)的电压条件低,使电子从源端隧穿到浮栅中,或使浮栅中的空穴隧穿到源端,从而将阵列所有成像器件单元的阈值电压注入到1V,作为下一次成像的初始阈值电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410226686.6A CN103985719B (zh) | 2014-05-26 | 2014-05-26 | 复合介质栅mosfet光敏探测器的复位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410226686.6A CN103985719B (zh) | 2014-05-26 | 2014-05-26 | 复合介质栅mosfet光敏探测器的复位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103985719A CN103985719A (zh) | 2014-08-13 |
CN103985719B true CN103985719B (zh) | 2017-02-15 |
Family
ID=51277625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410226686.6A Expired - Fee Related CN103985719B (zh) | 2014-05-26 | 2014-05-26 | 复合介质栅mosfet光敏探测器的复位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103985719B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6862223B1 (en) * | 2002-07-05 | 2005-03-01 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
CN102623059A (zh) * | 2011-01-26 | 2012-08-01 | 中国科学院微电子研究所 | 一种半导体存储器件的复位方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4709523B2 (ja) * | 2004-10-14 | 2011-06-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2014
- 2014-05-26 CN CN201410226686.6A patent/CN103985719B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6862223B1 (en) * | 2002-07-05 | 2005-03-01 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
CN102623059A (zh) * | 2011-01-26 | 2012-08-01 | 中国科学院微电子研究所 | 一种半导体存储器件的复位方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103985719A (zh) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107658321B (zh) | 基于复合介质栅的双器件光敏探测单元、探测器及其方法 | |
CN102170533B (zh) | 固体摄像装置及其驱动方法和电子装置 | |
JP4040261B2 (ja) | 固体撮像装置とその駆動方法 | |
US8284600B1 (en) | 5-transistor non-volatile memory cell | |
CN102938409B (zh) | 基于复合介质栅mosfet的双晶体管光敏探测器及其信号读取办法 | |
CN102544039B (zh) | 基于复合介质栅mosfet光敏探测器源漏浮空编程方法 | |
CN1949522A (zh) | 非易失性存储单元与集成电路 | |
US11937007B2 (en) | Imaging device, operation method thereof, and electronic device | |
EP2639825A2 (en) | Nonvolatile semiconductor memory and method of driving the same | |
CN1182939A (zh) | 非易失性存储装置 | |
CN103151356A (zh) | 一种eeprom存储阵列结构及其制造方法 | |
US8917549B2 (en) | NOR flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same | |
CN103165726B (zh) | Pn结薄膜晶体管非挥发光电探测器 | |
CN103985719B (zh) | 复合介质栅mosfet光敏探测器的复位方法 | |
CN103227184B (zh) | 基于复合介质栅结构像素单元的成像阵列及其曝光操作方法 | |
CN102856338B (zh) | 分裂栅型mosfet成像探测器及其操作方法 | |
CN111147772B (zh) | 基于复合介质栅双晶体管光敏探测器的曝光方法及其电路 | |
JP3464955B2 (ja) | 半導体記憶装置及び記憶方法 | |
US6972995B1 (en) | Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell | |
CN1153296C (zh) | 堆叠栅极存储单元的结构及其制造方法 | |
JP2010056475A (ja) | 固体撮像素子及び撮像装置 | |
CN103165725B (zh) | 三端复合介质栅光敏探测器及其探测方法 | |
JP2001344982A (ja) | 半導体記憶装置 | |
CN102916025A (zh) | 一种固态成像探测器 | |
CN111554700B (zh) | 基于复合介质栅结构的成像阵列及其曝光、读取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170215 Termination date: 20170526 |