CN102623059A - 一种半导体存储器件的复位方法 - Google Patents
一种半导体存储器件的复位方法 Download PDFInfo
- Publication number
- CN102623059A CN102623059A CN2011100281020A CN201110028102A CN102623059A CN 102623059 A CN102623059 A CN 102623059A CN 2011100281020 A CN2011100281020 A CN 2011100281020A CN 201110028102 A CN201110028102 A CN 201110028102A CN 102623059 A CN102623059 A CN 102623059A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- semiconductor storage
- vref
- execution
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种半导体存储器件的复位方法,属于存储器技术领域。所述方法包括:对半导体存储器件进行擦除操作,将所述半导体存储器件的阈值电压降低至预设电压Vref以下;执行第一轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref)范围内;执行第二轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref+0.05)范围内。通过本发明的复位方法,有效地解决了半导体存储器件复位速度和复位精度之间的矛盾,一方面提高了半导体存储器件的复位速度,另一方面使得复位后的半导体存储器件阈值电压分布范围大大减小。
Description
技术领域
本发明属于存储器技术领域,特别涉及一种半导体存储器件的复位方法。
背景技术
目前存储器技术的发展已成为集成电路设计、制造水平前进的重要推动力,在微电子领域占有非常重要的地位。
如图1所示为半导体存储器中非常重要的一类─堆栈栅非挥发性存储器件结构示意图。其包括硅衬底(P-sub),硅衬底上n型重掺杂的源极(S)和漏极(D),在源漏极之间载流子沟道上覆盖的隧穿介质层,在隧穿介质层上覆盖的电荷存储层,在电荷存储层上覆盖的阻挡层,以及在阻挡层上覆盖的控制栅介质层(CG)。
如图2所示为对图1所示的半导体存储器件进行擦除操作的示意图。在存储器件的控制栅极施加一个相对于衬底电势幅度为-VEG脉冲,在所有存储器件的源极和漏极施加一个与衬底相同的电势,使得电荷存储层中的电子发生FN隧穿,穿过隧穿介质层进入衬底中,从而减少存储器件电荷存储层中的电子,使所有存储器件的阈值电压降低到指定电压以下。
如图3所示为对图1所示的半导体存储器件进行软编程操作的示意图。在半导体存储器件的控制栅极施加一个相对于衬底电势幅度为VSPG脉冲,在其漏极施加另一相对于衬底电势幅度为VD的脉冲,使得源极附近的电子在横向电场的作用下被加速,达到漏极附近时发生碰撞,产生新的电子-空穴对,部分电子在纵向电场的作用下,穿过隧穿氧化层进入电荷存储层中,从而增加半导体存储器件电荷存储层中的电子,提高半导体存储器件的阈值电压。
传统的对半导体存储器件进行复位的操作流程图如图4所示,在复位操作开始后,首先对所有半导体存储器件进行如图2所示的擦除操作,使得所有存储器件的阈值电压都低于指定电压,如步骤S101所示;然后开始判断单个半导体存储器件阈值电压是否处于指定范围内,如步骤S102所示;若步骤S102判断结果为否,则再判断对此半导体存储器件的软编程次数是否小于指定次数要求,指定次数是指一轮软编程操作中对单个器件软编程所允许的最多次数,如步骤S103所示;若步骤S103判断结果为是,则对此半导体存储器件进行如图3所示的软编程操作,如步骤S104所示;然后回到步骤S102,再次判断此半导体存储器件阈值电压是否处于指定范围;若步骤S103判断结果为否,则进入步骤S105,标记此半导体存储器件,以做后继处理;然后进入步骤S106,地址加一;随后进入步骤S107,判断复位地址是否溢出;若步骤S107的判断结果为地址溢出,表示完成对所有半导体存储器件的复位操作,则退出整个复位操作,若地址未溢出,则回到步骤S102,开始对下一半导体存储器件的复位操作;若步骤S102的判断结果为是,表示此半导体存储器件的阈值电压处于指定电压范围内,则直接进入步骤S106;
以上复位方法在速度和精度上存在矛盾。若要使得复位后所有半导体存储器件的阈值电压分布在一个较窄的范围内,则软编程时所施加的脉冲幅度应较低,使得每次软编程后,半导体存储器件的阈值电压增加量较小,但这样将显著增加单个半导体存储器件复位时的软编程次数,从而大大增加半导体存储器件复位时间;若要加快半导体存储器件复位速度,减少复位时间,则软编程时需要施加较大幅度的脉冲,使得每次软编程后,半导体存储器件的阈值电压增加量较大,但由此将导致复位后半导体存储器件阈值电压分布范围较大。
发明内容
本发明为了解决现有技术中存在的问题,特别提出一种半导体存储器件的复位方法,以提高半导体存储器件复位速度和复位精度。
本发明详细技术方案如下:
一种半导体存储器件的复位方法,所述方法包括:
步骤A、对半导体存储器件进行擦除操作,将所述半导体存储器件的阈值电压降低至预设电压Vref以下;
步骤B、执行第一轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref)范围内;
步骤C、执行第二轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref+0.05)范围内。
其中,所述步骤A之前,还包括对所述半导体存储器件中所有单元进行预编程操作。
其中,所述半导体存储器件为堆栈栅非挥发性存储器。
较佳地,所述步骤B具体包括如下步骤:
步骤B1、判断所述半导体存储器件的阈值电压是否处于(Vref-0.5,Vref)范围内;是,则执行步骤B4;否,则执行步骤B2;
步骤B2、判断所述半导体存储器件的软编程次数是否小于预设次数;是,则执行步骤B3;否,则执行步骤B6;
步骤B3、执行软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref)范围内,之后执行步骤B1;
步骤B4、复位地址加1,之后执行步骤B5;
步骤B5、判断复位地址是否溢出;是,则执行步骤C;否,则对下一半导体存储器件执行步骤B1;
步骤B6、标记所述半导体存储器件,之后执行步骤B4。
其中,在所述半导体存储器件的控制栅极施加相对于衬底电势为正,幅度为V1的电压脉冲,在其漏极施加另一相对于衬底电势为正,幅度为V2的电压脉冲,在其源极施加与衬底相同的电势,其中V1大于V2。
较佳地,所述V1等于6v,所述V2等于3v。
较佳地,所述步骤C具体包括如下步骤:
步骤C1、判断所述半导体存储器件的阈值电压是否处于(Vref-0.5,Vref+0.05)范围内;是,则执行步骤C4;否,则执行步骤C2;
步骤C2、判断所述半导体存储器件的软编程次数是否小于预设次数;是,则执行步骤C3;否,则执行步骤C6;
步骤C3、执行软编程操作,将半导体存储器件的阈值电压调整至(Vref-0.5,Vref+0.05)范围内,之后执行步骤C1;
步骤C4、复位地址加1,之后执行步骤C5;
步骤C5、判断复位地址是否溢出;是,则复位结束;否,则执行步骤C1;
步骤C6、标记所述半导体存储器件,之后执行步骤B4。
其中,所述步骤C3具体为:在所述半导体存储器件的控制栅极施加相对于衬底电势为正,幅度为V3的电压脉冲,在其漏极施加另一相对于衬底电势为正,幅度为V2的电压脉冲,在其源极施加与衬底相同的电势,其中V3大于V2。
较佳地所述V3等于5v,所述V2等于3v。
从上述技术方案可以看出,相对于现有技术,本发明具有以下有益效果:
本发明对半导体存储器件的第一轮软编程所施加的电压脉冲幅度较大,从而可以使得所有半导体存储器件的阈值电压在较短的时间内被软编程到低于指定电压的一个范围内,但此范围较大。由此再对所有半导体存储器件进行第二轮软编程操作,对半导体存储器件的第二轮软编程操作所施加的电压脉冲幅度较低,从而使得第二轮软编程操作后所有半导体存储器件的阈值电压将分布在指定电压附近的一个较小的范围内。由此可见,通过此复位方法,有效地解决了半导体存储器件复位速度和复位精度之间的矛盾,一方面提高了半导体存储器件的复位速度,另一方面使得复位后的半导体存储器件阈值电压分布范围大大减小。
附图说明
图1为现有技术半导体存储器件结构示意图;
图2为现有技术半导体存储器件擦除操作示意图;
图3为现有技术半导体存储器件软编程操作示意图;
图4为现有技术半导体存储器件的复位方法流程图;
图5为本发明实施例提供的半导体存储器件的复位方法流程图;
图6为实施本发明实施提供的复位方法后半导体存储器件阈值电压分布效果示意图。
具体实施方式
为使本发明的目的、具体方案和优点更加清晰,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明的主要思想为:在对半导体存储器件的复位方法中,对半导体存储器件的第一轮软编程所施加的电压脉冲幅度较大,从而可以使得所有半导体存储器件的阈值电压在较短的时间内被软编程到低于指定电压的一个范围内,但此范围较大。由此再对所有半导体存储器件进行第二轮软编程操作,对半导体存储器件的第二轮软编程操作所施加的电压脉冲幅度较低,从而使得第二轮软编程操作后所有半导体存储器件的阈值电压将分布在指定电压附近的一个较小的范围内。由此可见,通过此复位方法,有效地解决了半导体存储器件复位速度和复位精度之间的矛盾,一方面提高了半导体存储器件的复位速度,另一方面使得复位后的半导体存储器件阈值电压分布范围大大减小。
参照图5和图6,本发明实施例提供了一种半导体存储器件的复位方法,包括如下步骤:
步骤S101’、对半导体存储器件进行擦除操作,将存储器的阈值电压降低至预设电压Vref以下。
首先对存储器内所有半导体存储器件进行一次性擦除操作,使得所有半导体存储器件的阈值电压都被擦除到低于预设电压Vref的范围内,如步骤S101'所示。擦除操作后所有半导体存储器件的阈值电压分布如图6中L区所示。
首先,执行第一轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref)范围内;
具体的,首先对所述半导体存储器件进行阈值电压判定,判断其阈值电压是否处于如图6中L1所示的区域范围内,即(Vref-0.5,Vref)范围内,如步骤S103'所示。若判定结果为否,则再判定对所述半导体存储器件的软编程操作次数是否小于预设的软编程次数,如步骤S104'所示。其中,需要说明的是,预设次数是指一轮软编程操作中对单个半导体存储器件软编程所允许的最多次数,该预设次数一般由该半导体存储器件的硬件品质等原因决定,不同质量器件的预设次数不同,其属于本领域技术人员所熟知的常识,例如为5000次或30000次等等。每一个半导体存储器件都是通过多次软编程操作,使其阈值电压符合要求,如果对单个半导体存储器件的软编程次数超过了预设次数,就代表此单元已经损坏,不可能被软编程到指定的范围内。
若软编程次数小于预设次数,则对其执行软编程操作1,如步骤S105'所示,随后进入步骤S103',再次判断此半导体存储器件的阈值电压是否处于图6中L1所示范围。
若步骤S103'的判定结果为是,则表示已完成对此半导体存储器件的第一轮软编程操作,直接进入步骤S107',复位地址加1。然后再判断地址是否溢出,如步骤S108'所示,若地址未溢出,则代表已完成对所有存储半导体存储器件的第一轮软编程操作,若地址未溢出,则回到步骤S103'。若步骤S104'的判定结果为否,则代表此半导体存储器件已不能被正常复位,标记此半导体存储器件,以做后继处理,然后进入步骤S107',复位地址加1,跳过此半导体存储器件。
在第一轮软编程操作中,对半导体存储器件所施加的软编程电压脉冲幅度较大,以使得擦除后的半导体存储器件阈值电压能够以更少的软编程次数、更短的软编程时间被软编程到(Vref-0.5,Vref)范围内。优选的,所述步骤S105'具体为:在所述半导体存储器件的控制栅极施加相对于衬底电势为正,幅度为6v的电压脉冲,在其漏极施加另一相对于衬底电势为正,幅度为3v的电压脉冲,在其源极施加与衬底相同的电势。
第一轮软编程后,所有半导体存储器件的阈值电压分布范围如图6中L1区域所示。
然后,执行第二轮软编程操作,将半导体存储器件的阈值电压调整至(Vref-0.05,Vref+0.05)范围内。
具体的,首先对所述半导体存储器件进行阈值电压判定,判断其阈值电压是否处于如图6中L2所示的区域范围内,即(Vref-0.05,Vref+0.05),如步骤S110'所示。若判定结果为否,则再判定对所述半导体存储器件的软编程操作次数是否小于预设的软编程次数,如步骤S111'所示。
若软编程次数小于预设次数,则对其执行软编程操作2,如步骤S112'所示,随后进入步骤S110',再次判断此半导体存储器件的阈值电压是否处于图6中L2所示范围。
若步骤S110'的判定结果为是,则表示已完成对此半导体存储器件的第二轮软编程操作,直接进入步骤S114',复位地址加1。然后再判断地址是否溢出,如步骤S115'所示,若地址未溢出,则代表已完成对所有存储半导体存储器件的第二轮软编程操作,若地址未溢出,则回到步骤S115'。若步骤S111'的判定结果为否,则代表此半导体存储器件已不能被正常复位,标记此半导体存储器件,如步骤S113’所示,以做后继处理,然后进入步骤S114',复位地址加1,跳过此半导体存储器件。
在第二轮软编程操作中,对半导体存储器件所施加的软编程电压脉冲幅度较大,以使得擦除后的半导体存储器件阈值电压能够以更少的软编程次数、更短的软编程时间被软编程到(Vref-0.05,Vref+0.05)范围内,如图6中L2区域所示。由此需要第二轮软编程操作中,单次软编程操作时所施加的电压脉冲幅度较第一轮软编程中小,使得单次软编程操作后,半导体存储器件的阈值电压增加量较小。优选的,所述步骤S112'具体为:在所述半导体存储器件的控制栅极施加相对于衬底电势为正,幅度为5v的电压脉冲,在其漏极施加另一相对于衬底电势为正,幅度为3v的电压脉冲,在其源极施加与衬底相同的电势。
较佳的,在上述步骤S101’之前,还可以对所述半导体存储器件中所有单元进行预编程操作,以使得随后在进行全芯片擦除操作后,半导体存储器件的阈值电压分布范围较窄,以便在各次软编程操作中达到更好的效果。所述预编程操作为本领域技术人员所熟知的技术手段,在此不再赘述。
由以上所述可知,本发明实施例通过在第一轮软编程操作中对半导体存储器件施加较大的软编程操作电压脉冲来减少软编程的次数,加快软编程操作的速度;通过在第二轮软编程操作中对半导体存储器件施加较小的软编程电压脉冲来减小半导体存储器件阈值电压分布范围,提高了整个复位操作的精度。同时,整个复位操作方法具有速度快,精度高等优点。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种半导体存储器件的复位方法,其特征在于,所述方法包括:
步骤A、对半导体存储器件进行擦除操作,将所述半导体存储器件的阈值电压降低至预设电压Vref以下;
步骤B、执行第一轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref)范围内;
步骤C、执行第二轮软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref+0.05)范围内。
2.根据权利要求1所述的方法,其特征在于,所述步骤A之前,还包括对所述半导体存储器件中所有单元进行预编程操作。
3.根据权利要求1所述的方法,其特征在于,所述半导体存储器件为堆栈栅非挥发性存储器。
4.根据权利要求1至3任一所述的方法,其特征在于,所述步骤B具体包括如下步骤:
步骤B1、判断所述半导体存储器件的阈值电压是否处于(Vref-0.5,Vref)范围内;是,则执行步骤B4;否,则执行步骤B2;
步骤B2、判断所述半导体存储器件的软编程次数是否小于预设次数;是,则执行步骤B3;否,则执行步骤B6;
步骤B3、执行软编程操作,将所述半导体存储器件的阈值电压调整至(Vref-0.5,Vref)范围内,之后执行步骤B1;
步骤B4、复位地址加1,之后执行步骤B5;
步骤B5、判断复位地址是否溢出;是,则执行步骤C;否,则对下一半导体存储器件执行步骤B1;
步骤B6、标记所述半导体存储器件,之后执行步骤B4。
5.根据权利要求4所述的方法,其特征在于,所述步骤B3具体为:在所述半导体存储器件的控制栅极施加相对于衬底电势为正,幅度为V1的电压脉冲,在其漏极施加另一相对于衬底电势为正,幅度为V2的电压脉冲,在其源极施加与衬底相同的电势,其中V1大于V2。
6.根据权利要求5所述的方法,其特征在于,所述V1等于6v,所述V2等于3v。
7.根据权利要求1至3任一所述的方法,其特征在于,所述步骤C具体包括如下步骤:
步骤C1、判断所述半导体存储器件的阈值电压是否处于(Vref-0.5,Vref+0.05)范围内;是,则执行步骤C4;否,则执行步骤C2;
步骤C2、判断所述半导体存储器件的软编程次数是否小于预设次数;是,则执行步骤C3;否,则执行步骤C6;
步骤C3、执行软编程操作,将半导体存储器件的阈值电压调整至(Vref-0.5,Vref+0.05)范围内,之后执行步骤C1;
步骤C4、复位地址加1,之后执行步骤C5;
步骤C5、判断复位地址是否溢出;是,则复位结束;否,则执行步骤C1;
步骤C6、标记所述半导体存储器件,之后执行步骤B4。
8.根据权利要求7所述的方法,其特征在于,所述步骤C3具体为:在所述半导体存储器件的控制栅极施加相对于衬底电势为正,幅度为V3的电压脉冲,在其漏极施加另一相对于衬底电势为正,幅度为V2的电压脉冲,在其源极施加与衬底相同的电势,其中V3大于V2。
9.根据权利要求8所述的方法,其特征在于,所述V3等于5v,所述V2等于3v。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110028102.0A CN102623059B (zh) | 2011-01-26 | 2011-01-26 | 一种半导体存储器件的复位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110028102.0A CN102623059B (zh) | 2011-01-26 | 2011-01-26 | 一种半导体存储器件的复位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102623059A true CN102623059A (zh) | 2012-08-01 |
CN102623059B CN102623059B (zh) | 2015-10-28 |
Family
ID=46562922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110028102.0A Active CN102623059B (zh) | 2011-01-26 | 2011-01-26 | 一种半导体存储器件的复位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102623059B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680620A (zh) * | 2012-08-28 | 2014-03-26 | 飞思卡尔半导体公司 | 使用软编程的非易失性存储器(nvm) |
CN103985719A (zh) * | 2014-05-26 | 2014-08-13 | 南京大学 | 复合介质栅mosfet光敏探测器的复位方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020012270A1 (en) * | 1999-03-23 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device for effecting erasing operation in block unit |
CN101123120A (zh) * | 2007-09-06 | 2008-02-13 | 复旦大学 | 一种采用电阻存储介质的一次编程存储器及其操作方法 |
CN101388252A (zh) * | 2007-09-11 | 2009-03-18 | 三星电子株式会社 | 编程非易失性存储装置的方法 |
-
2011
- 2011-01-26 CN CN201110028102.0A patent/CN102623059B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020012270A1 (en) * | 1999-03-23 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device for effecting erasing operation in block unit |
CN101123120A (zh) * | 2007-09-06 | 2008-02-13 | 复旦大学 | 一种采用电阻存储介质的一次编程存储器及其操作方法 |
CN101388252A (zh) * | 2007-09-11 | 2009-03-18 | 三星电子株式会社 | 编程非易失性存储装置的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680620A (zh) * | 2012-08-28 | 2014-03-26 | 飞思卡尔半导体公司 | 使用软编程的非易失性存储器(nvm) |
CN103680620B (zh) * | 2012-08-28 | 2019-04-05 | 恩智浦美国有限公司 | 使用软编程的非易失性存储器(nvm) |
CN103985719A (zh) * | 2014-05-26 | 2014-08-13 | 南京大学 | 复合介质栅mosfet光敏探测器的复位方法 |
CN103985719B (zh) * | 2014-05-26 | 2017-02-15 | 南京大学 | 复合介质栅mosfet光敏探测器的复位方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102623059B (zh) | 2015-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082493B2 (en) | Adaptive erase methods for non-volatile memory | |
JP2010514196A (ja) | 2tnor型不揮発性メモリセルアレイ及び2tnor型不揮発性メモリのデータ処理方法 | |
CN101853704A (zh) | 共享字线的分栅式闪存的擦除方法 | |
CN106415725A (zh) | 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法 | |
CN101814322B (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
CN102623059A (zh) | 一种半导体存储器件的复位方法 | |
CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
EP2774154B1 (en) | A method of programming a split gate non-volatile floating gate memory cell having a separate erase gate | |
CN108109659A (zh) | 一种存储单元的擦除方法及装置 | |
KR20110134704A (ko) | 비휘발성 메모리 장치 | |
US10109356B2 (en) | Method and apparatus for stressing a non-volatile memory | |
CN106935261A (zh) | 一种存储单元的编程方法 | |
CN101501839A (zh) | 驱动半导体器件的方法和半导体器件 | |
CN104183273B (zh) | 闪存器件的编程方法 | |
US8947940B2 (en) | Structure and method for healing tunnel dielectric of non-volatile memory cells | |
TWI600016B (zh) | 用於程式化分離閘非揮發性記憶體單元之系統及方法 | |
CN101211927A (zh) | 多位准存储单元的操作方法 | |
CN105428363B (zh) | 一种电可擦除编程非挥发性存储器及操作方法 | |
Shirota et al. | Analysis of the correlation between the programmed threshold-voltage distribution spread of NAND Flash memory devices and floating-gate impurity concentration | |
CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
KR100546343B1 (ko) | 플래시 메모리 장치의 프로그램 방법 | |
CN103165188A (zh) | 一种多位非挥发存储单元及阵列的编程方法 | |
CN106935269A (zh) | 一种存储单元的编程方法 | |
CN102969022A (zh) | 一种对多位半导体存储器进行编程的方法 | |
CN108648777B (zh) | 双分离栅闪存的编程时序电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |