CN103680620A - 使用软编程的非易失性存储器(nvm) - Google Patents

使用软编程的非易失性存储器(nvm) Download PDF

Info

Publication number
CN103680620A
CN103680620A CN201310381540.4A CN201310381540A CN103680620A CN 103680620 A CN103680620 A CN 103680620A CN 201310381540 A CN201310381540 A CN 201310381540A CN 103680620 A CN103680620 A CN 103680620A
Authority
CN
China
Prior art keywords
soft
programm voltage
charge
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310381540.4A
Other languages
English (en)
Other versions
CN103680620B (zh
Inventor
穆复宸
王彦卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN103680620A publication Critical patent/CN103680620A/zh
Application granted granted Critical
Publication of CN103680620B publication Critical patent/CN103680620B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及使用软编程的非易失性存储器(NVM)。一种半导体存储器器件(10)包括存储器控制器(12)、以及耦合以与所述存储器控制器通信的存储器单元的阵列(20)。所述存储器控制器被配置成使用第一软程序电压和第一软程序验证水平执行第一软程序操作(56),以及确定是否已经达到第一电荷捕获阈值(54)。当已经达到所述第一电荷捕获阈值的时候,使用第二软程序电压和第二软程序验证水平执行第二软程序操作(56)。

Description

使用软编程的非易失性存储器(NVM)
技术领域
本公开通常涉及非易失性存储器(NVM),并且更具体地说,涉及包括软编程的NVM。
背景技术
非易失性存储器(NVM)通常要求特殊的程序和擦除的操作,并且存在对这些操作可以被执行的次数的限制。在已成功擦除的擦除存储器单元期间可能继续经受擦除条件,而其它存储器单元仍然被擦除。缓慢擦除的这些比特或可被称为缓慢比特。一些存储器单元可能被过度擦除,然后必须经受压缩,并且然后被软编程以克服与过擦除相关联的问题,诸如作为嵌入式擦除操作的一部分的过度泄漏。软编程通常花费相对较长的时间,因为每个地址被完成并且有低偏置。随着越来越多的单元需要被软编程,可能最终引起嵌入式擦除操作在指定的最大时间内不能完成。软程序时间是嵌入式擦除时间的主要部分。对于大块(>64KB),软程序时间控制了嵌入式擦除时间。随着时间,也许随着成千上万个或更多周期的推移的另一个问题是存储器单元变弱或缓慢擦除,并且软程序也是这样。长的擦除时间可以变为重要的并且或可仅与一些缓慢擦除的比特相关,因此引起主要群体被过度擦除。因此需要甚至更长的软程序时间来完成嵌入式擦除。
因此,需要NVM系统以改进上面提出的一个或多个问题。
附图说明
本发明通过举例的方式说明并没有被附图所限定,在附图中,类似的附图标记指示相似的元件。附图中的元件为了简单以及清晰而被图示,并且不一定按比例绘制。
图1是根据实施例的NVM系统;
图2是有助于理解图1的NVM系统的图;
图3是有助于理解图1的NVM系统的图;
图4是有助于理解图1的NVM系统的图;
图5是有助于理解图1的NVM系统的图;
图6是有助于理解图1的NVM系统的流程图。
具体实施方式
一方面,基于已经满足了电荷捕获阈值的确定更改软编程处理。这个更改包括改变软编程电压和降低验证水平两者。通过参考附图和下面的书面描述将对此更好地理解。
图1示出的是非易失性存储器(NVM)系统10,该NVM系统10具有存储器控制器12、电荷泵14、以及具有被引用为NVM阵列20的主要部分和被引用为偏置条件18的次要部分的NVM存储器16。这两个部分可以是不同的块。存储器控制器12包括程序/擦除脉冲计数器,该程序/擦除脉冲计数器对累积的程序/擦除周期的数量、每个擦除操作的脉冲的数量、以及每个程序操作的脉冲的数量进行计数。在NVM阵列中示出的是以典型形式连接到字线WL1和WL2以及位线BL1和BL2的NVM单元11、13、15以及17。示出的是浮置栅极NVM单元,但是它们可以使用纳米晶体或氮化物用于电荷存储。NVM阵列20可以是单一阵列或进一步被划分成块。这些块允许通过块而不是整个阵列擦除。例如,偏置条件部分18可以从NVM阵列20单独擦除。NVM单元可以被引用为比特。
存储器控制器12控制了NVM阵列20的操作,诸如控制了擦除周期、读取以及编程。如图2中所示出的,编程的NVM单元位于分布22中。在这种情况下,擦除周期从擦除操作开始,擦除脉冲在该操作中被应用于NVM阵列20或其子阵列。附加脉冲可以被应用以确保所有比特具有低于图3中所示出的分布24中产生的参考阈值电压Ve的阈值电压。在足够脉冲之后,发生了确保没有任何NVM单元具有如图4中所示出的分布26的负阈值电压的压缩。在压缩之后,在存在其阈值电压不足以在零以上的至少一个NVM单元的地址处发生软编程。软编程对于擦除操作来说是一种最费时间的处理。当存在相对少的程序/擦除周期的时候,NVM单元很容易地达到足够软编程的最小阈值电压。这是由软编程验证水平确定的,该验证水平是与所有NVM单元都想优选地超过的期望电压相对应的电压水平。这样的结果是与图5中所示出的连续暗线一样的分布28。实线中的分布28的最低阈值电压是利用Vsp1的软程序验证水平的验证水平实现的。另一方面,在很多程序/擦除周期之后,编程变得困难并且可以要求显著增加的数量的擦除脉冲。当这个发生的时候,软程序条件被改变以增加将电荷添加到经受软编程的NVM单元的电荷存储部分的倾向。而且,验证水平被降低使得缓慢比特可以更容易地通过。缓慢比特必须仍具有超过0一定裕度的阈值电压。结果就是分布28使用虚线代替一部分实线。该分布28的使用虚线的较低阈值电压通过使用验证电压Vsp2被实现。使用热载流子注入优选地实现编程。使用软编程验证电压Vsp2,对热载流子注入进行参数调整是增加需要被软编程的NVM单元的漏极电压和栅极电压。图5中所示出的是,通过降低软程序验证水平和增加软程序栅极电压和软程序漏极电压,在软程序完成之后,存储器单元分布28保持了与没有这些改变相同的形状。这可以被表述为,由于降低的软程序验证水平,在较低的阈值电压水平没有过度的存储器单元。这是通过提高的软程序栅极电压和增加的软程序漏极电压控制的。
在图6中示出用于实现图2-图5中所描绘的编程的流程图40。存储器控制器12使用电荷泵14和偏置条件18控制了NVM阵列20上的擦除操作。擦除步骤在步骤42中被执行;在步骤42中,擦除脉冲被应用于NVM阵列20或NVM20的块。如在步骤44中所示出的,擦除的验证被执行。如果一个或多个存储器单元不具有足够低于如图3中所示的擦除验证电压Ve的阈值电压,那么在步骤46存在关于已经应用多少擦除脉冲的确定。如果没有达到最大脉冲计数,那么擦除处理在步骤42继续应用另一个擦除脉冲。如果已经达到最大,那么擦除处理如在步骤48中所示失败。因此,擦除脉冲继续被应用,直到验证了所有存储器单元已经被充分擦除或已经达到最大脉冲计数。
一旦所有存储器单元已经被充分擦除,则压缩在步骤50发生,其是弱编程步骤以将带有负阈值电压的那些单元的阈值电压至少提高到零。如果一些单元稍微低于零阈值电压并不重要,因此可能不需要验证步骤。压缩具有紧缩如在分布24中所示出的分布的效果。软编程发生在压缩和软编程的参数是可调节之后。软编程的调整可以被禁用,并且其在步骤52被检查。如果调整没有被禁用,那么下一个步骤,步骤54将确定是否已经达到电荷捕获阈值。
在很多周期之后,电荷捕获降低了编程和擦除的效率。电荷捕获的程度间接地被测量。一种措施是实现所有NVM单元的编程所需的程序操作的数量。程序脉冲被应用于每个程序操作。随着电荷捕获的发生,实现编程的状态的脉冲的数量增加。因此,确定已经达到电荷捕获阈值的一种方法是在与软编程不同的正常编程期间,当最大程序脉冲计数已经达到预定数量的时候。该数量是基于实验的。例如,当存在最小电荷捕获的时候,编程脉冲的最大数量可以是2,以及当存在重大电荷捕获的时候,编程脉冲的最大数量可以是5。因此,5可以是选择用于编程脉冲的最大数量的阈值以确定应该存在软程序操作的参数变化。另一种措施是程序/擦除周期的数量。这可以仅仅是NVM阵列20或NVM阵列20内的块已经被编程和擦除的次数的累积的计数。在多个块的情况下,每个块存在单独计数。用于推断已经达到电荷捕获阈值的示例性数量是100,000程序/擦除周期。另一种措施是步骤42实现擦除的擦除操作的数量。对于编程,存在应用于每个擦除操作的脉冲。因此给定擦除周期的擦除脉冲的数量的计数可以被用于确定已经达到电荷捕获阈值。为了这些目的,存储器控制器12使用程序/擦除计数器19。例如,当存在最小电荷捕获的时候,擦除脉冲的数量可以是25,以及当存在重大电荷捕获的时候,擦除脉冲数量可以是50。因此,50可以是选择用于擦除脉冲的数量的阈值以确定应该存在软程序操作的参数变化。保险起见,确定已经满足电荷捕获的一种方法是如果满足程序/擦除周期、擦除脉冲、以及程序脉冲的任何一个或多个单独阈值,那么满足电荷捕获阈值电压并且软编程参数被改变。其它可能性包括要求所有三个或三个中的两个,其中只对三个中的一个或两个进行计数,或具有一种与这些所描述的电荷捕获不同的措施。
因此,如果在步骤54确定没有满足电荷捕获阈值之后,那么在步骤56使用额定参数和应用软编程脉冲来执行软编程操作,其中正电压可以被应用于栅极和漏极以及接地电压可以被应用于源极。在执行软编程操作之后,验证步骤58确定存储器单元是否足以在零阈值电压以上。该确定是使用第一选择的验证电压Vsp1做出的。这也可以被称为额定验证电压,该额定验证电压是在由于电荷捕获而改变软编程参数之前被使用的电压。如果所述确定是所有单元具有图5中所示出的充分的高阈值电压Vsp1,这将通过使用第一选择验证电压被通过所表示,然后软编程完成,同时也完成了如步骤60所指示的擦除周期。如果验证步骤58指示不是所有存储器单元都通过,那么在步骤62存在关于是否已经应用最大数量的软编程脉冲的确定。如果是的话,则这将是失败的软编程周期并且因此是失败的擦除周期。如果没有达到软编程脉冲的最大数量,那么软编程继续步骤56。软编程、验证、以及最大软编程脉冲计数的检查继续进行,直到软编程是成功的以及软编程被完成或已经达到最大软编程脉冲计数以及软编程已经失败。
如果在步骤54确定已经达到电荷捕获阈值,那么下一个步骤是步骤56,其中步骤56的软编程参数和步骤58的验证被调整。关于被调整的参数是什么的信息被存储在存储器16的偏置条件部分并且被存储器控制器12访问。对于步骤56的软编程,软编程脉冲应用的栅极和漏极电压增加。存储器控制器12在必要的时候控制了电荷泵14以获得期望编程电压。对于步骤58的验证,存在与图5中所示出的阈值电压Vsp2相对应的第二选择验证电压。存储器控制器可以生成需要的参考电压以在第一选择验证电压和第二选择验证电压处执行验证。在做出参数调整之后,使用调整的参数执行软编程。使用调整的软编程脉冲具有增加了电荷达到电荷存储层的倾向的效果。验证58然后确定是否已经达到电压Vsp2的较低阈值电压。如果是的话,那么该过程在步骤60被完成。如果不是的话,那么存在软编程脉冲计数的确定。如果即使在调整的参数的情况下,最大软编程脉冲计数被满足,那么软编程周期在步骤64失败。如果最大编程脉冲计数没有被满足,那么软编程操作和验证继续进行调整的软编程脉冲和第二选择验证电压,直到在验证58存在通过确定以及完成软程序操作或达到最大计数以及软编程失败。
如果在步骤52,确定参数改变由于达到电荷捕获阈值而将被禁用,那么下一个步骤将是在步骤56使用额定参数执行软编程。如先前所描述的,该方法继续进行验证和最大软编程脉冲计数确定。因此,即使已经达到电荷捕获阈值,软编程也可以使用额定参数而不是调整的参数继续进行。
经验表明只有少数比特不产生Vsp1阈值电压,因此虽然它们由于Vsp2的较低阈值电压而具有增加的泄漏,但是对总泄漏的贡献很小。因此,随着几乎所有比特具有至少阈值电压Vsp1,即使在较低阈值电压Vsp2处的少数比特的情况下,总共的泄漏也是足够小的。因此,随着增加的软编程电压和减少的验证水平的组合,这些比特可以有效地被软编程到至少阈值电压Vsp2。而且,因为接收增强的软编程脉冲的比特已经被示出为缓慢地编程,所以它们没有被过度编程,并且因此避免了用增强的软程序脉冲干扰分布28。
目前应了解已经提供了一种半导体存储器器件,该半导体存储器器件包括存储器控制器以及耦合以与存储器控制器通信的存储器单元的阵列。所述存储器控制器被配置成使用第一软程序电压和第一软程序验证水平执行第一软程序操作,确定是否已经达到第一电荷捕获阈值,以及当已经达到所述第一电荷捕获阈值的时候,使用第二软程序电压和第二软程序验证水平执行第二软程序操作。所述半导体存储器器件可以具有进一步的特征在于所述第一软程序电压小于所述第二软程序电压。所述半导体存储器器件可以具有进一步的特征在于所述第一软程序验证水平大于所述第二软程序验证水平。所述半导体存储器器件可以具有进一步的特征在于:当由最大程序脉冲计数、最大软程序脉冲计数、擦除脉冲计数、以及程序/擦除周期计数组成的组中的至少一个超过预定阈值的时候,达到所述第一电荷捕获阈值。所述半导体存储器器件可以进一步包括存储区域,该存储区域包括所述第一和第二软程序电压、所述第一和第二软程序验证水平、以及所述第一电荷捕获阈值。所述半导体存储器器件可以具有进一步的特征在于确定是否已经达到第二电荷捕获阈值,以及当已经达到所述第二电荷捕获阈值的时候,使用第三软程序电压和第三软程序验证水平执行第三软程序操作。所述半导体存储器器件可以具有进一步的特征在于所述第二软程序电压小于所述第三软程序电压,以及所述第二软程序验证水平大于所述第三软程序验证水平。所述半导体存储器器件可以具有进一步的特征在于所述第一软程序电压中的一个被应用于每个所述存储器单元的栅极以及所述第一软程序电压中的另一个被应用于每个所述存储器单元的漏极。
还公开的是一种方法,所述方法包括在一组非易失性存储器单元上执行成功的擦除操作,并且确定是否已经达到电荷捕获阈值。如果已经达到所述电荷捕获阈值,则调整软程序电压、调整软程序验证水平、以及使用调整后的软程序电压和调整后的软程序验证水平在所述存储器单元上执行软程序操作。所述方法可以具有进一步的特征在于所述软程序电压和所述调整后的软程序电压被应用于每个存储器单元的栅极。所述方法可以具有进一步的特征在于所述软程序电压和所述调整后的软程序电压被应用于每个存储器单元的漏极。所述方法可以具有进一步的特征在于所述软程序电压小于所述调整后的软程序电压。所述方法可以具有进一步的特征在于所述软程序验证水平大于所述调整后的软程序验证水平。所述方法可以具有进一步的特征在于所述软程序电压和所述调整后的软程序电压被应用于每个存储器单元的漏极,以及第二软程序电压和第二调整后的软程序电压被应用于每个存储器单元的栅极。所述方法可以具有进一步的特征在于,当由最大程序脉冲计数、最大软程序脉冲计数、擦除脉冲计数、以及程序/擦除周期计数组成的组中的至少一个超过预定阈值的时候,达到所述电荷捕获阈值。
还公开的是一种方法,所述方法包括:在存储器单元的阵列上执行的擦除周期期间,其中所述阵列包括所述存储器单元的多个块验证在所述存储器单元的块上成功执行擦除操作,以及确定是否启用了电荷捕获调整。如果所述电荷捕获调整被启用,则确定是否已经达到电荷捕获阈值。如果已经达到所述电荷捕获阈值,则调整至少一个软程序电压和软程序验证水平以及使用调整后的软程序电压和调整后的软程序验证水平在所述存储器单元的所述块上执行软程序操作。所述方法可以具有进一步的特征在于其中所述至少一个软程序电压被应用于由以下组成的组中的一个:所述存储器单元的漏极和所述存储器单元的栅极。所述方法可以具有进一步的特征在于:如果已经达到所述电荷捕获阈值,则调整第二软程序电压,将所述至少一个软程序电压应用于所述存储器单元的漏极,以及将所述第二软程序电压应用于所述存储器单元的栅极。所述方法可以具有进一步的特征在于所述一个软程序电压小于所述调整后的软程序电压,以及所述软程序验证水平大于所述调整后的软程序验证水平。所述方法可以具有进一步的特征在于:当由最大程序脉冲计数、最大软程序脉冲计数、擦除脉冲计数、以及程序/擦除周期计数组成的组中的至少一个超过预定阈值的时候,达到所述电荷捕获阈值。
虽然在此参照具体实施例描述了本发明,但是如权利要求中所陈述的,在不脱离本发明的范围的情况下,可以进行各种修改以及变化。例如,该方法可以被改变成具有附加特征、更少的特征、或不同于所描述的顺序。因此,说明书以及附图被认为是说明性而不是限制性的含义,并且所有这样的修改旨在被包括在本发明的范围内。关于具体实施例,在此描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或必要特征或元素。
如本发明所使用的,术语“耦合”不旨在限定为直接耦合或机械耦合。
此外,如在此使用的“一”或“一个”被定义为一个或不止一个。而且,即使当同一权利要求包括介绍性短语“一个或多个”或“至少一个”和诸如“一”或“一个”的不定冠词时,在权利要求中诸如“至少一个”以及“一个或多个”的介绍性短语的使用也不应该被解释成暗示通过不定冠词“一”或“一个”引入另一个权利要求元素将包含这样的引入的权利要求元素的任何特定权利要求限制成仅包含一个这样的元素的发明。对于定冠词的使用也是如此。
除非另有说明,诸如“第一”以及“第二”的术语用于任意区分这些术语描述的元素。因此,这些术语不一定旨在指示这样的元素的时间或其它优先次序。

Claims (20)

1.一种半导体存储器器件,包括:
存储器控制器;
耦合以与所述存储器控制器通信的存储器单元的阵列;
其中所述存储器控制器被配置成
使用第一软程序电压和第一软程序验证水平执行第一软程序操作;
确定是否已经达到第一电荷捕获阈值;以及
当已经达到所述第一电荷捕获阈值的时候,使用第二软程序电压和第二软程序验证水平执行第二软程序操作。
2.根据权利要求1所述的半导体存储器器件,其中所述第一软程序电压小于所述第二软程序电压。
3.根据权利要求1所述的半导体存储器器件,其中所述第一软程序验证水平大于所述第二软程序验证水平。
4.根据权利要求1所述的半导体存储器器件,其中当由最大程序脉冲计数、最大软程序脉冲计数、擦除脉冲计数、以及程序/擦除周期计数组成的组中的至少一个超过预定阈值的时候,达到所述第一电荷捕获阈值。
5.根据权利要求1所述的半导体存储器器件,进一步包括:
存储区域,所述存储区域包括所述第一软程序电压和第二软程序电压、所述第一软程序验证水平和第二软程序验证水平、以及所述第一电荷捕获阈值。
6.根据权利要求1所述的半导体存储器器件,其中所述存储器控制器进一步被配置成:
确定是否已经达到第二电荷捕获阈值;以及
当已经达到所述第二电荷捕获阈值的时候,使用第三软程序电压和第三软程序验证水平执行第三软程序操作。
7.根据权利要求6所述的半导体存储器器件,其中所述第二软程序电压小于所述第三软程序电压,以及所述第二软程序验证水平大于所述第三软程序验证水平。
8.根据权利要求2所述的半导体存储器器件,其中所述第一软程序电压中的一个被应用于所述存储器单元中的每个的栅极,以及所述第一软程序电压中的另一个被应用于所述存储器单元的每个的漏极。
9.一种方法,包括:
在一组非易失性存储器单元上执行成功的擦除操作;
确定是否已经达到电荷捕获阈值;以及
如果已经达到所述电荷捕获阈值,则调整软程序电压、调整软程序验证水平、以及使用调整后的软程序电压和调整后的软程序验证水平在所述存储器单元上执行软程序操作。
10.根据权利要求9所述的方法,其中当由最大程序脉冲计数、最大软程序脉冲计数、擦除脉冲计数、以及程序/擦除周期计数组成的组中的至少一个超过预定阈值的时候,达到所述电荷捕获阈值。
11.根据权利要求9所述的方法,其中所述软程序电压和调整后的软程序电压被应用于所述存储器单元中的每个的栅极。
12.根据权利要求9所述的方法,其中所述软程序电压和调整后的软程序电压被应用于所述存储器单元中的每个的漏极。
13.根据权利要求9所述的方法,其中所述软程序电压小于调整后的软程序电压。
14.根据权利要求9所述的方法,其中所述软程序验证水平大于调整后的软程序验证水平。
15.根据权利要求9所述的方法,其中所述软程序电压和调整后的软程序电压被应用于所述存储器单元中的每个的漏极,以及第二软程序电压和第二调整后的软程序电压被应用于所述存储器单元中的每个的栅极。
16.一种方法,所述方法包括:
在存储器单元的阵列上执行的擦除周期期间,其中所述阵列包括所述存储器单元的多个块:
验证在所述存储器单元的块上已经成功地执行擦除操作;
确定是否启用了电荷捕获调整;
如果启用了所述电荷捕获调整,则确定是否已经达到电荷捕获阈值;以及
如果已经达到所述电荷捕获阈值,则调整至少一个软程序电压和软程序验证水平,以及使用调整后的软程序电压和调整后的软程序验证水平在所述存储器单元的所述块上执行软程序操作。
17.根据权利要求16所述的方法,其中所述至少一个软程序电压被应用于由以下组成的组中的一个:所述存储器单元的漏极和所述存储器单元的栅极。
18.根据权利要求16所述的方法,进一步包括:
如果已经达到所述电荷捕获阈值,则
调整第二软程序电压,
将所述至少一个软程序电压应用于所述存储器单元的漏极,以及
将所述第二软程序电压应用于所述存储器单元的栅极。
19.根据权利要求16所述的方法,其中所述一个软程序电压小于调整后的软程序电压,以及所述软程序验证水平大于调整后的软程序验证水平。
20.根据权利要求16所述的方法,其中当由最大程序脉冲计数、最大软程序脉冲计数、擦除脉冲计数、以及程序/擦除周期计数组成的组中的至少一个超过预定阈值的时候,达到所述电荷捕获阈值。
CN201310381540.4A 2012-08-28 2013-08-28 使用软编程的非易失性存储器(nvm) Expired - Fee Related CN103680620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/596,764 2012-08-28
US13/596,764 US8760923B2 (en) 2012-08-28 2012-08-28 Non-volatile memory (NVM) that uses soft programming

Publications (2)

Publication Number Publication Date
CN103680620A true CN103680620A (zh) 2014-03-26
CN103680620B CN103680620B (zh) 2019-04-05

Family

ID=49301257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310381540.4A Expired - Fee Related CN103680620B (zh) 2012-08-28 2013-08-28 使用软编程的非易失性存储器(nvm)

Country Status (6)

Country Link
US (1) US8760923B2 (zh)
EP (1) EP2704150A2 (zh)
JP (1) JP6214083B2 (zh)
KR (1) KR20140030039A (zh)
CN (1) CN103680620B (zh)
TW (1) TWI620185B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280225A (zh) * 2014-05-28 2016-01-27 意法半导体(鲁塞)公司 对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法
CN105528560A (zh) * 2014-10-15 2016-04-27 英派尔科技开发有限公司 基于物理不可克隆功能的安全数据存储
CN109725246A (zh) * 2017-10-31 2019-05-07 无锡华润上华科技有限公司 集成电路的失效分析方法及系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189396B2 (en) 2006-12-14 2012-05-29 Mosaid Technologies Incorporated Word line driver in a hierarchical NOR flash memory
US8995198B1 (en) * 2013-10-10 2015-03-31 Spansion Llc Multi-pass soft programming
US20150270004A1 (en) * 2014-03-20 2015-09-24 Elite Semiconductor Memory Technology Inc. Method for Performing Erase Operation in Non-Volatile Memory
CN105006252A (zh) * 2014-04-17 2015-10-28 晶豪科技股份有限公司 抹除非易失性存储器的方法
US20150310901A1 (en) * 2014-04-24 2015-10-29 Qualcomm Incorporated Memory with a sleep mode
US9384842B1 (en) * 2015-05-20 2016-07-05 Freescale Semiconductor, Inc. Method and system to improve soft-programming time in non-volatile memory
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090244969A1 (en) * 2008-03-24 2009-10-01 Hiroshi Maejima Semiconductor memory device comprising memory cell having charge accumulation layer and control gate and method of erasing data thereof
CN101595529A (zh) * 2006-11-16 2009-12-02 桑迪士克股份有限公司 非易失性存储器软编程中的受控升压
US20100124121A1 (en) * 2008-11-20 2010-05-20 Ji Hyun Seo Method of erasing flash memory device
CN102623059A (zh) * 2011-01-26 2012-08-01 中国科学院微电子研究所 一种半导体存储器件的复位方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
JP2003242787A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US7187600B2 (en) * 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
JP2007272952A (ja) * 2006-03-30 2007-10-18 Renesas Technology Corp 半導体記憶装置
US7630253B2 (en) * 2006-04-05 2009-12-08 Spansion Llc Flash memory programming and verification with reduced leakage current
JP4901348B2 (ja) * 2006-07-20 2012-03-21 株式会社東芝 半導体記憶装置およびその制御方法
US7778088B2 (en) * 2006-12-19 2010-08-17 Spansion Llc Erasing flash memory using adaptive drain and/or gate bias
US7649782B2 (en) * 2007-07-31 2010-01-19 Freescale Semiconductor, Inc. Non-volatile memory having a dynamically adjustable soft program verify voltage level and method therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) * 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US7944746B2 (en) * 2007-11-27 2011-05-17 Spansion Llc Room temperature drift suppression via soft program after erase
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
JP5072723B2 (ja) * 2008-06-11 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
US8036035B2 (en) * 2009-03-25 2011-10-11 Micron Technology, Inc. Erase cycle counter usage in a memory device
US8565025B2 (en) * 2011-04-25 2013-10-22 Freescale Semiconductor, Inc. Dynamic programming for flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101595529A (zh) * 2006-11-16 2009-12-02 桑迪士克股份有限公司 非易失性存储器软编程中的受控升压
US20090244969A1 (en) * 2008-03-24 2009-10-01 Hiroshi Maejima Semiconductor memory device comprising memory cell having charge accumulation layer and control gate and method of erasing data thereof
US20100124121A1 (en) * 2008-11-20 2010-05-20 Ji Hyun Seo Method of erasing flash memory device
CN102623059A (zh) * 2011-01-26 2012-08-01 中国科学院微电子研究所 一种半导体存储器件的复位方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280225A (zh) * 2014-05-28 2016-01-27 意法半导体(鲁塞)公司 对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法
CN105280225B (zh) * 2014-05-28 2019-07-16 意法半导体(鲁塞)公司 对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法
CN105528560A (zh) * 2014-10-15 2016-04-27 英派尔科技开发有限公司 基于物理不可克隆功能的安全数据存储
CN105528560B (zh) * 2014-10-15 2018-09-18 英派尔科技开发有限公司 将数据写入存储器和从其读取数据的方法、编解码模块
CN109725246A (zh) * 2017-10-31 2019-05-07 无锡华润上华科技有限公司 集成电路的失效分析方法及系统
CN109725246B (zh) * 2017-10-31 2021-05-11 无锡华润上华科技有限公司 集成电路的失效分析方法及系统

Also Published As

Publication number Publication date
TW201417104A (zh) 2014-05-01
US8760923B2 (en) 2014-06-24
EP2704150A2 (en) 2014-03-05
CN103680620B (zh) 2019-04-05
JP2014044786A (ja) 2014-03-13
US20140063946A1 (en) 2014-03-06
KR20140030039A (ko) 2014-03-11
TWI620185B (zh) 2018-04-01
JP6214083B2 (ja) 2017-10-18

Similar Documents

Publication Publication Date Title
CN103680620A (zh) 使用软编程的非易失性存储器(nvm)
CN100520979C (zh) 对闪存器件进行编程的方法
US9886214B2 (en) Nonvolatile memory system with erase suspend circuit and method for erase suspend management
CN104835527B (zh) 半导体器件及其操作方法
CN102651236B (zh) 存储装置和控制存储装置的擦除操作的方法
CN103811066B (zh) 非易失存储器的擦除方法及系统
US8351276B2 (en) Soft program of a non-volatile memory block
CN102543195A (zh) 一种非易失存储器的擦除方法和装置
CN103390424A (zh) 一种存储器的擦除/编程方法及装置
CN101640072A (zh) 闪速存储设备的编程方法
JP4990978B2 (ja) 不揮発性記憶素子における部分的な消去と消去の検証
CN103811068A (zh) 非易失存储器的擦除方法及系统
CN106328203A (zh) 闪存装置及其编程操作的初始化方法
CN103426472B (zh) Nor Flash存储器的编程系统及方法
KR20080061937A (ko) 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
US20200143899A1 (en) Programming method for memory device
KR20090105605A (ko) 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법
CN109979515A (zh) 一种存储器编程方法及相关装置
CN110556144B (zh) 存储器装置的编程方法
CN111863089B (zh) 存储器装置及非易失性存储器的控制方法
TWI664633B (zh) 記憶體裝置的程式化方法
CN106486162B (zh) 存储阵列的编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180222

Address after: Texas, USA

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190405

Termination date: 20200828

CF01 Termination of patent right due to non-payment of annual fee