CN111863089B - 存储器装置及非易失性存储器的控制方法 - Google Patents
存储器装置及非易失性存储器的控制方法 Download PDFInfo
- Publication number
- CN111863089B CN111863089B CN201910332092.6A CN201910332092A CN111863089B CN 111863089 B CN111863089 B CN 111863089B CN 201910332092 A CN201910332092 A CN 201910332092A CN 111863089 B CN111863089 B CN 111863089B
- Authority
- CN
- China
- Prior art keywords
- erase
- memory
- target
- erasing
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种存储器装置及非易失性存储器的控制方法。非易失性存储器区分为目标抹除区域及非选择区域。所述控制方法包括:抹除目标抹除区域中的目标存储单元。非选择区域是非易失性存储器中除了目标抹除区域以外的区域。抹除所述目标存储单元的步骤包括抹除操作、验证操作及未通过所述验证操作后所进行的抹除回圈。抹除回圈进行的次数为大于等于零的整数。所述控制方法还包括:刷新对非选择区域中的预定义部分,其中预定义部分的区域尺寸是基于抹除回圈进行的次数而决定。
Description
技术领域
本发明涉及一种存储器装置的控制技术,尤其涉及一种存储器装置及非易失性存储器的控制方法。
背景技术
快取存储器是利用存储单元的临界电压Vt来存储数据。因此,为了对存储单元的临界电压Vt进行调整,便需对存储单元进行编程(programming)操作及抹除(erase)操作。反或(NOR)型快取存储器中每一区的P井(P-Well)层通常具备多个存储器区块(memoryblock),例如将四个存储器区块设计在同一区P井层中。图1是经抹除存储单元与经编程存储单元在进行抹除时的临界电压分布示意图,图1的横轴表示存储单元的临界电压值,图1的纵轴表示存储单元在此临界电压值的数量。当要对指定的存储单元(例如其容量为4KB)进行抹除操作时,这些经抹除存储单元的临界电压值将会降低(如图1的存储单元临界电压分布110所示)。另一方面,因NOR型快取存储器在进行抹除操作时需要对P井层提供电压,位于同区P井层中每个存储单元也会受到抹除干扰,导致该区P井层中非进行抹除而是已经编程(programmed)存储单元(称为,已编程存储单元)因过多无谓的抹除操作而使其自身的临界电压Vt下降,如图1的存储单元临界电压分布120及130所示,从而影响经编程存储单元的数据储存效能。此种干扰被称为是大量抹除干扰(bulk erase disturb)。因此,便需要对位于同区P井层中且非指定的存储单元进行刷新,从而回升经编程存储单元的临界电压Vt。
然而,若是将每个非指定的存储单元皆进行刷新的话,则会耗费大量的时间。因此,如何在存储单元的刷新时间及数据存取效能当中取得平衡,便是当前快取存储器装置的控制技术所欲解决的问题之一。
发明内容
本发明提供一种存储器装置及非易失性存储器的控制方法,可灵活地调整欲刷新的存储器区块的尺寸,从而适度地节省进行刷新操作的时间。
本发明提出一种非易失性存储器的控制方法,此非易失性存储器区分为目标抹除区域及非选择区域。所述控制方法包括:抹除目标抹除区域中的目标存储单元,其中非选择区域是非易失性存储器中除了目标抹除区域以外的区域,所述抹除包括抹除操作、验证操作及未通过验证操作后所进行的抹除回圈,且抹除回圈进行的次数为大于等于零的整数;以及,刷新对非选择区域中的预定义部分,其中预定义部分的区域尺寸是基于抹除回圈进行的所述次数而决定。
本发明提出一种存储器装置,其包括非易失性存储器以及控制器。非易失性存储器区分为目标抹除区域及非选择区域。控制器控制非易失性存储器以抹除所述目标抹除区域中的目标存储单元。非选择区域是非易失性存储器中除了目标抹除区域以外的区域。所述抹除包括抹除操作、验证操作及未通过验证操作后所进行的抹除回圈,且抹除回圈进行的次数为大于等于零的整数。控制器控制非易失性存储器以刷新对非选择区域中的预定义部分,其中预定义部分的区域尺寸是基于抹除回圈进行的次数而决定。
基于上述,本发明实施例所述的存储器装置及非易失性存储器的控制方法是基于对于目标存储单元的抹除回圈进行的次数来调整欲刷新的存储器区块的尺寸。抹除回圈的次数较少便表示非易失性存储器中存储单元的临界电压容易受到调整,因此可利用未选择区域中尺寸较小的预定义部分进行刷新,从而适度地节省进行刷新操作的时间。相对地,抹除回圈的次数较多便表示非易失性存储器中存储单元的临界电压难以受到调整,因此可利用未选择区域中尺寸较大的预定义部分进行刷新,才能获得存储单元中较佳的数据存取效能。藉此,本实施例可灵活地采用不同尺寸的预定义部分来刷新,从而适度地节省进行存储器抹除方法及刷新操作的时间。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是经抹除存储单元与经编程存储单元在进行抹除时的临界电压分布示意图;
图2是依照本发明一实施例的一种存储器装置的示意图;
图3是依照本发明一实施例的一种非易失性存储器的控制方法的流程图。
附图标记说明
110、120、130:存储单元临界电压分布
200:存储器装置
210:控制器
220:非易失性存储器
221:P井层
222:目标存储单元
S310~S340:步骤
具体实施方式
本发明的精神在于让存储器装置基于对于目标存储单元的抹除回圈进行的次数来调整欲刷新的存储器区块的尺寸,以灵活地且适度地节省进行存储器抹除方法及刷新操作的时间,以下提供详细的实施例以支持本发明的精神。
图2是依照本发明一实施例的一种存储器装置200的示意图。存储器装置200主要包括控制器210以及非易失性存储器220。本实施例的非易失性存储器220是反或(NOR)型快取存储器,应用本实施例者亦可将本发明的精神应用到相近类型的存储器装置中。非易失性存储器220可在同一个P井(P-Well)层221设计多个存储器区块,本实施例以4个存储器区块block0~block3作为举例。非易失性存储器220可具备多个P井层,P井层221仅是作为举例以进行本实施例的说明。本实施例的非易失性存储器220的尺寸(即,可容纳的数据容量)为256KB,存储器区块block0~block3的尺寸分别为64KB,且目标存储单元222的容量为4KB。在此假定存储器装置200将会对目标存储单元222进行本发明实施例的控制方法(也就是,非易失性存储器220中目标抹除区域的抹除方法)。本实施例的存储器区块block1便是目标抹除区域,而存储器区块block0、block2~block3便是非选择区域。非选择区域是非易失性存储器220中除了目标抹除区域(存储器区块block1)以外的区域(存储器区块block0、block2~block3)。换句话说,非易失性存储器220区分为目标抹除区域(存储器区块block1)及非选择区域(存储器区块block0、block2~block3)。控制器210控制非易失性存储器220及供电来源以对非易失性存储器220中目标存储单元222进行本发明实施例的抹除方法。
图3是依照本发明一实施例的一种非易失性存储器220的控制方法的流程图。请同时参照图2及图3,于步骤S310中,控制器210会先行调节非易失性存储器中的目标抹除区域,以进行预编程操作。为了促进紧密的抹除临界电压Vt的分布,在开始抹除操作之前,本实施例将会对所有存储单元进行“预编程(pre-programming)操作”,以确保所有存储单元在被抹除之前处于均匀的高临界电压Vt。此预编程操作可以被认为是在抹除操作之前对非易失性存储器220中的存储单元阵列进行预处理。这种方法的基础理论基于如下假设:如果在抹除操作之前没有进行预编程,那么储存数据的存储单元将具备较高的临界电压Vt,没有储存数据的存储单元将具备较低的临界电压Vt。这种相对宽的临界电压Vt分布将在抹除操作结束时转换为过度宽广的、经抹除的临界电压Vt分布。相对地,如果在抹除操作之前将所有的存储单元设置在均匀高的临界电压Vt时,则让部分存储单元发生过度抹除问题的情况最小化。于本发明的部分实施例中,非易失性存储器的控制方法也可以不用对所有的存储单元进行预编程操作,而直接执行图2中的步骤S320。
在步骤S320中,控制器210控制非易失性存储器220以抹除目标抹除区域中的目标存储单元222。本实施例的抹除目标存储单元222的步骤S320包括抹除操作(步骤S322)、验证操作(步骤S324)以及未通过验证操作后所进行的抹除回圈。详细来说,当控制器210对目标存储单元222进行抹除操作(步骤S322)后,便进行验证操作(步骤S324)以判断目标存储单元222具有的临界电压是否不大于抹除验证电压。若判断目标存储单元222具有的临界电压不大于抹除验证电压,则表示目标存储单元222通过验证操作(也就是,步骤S324为“是”)。相对地,若判断目标存储单元222具有的临界电压大于抹除验证电压,表示目标存储单元222并未通过验证操作(也就是,步骤S324为“否”),并且必须要再次进行抹除操作(步骤S322)。本发明实施例将未通过验证操作后所进行的抹除操作称为是抹除回圈,且会自动地记录抹除回圈进行的次数,此次数为大于等于零的整数。本实施例的控制方法在初始化时会将抹除回圈进行的次数设定为零,并当目标存储单元222并未通过验证操作并再次进行抹除操作时,也就是,当步骤S324为“否”时,将此次数设定累计加1(如附图中标明的“抹除回圈次数+1”),直到目标存储单元222通过验证操作为止。抹除回圈进行的次数将会于后续的刷新操作(步骤S340)使用或作为参考。在部分实施例中,抹除回圈的次数可暂存于存储器装置200的缓冲器中。
当控制器210在步骤S320中抹除目标抹除区域中的目标存储单元222之后,在步骤S330中,控制器210控制非易失性存储器220以对目标存储单元222进行软编程(soft-programming)操作。“软编程操作”是将目标存储单元222的临界电压设置为具有不小于软编程验证电压的电压,并且此软编程验证电压小于步骤S324使用的抹除验证电压。藉此,软编程操作(步骤S330)可确保目标存储单元222的临界电压不会过于宽广,导致在后续对目标存储单元222进行编程操作时难以将目标存储单元222的临界电压调整到大于抹除验证电压。本实施例的步骤S330可先行判断目标存储单元222的临界电压是否已经是不小于软编程验证电压的电压。若目标存储单元222的临界电压已经是不小于软编程验证电压的电压,则不需进行软编程操作而进入后续的步骤S340。相对地,若目标存储单元222的临界电压小于软编程验证电压的电压,则需进行软编程操作直到目标存储单元222的临界电压不小于软编程验证电压为止。于本发明的部分实施例中,非易失性存储器的控制方法也可以不用对所有的存储单元进行软编程操作,在步骤S320执行完后可直接执行图2中的步骤S340。
在步骤S340中,控制器210控制非易失性存储器220以刷新未选择区域中的预定义部分,也就是,对未选择区域中的预定义部分进行刷新操作。特别说明的是,步骤S340中预定义部分的区域尺寸是基于抹除回圈进行的次数而决定。详细来说,当抹除回圈进行的次数愈少时,表示非易失性存储器中目标存储单元222的临界电压容易受到调整,因此可利用未选择区域中尺寸较小的预定义部分进行刷新,从而适度地节省进行刷新操作的时间。也就是说,在抹除回圈进行的次数愈少时,预定义部分的区域尺寸占非易失性存储器220的尺寸比例愈小。相对地,当抹除回圈进行的次数愈多时,表示非易失性存储器中存储单元的临界电压难以受到调整,因此可利用未选择区域中尺寸较大的预定义部分进行刷新,才能获得存储单元中较佳的数据存取效能。也就是,在抹除回圈进行的次数愈大时,预定义部分的区域尺寸占非易失性存储器220的尺寸比例愈大。
表1表示抹除回圈的次数、预定义部分的尺寸、预定义部分与非易失性存储器之间的尺寸比率以及刷新所需时间。
表1
表1中的N1、N2、N3、N4及N5皆为正整数,且0<N1<N2<N3<N4<N5。从表1可看出,当抹除回圈进行的次数为零时,预定义部分的区域尺寸为8KB,也就是非易失性存储器220的尺寸乘以1/2的5次方(也就是,1/32);当抹除回圈进行的次数为N1时,预定义部分的区域尺寸为16KB,也就是非易失性存储器220的尺寸乘以1/2的4次方(也就是,1/16);当抹除回圈进行的次数为N2时,预定义部分的区域尺寸为32KB,也就是非易失性存储器220的尺寸乘以1/2的3次方(也就是,1/8);当抹除回圈进行的次数为N3时,预定义部分的区域尺寸64KB,也就是非易失性存储器220的尺寸乘以1/2的2次方(也就是,1/4);当抹除回圈进行的次数为N4时,预定义部分的区域尺寸为128KB,也就是非易失性存储器220的尺寸乘以1/2的1次方(也就是,1/2);当抹除回圈进行的次数为N5或N5以上时,预定义部分的区域尺寸为256KB,等同于非易失性存储器的尺寸。
在进行本发明实施例所述的控制方法时,目标存储单元222所对应刷新的未选择区域中的预定义部分应尽量避免与下个目标存储单元所对应刷新的未选择区域中的预定义部分重叠,并可设计这些刷新的未选择区域中的预定义部分可在非易失性存储器中顺序地进行刷新,从而让每个未选择区域能够在一定时段中受到刷新,避免某个存储器区域中的经编程存储单元太久没有受到刷新而损失经编程存储单元中的数据。例如,本发明实施例的存储器装置200在每次开机时,便利用乱数产生器产生乱数,从而利用此乱数来随机性地在多个存储器区块中选择其中一个作为起始的刷新区域,并刷新此刷新区域。然后,存储器装置利用顺序计数器并以经选择、起始的所述刷新区域依序地刷新存储器装置中其他的存储器区块。
另一方面,应用本发明实施例者应可理解,当抹除回圈进行的次数超过一既定数目时,因为对应刷新的预定义部分为整个未选择区域,则便会无可避免地与下个目标存储单元对应刷新的预定义部分重叠。
综上所述,本发明实施例所述的存储器装置及非易失性存储器的控制方法是基于对于目标存储单元的抹除回圈进行的次数来调整欲刷新的存储器区块的尺寸。抹除回圈的次数较少便表示非易失性存储器中存储单元的临界电压容易受到调整,因此可利用未选择区域中尺寸较小的预定义部分进行刷新,从而适度地节省进行刷新操作的时间。相对地,抹除回圈的次数较多便表示非易失性存储器中存储单元的临界电压难以受到调整,因此可利用未选择区域中尺寸较大的预定义部分进行刷新,才能获得存储单元中较佳的数据存取效能。藉此,本实施例可灵活地采用不同尺寸的预定义部分来刷新,从而适度地节省进行存储器抹除方法及刷新操作的时间。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种非易失性存储器的控制方法,所述非易失性存储器区分为目标抹除区域及非选择区域,所述控制方法包括:
抹除所述目标抹除区域中的目标存储单元,其中所述非选择区域是所述非易失性存储器中除了所述目标抹除区域以外的区域,抹除所述目标存储单元的步骤包括抹除操作、验证操作及未通过所述验证操作后所进行的抹除回圈,且所述抹除回圈进行的次数为大于等于零的整数;
将所述抹除回圈进行的所述次数与多个阈值进行比较;以及
刷新对所述非选择区域中的预定义部分,其中所述预定义部分的区域尺寸是基于所述抹除回圈进行的所述次数与所述多个阈值的比较而决定。
2.根据权利要求1所述的控制方法,其中所述非易失性存储器是反或闸型快取存储器装置。
3.根据权利要求1所述的控制方法,其中所述目标抹除区域与所述非选择区域位于所述非易失性存储器的同一个P井层中。
4.根据权利要求1所述的控制方法,其中经过抹除的所述目标存储单元具有不大于抹除验证电压的阈值电压,
并且,所述控制方法还包括:
在抹除所述目标抹除区域中的所述目标存储单元之后,对所述目标存储单元进行软编程操作,其中所述目标存储单元被设置为具有不小于软编程验证电压的阈值电压,并且所述软编程验证电压小于所述抹除验证电压。
5.根据权利要求1所述的控制方法,还包括:
在抹除所述目标抹除区域中的所述目标存储单元之前,对所述目标抹除区域进行预编程操作。
6.根据权利要求1所述的控制方法,其中在所述预定义部分所述抹除回圈进行的所述次数愈少时,所述区域尺寸占所述非易失性存储器的尺寸比例愈小;在所述预定义部分所述抹除回圈进行的所述次数愈多时,所述区域尺寸占所述非易失性存储器的尺寸比例愈大。
7.根据权利要求1所述的控制方法,当所述抹除回圈进行的所述次数为零时,所述预定义部分的所述区域尺寸为所述非易失性存储器的尺寸乘以1/2的5次方;当所述抹除回圈进行的所述次数为N1时,所述预定义部分的所述区域尺寸为所述非易失性存储器的尺寸乘以1/2的4次方;当所述抹除回圈进行的所述次数为N2时,所述预定义部分的所述区域尺寸为所述非易失性存储器的尺寸乘以1/2的3次方;当所述抹除回圈进行的所述次数为N3时,所述预定义部分的所述区域尺寸为所述非易失性存储器的尺寸乘以1/2的2次方;当所述抹除回圈进行的所述次数为N4时,所述预定义部分的所述区域尺寸为所述非易失性存储器的尺寸乘以1/2的1次方;当所述抹除回圈进行的所述次数为N5或N5以上时,所述预定义部分的所述区域尺寸为所述非易失性存储器的尺寸,其中N1、N2、N3、N4及N5皆为正整数,且0<N1<N2<N3<N4<N5。
8.根据权利要求1所述的控制方法,还包括:
在开机时,利用乱数随机性地在所述非易失性存储器的多个存储器区块中选择其中之一作为起始的刷新区域,并刷新所述刷新区域;
依序地刷新存储器装置中的所述存储器区块。
9.一种存储器装置,包括:
非易失性存储器,区分为目标抹除区域及非选择区域;以及
控制器,控制所述非易失性存储器以抹除所述目标抹除区域中的目标存储单元,其中所述非选择区域是所述非易失性存储器中除了所述目标抹除区域以外的区域,所述抹除包括抹除操作、验证操作及未通过所述验证操作后所进行的抹除回圈,且所述抹除回圈进行的次数为大于等于零的整数,
其中所述控制器用以将所述抹除回圈进行的所述次数与多个阈值进行比较;
所述控制器控制所述非易失性存储器以刷新对所述非选择区域中的预定义部分,其中所述预定义部分的区域尺寸是基于所述抹除回圈进行的所述次数与所述多个阈值的比较而决定。
10.根据权利要求9所述的存储器装置,其中所述非易失性存储器是反或闸型快取存储器装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910332092.6A CN111863089B (zh) | 2019-04-24 | 2019-04-24 | 存储器装置及非易失性存储器的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910332092.6A CN111863089B (zh) | 2019-04-24 | 2019-04-24 | 存储器装置及非易失性存储器的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111863089A CN111863089A (zh) | 2020-10-30 |
CN111863089B true CN111863089B (zh) | 2022-07-19 |
Family
ID=72952319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910332092.6A Active CN111863089B (zh) | 2019-04-24 | 2019-04-24 | 存储器装置及非易失性存储器的控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111863089B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160738A (en) * | 1993-01-13 | 2000-12-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory system |
CN1629983A (zh) * | 2003-12-19 | 2005-06-22 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
CN103730158A (zh) * | 2012-10-12 | 2014-04-16 | 华邦电子股份有限公司 | 非易失性半导体存储器、擦洗方法以及编程方法 |
US8804436B1 (en) * | 2013-07-09 | 2014-08-12 | Winbond Electronics Corp. | Method of partial refresh during erase operation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100794664B1 (ko) * | 2006-09-01 | 2008-01-14 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 리프레쉬 방법 |
US7649782B2 (en) * | 2007-07-31 | 2010-01-19 | Freescale Semiconductor, Inc. | Non-volatile memory having a dynamically adjustable soft program verify voltage level and method therefor |
US9324361B2 (en) * | 2007-08-14 | 2016-04-26 | Seagate Technology Llc | Protecting stored data from traffic analysis |
US8117172B2 (en) * | 2008-05-29 | 2012-02-14 | Dell Products L.P. | Compact encoding methods, media and systems |
-
2019
- 2019-04-24 CN CN201910332092.6A patent/CN111863089B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160738A (en) * | 1993-01-13 | 2000-12-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory system |
CN1629983A (zh) * | 2003-12-19 | 2005-06-22 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
CN103730158A (zh) * | 2012-10-12 | 2014-04-16 | 华邦电子股份有限公司 | 非易失性半导体存储器、擦洗方法以及编程方法 |
US8804436B1 (en) * | 2013-07-09 | 2014-08-12 | Winbond Electronics Corp. | Method of partial refresh during erase operation |
Also Published As
Publication number | Publication date |
---|---|
CN111863089A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9183937B2 (en) | Method and apparatus for the erase suspend operation | |
US6700820B2 (en) | Programming non-volatile memory devices | |
KR101212739B1 (ko) | 비휘발성 메모리장치 및 이의 동작방법 | |
JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
KR20100006662A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US9502121B2 (en) | Method and apparatus for reducing erase time of memory by using partial pre-programming | |
KR101601643B1 (ko) | 효율적으로 리프레쉬 동작을 수행하는 플래시 메모리 장치 | |
US20100091578A1 (en) | Nonvolatile Memory Devices Having Built-in Memory Cell Recovery During Block Erase and Methods of Operating Same | |
US8451665B2 (en) | Non-volatile memory device and method for operating the same | |
JP2014044786A (ja) | ソフトプログラミングを使用する不揮発性メモリ(nvm) | |
US10802962B1 (en) | Memory device and control method for performing refresh operation based on erasing loop number | |
JP2009043391A (ja) | フラッシュメモリ素子のプログラム方法 | |
KR100908662B1 (ko) | 불휘발성반도체기억장치 | |
WO2024032560A1 (zh) | 用于过擦除修复的方法和存储装置 | |
US9305637B2 (en) | Nonvolatile semiconductor memory device | |
US8953371B2 (en) | Semiconductor storage device | |
CN111863089B (zh) | 存储器装置及非易失性存储器的控制方法 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JP2010033637A (ja) | 不揮発性半導体記憶装置 | |
KR20120005831A (ko) | 메모리 장치 및 이의 동작 방법 | |
CN111081303B (zh) | 存储器编程方法、装置、电子设备及计算机可读存储介质 | |
KR100880329B1 (ko) | 플래시 메모리 소자 및 그 프로그램 방법 | |
TWI711043B (zh) | 記憶體裝置及非揮發性記憶體的控制方法 | |
CN114121100A (zh) | 用于对存储器装置进行编程的方法 | |
KR20120094644A (ko) | 비휘발성 메모리 시스템 및 이를 위한 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |