KR20090105605A - 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법 - Google Patents

불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법 Download PDF

Info

Publication number
KR20090105605A
KR20090105605A KR1020080031158A KR20080031158A KR20090105605A KR 20090105605 A KR20090105605 A KR 20090105605A KR 1020080031158 A KR1020080031158 A KR 1020080031158A KR 20080031158 A KR20080031158 A KR 20080031158A KR 20090105605 A KR20090105605 A KR 20090105605A
Authority
KR
South Korea
Prior art keywords
pass voltage
voltage
cell
program operation
data
Prior art date
Application number
KR1020080031158A
Other languages
English (en)
Inventor
양해종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080031158A priority Critical patent/KR20090105605A/ko
Publication of KR20090105605A publication Critical patent/KR20090105605A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 패스 전압 설정 방법은 최외곽 메모리 셀에 대하여 프로그램 동작을 수행하는 단계와, 상기 프로그램 결과 제2 검증전압 이상으로 프로그램된 셀이 있는지 여부를 판단하는 단계와, 상기 판단 결과 상기 제2 검증전압보다 낮게 프로그램된 경우 해당 프로그램 동작시에 인가된 패스전압을 플래그 셀에 저장하는 단계와, 상기 판단 결과 상기 제2 검증전압 이상으로 프로그램된 셀이 있는 경우 소거 동작을 수행하는 단계와, 상기 프로그램 동작시에 인가된 패스 전압을 일정량 감소시켜 패스전압을 재설정하는 단계와, 상기 재설정된 패스전압이 임계값보다 작은지 여부를 판단하는 단계와, 상기 재설정된 패스전압이 임계값보다 작아질때까지 상기 단계들을 반복수행하는 단계를 포함하는 것을 특징으로 한다.
패스 전압, 최외곽 메모리 셀

Description

불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램 방법{Method for pass voltage setting and method for programming of non volatile memory device}
본원 발명은 가변적인 패스전압 인가가 가능한 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 장치에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치의 용량은 매년 증가되면서 메모리 셀의 크기는 그에 따라 감소되고 있다. 따라서 기존에 나타나는 프로그램(program), 패스(pass), 독출(read)에서의 디스터브(disturb)이외에 선택 트랜지스터와 인접한 최외곽 셀에서 HCI(hot carrier injection)에 의한 디스터브(disturb)까지 발생하고 있다.
이러한 최외곽 셀에서의 디스터브로 인하여 문턱전압이 특정전압 이상으로 초과하는 문제점이 발생하고 있다.
전술한 문제점을 해결하기 위하여, 본원 발명이 해결하고자 하는 과제는 최외곽셀에 대한 프로그램 동작시에는 패스전압을 가변적으로 인가할 수 있는 패스전압 설정 방법을 제공하는 것이다.
또한, 본원 발명이 해결하고자 하는 과제는 상기 변경된 패스전압을 인가하는 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위하여 본원 발명의 불휘발성 메모리 장치의 패스 전압 설정 방법은 최외곽 메모리 셀에 대하여 프로그램 동작을 수행하는 단계와, 상기 프로그램 결과 제2 검증전압 이상으로 프로그램된 셀이 있는지 여부를 판단하는 단계와, 상기 판단 결과 상기 제2 검증전압보다 낮게 프로그램된 경우 해당 프로그램 동작시에 인가된 패스전압을 플래그 셀에 저장하는 단계와, 상기 판단 결과 상기 제2 검증전압 이상으로 프로그램된 셀이 있는 경우 소거 동작을 수행하는 단계와, 상기 프로그램 동작시에 인가된 패스 전압을 일정량 감소시켜 패스전압을 재설정하는 단계와, 상기 재설정된 패스전압이 임계값보다 작은지 여부를 판단하는 단계와, 상기 재설정된 패스전압이 임계값보다 작아질때까지 상기 단계들을 반복수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 패스 전압 설정 방법은 최외곽 메모리 셀에 대하여 프로그램 동작을 수행하는 단계와, 상기 프로그램 결과 제2 검증전압 이상으로 프로그램된 셀이 있는지 여부를 판단하는 단계와, 상기 판단 결과 상기 제2 검증전압보다 낮게 프로그램된 경우 해당 프로그램 동작시에 인가된 패스전압을 플래그 셀에 저장하는 단계와, 상기 판단 결과 상기 제2 검증전압 이상으로 프로그램된 셀이 있는 경우 소거 동작을 수행하는 단계와, 상기 프로그램 동작시에 인가된 패스 전압을 일정량 감소시켜 패스전압을 재설정하는 단계와, 상기 재설정된 패스 전압에 상기 프로그램 동작을 수행하는 단계와, 상기 재설정된 패스전압이 임계값보다 작은지 여부를 판단하는 단계와, 상기 패스전압이 임계값보다 작아지기 전까지 상기 단계들을 반복수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 최외곽 메모리 셀의 플래그 셀에서 패스전압 정보를 독출하는 단계와, 제1 데이터가 독출된 경우 제1 패스전압을 패스전압으로 설정하는 단계와, 제2 데이터가 독출된 경우 제2 패스전압을 패스전압으로 설정하는 단계와, 제3 데이터가 독출된 경우 제3 패스전압을 패스전압으로 설정하는 단계와, 제4 데이터가 독출된 경우 해당 블록을 배드블록 처리하는 단계와, 프로그램 전압을 상기 최외곽 메모리 셀에 인가하고 상기 설정된 패스전압을 나머지 페이지에 인가하여 프로그램 동작을 수행하는 단계와, 나머지 페이지들에 대하여 상기 제1 패스전압에 따라 순차적으로 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라, 최외곽 메모리 셀의 페이지에 대해서는 가변적인 패스전압을 인가할 수 있다. 즉, 최외곽 메모리 셀의 페이지에 대해서는 분포상 라이트 테일이 발생하지 않을 적절한 패스전압을 찾아 플래그 셀에 저장시키고, 프로그램 동작시에 그에 해당하는 패스전압을 찾아 프로그램 동작을 수행하는 것이다. 따라서, 최외곽 메모리 셀에서 발생할 수 있는 HCI 디스터브를 제거할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 프로그램 동작시의 문턱전압 분포를 도시한 그래프이다.
통상적인 프로그램방식은 비선택된 워드라인에 인가되는 패스전압(Vpass)을 특정 값으로 고정시켜서 공급한다. 이러한 경우 초기 동작에서는 그 문제가 미미하나, 반복되는 프로그램/소거동작에 의해 셀이 퇴화(degradation)될 경우 도 1의 분포와 같이 문턱전압이 일부 상승한 라이트 테일(right tail)을 형성하여 프로그램 페일을 유발하게 된다.
도면을 통해 그 원인을 더욱 상세하게 살펴보기로 한다.
도 2는 통상적인 불휘발성 메모리 장치에서 소스 선택 트랜지스터 부근에서 발생하는 HCI 디스터브 현상을 설명하기 위한 단면도이다.
프로그램/소거 동작이 수회 반복된 메모리 셀에서는 최외곽 셀의 프로그램시, 프로그램 금지 셀의 채널 부스팅 전압에 의해 형성된 수평 전기장과, 프로그램 전압 또는 패스 전압에 의해 형성된 수직 전기장에 의해, 선택 트랜지스터의 Tox와 Si 인터페이스(interface)에서 발생하는 전자-정공 페어가 일정 전압 이상으로 프로그램되어 도 1의 라이트 테일을 형성하게 된다.
이 경우 고정된 패스 전압을 사용하게 되면 높은 채널 부스팅 전압에 의한 수평 전기장을 형성하여 HCI 디스터브는 더욱 심화된다.
따라서 본원 발명에서는 메모리 셀의 상태에 따라 가변된 패스전압을 인가하는 프로그램 방법을 제공하고자 한다.
한편, 상기 도면은 소스 선택 트랜지스터와 인접한 셀부터 프로그램을 시작하여 드레인 선택 트랜지스터와 인접한 셀까지 프로그램을 수행하는 방식에 따를 경우의 문제점을 도시한 것이다. 만약, 드레인 선택 트랜지스터와 인접한 셀부터 프로그램을 시작하여 소스 선택 트랜지스터와 인접한 셀까지 프로그램을 수행하는 방식에 따를 경우에는 드레인 선택 트랜지스터와 인접한 셀에 대하여 상기와 같은 문제점이 발생할 수 있을 것이다.
도 3은 본원 발명의 일 실시예에 따른 패스전압 설정 방법을 도시한 순서도이다.
먼저 선택된 워드라인에는 프로그램 전압(Vpgm)을 설정하고, 비선택된 워드라인에는 패스 전압(Vpass)을 설정한다(단계 310).
이때 설정되는 패스 전압은 대략 8~10V 이다.
상기 설정된 전압에 따라 프로그램 동작을 수행한다(단계 320).
상기 프로그램 동작은 소스 선택 트랜지스터와 인접한 메모리 셀들에 대하여 수행된다. 또한, ISPP(Incremental step pulse program)에 따라 진행되며, 검증 동작까지 같이 수행된다.
상기 프로그램 동작이 수행된 후 소스 선택 트랜지스터와 인접한 셀의 페일 여부를 판단한다(단계 330).
상기 페일 여부는 상기 소스 선택 트랜지스터와 인접한 셀의 문턱전압이 초과하지 말아야 할 전압보다 큰지 여부를 통해 확인한다. 예를 들어, 도 1에 도시된 바와 같이 제2 검증 전압(PV2)보다 큰지 여부를 통해 확인할 수 있다.
이는 통상적인 검증전압과 유사한바, 검증대상이 되는 소스 선택 트랜지스터와 인접한 셀의 워드라인(WL0)에 상기 제2 검증 전압(PV2)을 인가하여 그보다 문턱전압이 높은 셀이 있는지 여부를 확인한다.
상기 검증 결과 페일이 발생한 경우, 즉 초과하지 말아야 할 전압보다 큰 문턱전압을 가진 셀이 발생한 경우에는 소거 동작을 수행한다(단계 350).
이는 프로그램 동작을 다시 수행하여 적절한 패스전압을 찾기 위함이다.
다음으로, 상기 패스전압을 일정량 감소하여 설정한다(단계 360).
도 2에서 설명한 바와 같이 높은 채널 부스팅 전압에 의한 수평 전기장으로 인해 상기 디스터브가 심화되는바 패스전압을 일정량 감소시킨다.
바람직하게는 상기 패스전압을 0.5V 만큼 감소시킨다.
한편, 상기 패스전압을 감소시킨 횟수(n)를 증가시킨다. 이는 패스전압의 감소횟수를 근거로 감소된 전압값을 저장하기 위함이다.
다음으로, 상기 감소된 패스전압을 인가하여 프로그램 동작을 재수행한다(단계 370).
상기 프로그램 동작은 앞선 단계(370)에서의 프로그램과 동일하게 수행된다.
다음으로, 상기 감소된 패스전압이 임계값보다 작은지 여부를 확인한다(단계 380).
이는 상기 패스전압 감소 단계가 복수 회 수행되어 패스전압으로서의 기능을 수행하기 위한 최소한의 값, 즉 임계값보다 작은 경우에는 해당 블록을 불량한 것으로 보고, 배드블록(bad block) 처리를 하기 위함이다. 이때, 상기 임계값은 대략 6V~7V 인 것을 특징으로 한다.
따라서 상기 패스전압이 임계값보다 작은 경우에는 배드블록처리(단계 390)를 수행한다. 즉, 해당 블록의 배드블록 여부에 대한 정보를 저장하는 플래그 셀에 배드블록에 대한 데이터를 프로그램시킨다.
상기 판단결과 패스전압이 임계값보다 작지 않은 경우에는 상기 소스 선택 트랜지스터와 인접한 셀의 페일 여부를 판단하는 단계(330)를 재수행한다. 즉, 감소된 패스전압에 따라 프로그램을 한 경우 그 결과 초과하지 말아야 할 전압보다 큰 문턱전압을 가진 셀이 발생하였는지를 다시 판단하는 것이다.
상기 판단결과 페일이 발생한 경우에는 소거동작을 수행하고, 패스전압을 감소시키고, 프로그램 동작을 다시 실시하는 단계들(350, 360, 370)을 순차적으로 수행한다.
그러나, 상기 판단결과 페일이 발생하지 않은 경우, 즉 초과하지 말아야 할 전압보다 큰 문턱전압을 가진 셀이 없는 경우에는 해당 패스전압을 플래그 셀에 저장한다(단계 340).
상기 플래그 셀은 외부에서 입력된 데이터가 저장되는 메인 셀과 달리, 불휘발성 메모리 장치의 동작중에 필요한 각종 파라미터들이 저장되는 곳으로, 메인 셀과 같은 불휘발성 셀로 구성된다.
이와 같이 적절한 패스전압을 저장시키고, 이후 소스 선택 트랜지스터와 인접한 셀을 프로그램하는 동작에서 상기 저장된 패스전압을 독출하여 프로그램 동작을 수행한다.
바람직하게는, 상기 단계에서 저장한 패스전압 감소횟수(n)를 근거로 감소된 패스전압 값을 저장한다.
상기 저장하는 방법은 2비트 MLC 프로그램 방법에 따라 수행된다.
예를 들어, 감소가 안된 초기 패스전압(8V)이 저장된 경우에는‘00’데이터, 초기 패스전압에서 한번 감소시킨 경우(7.5V)에는 ‘01’데이터, 초기 패스 전압에서 2번 감소시킨 경우(7.0V)에는 ‘10’ 데이터 등을 저장시킨다.
만약, 3번 감소시킨 경우(6.5V)에는 ‘11’ 데이터로서 이 경우에는 배드블록 처리대상이 된다. 이러한 경우 상계 단계(390)에서 해당 플래그 셀에 상기 '11' 데이터를 저장시킨다.
만약, 감소시키는 양이 더욱 줄어드는 경우에는 더 많은 데이터를 플래그 셀에 저장해야 하는바 3비트 MLC 프로그램 방법에 따라 저장할 수 도 있다.
정리하면, 초기 패스 전압, 패스전압의 감소량, 임계값을 어떻게 설정하느냐에 따라 플래그 셀에 저장시키는 데이터의 형태도 다양하게 설정할 수 있다.
도 4는 본원 발명의 또 다른 실시예에 따른 패스전압 변경 방법을 도시한 순서도이다.
전체적인 실시 방법은 도 3의 경우와 거의 유사하다.
다만, 프로그램 동작을 수행하는 단계(480)전에 패스전압이 임계값보다 작은지 여부를 판단하는 단계(470)를 수행한다. 이때, 상기 임계값은 대략 6V~7V 인 것을 특징으로 한다.
도 3과는 달리 배드블록 처리를 수행해야 하는 상황에서 프로그램 동작을 수행하지 않고, 바로 배드블록 처리를 수행하는 효과가 있다.
도 5는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 프로그램 방법 을 도시한 순서도 이다.
상기 순서도는 소스 선택 트랜지스터와 인접한 셀들을 프로그램 대상으로 한다.
먼저 제1 패스전압을 초기 패스전압으로 설정한다(단계 510). 바람직하게는, 상기 제1 패스전압은 8~10V이다.
다음으로, 앞선 실시예들에서 플래그 셀에 저장한 패스전압을 독출한다(단계 520). 앞선 실시예와 같이 플래그 셀이 저장한 데이터는 설계자의 의도에 따라 다양하게 설정할 수 있다. 만약 2비트 MLC 프로그램 방법에 따라 프로그램한 경우, ‘00’ 데이터는 패스전압의 감소가 없었던 경우, ‘01’데이터는 패스전압을 한번 감소시킨 경우, ‘10’ 데이터는 패스전압을 두 번 감소시킨 경우로 판단하여 그에 따른 패스전압을 인가 시키고, '11’데이터는 패스전압을 세 번 감소시킨 경우로서 배드블록 처리 대상등으로 설정할 수 있다.
따라서, 패스전압의 감소가 없었던 경우에는 상기 제1 패스전압을 패스전압으로 설정하고(단계 532), 프로그램 동작을 수행한다(단계 570).
또한, 패스전압의 감소가 한번 있었던 경우에는 상기 제1 패스전압을 일정량 감소시킨 제2 패스전압을 패스전압으로 설정하고(단계 542), 프로그램 동작을 수행한다(단계 570).
또한, 패스전압의 감소가 두 번 있었던 경우에는 상기 제1 패스전압을 일정량 감소시킨 제3 패스전압을 패스전압으로 설정하고(단계 552), 프로그램 동작을 수행한다(단계 570). 이때, 제3 패스전압은 제2 패스전압보다 작은 전압이 된다.
이때, 상기 프로그램 동작에서는 상기 소스 선택 트랜지스터와 인접한 셀에 대해서는 프로그램 전압을 인가하고, 나머지 셀에 대해서는 상기 각 단계에 따라 변경된 패스 전압을 인가하게 된다.
한편, 패스전압의 감소가 세 번 있었던 경우에는, 배드 블록으로 보고 해당 블록에 대한 프로그램 동작을 중단한다(단계 560).
이와 같이 소스 선택트랜지스터와 인접한 셀에 대한 프로그램 동작을 완료한 후, 다음 페이지들에 대해서는 상기 제1 패스 전압을 인가하여 프로그램 동작을 순차적으로 수행한다.
즉, 소스 선택 트랜지스터와 인접한 셀에 대해서는 가변적인 패스 전압을 인가시키고, 나머지 셀들에 대해서는 고정적인 패스전압을 인가한다.
도 1은 통상적인 불휘발성 메모리 장치의 프로그램 동작시의 문턱전압 분포를 도시한 그래프이다.
도 2는 통상적인 불휘발성 메모리 장치에서 소스 선택 트랜지스터 부근에서 발생하는 HCI 디스터브 현상을 설명하기 위한 단면도이다.
도 3은 본원 발명의 일 실시예에 따른 패스전압 설정 방법을 도시한 순서도이다.
도 4는 본원 발명의 또 다른 실시예에 따른 패스전압 변경 방법을 도시한 순서도이다.
도 5는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도 이다.

Claims (13)

  1. 최외곽 메모리 셀에 대하여 프로그램 동작을 수행하는 단계와,
    상기 프로그램 결과 제2 검증전압 이상으로 프로그램된 셀이 있는지 여부를 판단하는 단계와,
    상기 판단 결과 상기 제2 검증전압보다 낮게 프로그램된 경우 해당 프로그램 동작시에 인가된 패스전압을 플래그 셀에 저장하는 단계와,
    상기 판단 결과 상기 제2 검증전압 이상으로 프로그램된 셀이 있는 경우 소거 동작을 수행하는 단계와,
    상기 프로그램 동작시에 인가된 패스 전압을 일정량 감소시켜 패스전압을 재설정하는 단계와,
    상기 재설정된 패스전압이 임계값보다 작은지 여부를 판단하는 단계와,
    상기 재설정된 패스전압이 임계값보다 작아질때까지 상기 단계들을 반복수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  2. 제1항에 있어서, 상기 일정량은 0.5V 인 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  3. 제1항에 있어서, 상기 패스전압이 임계값보다 작은 경우 배드블록 처리를 수 행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  4. 제1항에 있어서, 상기 패스 전압을 일정량 감소시켜 패스전압을 재설정하는 횟수를 카운팅하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  5. 제1항에 있어서, 상기 패스전압을 플래그 셀에 저장하는 단계는 초기 패스 전압을 감소시키지 않은 경우 플래그 셀에 제1 데이터를 프로그램하는 단계와,
    초기 패스전압을 상기 일정량만큼 감소시킨 경우 플래그 셀에 제2 데이터를 프로그램하는 단계와,
    초기 패스전압을 상기 일정량의 두 배만큼 감소시킨 경우 플래그 셀에 제3 데이터를 프로그램하는 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  6. 제5항에 있어서, 상기 제1 데이터는 '00', 제2 데이터는 '01', 제3 데이터는 '10'인 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  7. 제1항 또는 제3항에 있어서, 상기 임계값은 6~7V 인 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
  8. 최외곽 메모리 셀의 플래그 셀에서 패스전압 정보를 독출하는 단계와,
    제1 데이터가 독출된 경우 제1 패스전압을 패스전압으로 설정하는 단계와,
    제2 데이터가 독출된 경우 제2 패스전압을 패스전압으로 설정하는 단계와,
    제3 데이터가 독출된 경우 제3 패스전압을 패스전압으로 설정하는 단계와,
    제4 데이터가 독출된 경우 해당 블록을 배드블록 처리하는 단계와,
    프로그램 전압을 상기 최외곽 메모리 셀에 인가하고 상기 설정된 패스전압을 나머지 페이지에 인가하여 프로그램 동작을 수행하는 단계와,
    나머지 페이지들에 대하여 상기 제1 패스전압에 따라 순차적으로 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제8항에 있어서, 상기 제2 패스전압은 상기 제1 패스전압보다 작고, 상기 제3 패스전압은 상기 제2 패스전압보다 작은 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  10. 제8항에 있어서, 상기 제2 패스전압은 상기 제1 패스전압보다 0.5V 만큼 작고, 상기 제3 패스전압은 상기 제2 패스전압보다 0.5V 만큼 작은 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  11. 최외곽 메모리 셀에 대하여 프로그램 동작을 수행하는 단계와,
    상기 프로그램 결과 제2 검증전압 이상으로 프로그램된 셀이 있는지 여부를 판단하는 단계와,
    상기 판단 결과 상기 제2 검증전압보다 낮게 프로그램된 경우 해당 프로그램 동작시에 인가된 패스전압을 플래그 셀에 저장하는 단계와,
    상기 판단 결과 상기 제2 검증전압 이상으로 프로그램된 셀이 있는 경우 소거 동작을 수행하는 단계와,
    상기 프로그램 동작시에 인가된 패스 전압을 일정량 감소시켜 패스전압을 재설정하는 단계와,
    상기 재설정된 패스 전압에 상기 프로그램 동작을 수행하는 단계와,
    상기 재설정된 패스전압이 임계값보다 작은지 여부를 판단하는 단계와,
    상기 패스전압이 임계값보다 작아지기 전까지 상기 단계들을 반복수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 패스전압 설정 방법.
  12. 제11항에 있어서, 상기 패스전압이 임계값보다 작은 경우 배드블록 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 패스전압 설정 방법.
  13. 제11항 또는 제12항에 있어서, 상기 임계값은 6~7V 인 것을 특징으로 하는 불휘발성 메모리 장치의 패스 전압 설정 방법.
KR1020080031158A 2008-04-03 2008-04-03 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법 KR20090105605A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031158A KR20090105605A (ko) 2008-04-03 2008-04-03 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031158A KR20090105605A (ko) 2008-04-03 2008-04-03 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법

Publications (1)

Publication Number Publication Date
KR20090105605A true KR20090105605A (ko) 2009-10-07

Family

ID=41535286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031158A KR20090105605A (ko) 2008-04-03 2008-04-03 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법

Country Status (1)

Country Link
KR (1) KR20090105605A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039370A (ko) * 2013-10-02 2015-04-10 삼성전자주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러를 포함하는 메모리 시스템
CN112582007A (zh) * 2019-09-27 2021-03-30 华邦电子股份有限公司 数据写入方法及非易失性存储器
CN113409860A (zh) * 2021-06-01 2021-09-17 芯天下技术股份有限公司 一种非易失型存储器擦除方法、装置、存储介质和终端

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039370A (ko) * 2013-10-02 2015-04-10 삼성전자주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러를 포함하는 메모리 시스템
CN112582007A (zh) * 2019-09-27 2021-03-30 华邦电子股份有限公司 数据写入方法及非易失性存储器
CN112582007B (zh) * 2019-09-27 2023-09-12 华邦电子股份有限公司 数据写入方法及非易失性存储器
CN113409860A (zh) * 2021-06-01 2021-09-17 芯天下技术股份有限公司 一种非易失型存储器擦除方法、装置、存储介质和终端
CN113409860B (zh) * 2021-06-01 2023-12-15 芯天下技术股份有限公司 一种非易失型存储器擦除方法、装置、存储介质和终端

Similar Documents

Publication Publication Date Title
US9070460B2 (en) Non-volatile semiconductor memory
USRE45910E1 (en) Programming non-volatile storage including reducing impact from other memory cells
KR101214285B1 (ko) 메모리 시스템 및 이의 동작 방법
KR101041595B1 (ko) 비휘발성 메모리에서 개선된 판독 동작을 위해 선택 상태에서 보상을 사용하여 감지 및 다른 크기의 마진 프로그래밍
US8897075B2 (en) Semiconductor memory device and method of programming the same
US8493792B2 (en) Programming method of non-volatile memory device
US8503233B2 (en) Method of twice programming a non-volatile flash memory with a sequence
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US8659951B2 (en) Nonvolatile semiconductor memory device and method of data write therein
JP2007052907A (ja) 不揮発性メモリセルの読出し方法
US20110292734A1 (en) Method of programming nonvolatile memory device
US7796436B2 (en) Reading method for MLC memory and reading circuit using the same
US9588700B2 (en) Semiconductor device and method for programming healing patterns on memory blocks
KR100936879B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램방법
KR20090105605A (ko) 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법
US8472246B2 (en) Method of programming a multi-bit per cell non-volatile memory
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
US9437319B1 (en) Method for programming non-volatile memory with reduced bit line interference and associated device
KR20120120731A (ko) 데이터 결정방법 및 메모리
KR100936870B1 (ko) 불휘발성 메모리 장치의 소거 방법
US8854886B2 (en) Memory and program method thereof
CN112786094B (zh) 一种对存储装置执行操作的方法
KR20120120752A (ko) 비휘발성 메모리의 동작방법
CN110827904A (zh) 存储器装置及其编程方法
KR20090118384A (ko) 불휘발성 메모리 장치의 소거 방법 및 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination