CN112582007A - 数据写入方法及非易失性存储器 - Google Patents
数据写入方法及非易失性存储器 Download PDFInfo
- Publication number
- CN112582007A CN112582007A CN201910927655.6A CN201910927655A CN112582007A CN 112582007 A CN112582007 A CN 112582007A CN 201910927655 A CN201910927655 A CN 201910927655A CN 112582007 A CN112582007 A CN 112582007A
- Authority
- CN
- China
- Prior art keywords
- flag
- selected memory
- memory cells
- setting
- currents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种数据写入方法及非易失性存储器。数据写入方法包含依据第一旗标以提供重置电压至多个选中存储单元,针对选中存储单元递回地进行重置程序;依据选中存储单元的多个第一验证电流以设定第二旗标;以及在第二旗标被设定的条件下:依据选中存储单元的电阻值以提供设置电压至选中存储单元;以及依据选中存储单元的多个第二验证电流以设定第一旗标。
Description
技术领域
本发明涉及一种数据写入方法及非易失性存储器,尤其涉及一种依据存储器的物理状态调整设置电压及重置电压的数据写入方法及非易失性存储器。
背景技术
在非易失性存储器中,存储器的物理特性会随着操作周期的增加逐渐劣化。在传统的数据写入方法中,在正常存储单元过渡至出现劣化现象前的过渡时期中,由于无法准确地判断存储器的物理状态,因此可能会提前将正常的写入操作设定值切换为劣化的写入操作设定值,此时,反而可能会导致存储器写入失败,进而降低非易失性存储器数据写入操作的可靠度。
发明内容
本发明提供一种数据写入方法及非易失性存储器,可判断存储单元的物理状态,据此调整重置电压及设置电压来确保存储器的数据写入状态的正确度。
本发明的数据写入方法包括:依据第一旗标以提供重置电压至多个选中存储单元,针对选中存储单元进行预定的重置程序;依据选中存储单元的多个第一验证电流的统计值以设定第二旗标;以及在第二旗标被设定为第二状态时,增加预设的设置电压以提供至选中存储单元,针对选中存储单元进行预定的设置程序;以及依据选中存储单元的多个第二验证电流的统计值以设定第一旗标。
本发明的非易失性存储器包括存储单元阵列以及控制器。控制器耦接存储单元阵列,用以执行上述数据写入方法的各个步骤。
基于上述,本发明的数据写入方法及非易失性存储器可判断存储单元的物理状态,据此调整存储单元的重置电压及设置电压,进而提升存储单元的使用率以及确保存储器的数据写入状态的正确度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1为本发明实施例一数据写入流程的示意图;
图2为本发明实施例另一数据写入流程的示意图;
图3为本发明一实施例的非易失性存储器的方块图;
图4为本发明实施例重置电流与操作周期数的关系图。
附图标记说明
S100~S103、S200~S214:步骤300:非易失性存储器
3010:存储单元阵列
3011:Y闸控电路
3020:控制器
3021:暂存器
3022:查询表
3030:输入输出接口
3040:输入输出缓冲器
3050:输出闩锁器
3060:感测放大器
3070:输入闩锁器
3080:电流比较器
3090:逻辑电路
3100:重置/设置电压产生器
3110:地址闩锁器
3120:Y解码器
3130:X解码器
Din:输入数据
F1:第一旗标
F2:第二旗标
Ith1:第一阈值电流
Ith2:第二阈值电流
VAB:电压调整比特
具体实施方式
请参考图1,图1为本发明实施例一数据写入流程的示意图。数据写入流程可应用于具有多个存储单元的非易失性存储器,以控制非易失性存储器进行数据写入。举例而言,图1所示的数据写入流程可应用于电阻式存储器。
如图1所示,在步骤S100中,针对非易失性存储器中多个选中存储单元,依据选中存储单元的一第一旗标,判断选中存储单元的一重置电压,且提供判断的重置电压至选中存储单元以进行重置。接着,针对选中存储单元递回地进行一重置程序。详细而言,针对所有的选中存储单元,会测量每一选中存储单元的第一验证电流。所有的第一验证电流会分别与第一阈值电流进行比较,当第一验证电流中的任一不小于第一阈值电流时,重复施加一重置脉冲并比较所有的第一验证电流与第一阈值电流的步骤,直到所有的第一验证电流均小于第一阈值电流,才会结束重置程序。
在步骤S101中,依据所有的第一验证电流计算一第一统计值,再依据第一统计值来设定选中存储单元的一第二旗标。详细而言,第一统计值会与第二阈值电流进行比较。当第一统计值大于或等于第二阈值电流时,则判断选中存储单元仍处于安全状态中,因而设定选中存储单元的第二旗标为第一状态。反之,当第一统计值小于第二阈值电流时,则判断选中存储单元不在安全状态中,因而设定选中存储单元的第二旗标为第二状态。举例而言,第一统计值可为所有第一验证电流的平均数、中位数或众数。
在步骤S102中,提供一设置电压至选中存储单元以进行设置,并测量所有选中存储单元的第二验证电流。接着,依据预定地设置程序对选中存储单元进行设置。在一实施例中,可依据选中存储单元的第二旗标,判断选中存储单元的一设置电压,且提供判断的设置电压至选中存储单元以进行设置。
当选中存储单元的第二旗标被设定的条件下,代表选中存储单元不在安全状态中,因此进一步执行步骤S103。在步骤S103中,依据所有的第二验证电流计算一第二统计值,再依据第二统计值来设定选中存储单元的一第一旗标。详细而言,第二统计值会与第三阈值电流进行比较。当第二统计值大于或等于第三阈值电流时,则判断选中存储单元不在劣化状态中(处于过渡状态),因而设定选中存储单元的第一旗标为第一状态。反之,当第二统计值小于第三阈值电流时,则判断选中存储单元已进入劣化状态中,因而设定选中存储单元的第一旗标为第二状态。举例而言,第二统计值可为所有第二验证电流的平均数、中位数或众数。
请参考图2,图2为本发明实施例另一数据写入流程的示意图。其中,步骤S200~S206是数据写入流程中针对选中存储单元进行重置操作的程序,步骤S207~S214是数据写入流程中针对选中存储单元进行设置操作的程序。在一实施例中,步骤S200~S206会先于步骤S207~S214进行。在一实施例中,数据写入流程中的步骤S200~S214是循环进行的。在一实施例中,步骤S200~S206及步骤S207~S214为同时进行的步骤。
在步骤S200中,依据选中存储单元的第一旗标判断来执行步骤S201或步骤S202。当选中存储单元的第一旗标为第二状态时,则选中存储单元为劣化状态,因此进行步骤S201,以将预设重置电压降低以设定为重置电压,且提供重置电压至选中存储单元以重置选中存储单元。当选中存储单元的第一旗标为第一状态时,则选中存储单元不是劣化状态,因此进行步骤S202,以将预设重置电压设定为重置电压,且提供重置电压至选中存储单元以重置选中存储单元。
在步骤S203的重置程序中,针对所有的选中存储单元,会测量每一选中存储单元的第一验证电流。将所有的第一验证电流分别与第一阈值电流进行比较。当比较结果显示所有的存储单元的第一验证电流均小于第一阈值电流时,则结束重置程序。当比较结果显示任一选中存储单元的第一验证电流的不小于第一阈值电流时,则对选中存储单元提供重置脉冲,且继续进行预定的重置程序。
在步骤S204中,依据所有的第一验证电流的第一统计值设定选中存储单元的一第二旗标。详细而言,当第一统计值大于或等于第二阈值电流时,表示选中存储单元仍处于安全状态,则进行步骤S205,以设定选中存储单元的第二旗标为第一状态。当第一统计值小于第二阈值电流时,表示选中存储单元不在安全状态中,则进行步骤S206,以设定选中存储单元的第二旗标为第二状态。举例而言,第一统计值可为所有第一验证电流的平均数、中位数或众数。
在步骤S207中,依据选中存储单元的第二旗标会判断执行步骤S208或步骤S209。当选中存储单元的第二旗标非第二状态时,则选中存储单元处于安全状态,因此进行步骤S208,以将预设设置电压设定为设置电压,且提供设置电压至选中存储单元以设置选中存储单元。当选中存储单元的第二旗标为第二状态时,则选中存储单元不在安全状态中,因此进行步骤S209,以将预设设置电压增加以设定为设置电压,且提供设置电压至选中存储单元以设置选中存储单元。
在本发明一实施例中,步骤S209可根据选中存储单元的电状态,增加设置电压的电压值。举例而言,在一实施例中,可先测量流经选中存储单元的验证电流,以计算选中存储单元的电阻值,并依据选中存储单元的电阻值查询如下方表1所示的查询表取得设置电压差值,再将取得的设置电压差值与预设设置电压进行加总后设定为设置电压,且提供设置电压至选中存储单元以设置选中存储单元。在其他实施例中,亦可在重置程序完成时,直接根据选中存储单元的电流或电阻值查询对应的设置电压差值并记录于存储器中,并在步骤S209时直接读取纪录值以调整设置电压。
电阻值(百万欧姆) | 设置电压差值(伏特) |
2~2.6 | 0.1 |
2.7~3.3 | 0.2 |
3.4~4 | 0.3 |
4.1~4.7 | 0.4 |
4.8~5.4 | 0.5 |
5.5~6.1 | 0.6 |
表1查询表
在步骤S210中,针对所有的选中存储单元,会测量每一选中存储单元的第二验证电流。接着,会分别进行步骤S214及S211。在步骤S214中,非易失性存储器继续进行预定的设置程序以设置中的存储单元。举例而言,非易失性存储器接着将选中存储单元的所有的第二验证电流分别与第四阈值电流进行比较。当比较结果显示所有的存储单元的第二验证电流均大于第四阈值电流时,则结束设置程序。当比较结果显示存储单元的第二验证电的任一不大于第四阈值电流时,则对选中存储单元提供设置脉冲,且继续设置程序。
在步骤S211中,依据所有的第二验证电流的第二统计值设定选中存储单元的第一旗标。当第二统计值大于或等于第三阈值电流时,判断选中存储单元不在劣化状态中(处于过渡状态),则进行步骤S212,以设定选中存储单元的第一旗标为第一状态。当第二统计值小于第三阈值电流时,则判断选中存储单元在劣化状态中,因此进行步骤S213,以设定选中存储单元的第一旗标为第二状态。举例而言,第二统计值可为所有第一验证电流的平均数、中位数或众数。
简言之,本发明的数据写入流程在存储单元不在安全状态时,可判断选中存储单元的物理状态是否真的进入劣化状态,据此调整提供选中存储单元的设置电压以及重置电压。如此一来,本发明的数据写入流程不会误判非易失性存储器的劣化状态,可有效调整设置电压及重置电压,因此改善存储单元的使用率以及提升存储单元的开关比。
请参考图3,图3为本发明一实施例的非易失性存储器的方块图。非易失性存储器300包含存储单元阵列3010、Y闸控电路3011、控制器3020、暂存器3021、查询表3022、输入输出接口3030、输入输出缓冲器3040、输出闩锁器3050、感测放大器3060、输入闩锁器3070、电流比较电路3080、逻辑电路3090、重置/设置电压产生器3100、地址闩锁器3110、Y解码器3120、X解码器3130。
控制器3020用以接收控制信号CX,并依据控制信号CX以执行存储单元阵列3010的写入及读取动作。
地址闩锁器3110用以接收地址信息AX,并通过Y解码器3120以及X解码器3130来针对地址信息AX进行解码动作,并产生二维的存取地址,来针对存储单元阵列3010中的存储单元进行存取动作。
输入输出接口3030用以作为非易失性存储器300对外的信号传输接口。输入输出缓冲器3040用以暂存由存储单元阵列3010所读出的读出数据,或要写入至存储单元阵列3010的写入数据。输入闩锁器3070用以闩锁写入数据。输出闩锁器3050用以闩锁读出数据。
感测放大器3060用以比较存储单元阵列3010的第一验证电流与第一阈值电流,以及比较存储单元阵列3010的第二验证电流与第四阈值电流。据此,控制器3020可依据感测放大器3060判断重置操作以及设置操作是否成功。
电流比较电路3080用以比较存储单元阵列3010的第一统计值与第二阈值电流,以及比较存储单元阵列3010的第二统计值与第三阈值电流。据此,控制器3020可依据电流比较电路3080设定选中存储单元的第二旗标F2以及第一旗标F1。
另外,存储单元阵列3010储存有多个数据Data、第一旗标F1、第二旗标F2及电压调整比特VAB。因此,非易失性存储器300可依据第一旗标F1调整重置电压,且依据第二旗标F2及电压调整比特VAB调整设置电压,进而可依据存储单元的物理状态适应性地进行写入。
在一实施例中,当进行写入操作时,控制器3020可先将选中存储单元对应的多个数据Data、第一旗标F1、第二旗标F2及电压调整比特VAB载入至暂存器3021中。接着,控制器3020可依据暂存器3021中的第一旗标F1指示重置/设置电压产生器3100产生重置电压,或依据暂存器3021中的第二旗标F2及电压调整比特VAB搜寻查询表3022,以指示重置/设置电压产生器3100产生设置电压。
图4为一般电阻式存储单元的第一验证电流与操作周期数的关系图。请参考图4,当初期在操作周期数不多时,存储单元仍处于安全(Safe)状态中,存储单元的第一验证电流会介于第一阈值电流及第二阈值电流之间,此时存储单元可正常地进行操作。随着操作周期增加,当存储单元的第一验证电流开始低于第二阈值电流时,存储单元会进入一过渡(Transition)状态中,此时存储单元偶尔会出现伪劣化的现象,但通过一次性地增加设置电压即可使其恢复正常操作。之后,随着存储单元的操作周期进一步增加时,存储单元会真正进入劣化(Degrade)状态中,此时则须常态性的降低重置电压以及增加设置电压,才可正确地对存储单元进行写入。
以下配合图2及图4进行说明。在步骤S203中,本发明的数据写入方法会持续进行重置程序直到每个存储单元都重置成功(即,第一验证电流均小于第一阈值电流Ith1)。在步骤S204中,会依据所有选中存储单元的第一验证电流计算第一统计值,据此比较第一统计值及第二阈值电流Ith2,以判断存储单元是否仍处于安全状态中,以设定第二旗标的状态。在步骤S210中,在当存储单元非处于安全状态中(即,第二旗标被设定为第二状态),会依据所有选中存储单元的第二验证电流计算第二统计值,据此比较第二统计值与第三阈值电流,以判断存储单元是在过渡状态或已进入劣化状态。
因此,本发明的数据写入方法通过比较存储单元的第一统计值与第二阈值电流以判断是否设定第二旗标为第二状态,且比较存储单元的第二统计值与第三阈值电流以判断是否设定第一旗标为第二状态,以判断存储单元是处于安全状态、过渡状态,或劣化状态中。如此一来,本发明的数据写入方法可于重置时依据第一旗标调整重置电压,且于设定时依据第二旗标调整设置电压,使非易失性存储器可依据存储单元的物理状态调整重置电压及设置电压,进而有效增加存储单元的使用率以及开关比。
综上所述,本发明数据写入方法及非易失性存储器可有效判别非易失性存储器是在过渡状态或劣化状态,并通过第二旗标及第一旗标调整设置电压以及重置电压。因此,本发明的数据写入方法及非易失性存储器可依据存储单元的物理状态调整重置电压及设置电压,进而有效增加存储单元的使用率以及确保存储器的数据写入状态的正确度。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (16)
1.一种数据写入方法,适用于非易失性存储器,包括:
依据第一旗标以提供重置电压至多个选中存储单元,针对所述多个选中存储单元递回地进行重置程序;
依据所述多个选中存储单元的多个第一验证电流以设定第二旗标;以及
在所述第二旗标被设定的条件下:
依据所述多个选中存储单元的电阻值以提供设置电压至所述多个选中存储单元;以及
依据所述多个选中存储单元的多个第二验证电流以设定所述第一旗标。
2.根据权利要求1所述的数据写入方法,其中依据所述第一旗标以提供所述重置电压至所述多个选中存储单元的步骤包括:
当所述第一旗标为第一状态时,将预设重置电压设定为所述重置电压;以及
当所述第一旗标为第二状态时,降低所述预设重置电压以产生所述重置电压。
3.根据权利要求1所述的数据写入方法,其中所述重置程序包括:
比较所述多个第一验证电流与第一阈值电流;
当所述多个选中存储单元的所述多个第一验证电流中的任一电流不小于所述第一阈值电流时,提供重置脉冲至所述多个存储单元,且重复所述重置程序;以及
当所述多个选中存储单元的所有的所述多个第一验证电流均小于所述第一阈值电流时,结束所述重置程序。
4.根据权利要求1所述的数据写入方法,其中依据所述多个选中存储单元的所述多个第一验证电流以设定所述第二旗标的步骤包括:
比较所述多个第一验证电流的统计值与第二阈值电流;
当所述多个第一验证电流的所述统计值大于所述第二阈值电流时,设定所述第二旗标为第一状态;以及
当所述多个第一验证电流的所述统计值不大于所述第二阈值电流时,设定所述第二旗标为第二状态。
5.根据权利要求1所述的数据写入方法,其中依据所述多个选中存储单元的所述电阻值以提供所述设置电压至所述多个选中存储单元的步骤包括:
依据所述电阻值查询转换表以取得设置电压差,将所述设置电压差与预设设置电压加总以设定为所述设置电压。
6.根据权利要求1所述的数据写入方法,其中依据所述多个选中存储单元的所述多个第二验证电流以设定所述第一旗标的步骤包括:
比较所述多个第二验证电流的统计值与第三阈值电流;
当所述多个第二验证电流的所述统计值大于所述第三阈值电流时,设定所述第一旗标为第一状态;以及
当所述多个第二验证电流的所述统计值不大于所述第三阈值电流时,设定所述第一旗标为第二状态。
7.根据权利要求1所述的数据写入方法,其中在所述第二旗标为第一状态时:
将预设设置电压设定为所述设置电压,以提供所述设置电压至所述多个选中存储单元。
8.根据权利要求1所述的数据写入方法,其中在所述第二旗标为第一状态或第二状态时,另包括设置程序,包括:
比较所述多个第二验证电流与第四阈值电流;
当所述多个选中存储单元的所述多个第二验证电流中的任一电流不小于所述第四阈值电流时,提供设置脉冲至所述多个存储单元,且重复所述设置程序;以及
当所述多个选中存储单元的所有的所述多个第二验证电流均小于所述第四阈值电流时,结束所述设置程序。
9.一种非易失性存储器,包括:
存储单元阵列,具有多个存储单元;以及
控制器,耦接所述存储单元阵列,用以:
依据第一旗标以提供重置电压至多个选中存储单元,针对所述多个选中存储单元递回地进行重置程序;
依据所述多个选中存储单元的多个第一验证电流以设定第二旗标;以及
在所述第二旗标被设定为第二状态时:
依据所述多个选中存储单元的电阻值以提供设置电压至所述多个选中存储单元;以及
依据所述多个选中存储单元的多个第二验证电流以设定所述第一旗标。
10.根据权利要求9所述的非易失性存储器,其中所述控制器另用来执行以下步骤,以依据所述第一旗标以提供所述重置电压至所述多个选中存储单元:
当所述第一旗标为第一状态时,将预设重置电压设定为所述重置电压;以及
当所述第一旗标为第二状态时,降低所述预设重置电压以产生所述重置电压。
11.根据权利要求9所述的非易失性存储器,其中所述控制器另用来执行以下步骤,以执行所述重置程序:
比较所述多个第一验证电流与第一阈值电流;
当所述多个选中存储单元的所述多个第一验证电流中的任一电流不小于所述第一阈值电流时,提供重置脉冲至所述多个存储单元,且重复所述重置程序;以及
当所述多个选中存储单元的所有的所述多个第一验证电流均小于所述第一阈值电流时,结束所述重置程序。
12.根据权利要求9所述的非易失性存储器,其中所述控制器另用来执行以下步骤,以依据所述多个选中存储单元的所述多个第一验证电流以设定所述第二旗标:
比较所述多个第一验证电流的统计值与第二阈值电流;
当所述多个第一验证电流的所述统计值大于所述第二阈值电流时,设定所述第二旗标为第一状态;以及
当所述多个第一验证电流的所述统计值不大于所述第二阈值电流时,设定所述第二旗标为第二状态。
13.根据权利要求9所述的非易失性存储器,其中所述控制器另用来执行以下步骤,以依据所述多个选中存储单元的所述电阻值以提供所述设置电压至所述多个选中存储单元:
依据所述电阻值查询转换表以取得设置电压差,将所述设置电压差与预设设置电压加总以设定为所述设置电压。
14.根据权利要求9所述的非易失性存储器,其中所述控制器另用来执行以下步骤,以依据所述多个选中存储单元的所述多个第二验证电流以设定所述第一旗标:
比较所述多个第二验证电流的统计值与第三阈值电流;
当所述多个第二验证电流的所述统计值大于所述第三阈值电流时,设定所述第一旗标为第一状态;以及
当所述多个第二验证电流的所述统计值不大于所述第三阈值电流时,设定所述第一旗标为第二状态。
15.根据权利要求9所述的非易失性存储器,其中在所述第二旗标未被设定的条件下,所述控制器另执行以下步骤:
将预设设置电压设定为所述设置电压,以提供所述设置电压至所述多个选中存储单元。
16.根据权利要求9所述的非易失性存储器,其中在所述第二旗标为第一状态或第二状态时,所述控制器另用来执行以下步骤,以执行设置程序:
比较所述多个第二验证电流与第四阈值电流;
当所述多个选中存储单元的所述多个第二验证电流中的任一电流不小于所述第四阈值电流时,提供设置脉冲至所述多个存储单元,且重复所述设置程序;以及
当所述多个选中存储单元的所有的所述多个第二验证电流均小于所述第四阈值电流时,结束所述设置程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910927655.6A CN112582007B (zh) | 2019-09-27 | 2019-09-27 | 数据写入方法及非易失性存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910927655.6A CN112582007B (zh) | 2019-09-27 | 2019-09-27 | 数据写入方法及非易失性存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112582007A true CN112582007A (zh) | 2021-03-30 |
CN112582007B CN112582007B (zh) | 2023-09-12 |
Family
ID=75110133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910927655.6A Active CN112582007B (zh) | 2019-09-27 | 2019-09-27 | 数据写入方法及非易失性存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112582007B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070183216A1 (en) * | 2006-01-31 | 2007-08-09 | Jin-Young Chun | Reprogrammable nonvolatile memory devices and methods |
CN101405813A (zh) * | 2006-06-22 | 2009-04-08 | 桑迪士克股份有限公司 | 用于对非易失性存储器进行非实时重新编程以实现较紧密的阈值电压分布的方法 |
KR20090105605A (ko) * | 2008-04-03 | 2009-10-07 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법 |
-
2019
- 2019-09-27 CN CN201910927655.6A patent/CN112582007B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070183216A1 (en) * | 2006-01-31 | 2007-08-09 | Jin-Young Chun | Reprogrammable nonvolatile memory devices and methods |
CN101405813A (zh) * | 2006-06-22 | 2009-04-08 | 桑迪士克股份有限公司 | 用于对非易失性存储器进行非实时重新编程以实现较紧密的阈值电压分布的方法 |
KR20090105605A (ko) * | 2008-04-03 | 2009-10-07 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법 |
Non-Patent Citations (2)
Title |
---|
JUN YANG等: ""A Double Sensing Scheme With Selective Bitline Voltage Regulation for Ultralow-Voltage Timing Speculative SRAM"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS ( VOLUME: 53, ISSUE: 8, AUGUST 2018)》, pages 1 - 4 * |
陈雅静: ""配电网"低电压"治理初探"", 《油气、地矿、电力设备管理与技术》, pages 162 * |
Also Published As
Publication number | Publication date |
---|---|
CN112582007B (zh) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101379543B1 (ko) | 감소된 감지 시간 판독을 하는 메모리 장치 | |
KR100926475B1 (ko) | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 | |
KR100764747B1 (ko) | 플래시 메모리 장치 및 그것의 프로그램 방법 | |
US7274599B2 (en) | NOR flash memory device using bit scan method and related programming method | |
JP2005235287A (ja) | 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置 | |
US8363477B2 (en) | Method of setting trim codes for a flash memory and related device | |
JP5741427B2 (ja) | 半導体記憶装置の試験方法及び半導体記憶装置 | |
US6937522B2 (en) | Nonvolatile semiconductor memory device | |
US9576683B2 (en) | Systems and methods for hard error reduction in a solid state memory device | |
US20110267893A1 (en) | Non-volatile semiconductor memory and memory system | |
CN110706735B (zh) | 一种NAND Flash存储器读阈值电压修复方法 | |
JPH1055691A (ja) | 不揮発性半導体メモリ | |
JP2002109892A (ja) | 不揮発性半導体記憶装置 | |
CN112582007B (zh) | 数据写入方法及非易失性存储器 | |
US8164953B2 (en) | Memory and boundary searching method thereof | |
US8130543B2 (en) | Method and apparatus for increasing memory programming efficiency through dynamic switching of sense amplifiers | |
KR101212745B1 (ko) | 플래시 메모리 장치 및 프로그램 검증 방법 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
KR20100061306A (ko) | 불휘발성 메모리 장치 | |
TWI698876B (zh) | 資料寫入方法及非揮發性記憶體 | |
TWI762278B (zh) | 非揮發性記憶體裝置及其程式化驗證電壓的設定方法 | |
US11177016B2 (en) | Non-volatile memory device and erasing operation method thereof | |
CN109801662B (zh) | 一种上电选参考电流的方法 | |
CN111785311B (zh) | 非易失性存储器及其重置方法 | |
CN112102867B (zh) | 非易失性存储装置及其抹除操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |