CN112102867B - 非易失性存储装置及其抹除操作方法 - Google Patents

非易失性存储装置及其抹除操作方法 Download PDF

Info

Publication number
CN112102867B
CN112102867B CN201910526671.4A CN201910526671A CN112102867B CN 112102867 B CN112102867 B CN 112102867B CN 201910526671 A CN201910526671 A CN 201910526671A CN 112102867 B CN112102867 B CN 112102867B
Authority
CN
China
Prior art keywords
erase
memory cells
threshold voltage
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910526671.4A
Other languages
English (en)
Other versions
CN112102867A (zh
Inventor
王瑞苇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201910526671.4A priority Critical patent/CN112102867B/zh
Publication of CN112102867A publication Critical patent/CN112102867A/zh
Application granted granted Critical
Publication of CN112102867B publication Critical patent/CN112102867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种非易失性存储装置及其抹除操作方法。非易失性存储装置，包括主存储单元区域与电性连接主存储单元区域的控制电路。主存储单元区域包括多个存储单元。控制电路被配置为对这些存储单元进行抹除操作，其中控制电路被配置为：获得这些存储单元目前的临界电压；计算临界电压与原始临界电压的偏移电压值，其中原始临界电压代表这些存储单元出厂前的临界电压；根据偏移电压值调整抹除验证电压电平；以及根据调整后的抹除验证电压电平判断抹除操作是否完成。

Description

非易失性存储装置及其抹除操作方法
技术领域
本发明涉及一种存储装置，尤其涉及一种非易失性存储装置及其抹除操作方法。
背景技术
在现有的技术领域中，断电后还能保存数据的非易失性存储装置成为当今电子产品存储数据的主要媒介。而在各种非易失性存储装置之中，具有省电、体积小、可复写等优点的快闪存储器被广泛应用在行动装置中。
然而，快闪存储器在数据存取的过程中会对存储单元进行数据的程序化(program)操作与抹除(erase)操作。随着使用时间增加，快闪存储器的存储单元在历经多次程序化-抹除(P/E)循环后，临界电压可能产生偏移。为解决此问题，随着循环次数的增加逐渐增大所施加的偏压。然而，增大偏压将会对存储单元的抹除操作产生不良的影响，导致可能加速快闪存储器的磨损。因此如何降低多次P/E循环后对快闪存储器的影响成为一个重要的课题。
发明内容
本发明提供一种非易失性存储装置及其抹除操作方法，能够避免存储器的寿命随着P/E循环次数增加而缩减的问题。
本发明的实施例的一种非易失性存储装置，包括具有多个存储单元的主存储单元区域与控制电路。控制电路电性连接主存储单元区域，用以对这些存储单元进行抹除操作。控制电路用以执行以下步骤以完成抹除操作：获得这些存储单元目前的临界电压；计算临界电压与原始临界电压的偏移电压值，其中原始临界电压代表这些存储单元出厂前的临界电压；根据偏移电压值调整抹除验证电压电平；以及根据调整后的抹除验证电压电平判断抹除操作是否完成。
本发明的实施例的一种非易失性存储装置的抹除操作方法，包括以下步骤：获得非易失性存储装置的多个存储单元目前的临界电压；计算临界电压与原始临界电压的偏移电压值，其中原始临界电压代表这些存储单元出厂前的临界电压；根据偏移电压值调整抹除验证电压电平；以及对这些存储单元进行抹除操作，其中根据调整后的抹除验证电压电平判断抹除操作是否完成。
基于上述，本发明的非易失性存储装置及其抹除操作方法会监控存储单元的临界电压，并根据临界电压与原始临界电压的偏移电压值来调整抹除验证电压电平，其中原始临界电压是表示这些存储单元未经过多次程序化-抹除循环前的临界电压。通过调整抹除验证电压电平避免非易失性存储装置在抹除数据时因为临界电压的偏移而施加额外偏压，导致存储单元损耗的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例的非易失性存储装置的示意图；
图2是依照本发明一实施例的非易失性存储装置的抹除操作方法的流程图；
图3是依照本发明另一实施例的非易失性存储装置的抹除操作方法的流程图；
图4A至图4C是依照本发明一实施例的存储单元的临界电压分布示意图。
附图标记说明
100：非易失性存储装置
110：控制电路
120：存储单元阵列
122：主存储单元区域
124：备用存储单元区域
200、300：抹除操作方法
410～440：临界电压分布曲线
EV：抹除验证电压电平
EV0：初始抹除验证电压电平
MC：存储单元
SMC、SMC1、SMC2：备用存储单元
VT：临界电压
VT0：原始临界电压
ΔV：偏移电压值
S210～S240、S310～S3100：抹除操作方法的步骤
具体实施方式
图1是依照本发明一实施例的非易失性存储装置的示意图。请参照图1，非易失性存储装置100包括控制电路110与存储单元阵列120，其中存储单元阵列120包括由多个存储单元MC组成的主存储单元区域122以及由多个备用存储单元SMC组成的备用存储单元区域124。存储单元阵列120例如是反及闸存储器阵列，但不限制。控制电路110电性连接存储单元阵列120，用以对存储单元阵列120进行存取操作，例如程序化操作、读取操作或抹除操作。
主存储单元区域122可以存储数据，备用存储单元区域124可以存储系统的数据(例如，错误更正码)。当主存储单元区域122中有部分存储单元MC毁损时，备用存储单元区域124中部分的备用存储单元SMC(例如备用存储单元SMC1)可以取代那些不良的存储单元MC，以维持非易失性存储装置100的正常功能，但备用存储单元区域124中另外有部分的备用存储单元SMC(例如备用存储单元SMC2)则是在出厂后维持不使用状态。
图2是依照本发明一实施例的非易失性存储装置的抹除操作方法的流程图。抹除操作方法200可适用于图1的非易失性存储装置100，以下以非易失性存储装置100的元件来具体说明抹除操作方法200的具体实施方式。
在步骤S210中，控制电路110会获得主存储单元区域122中多个存储单元MC目前的临界电压。在步骤S220中，控制电路110会计算这些存储单元MC的临界电压与原始临界电压的偏移电压值，其中原始临界电压代表所述这些存储单元MC出厂前的临界电压，即未经消费者使用过的存储单元MC的临界电压，尚未经过多次程序化-抹除循环。更具体来说，控制电路110可以采用备用存储单元区域124中多个备用存储单元SMC的临界电压来作为原始临界电压，特别是未被使用过的备用存储单元SMC(例如备用存储单元SMC2)的临界电压。在另一实施例中，原始临界电压可为在出厂前预先设定的值，其可被存储于暂存器中。接着，在步骤S230中，控制电路110会根据偏移电压值调整这些存储单元MC的抹除验证电压电平(erase verify voltage level)。在步骤S240中，控制电路110对这些存储单元MC进行抹除操作，其中控制电路110会根据在步骤S230中调整过的抹除验证电压电平来判断对这些存储单元MC1的抹除操作是否完成。
以下将举其他实施例进一步说明非易失性存储装置的抹除操作方法的实施方式。
图3是依照本发明另一实施例的非易失性存储装置的初始抹除操作方法的流程图，图4A至图4C是依照本发明一实施例的存储单元的临界电压分布示意图。图3的初始抹除操作方法300可适用于上述的非易失性存储装置100与抹除操作方法200。以下搭配图1以及图4A至图4C来说明初始抹除操作方法300的具体实施方式。
在本实施例中，以多个备用存储单元SMC经弱抹除后的临界电压作为原始临界电压，并且根据存储单元MC与备用存储单元SMC之间的临界电压的差值来反应P/E循环次数对存储单元区域120的影响，进而随着P/E循环次数来调整抹除验证电压电平，以避免增加存储单元区域120的磨耗。
在步骤S310中，控制电路110开始对存储单元阵列120进行初始抹除操作。在步骤S320中，控制电路110对存储单元阵列120(含存储单元MC与备用存储单元SMC)进行前期程序化操作。前期程序化操作例如是强程序化操作。强程序化操作所采用的电压或能量大于一般程序化操作所采用的电压或能量。在图4A中，PV是表示存储单元MC与备用存储单元SMC的程序化验证电压电平(program verify voltage level)，曲线410表示存储单元MC与备用存储单元SMC在执行步骤S320前的临界电压分布。执行步骤S320的前期程序化操作后，存储单元MC与备用存储单元SMC的临界电压分布会从曲线410往右边方向移动变成曲线420。
接下来在步骤S330中，控制电路110会对存储单元阵列120(含存储单元MC与备用存储单元SMC)进行弱抹除操作。弱抹除操作所采用的电压或能量小于一般抹除操作所采用的电压或能量。在图4B中，存储单元MC与备用存储单元SMC的临界电压分布会受到步骤S330的操作而从曲线420向左边移到至曲线430。特别说明的是，在弱抹除操作后，存储单元MC与备用存储单元SMC的临界电压分布会实质上落在0V(伏特)与程序化验证电压电平PV之间。接着进行步骤S340，控制电路110获得存储单元MC与备用存储单元SMC目前的临界电压。在本实施例中，存储单元MC与备用存储单元SMC的临界电压会大于0V且小于程序化验证电压电平PV，在某些实施例中，通过执行步骤S320与步骤S330，存储单元MC与备用存储单元SMC的临界电压也可以被控制在1V到程序化验证电压电平PV的范围内。
对存储单元阵列120执行前期程序化操作与弱抹除操作后，控制电路110可以获得存储单元MC与备用存储单元SMC经弱抹除后的临界电压，其中备用存储单元SMC经弱抹除后的临界电压用以作为原始临界电压VT0。补充说明的是，在一实施例中，控制电路110会选择备用存储单元区域124中未被使用过的备用存储单元SMC经弱抹除后的临界电压来作为下面步骤S350中的原始临界电压VT0。也就是说，备用存储单元区域124中可以保留一块区域的备用存储单元SMC，不对其进行数据存取用。
简言之，在抹除存储单元MC之前，控制电路110将可通过前期程序化操作提高存储单元阵列120的临界电压，进而避免存储单元阵列120进行弱抹除操作后所取得的临界电压过低。在其他的实施例中，抹除操作方法300可以省略步骤S320。
在步骤S350中，控制电路110计算目前存储单元MC经弱抹除后的临界电压VT与原始临界电压VT0的偏移电压值ΔV，即ΔV＝VT-VT0。换句话说，在本实施例中，偏移电压值ΔV就是主存储单元区域122与备用存储单元区域124(特别是未被存取过的备用存储单元)经弱抹除后当前的临界电压的差值。
在步骤S360中，控制电路110会将初始抹除验证电压电平EV0加上偏移电压值ΔV以产生新的抹除验证电压电平EV，即EV＝EV0+ΔV。初始抹除验证电压电平EV0可以是一个预设的初始定值，例如是出厂前新鲜的存储单元的抹除验证电压电平。
在步骤S370中，控制电路110对存储单元MC施加抹除电压以执行抹除操作。为更有效进行主存储单元区域122的数据抹除，本实施例使用增量步进脉冲抹除(IncrementalStep Pulse Erase，ISPE)方式，但不限制。详细来说，控制电路110可以设定依序递增的多个抹除电压，且分别依据这些递增的抹除电压对存储单元MC执行多次抹除操作。在进行第一次抹除操作时，控制电路110设定抹除电压等于第一抹除电压，并根据第一抹除电压对存储单元MC执行第一次抹除操作。接着，若后续的验证读取操作失败，控制电路110可设定抹除电压等于第二抹除电压，其中第二抹除电压大于第一抹除电压，并根据第二抹除电压对存储单元MC执行第二次抹除操作。以此类推，控制电路110可以针对存储单元MC进行多次的抹除操作。
步骤S380中，在每次抹除操作后，控制电路110对存储单元MC执行验证读取操作，在此以反向读取(reverse read)操作为例，但不限制。接着在步骤S390中，控制电路110比较反向读取操作的验证读取结果与步骤S360所提供的抹除验证电压电平EV，且根据比较结果来决定是否继续下一次抹除操作。
详细来说，在对存储单元MC执行第一次抹除操作后，控制电路110对存储单元MC执行验证读取操作，并根据读取结果与更新后的抹除验证电压电平EV的比较结果来决定是否继续下一次抹除操作。验证读取操作可以判定存储单元MC的被抹除状态，控制电路110可以根据比较结果判断是否所有的存储单元MC都被抹除至其临界电压小于更新后的抹除验证电压电平EV，以判断抹除是否成功。如果验证读取结果表示第一次抹除操作不成功，则回到步骤S370，进行第二次抹除操作。重复执行步骤S370至步骤S390，直到控制电路110判断所有的存储单元MC都被成功抹除才进入步骤S3100，结束抹除动作。
在图4C中，步骤S360获得新的抹除验证电压电平EV以取代原本的初始抹除验证电压电平EV0，接着对存储单元MC执行步骤S370，其临界电压分布曲线430会开始向左移动，直到被施加足够的抹除电压(至少一次抹除操作)后，存储单元MC的临界电压分布被改变至曲线440，小于抹除验证电压电平EV，因此控制电路110选择执行步骤S3100来完成抹除动作。
以上是说明本发明另一实施例的非易失性存储装置的初始抹除操作方法。需注意的是，对于备用存储单元区域124而言，步骤S320与S330仅在初始抹除操作中执行，在初始抹除操作完成后，在后续的抹除操作中，步骤S320与S330仅对主存储单元区域122执行。并且，初始抹除操作可在出厂前或出厂后执行。
综上所述，本发明的非易失性存储装置及其抹除操作方法通过监控存储单元的临界电压与原始临界电压的偏移电压值来调整抹除验证电压电平，其中原始临界电压代表这些存储单元出厂前的临界电压，即这些存储单元未经过多次P/E循环前的临界电压。如此一来，非易失性存储装置可以随着P/E循环次数的增加调整抹除验证电压电平，以避免存储单元受到电压偏移而缩短寿命。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (12)

1.一种非易失性存储装置，其特征在于，包括：
主存储单元区域，包括多个存储单元；
备用存储单元区域；以及
控制电路，电性连接所述主存储单元区域，被配置为对所述多个存储单元进行抹除操作，其中所述控制电路被配置为：
获得所述多个存储单元目前的临界电压；
计算所述临界电压与原始临界电压的偏移电压值，其中所述原始临界电压代表所述多个存储单元出厂前的临界电压；
根据所述偏移电压值调整抹除验证电压电平；以及
根据调整后的所述抹除验证电压电平判断所述抹除操作是否完成；
其中所述控制电路被配置为在获得所述临界电压之前，对所述主存储单元区域与所述备用存储单元区域进行弱抹除操作，且在弱抹除操作后，所述临界电压落在0V与程序化验证电压电平之间。
2.根据权利要求1所述的非易失性存储装置，其特征在于，所述备用存储单元区域包括多个备用存储单元，其中所述原始临界电压是所述多个备用存储单元的临界电压。
3.根据权利要求2所述的非易失性存储装置，其特征在于，所述控制电路对所述主存储单元区域与所述备用存储单元区域进行弱抹除操作后，所述多个备用存储单元经弱抹除操作后的临界电压用以作为所述原始临界电压。
4.根据权利要求1所述的非易失性存储装置，其特征在于调整后的所述抹除验证电压电平是初始抹除验证电压电平加上所述偏移电压值，其中所述初始抹除验证电压电平是预设值。
5.根据权利要求1所述的非易失性存储装置，其特征在于，所述控制电路被配置为对所述主存储单元区域进行所述弱抹除操作之前，先对所述主存储单元区域进行前期程序化操作。
6.根据权利要求1所述的非易失性存储装置，其特征在于，所述控制电路被配置为依据第一抹除电压对所述多个存储单元执行第一抹除操作，并在所述第一抹除操作后对所述多个存储单元执行反向读取操作，且依据所述反向读取操作的读取结果与调整后的所述抹除验证电压电平的比较结果来决定是否再对所述多个存储单元执行第二抹除操作，且所述第二抹除操作采用的第二抹除电压大于所述第一抹除电压。
7.一种非易失性存储装置的抹除操作方法，其特征在于，包括：
获得所述非易失性存储装置的多个存储单元目前的临界电压；
计算所述临界电压与原始临界电压的偏移电压值，其中所述原始临界电压代表所述多个存储单元出厂前的临界电压；
根据所述偏移电压值调整抹除验证电压电平；以及
对所述多个存储单元进行抹除操作，其中根据调整后的所述抹除验证电压电平判断所述抹除操作是否完成；
其中在获得所述临界电压之前，对所述多个存储单元与所述非易失性存储装置的多个备用存储单元进行弱抹除操作，且在弱抹除操作后，所述临界电压大于0伏特且小于程序化验证电压电平。
8.根据权利要求7所述的抹除操作方法，其特征在于，所述原始临界电压是所述多个备用存储单元的临界电压。
9.根据权利要求8所述的抹除操作方法，其特征在于，获得所述多个存储单元目前的所述临界电压的步骤包括：
对所述多个存储单元与所述多个备用存储单元进行弱抹除操作后，获得存储单元MC与备用存储单元SMC经弱抹除后的临界电压，其中所述多个备用存储单元经弱抹除操作后的临界电压用以作为所述原始临界电压。
10.根据权利要求7所述的抹除操作方法，其特征在于调整后的所述抹除验证电压电平是初始抹除验证电压电平加上所述偏移电压值，其中所述初始抹除验证电压电平是预设值。
11.根据权利要求7所述的抹除操作方法，其特征在于，获得所述多个存储单元目前的所述临界电压的步骤还包括：
对所述多个存储单元进行所述弱抹除操作之前，先对所述多个存储单元进行前期程序化操作。
12.根据权利要求7所述的抹除操作方法，其特征在于，对所述多个存储单元进行所述抹除操作的步骤包括：
设定依序递增的多个抹除电压；
分别依据所述多个抹除电压对所述多个存储单元执行多次所述抹除操作；
每次所述抹除操作后对所述存储单元执行反向读取操作；以及
依据所述反向读取操作的读取结果与调整后的所述抹除验证电压电平的比较结果来决定是否继续下一次所述抹除操作。
CN201910526671.4A 2019-06-18 2019-06-18 非易失性存储装置及其抹除操作方法 Active CN112102867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910526671.4A CN112102867B (zh) 2019-06-18 2019-06-18 非易失性存储装置及其抹除操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910526671.4A CN112102867B (zh) 2019-06-18 2019-06-18 非易失性存储装置及其抹除操作方法

Publications (2)

Publication Number Publication Date
CN112102867A CN112102867A (zh) 2020-12-18
CN112102867B true CN112102867B (zh) 2023-07-04

Family

ID=73749413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910526671.4A Active CN112102867B (zh) 2019-06-18 2019-06-18 非易失性存储装置及其抹除操作方法

Country Status (1)

Country Link
CN (1) CN112102867B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151298A (ja) * 2001-11-13 2003-05-23 Sharp Corp 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置
CN1779856A (zh) * 2004-11-24 2006-05-31 旺宏电子股份有限公司 防止存储器阵列读取边限缩小的系统与方法
CN101110266A (zh) * 2006-07-20 2008-01-23 华邦电子股份有限公司 氮化储存记忆单元的多级操作
US7623390B2 (en) * 2005-12-27 2009-11-24 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
JP2012027962A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 不揮発性記憶装置
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US8797805B2 (en) * 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
US9042181B2 (en) * 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
CN106328202A (zh) * 2015-07-03 2017-01-11 力晶科技股份有限公司 闪存装置及数据擦除方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822895B2 (ja) * 2006-03-24 2011-11-24 株式会社東芝 不揮発性半導体記憶装置
KR20120092911A (ko) * 2011-02-14 2012-08-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 데이터 소거 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151298A (ja) * 2001-11-13 2003-05-23 Sharp Corp 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置
CN1779856A (zh) * 2004-11-24 2006-05-31 旺宏电子股份有限公司 防止存储器阵列读取边限缩小的系统与方法
US7623390B2 (en) * 2005-12-27 2009-11-24 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
CN101110266A (zh) * 2006-07-20 2008-01-23 华邦电子股份有限公司 氮化储存记忆单元的多级操作
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
JP2012027962A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 不揮発性記憶装置
US8797805B2 (en) * 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
US9042181B2 (en) * 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
CN106328202A (zh) * 2015-07-03 2017-01-11 力晶科技股份有限公司 闪存装置及数据擦除方法

Also Published As

Publication number Publication date
CN112102867A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP4382675B2 (ja) 多状態メモリのための高性能検証
KR100315321B1 (ko) 불휘발성 반도체 메모리 장치 및 소거 검증 방법
US8432752B2 (en) Adaptive write procedures for non-volatile memory using verify read
JP2012169031A (ja) 不揮発性メモリにおける消去ランプパルス幅制御
US8289773B2 (en) Non-volatile memory (NVM) erase operation with brownout recovery technique
KR100908662B1 (ko) 불휘발성반도체기억장치
CN112102867B (zh) 非易失性存储装置及其抹除操作方法
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US20120008393A1 (en) Nonvolatile memory device and operation method thereof
TWI685846B (zh) 非揮發性記憶裝置及其抹除操作方法
CN109509503B (zh) 编程非易失性存储器的方法及存储器系统
US11948641B2 (en) Control method and controller of 3D NAND flash
US20220383964A1 (en) Flash memory, method of erasing the same and electronic system
CN106328202B (zh) 闪存装置及数据擦除方法
TWI635499B (zh) 編程非揮發性記憶體的方法及記憶體系統
US8259504B2 (en) Method of programming/erasing the nonvolatile memory
CN113571115B (zh) 对存储器进行编程的方法及存储器
TWI796148B (zh) 快閃記憶體抹除方法
CN110010182B (zh) 一种非易失性存储器的编程方法
US20230027384A1 (en) Non-volatile memory and programming method thereof
CN102800356A (zh) 非易失存储器的参考单元编程方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant