TWI685846B - 非揮發性記憶裝置及其抹除操作方法 - Google Patents

非揮發性記憶裝置及其抹除操作方法 Download PDF

Info

Publication number
TWI685846B
TWI685846B TW108118715A TW108118715A TWI685846B TW I685846 B TWI685846 B TW I685846B TW 108118715 A TW108118715 A TW 108118715A TW 108118715 A TW108118715 A TW 108118715A TW I685846 B TWI685846 B TW I685846B
Authority
TW
Taiwan
Prior art keywords
memory cells
voltage
threshold voltage
erasing
memory cell
Prior art date
Application number
TW108118715A
Other languages
English (en)
Other versions
TW202044261A (zh
Inventor
王瑞葦
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108118715A priority Critical patent/TWI685846B/zh
Application granted granted Critical
Publication of TWI685846B publication Critical patent/TWI685846B/zh
Priority to US16/885,246 priority patent/US11177016B2/en
Publication of TW202044261A publication Critical patent/TW202044261A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating

Landscapes

  • Read Only Memory (AREA)

Abstract

本發明提供一種非揮發性記憶裝置及其抹除操作方法。非揮發性記憶裝置，包括主記憶胞區域與電性連接主記憶胞區域的控制電路。主記憶胞區域包括多個記憶胞。控制電路被配置為對這些記憶胞進行抹除操作，其中控制電路被配置為：獲得這些記憶胞目前的臨界電壓；計算臨界電壓與原始臨界電壓的偏移電壓值，其中原始臨界電壓代表這些記憶胞出廠前的臨界電壓；根據偏移電壓值調整抹除驗證電壓準位；以及根據調整後的抹除驗證電壓準位判斷抹除操作是否完成。

Description

非揮發性記憶裝置及其抹除操作方法
本發明是有關於一種記憶體裝置，且特別是有關於一種非揮發性記憶裝置及其抹除操作方法。
在現有的技術領域中，斷電後還能保存資料的非揮發性記憶裝置成為當今電子產品儲存資料的主要媒介。而在各種非揮發性記憶裝置之中，具有省電、體積小、可複寫等優點的快閃記憶體被廣泛應用在行動裝置中。
然而，快閃記憶體在資料存取的過程中會對記憶胞進行資料的程式化（program）操作與抹除（erase）操作。隨著使用時間增加，快閃記憶體的記憶胞在歷經多次程式化-抹除（P/E）循環後，臨界電壓可能產生偏移。為解決此問題，隨著循環次數的增加逐漸增大所施加的偏壓。然而，增大偏壓將會對記憶胞的抹除操作產生不良的影響，導致可能加速快閃記憶體的磨損。因此如何降低多次P/E循環後對快閃記憶體的影響成為一個重要的課題。
本發明提供一種非揮發性記憶裝置及其抹除操作方法，能夠避免記憶體的壽命隨著P/E循環次數增加而縮減的問題。
本發明的實施例的一種非揮發性記憶裝置，包括具有多個記憶胞的主記憶胞區域與控制電路。控制電路電性連接主記憶胞區域，用以對這些記憶胞進行抹除操作。控制電路用以執行以下步驟以完成抹除操作：獲得這些記憶胞目前的臨界電壓；計算臨界電壓與原始臨界電壓的偏移電壓值，其中原始臨界電壓代表這些記憶胞出廠前的臨界電壓；根據偏移電壓值調整抹除驗證電壓準位；以及根據調整後的抹除驗證電壓準位判斷抹除操作是否完成。
本發明的實施例的一種非揮發性記憶裝置的抹除操作方法，包括以下步驟：獲得非揮發性記憶裝置的多個記憶胞目前的臨界電壓；計算臨界電壓與原始臨界電壓的偏移電壓值，其中原始臨界電壓代表這些記憶胞出廠前的臨界電壓；根據偏移電壓值調整抹除驗證電壓準位；以及對這些記憶胞進行抹除操作，其中根據調整後的抹除驗證電壓準位判斷抹除操作是否完成。
基於上述，本發明的非揮發性記憶裝置及其抹除操作方法會監控記憶胞的臨界電壓，並根據臨界電壓與原始臨界電壓的偏移電壓值來調整抹除驗證電壓準位，其中原始臨界電壓是表示這些記憶胞未經過多次程式化-抹除循環前的臨界電壓。藉由調整抹除驗證電壓準位避免非揮發性記憶裝置在抹除資料時因為臨界電壓的偏移而施加額外偏壓，導致記憶胞損耗的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的非揮發性記憶裝置的示意圖。請參照圖1，非揮發性記憶裝置100包括控制電路110與記憶胞陣列120，其中記憶胞陣列120包括由多個記憶胞MC組成的主記憶胞區域122以及由多個備用記憶胞SMC組成的備用記憶胞區域124。記憶胞陣列120例如是反及閘記憶體陣列，但不限制。控制電路110電性連接記憶胞陣列120，用以對記憶胞陣列120進行存取操作，例如程式化操作、讀取操作或抹除操作。
主記憶胞區域122可以儲存資料，備用記憶胞區域124可以儲存系統的資料(例如，錯誤更正碼)。當主記憶胞區域122中有部分記憶胞MC毀損時，備用記憶胞區域124中部分的備用記憶胞SMC（例如備用記憶胞SMC1）可以取代那些不良的記憶胞MC，以維持非揮發性記憶裝置100的正常功能，但備用記憶胞區域124中另外有部分的備用記憶胞SMC（例如備用記憶胞SMC2）則是在出廠後維持不使用狀態。
圖2是依照本發明一實施例的非揮發性記憶裝置的抹除操作方法的流程圖。抹除操作方法200可適用於圖1的非揮發性記憶裝置100，以下以非揮發性記憶裝置100的元件來具體說明抹除操作方法200的具體實施方式。
在步驟S210中，控制電路110會獲得主記憶胞區域122中多個記憶胞MC目前的臨界電壓。在步驟S220中，控制電路110會計算這些記憶胞MC的臨界電壓與原始臨界電壓的偏移電壓值，其中原始臨界電壓代表所述這些記憶胞MC出廠前的臨界電壓，即未經消費者使用過的記憶胞MC的臨界電壓，尚未經過多次程式化-抹除循環。更具體來說，控制電路110可以採用備用記憶胞區域124中多個備用記憶胞SMC的臨界電壓來做為原始臨界電壓，特別是未被使用過的備用記憶胞SMC（例如備用記憶胞SMC2）的臨界電壓。於另一實施例中，原始臨界電壓可為在出廠前預先設定的值，其可被儲存於暫存器中。接著，在步驟S230中，控制電路110會根據偏移電壓值調整這些記憶胞MC的抹除驗證電壓準位(erase verify voltage level)。在步驟S240中，控制電路110對這些記憶胞MC進行抹除操作，其中控制電路110會根據在步驟S230中調整過的抹除驗證電壓準位來判斷對這些記憶胞MC1的抹除操作是否完成。
以下將舉其他實施例進一步說明非揮發性記憶裝置的抹除操作方法的實施方式。
圖3是依照本發明另一實施例的非揮發性記憶裝置的初始抹除操作方法的流程圖，圖4A至圖4C是依照本發明一實施例的記憶胞的臨界電壓分佈示意圖。圖3的初始抹除操作方法300可適用於上述的非揮發性記憶裝置100與抹除操作方法200。以下搭配圖1以及圖4A至圖4C來說明初始抹除操作方法300的具體實施方式。
在本實施例中，以多個備用記憶胞SMC經弱抹除後的臨界電壓作為原始臨界電壓，並且根據記憶胞MC與備用記憶胞SMC之間的臨界電壓的差值來反應P/E循環次數對記憶胞區域120的影響，進而隨著P/E循環次數來調整抹除驗證電壓準位，以避免增加記憶胞區域120的磨耗。
在步驟S310中，控制電路110開始對記憶胞陣列120進行初始抹除操作。在步驟S320中，控制電路110對記憶胞陣列120（含記憶胞MC與備用記憶胞SMC）進行前期程式化操作。前期程式化操作例如是強程式化操作。強程式化操作所採用的電壓或能量大於一般程式化操作所採用的電壓或能量。在圖4A中，PV是表示記憶胞MC與備用記憶胞SMC的程式化驗證電壓準位(program verify voltage level)，曲線410表示記憶胞MC與備用記憶胞SMC在執行步驟S320前的臨界電壓分佈。執行步驟S320的前期程式化操作後，記憶胞MC與備用記憶胞SMC的臨界電壓分佈會從曲線410往右邊方向移動變成曲線420。
接下來在步驟S330中，控制電路110會對記憶胞陣列120（含記憶胞MC與備用記憶胞SMC）進行弱抹除操作。弱抹除操作所採用的電壓或能量小於一般抹除操作所採用的電壓或能量。在圖4B中，記憶胞MC與備用記憶胞SMC的臨界電壓分佈會受到步驟S330的操作而從曲線420向左邊移到至曲線430。特別說明的是，在弱抹除操作後，記憶胞MC與備用記憶胞SMC的臨界電壓分布會實質上落在0V（伏特）與程式化驗證電壓準位PV之間。接著進行步驟S340，控制電路110獲得記憶胞MC與備用記憶胞SMC目前的臨界電壓。在本實施例中，記憶胞MC與備用記憶胞SMC的臨界電壓會大於0V且小於程式化驗證電壓準位PV，在某些實施例中，通過執行步驟S320與步驟S330，記憶胞MC與備用記憶胞SMC的臨界電壓也可以被控制在1V到程式化驗證電壓準位PV的範圍內。
對記憶胞陣列120執行前期程式化操作與弱抹除操作後，控制電路110可以獲得記憶胞MC與備用記憶胞SMC經弱抹除後的臨界電壓，其中備用記憶胞SMC經弱抹除後的臨界電壓用以作為原始臨界電壓VT0。補充說明的是，在一實施例中，控制電路110會選擇備用記憶胞區域124中未被使用過的備用記憶胞SMC經弱抹除後的臨界電壓來作為下面步驟S350中的原始臨界電壓VT0。也就是說，備用記憶胞區域124中可以保留一塊區域的備用記憶胞SMC，不對其進行資料存取用。
簡言之，在抹除記憶胞MC之前，控制電路110將可通過前期程式化操作提高記憶胞陣列120的臨界電壓，進而避免記憶胞陣列120進行弱抹除操作後所取得的臨界電壓過低。在其他的實施例中，抹除操作方法300可以省略步驟S320。
在步驟S350中，控制電路110計算目前記憶胞MC經弱抹除後的臨界電壓VT與原始臨界電壓VT0的偏移電壓值ΔV，即ΔV=VT-VT0。換句話說，在本實施例中，偏移電壓值ΔV就是主記憶胞區域122與備用記憶胞區域124（特別是未被存取過的備用記憶胞）經弱抹除後當前的臨界電壓的差值。
在步驟S360中，控制電路110會將初始抹除驗證電壓準位EV0加上偏移電壓值ΔV以產生新的抹除驗證電壓準位EV，即EV=EV0+ΔV。初始抹除驗證電壓準位EV0可以是一個預設的初始定值，例如是出廠前新鮮的記憶胞的抹除驗證電壓準位。
在步驟S370中，控制電路110對記憶胞MC施加抹除電壓以執行抹除操作。為更有效進行主記憶胞區域122的資料抹除，本實施例使用增量步進脈衝抹除（Incremental Step Pulse Erase，ISPE）方式，但不限制。詳細來說，控制電路110可以設定依序遞增的多個抹除電壓，且分別依據這些遞增的抹除電壓對記憶胞MC執行多次抹除操作。在進行第一次抹除操作時，控制電路110設定抹除電壓等於第一抹除電壓，並根據第一抹除電壓對記憶胞MC執行第一次抹除操作。接著，若後續的驗證讀取操作失敗，控制電路110可設定抹除電壓等於第二抹除電壓，其中第二抹除電壓大於第一抹除電壓，並根據第二抹除電壓對記憶胞MC執行第二次抹除操作。以此類推，控制電路110可以針對記憶胞MC進行多次的抹除操作。
步驟S380中，在每次抹除操作後，控制電路110對記憶胞MC執行驗證讀取操作，在此以反向讀取（reverse read）操作為例，但不限制。接著在步驟S390中，控制電路110比較反向讀取操作的驗證讀取結果與步驟S360所提供的抹除驗證電壓準位EV，且根據比較結果來決定是否繼續下一次抹除操作。
詳細來說，在對記憶胞MC執行第一次抹除操作後，控制電路110對記憶胞MC執行驗證讀取操作，並根據讀取結果與更新後的抹除驗證電壓準位EV的比較結果來決定是否繼續下一次抹除操作。驗證讀取操作可以判定記憶胞MC的被抹除狀態，控制電路110可以根據比較結果判斷是否所有的記憶胞MC都被抹除至其臨界電壓小於更新後的抹除驗證電壓準位EV，以判斷抹除是否成功。如果驗證讀取結果表示第一次抹除操作不成功，則回到步驟S370，進行第二次抹除操作。重複執行步驟S370至步驟S390，直到控制電路110判斷所有的記憶胞MC都被成功抹除才進入步驟S3100，結束抹除動作。
在圖4C中，步驟S360獲得新的抹除驗證電壓準位EV以取代原本的初始抹除驗證電壓準位EV0，接著對記憶胞MC執行步驟S370，其臨界電壓分佈曲線430會開始向左移動，直到被施加足夠的抹除電壓（至少一次抹除操作）後，記憶胞MC的臨界電壓分佈被改變至曲線440，小於抹除驗證電壓準位EV，因此控制電路110選擇執行步驟S3100來完成抹除動作。
以上是說明本發明另一實施例的非揮發性記憶裝置的初始抹除操作方法。需注意的是，對於備用記憶胞區域124而言，步驟S320與S330僅在初始抹除操作中執行，於初始抹除操作完成後，在後續的抹除操作中，步驟S320與S330僅對主記憶胞區域122執行。並且，初始抹除操作可在出廠前或出廠後執行。
綜上所述，本發明的非揮發性記憶裝置及其抹除操作方法藉由監控記憶胞的臨界電壓與原始臨界電壓的偏移電壓值來調整抹除驗證電壓準位，其中原始臨界電壓代表這些記憶胞出廠前的臨界電壓，即這些記憶胞未經過多次P/E循環前的臨界電壓。如此一來，非揮發性記憶裝置可以隨著P/E循環次數的增加調整抹除驗證電壓準位，以避免記憶胞受到電壓偏移而縮短壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧非揮發性記憶裝置 110‧‧‧控制電路 120‧‧‧記憶胞陣列 122‧‧‧主記憶胞區域 124‧‧‧備用記憶胞區域 200、300‧‧‧抹除操作方法 410～440‧‧‧臨界電壓分佈曲線 EV‧‧‧抹除驗證電壓準位 EV0‧‧‧初始抹除驗證電壓準位 MC‧‧‧記憶胞 SMC、SMC1、SMC2‧‧‧備用記憶胞 VT‧‧‧臨界電壓 VT0‧‧‧原始臨界電壓 ΔV‧‧‧偏移電壓值 S210～S240、S310～S3100‧‧‧抹除操作方法的步驟
圖1是依照本發明一實施例的非揮發性記憶裝置的示意圖。 圖2是依照本發明一實施例的非揮發性記憶裝置的抹除操作方法的流程圖。 圖3是依照本發明另一實施例的非揮發性記憶裝置的抹除操作方法的流程圖。 圖4A至圖4C是依照本發明一實施例的記憶胞的臨界電壓分佈示意圖。
200‧‧‧抹除操作方法
S210~S240‧‧‧抹除操作方法的步驟

Claims (16)

  1. 一種非揮發性記憶裝置，包括： 主記憶胞區域，包括多個記憶胞；以及 控制電路，電性連接所述主記憶胞區域，被配置為對所述多個記憶胞進行抹除操作，其中所述控制電路被配置為： 獲得所述多個記憶胞目前的臨界電壓； 計算所述臨界電壓與原始臨界電壓的偏移電壓值，其中所述原始臨界電壓代表所述多個記憶胞出廠前的臨界電壓； 根據所述偏移電壓值調整抹除驗證電壓準位；以及 根據調整後的所述抹除驗證電壓準位判斷所述抹除操作是否完成。
  2. 如申請專利範圍第1項所述的非揮發性記憶裝置，更包括備用記憶胞區域，所述備用記憶胞區域包括多個備用記憶胞，其中所述原始臨界電壓是所述多個備用記憶胞的臨界電壓。
  3. 如申請專利範圍第2項所述的非揮發性記憶裝置，其中，所述控制電路被配置為在獲得所述臨界電壓之前，對所述主記憶胞區域與所述備用記憶胞區域進行一弱抹除操作，且其中所述原始臨界電壓是所述多個備用記憶胞經弱抹除操作後的臨界電壓。
  4. 如申請專利範圍第1項所述的非揮發性記憶裝置，其中調整後的所述抹除驗證電壓準位是初始抹除驗證電壓準位加上所述偏移電壓值，其中所述初始抹除驗證電壓準位是預設值。
  5. 如申請專利範圍第1項所述的非揮發性記憶裝置，其中，所述控制電路被配置為在獲得所述臨界電壓之前，對所述主記憶胞區域進行一弱抹除操作。
  6. 如申請專利範圍第5項所述的非揮發性記憶裝置，其中，所述控制電路被配置為對所述主記憶胞區域進行所述弱抹除操作之前，先對所述主記憶胞區域進行前期程式化操作。
  7. 如申請專利範圍1項所述的非揮發性記憶裝置，其中，所述控制電路被配置為依據第一抹除電壓對所述多個記憶胞執行第一抹除操作，並在所述第一抹除操作後對所述多個記憶胞執行反向讀取操作，且依據所述反向讀取操作的讀取結果與調整後的所述抹除驗證電壓準位的比較結果來決定是否再對所述多個記憶胞執行第二抹除操作，且所述第二抹除操作採用的第二抹除電壓大於所述第一抹除電壓。
  8. 如申請專利範圍1項所述的非揮發性記憶裝置，其中，所述臨界電壓大於0伏特且小於程式化驗證電壓準位。
  9. 一種非揮發性記憶裝置的抹除操作方法，包括： 獲得所述非揮發性記憶裝置的多個記憶胞目前的臨界電壓； 計算所述臨界電壓與原始臨界電壓的偏移電壓值，其中所述原始臨界電壓代表所述多個記憶胞出廠前的臨界電壓； 根據所述偏移電壓值調整抹除驗證電壓準位；以及 對所述多個記憶胞進行抹除操作，其中根據調整後的所述抹除驗證電壓準位判斷所述抹除操作是否完成。
  10. 如申請專利範圍第9項所述的抹除操作方法，其中，其中所述非揮發性記憶裝置包括所述多個記憶胞與多個備用記憶胞，所述原始臨界電壓是所述多個備用記憶胞的臨界電壓。
  11. 如申請專利範圍10項所述的抹除操作方法，其中，獲得所述多個記憶胞目前的所述臨界電壓的步驟包括： 在獲得所述臨界電壓之前，對所述多個記憶胞與所述多個備用記憶胞進行一弱抹除操作，且其中所述原始臨界電壓是所述多個備用記憶胞經弱抹除操作後的臨界電壓。
  12. 如申請專利範圍第9項所述的抹除操作方法，其中調整後的所述抹除驗證電壓準位是初始抹除驗證電壓準位加上所述偏移電壓值，其中所述初始抹除驗證電壓準位是預設值。
  13. 如申請專利範圍9項所述的抹除操作方法，其中，獲得所述多個記憶胞目前的所述臨界電壓的步驟包括： 在獲得所述臨界電壓之前，對所述多個記憶胞進行一弱抹除操作。
  14. 如申請專利範圍13項所述的抹除操作方法，其中，獲得所述多個記憶胞目前的所述臨界電壓的步驟還包括： 對所述多個記憶胞進行所述弱抹除操作之前，先對所述多個記憶胞進行前期程式化操作。
  15. 如申請專利範圍9項所述的抹除操作方法，其中，對所述多個記憶胞進行所述抹除操作的步驟包括： 設定依序遞增的多個抹除電壓； 分別依據所述多個抹除電壓對所述多個記憶胞執行多次所述抹除操作； 每次所述抹除操作後對該記憶胞執行反向讀取操作；以及 依據所述反向讀取操作的讀取結果與調整後的所述抹除驗證電壓準位的比較結果來決定是否繼續下一次所述抹除操作。
  16. 如申請專利範圍9項所述的抹除操作方法，其中所述臨界電壓大於0伏特且小於程式化驗證電壓準位。
TW108118715A 2019-05-30 2019-05-30 非揮發性記憶裝置及其抹除操作方法 TWI685846B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108118715A TWI685846B (zh) 2019-05-30 2019-05-30 非揮發性記憶裝置及其抹除操作方法
US16/885,246 US11177016B2 (en) 2019-05-30 2020-05-27 Non-volatile memory device and erasing operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108118715A TWI685846B (zh) 2019-05-30 2019-05-30 非揮發性記憶裝置及其抹除操作方法

Publications (2)

Publication Number Publication Date
TWI685846B true TWI685846B (zh) 2020-02-21
TW202044261A TW202044261A (zh) 2020-12-01

Family

ID=70413596

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118715A TWI685846B (zh) 2019-05-30 2019-05-30 非揮發性記憶裝置及其抹除操作方法

Country Status (2)

Country Link
US (1) US11177016B2 (zh)
TW (1) TWI685846B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116129965A (zh) * 2021-11-12 2023-05-16 三星电子株式会社 用于改善保留性能的半导体器件及其操作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229736B1 (en) * 1998-10-29 2001-05-08 Hyundai Electronics Industries Co., Ltd. Method of erasing flash memory and substrate voltage supply circuit
US20070189080A1 (en) * 2006-02-16 2007-08-16 Macronix International Co., Ltd. Erase operation for use in non-volatile memory
US20090290423A1 (en) * 2008-05-23 2009-11-26 Hynix Semiconductor Inc. Method of erasing a nonvolatile memory device
US20140098615A1 (en) * 2012-10-09 2014-04-10 Freescale Semiconductor, Inc. Latent slow bit detection for non-volatile memory
US20150124527A1 (en) * 2013-07-01 2015-05-07 Sandisk Technologies Inc. Detecting Programmed Word Lines Based On NAND String Current
US20160172045A1 (en) * 2014-12-10 2016-06-16 Sandisk Technologies Inc. Partial Block Erase For Open Block Reading In Non-Volatile Memory
US9607707B1 (en) * 2016-06-30 2017-03-28 Sandisk Technologies Llc Weak erase prior to read
US20190051362A1 (en) * 2017-08-08 2019-02-14 SK Hynix Inc. Memory device and operating method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
KR20100064005A (ko) 2008-12-04 2010-06-14 주식회사 하이닉스반도체 플래시 메모리 소자의 소거 방법
US8036044B2 (en) 2009-07-16 2011-10-11 Sandisk Technologies Inc. Dynamically adjustable erase and program levels for non-volatile memory
US8576625B1 (en) * 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US8797805B2 (en) * 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
JP5583185B2 (ja) * 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US9349489B2 (en) * 2013-01-11 2016-05-24 Sandisk Technologies Inc. Systems and methods to update reference voltages in response to data retention in non-volatile memory
US9042181B2 (en) * 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
KR20150020478A (ko) * 2013-08-16 2015-02-26 삼성전자주식회사 비휘발성 메모리 장치의 독출 방법
CN105989887B (zh) 2015-03-02 2020-01-07 群联电子股份有限公司 抹除操作配置方法、存储器控制电路单元与存储器
KR20170058066A (ko) * 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP2018170057A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体記憶装置及びそのデータ消去制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229736B1 (en) * 1998-10-29 2001-05-08 Hyundai Electronics Industries Co., Ltd. Method of erasing flash memory and substrate voltage supply circuit
US20070189080A1 (en) * 2006-02-16 2007-08-16 Macronix International Co., Ltd. Erase operation for use in non-volatile memory
US20090290423A1 (en) * 2008-05-23 2009-11-26 Hynix Semiconductor Inc. Method of erasing a nonvolatile memory device
US20140098615A1 (en) * 2012-10-09 2014-04-10 Freescale Semiconductor, Inc. Latent slow bit detection for non-volatile memory
US20150124527A1 (en) * 2013-07-01 2015-05-07 Sandisk Technologies Inc. Detecting Programmed Word Lines Based On NAND String Current
US20160172045A1 (en) * 2014-12-10 2016-06-16 Sandisk Technologies Inc. Partial Block Erase For Open Block Reading In Non-Volatile Memory
US9607707B1 (en) * 2016-06-30 2017-03-28 Sandisk Technologies Llc Weak erase prior to read
US20190051362A1 (en) * 2017-08-08 2019-02-14 SK Hynix Inc. Memory device and operating method thereof

Also Published As

Publication number Publication date
US20200381074A1 (en) 2020-12-03
TW202044261A (zh) 2020-12-01
US11177016B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
JP4382675B2 (ja) 多状態メモリのための高性能検証
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
US7542350B2 (en) Methods of restoring data in flash memory devices and related flash memory device memory systems
JP4129170B2 (ja) 半導体記憶装置及びメモリセルの記憶データ補正方法
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US20150262659A1 (en) Setting operating parameters for memory cells based on wordline address and cycle information
KR100315321B1 (ko) 불휘발성 반도체 메모리 장치 및 소거 검증 방법
TWI536386B (zh) 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
US10332613B1 (en) Nonvolatile memory system with retention monitor
US8432752B2 (en) Adaptive write procedures for non-volatile memory using verify read
US8289773B2 (en) Non-volatile memory (NVM) erase operation with brownout recovery technique
CN107045888B (zh) 数据擦除方法
TWI533303B (zh) Nonvolatile memory and memory systems
TWI685846B (zh) 非揮發性記憶裝置及其抹除操作方法
JP2013232272A (ja) 誤り訂正符号を有する不揮発性メモリシステムの消去
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
US20140219018A1 (en) Non-volatile memory device
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
US20120008393A1 (en) Nonvolatile memory device and operation method thereof
CN112102867B (zh) 非易失性存储装置及其抹除操作方法
CN106328202B (zh) 闪存装置及数据擦除方法
CN113327638B (zh) 闪存及其擦除方法、电子系统和计算机存储介质
TWI658471B (zh) 快閃記憶體儲存裝置及其操作方法
CN112634962B (zh) 非易失性存储器及其数据写入方法