CN111785311B - 非易失性存储器及其重置方法 - Google Patents

Abstract

本发明提供一种非易失性存储器及其重置方法。重置方法包括：针对多个存储单元执行第一重置动作；记录第一失败存储单元的分别对应的多个第一验证电流；针对第一失败存储单元执行第二重置动作，并针对第二失败存储单元执行验证动作，并分别获得多个第二验证电流；依据第一验证电流与分别对应的第二验证电流的多个第一比值以设定第一电压调整旗标；以及，依据第一电压调整旗标以调整执行第一重置动作及第二重置动作的重置电压。

Description

非易失性存储器及其重置方法

技术领域

本发明涉及一种非易失性存储器及其重置方法，尤其涉及一种可克服重置互补切换(Reset Complementary Switching,Reset-CS)现象的非易失性存储器及其重置方法。

背景技术

在非易失性存储器中，特别是在电阻式存储器中，当针对存储单元执行重置动作时，会使存储单元产生通道空隙(tunnel gap)的现象。这个通道空隙在设定/重置操作循环中会持续产生电场，使得额外的导通路径产生，并使存储单元的验证电流持续增大，而产生所谓的重置互补切换的现象。

发明内容

本发明提供一种非易失性存储器及其重置方法，可克服重置互补切换(ResetComplementary Switching,Reset-CS)现象。

本发明的非易失性存储器的重置方法包括：针对多个存储单元执行第一重置动作；记录第一失败存储单元的分别对应的多个第一验证电流；针对第一失败存储单元执行第二重置动作，并针对第二失败存储单元执行验证动作，并分别获得多个第二验证电流；依据第一验证电流与分别对应的第二验证电流的多个第一比值以设定第一电压调整旗标；以及，依据第一电压调整旗标以调整执行第一重置动作及第二重置动作的重置电压。

本发明的非易失性存储器包括存储单元阵列以及控制器。控制器耦接存储单元阵列，用以执行上述重置方法的各个步骤。

基于上述，本发明的非易失性存储器的重置方法，通过针对存储单元执行多重的重置动作，并依据存储单元所产生的验证的电流的变化，以启动重置电压的调整机制。藉此，本发明的重置方法可针对不同存储单元分别具有的不同特性，通过调整重置电压以执行重置动作，以克服所可能发生的重置互补切换的现象。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1示出本发明一实施例的非易失性存储器的重置方法的流程图。

图2示出本发明另一实施例的非易失性存储器的重置方法的流程图。

图3示出本发明再一实施例的非易失性存储器的重置方法的流程图。

图4示出本发明再一实施例的非易失性存储器的重置方法的流程图。

图5示出本发明实施例的非易失性存储器的重置方法的流程图。

图6示出本发明一实施例的非易失性存储器的方块图。

【符号说明】

600：非易失性存储器

610：存储单元阵列

611：Y闸控电路

620：控制器

630：输入输出接口

640：输入输出缓冲器

650、690：比特翻转器

660：数据闩锁器

671：运算器

672：计数器

680：逻辑电路

6110：地址闩锁器

6120：Y解码器

6130：X解码器

6140：重置/设定电压产生器

AX：地址信息

CTRLX：控制信号

DVM、DFB、PSB、BWE：旗标IFO：信息

S110～S150、S210～S2110、S310～S380、S410～S490、S510～S580：重置方法的步骤

具体实施方式

请参照图1，图1示出本发明一实施例的非易失性存储器的重置方法的流程图。其中，步骤S110针对需进行重置动作的多个存储单元执行第一重置动作。并且，在第一重置动作后，针对执行重置动作的存储单元执行验证动作。在此，验证动作可针对存储单元施加一验证电压，并量测存储单元对应产生的多个验证电流。通过上述的验证电流，可以得知各存储单元所执行的重置动作失败(fail)或是通过(pass)。并且，步骤S110并可计算所有的存储单元中，判定为重置通过的第一通过存储单元的数量，以及判定为重置失败的第一失败存储单元的数量。

值得一提的，若步骤S110中，在第一重置动作后，若判定第一失败存储单元的数量为0时，表示本实施例的存储单元重置程序已完成，并可结束存储单元的重置程序。相对的，在第一重置动作后，若判定第一失败存储单元的数量不为0时，则执行步骤S120。

接着，步骤S120记录上述多个第一失败存储单元分别对应的多个第一验证电流IR1。并且，步骤S130针对上述第一失败存储单元执行一第二重置动作，并通过针对上述的第一失败存储单元执行验证动作，以分别获得多个第二验证电流IR2。

步骤S140则计算各第一失败存储单元的各第一验证电流IR1以及各第二验证电流IR2的比值，并依据各第一验证电流IR1与各第二验证电流IR2的比值以设定第一电压调整旗标。步骤S150则依据第一电压调整旗标以调整执行第一重置动作及第二重置动作的重置电压。

在此请注意，在步骤S140中，可针对各第一验证电流IR1与各第二验证电流IR2的比值与一预设值进行比较，并在当其中有至少一存储单元的第一验证电流IR1与第二验证电流IR2的比值大于预设值时，可进行第一电压调整旗标的设定动作。相对的，在当各第一验证电流IR1与各第二验证电流IR2的比值皆不大于预设值时，则维持第一电压调整旗标的数值。在本实施例中，第一电压调整旗标的设定动作可用以设定第一电压调整旗标为第一逻辑电平，第一逻辑电平可以为逻辑值1。

在另一方面，在步骤S150中，在当第一电压调整旗标为被设定的状态时，重置电压的电压值可以对应被降低。

以下请参照图2，图2示出本发明另一实施例的非易失性存储器的重置方法的流程图。在图2中，步骤S210针对电压调整旗标进行初始化动作，并使其等于逻辑值0。接着，步骤S220执行第一重置动作，以针对多个存储单元进行重置动作，并取得重置动作失败的第一失败存储单元的数量(＝f1)。

步骤S230针对第一失败存储单元的数量(＝f1)进行判断，在当第一失败存储单元的数量等于0时(f1＝0)，执行步骤S240并回传通过的信息，以表示重置程序完成，且所有存储单元皆通过重置动作。相对的，若第一失败存储单元的数量不等于0时(f1≠0)，表示尚有存储单元未完成重置动作，并执行步骤S250。

关于第一失败存储单元的数量的判断方式，可在第一重置动作完成后，针对所有的重置后的存储单元进行验证动作，并通过各存储单元对应产生的第一验证电流IR1，来判断出各存储单元是否为失败存储单元，并进一步计算出第一失败存储单元的数量(f1)。

步骤S250可执行一回复程序，在本实施例中，回复程序用通过针对第一失败存储单元执行一设定动作来完成。

接着，步骤S260针对第一失败存储单元执行第二重置动作，并取得此次重置动作中的第二失败存储单元的数量f2。步骤S270中，针对第二失败存储单元的数量f2进行判断，在当第二失败存储单元的数量f2等于0时，执行步骤S280以回传通过的信息。相对的，在当第二失败存储单元的数量f2不等于0时，执行步骤S290。

关于第二失败存储单元的数量的取得方法，与前述第一失败存储单元的取得方法相同，在此不多赘述。

在步骤S290中，则计算各个第二失败存储单元，在第二重置动作后所进行的验证动作所获得的第二验证电流IR2，以及在第一重置动作后所进行的验证动作所获得的第一验证电流IR1的比值Ratio1(Ratio1＝IR2/IR1)。步骤S2100并使各第二失败存储单元的比值Ratio1与预设值(例如等于1.45)进行比较，在当有比值Ratio1大于预设值时，执行步骤S2110，相对的，在当所有比值Ratio1皆不大于预设值时，执行步骤S2120。

步骤S2110用以设定电压调整旗标为逻辑值1，步骤S2120则用以执行如步骤S250的回复程序。其中，在当步骤S2110的动作完成后，则执行步骤S2120。

以下并请参照图3，图3示出本发明再一实施例的非易失性存储器的重置方法的流程图。承续图2的动作流程，在步骤S2120后，可进一步执行图3示出的步骤S310～S380。

步骤S310针对第二失败存储单元执行第三重置动作，并取得第三重置动作后，仍未通过验证的第三失败存储单元的数量f3。步骤S320针对第三失败存储单元的数量f3进行判断，并在当第三失败存储单元的数量f3等于0时，执行步骤S330以回传通过的信息。相对的，在当第三失败存储单元的数量f3不等于0时，执行步骤S340。

步骤S340则计算各个第三失败存储单元，在第三重置动作后所进行的验证动作所获得的第三验证电流IR3，以及在第二重置动作后所进行的验证动作所获得的第二验证电流IR2的比值Ratio2(Ratio2＝IR3/IR2)。步骤S350并使各第三失败存储单元的比值Ratio2与预设值(例如等于1.45)进行比较，在当第三失败存储单元的至少其中之一的比值Ratio2大于预设值时，执行步骤S370，相对的，在当所有第三失败存储单元的比值Ratio2皆不大于预设值时，执行步骤S360。

值得一提的，在本实施例中，步骤S350中的预设值与步骤S290中的预设值是相同的(＝1.45)，在本发明其他实施例中，步骤S350中的预设值与步骤S290中的预设值也可以是不相同的，没有一定的限制。

步骤S360判断错误比特数FBC判断的机制有被开启，并在当错误比特数FBC判断被开启时，使错误比特数FBC等于第三失败存储单元的数量f3(步骤S361)。并且，在步骤S362中，判断错误比特数FBC是否大于临界值N3，在当错误比特数FBC大于临界值N3时执行步骤S370以设定电压调整旗标为逻辑值1，并在当错误比特数FBC不大于临界值N3时，执行步骤S380以执行回复程序。在此，步骤S380中所执行的回复程序，与步骤S2120及步骤S250相类似。在另一方面，若步骤S360判断出错误比特数FBC判断的机制未被开启时，直接执行步骤S380的回复程序。

请回到步骤S350，当步骤S350判断出比值Ratio2大于预设值时，同样可执行步骤S370以进行电压调整旗标的设定动作。

以下请参照图4，图4示出本发明再一实施例的非易失性存储器的重置方法的流程图。承续图3的步骤S370，接续可执行步骤S410～S490。步骤S410执行第四重置动作，其中第四重置动作针对前述的第三失败存储单元来进行，并在第四重置动作后取得第四失败存储单元的数量f4。步骤S420判断第四失败存储单元的数量f4是否为0，并在当第四失败存储单元的数量f4等于0时，执行步骤S430以回传通过的信息。相对的，在当第四失败存储单元的数量f4不等于0时，执行步骤S440。

步骤S440计算在第四重置动作后所进行的验证动作所获得的第四验证电压IR4，以及在第三重置动作后所进行的验证动作所获得的第三验证电压IR3的比值Ratio3(Ratio3＝IR4/IR3)。接着，步骤S450使各第四失败存储单元的比值Ratio3与预设值(＝1.45)比较，在当有比值Ratio3大于预设值时执行步骤S470，并在当所有比值Ratio3皆不大于预设值时执行步骤S460。

步骤S460判断错误比特数FBC判断的机制有被开启，并在当错误比特数FBC判断被开启时，使错误比特数FBC等于第四失败存储单元的数量f4(步骤S461)。并且，在步骤S462中，判断错误比特数FBC是否大于错误校正动作的最大纠错数ECC，并在当错误比特数FBC大于最大纠错数ECC时，通过执行步骤S490以回传重置程序失败的信息。另外，若错误比特数FBC不大于最大纠错数ECC时，则执行步骤S463。

步骤S463进一步比较错误比特数FBC与一临界值N4。并在当错误比特数FBC大于临界值N4时执行步骤S470。在另一方面，当错误比特数FBC不大于临界值N4时执行步骤S480，步骤S480则对第四失败存储单元执行错误校正动作来校正无法正确被重置的比特，并于错误校正完成后回传重置程序通过的信息。

此外，步骤S470设定电压调整旗标为逻辑值1，且完成后执行步骤S480以进行错误校正并回传重置程序通过的信息。

值得一提的，步骤S2110、步骤S370以及步骤S470所进行的电压调整旗标的设定动作，可针对相同或不相同的电压调整旗标进行设定，没有固定的限制。此外，步骤S2110、步骤S370以及步骤S470中的电压调整旗标分别被存储在多个存储单元中，或共同存储在一存储单元中，或者，步骤S2110、步骤S370以及步骤S470中的电压调整旗标也可以以多比特的形式，被存储在一多比特数据存储单元(multi-level cell,MLC)中。

以下请参照图5，图5示出本发明实施例的非易失性存储器的重置方法的流程图。图5的实施例中，用以依据前述图2～图4实施例中的电压调整旗标来设定全区电压调整信息，并依据全区电压调整信息来进行重置电压的调整动作。其中，步骤S510判断全区电压调整信息是否等于0，在当未有任何电压调整旗标被设定为1时(全区电压调整信息等于0)，执行步骤S531以及S532，使用初始的重置电压设定来进行重置程序(S531)，并不采用比特调整模式来设定数据(S532)。在此，比特调整模式是通过调整数据中为1的比特为0，或调整为0的比特为1的方式，来减少需重置的数据比特数的一种做法。

相对的，当步骤S510判断出全区电压调整信息是不等于0时，表示电压调整旗标发生至少一次被设定的动作。因此，步骤S521对应选取调整的重置电压设定来进行重置程序，并且，步骤S522可采用比特调整模式来调整数据。在一实施例中，调整的重置电压设定的至少一电压值(例如栅极电压)会小于初始重置电压设定的设定值。

特别说明的是，在此虽揭示了可根据全区电压调整信息同时决定是否需调整重置电压的设定(步骤S521及S531)及是否采用比特调整模式(步骤S522及S532)以进行重置程序，但本发明亦可依照设计需求选择性的只根据全区电压调整信息决定是否需调整重置电压的设定(步骤S521及S531)或是否采用比特调整模式(步骤S522及S532)以进行重置程序。

接着，步骤S540执行重置程序，重置程序的细节如前述图2～图4的实施例。步骤S550判断重置是否失败，并当重置失败时，执行步骤S590以产生重置失败的信息。另外，在当步骤S550判断重置非失败(即重置通过)时，步骤S560判断电压调整旗标是否为0，并在当电压调整旗标被设定为1时，使全区电压调整信息递增1(步骤S570)，并执行步骤S580。而在当电压调整旗标为0时，执行步骤S580以传送重置程序通过的信息。

以下请参照图6，图6示出本发明一实施例的非易失性存储器的方块图。非易失性存储器600包括存储单元阵列610、Y闸控电路611、控制器620、输入输出接口630、输入输出缓冲器640、比特翻转器650、690、数据闩锁器660、运算器671、计数器672、逻辑电路680、地址闩锁器6110、Y解码器6120、X解码器6130、以及重置/设定电压产生器6140。控制器620包括寄存器621、623以及选择器622。寄存器621可用以接收多个信息IFO(例如前述实施例所提到的预设值以及临界值)，寄存器623则可用以存储前述实施例提及的全区电压调整信息。信息IFO可由外部输入，或通过熔丝电路的熔断与否来产生。选择器622为一优先度选择电路，用以设定当存储单元执行重置、设定动作时，优先选择电压调整模式或是选择比特调整模式。控制器620接收控制信号CTRLX，并依据控制信号CTRLX以执行存储单元阵列610的各种存取动作。

值得一提的，运算器671用以计算前述实施例的验证电流间的比值，并将计算出的结果传送至控制器620。计数器672则可用以计算错误比特数，并可将计算的结果传送至控制器620。

在另一方面，重置/设定电压产生器6140用以产生设定电压或重置电压，并传送所产生的设定电压或重置电压至存储单元阵列610，以针对其中的存储单元执行设定或重置动作。在本实施例中，控制器620可通过执行前述实施例的步骤，依据重置调整旗标的的设定状态，来提供命令至重置/设定电压产生器6140，使重置/设定电压产生器6140可对应调整重置电压的电压值。

地址闩锁器6110接收地址信息AX，并通过Y解码器6120以及X解码器来针对地址信息AX进行解码动作，并产生二维的存取地址，来针对存储单元阵列610中的存储单元进行存取动作。

输入输出接口630用以作为非易失性存储器600对外的的信号传输接口。输入输出缓冲器640用以暂存由存储单元阵列610所读出的读出数据，或要写入至存储单元阵列610的写入数据。比特翻转器650用以在比特调整模式时执行动作，以产生正确的读出数据，数据闩锁器660用以闩锁待处理数据。而比特翻转器690同样用以在比特调整模式时执行动作，用以翻转待处理数据并产生真正被写入至存储单元阵列610的数据。在另一方面，存储单元阵列610存储多个旗标DVM、DFB、PSB、BWE，并用以记录非易失性存储器600的数据重置以及设定的多个操作模式。

综上所述，本发明依据对存储单元进行重置动作后的验证电流的变化状态来设定电压调整旗标，并通过设定电压调整旗标的方式，来调整重置电压的电压值。如此一来，存储单元重置动作可以得到最佳化，提升存储单元的重置动作的工作效率。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (18)

1.一种非易失性存储器的重置方法，包括：

针对多个存储单元执行第一重置动作；

记录所述第一重置动作中的多个第一失败存储单元的分别对应的多个第一验证电流；

针对所述多个第一失败存储单元执行第二重置动作，并针对所述第二重置动作中的多个第二失败存储单元执行验证动作，并分别获得多个第二验证电流；

针对所述多个第二验证电流与分别对应的所述多个第一验证电流的多个第一比值与预设值比较；

在当所述多个第一比值的至少其中之一大于所述预设值时，依据所述多个第二验证电流与分别对应的所述多个第一验证电流的所述多个第一比值以设定第一电压调整旗标；以及

依据所述第一电压调整旗标以调整执行所述第一重置动作及所述第二重置动作的重置电压。

2.根据权利要求1所述的重置方法，还包括：

针对在所述多个第二失败存储单元执行第三重置动作，并针对所述第三重置动作中的多个第三失败存储单元执行验证动作，并分别获得多个第三验证电流；

依据所述多个第三验证电流与分别对应的所述多个第二验证电流的多个第二比值以设定第二电压调整旗标；以及

依据所述第一电压调整旗标及所述第二电压调整旗标以调整所述重置电压。

3.根据权利要求2所述的重置方法，其中依据所述多个第三验证电流与分别对应的所述多个第二验证电流的所述多个第二比值以设定所述第二电压调整旗标的步骤包括：

判断各所述第二比值是否大于预设值；以及

当所述多个第二比值的至少其中之一大于所述预设值时，设定所述第二电压调整旗标。

4.根据权利要求2所述的重置方法，还包括：

计算在所述第三重置动作后验证为重置失败的所述多个第三失败存储单元的第一错误比特数；以及

依据所述第一错误比特数以设定所述第二电压调整旗标。

5.根据权利要求4所述的重置方法，其中依据所述第一错误比特数以设定所述第二电压调整旗标的步骤包括：

当所述错误比特数大于临界值时，设定所述第二电压调整旗标。

6.根据权利要求4所述的重置方法，还包括：

针对在所述第三重置动作验证为重置失败的所述多个第三失败存储单元执行第四重置动作，并针对所述第四重置动作中的多个第四失败存储单元执行验证动作，并分别获得多个第四验证电流；

依据各所述第四验证电流与各所述第三验证电流的比值以设定第三电压调整旗标；以及

依据所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标以调整所述重置电压，其中所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标可以相同或不相同。

7.根据权利要求6所述的重置方法，当所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标不相同时，还包括：

提供多个存储单元以分别存储所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标；或者

提供多比特数据存储单元以存储所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标。

8.根据权利要求6所述的重置方法，其中依据各所述第四验证电流与各所述第三验证电流的比值以设定所述第三电压调整旗标的步骤包括：

当所述错误比特数大于临界值时，设定所述第三电压调整旗标。

9.根据权利要求6所述的重置方法，还包括：

计算在所述第四重置动作后验证为重置失败的所述多个第四失败存储单元的第二错误比特数；以及

比较所述第二错误比特数以及错误校正动作的最大纠错数以产生比较结果，并依据所述比较结果以执行错误校正动作或结束重置动作。

10.根据权利要求9所述的重置方法，其中比较所述第二错误比特数以及所述错误校正动作的所述最大纠错数以产生所述比较结果，并依据所述比较结果以执行所述错误校正动作或结束重置动作的步骤包括：

当所述第二错误比特数大于所述最大纠错数时，结束重置动作；以及

当所述第二错误比特数不大于所述最大纠错数时，执行所述错误校正动作。

11.一种非易失性存储器，包括：

存储单元阵列；以及

控制器，耦接所述存储单元阵列，用以：

针对多个存储单元执行第一重置动作；

记录所述第一重置动作中的多个第一失败存储单元的分别对应的多个第一验证电流；

针对所述多个第一失败存储单元执行第二重置动作，并针对所述第二重置动作中的多个第二失败存储单元执行验证动作，并分别获得多个第二验证电流；

针对所述多个第二验证电流与分别对应的所述多个第一验证电流的多个第一比值与预设值比较；

在当所述多个第一比值的至少其中之一大于所述预设值时，依据所述多个第二验证电流与分别对应的所述多个第一验证电流的所述多个第一比值以设定第一电压调整旗标；以及

依据所述第一电压调整旗标以调整执行所述第一重置动作及所述第二重置动作的重置电压。

12.根据权利要求11所述的非易失性存储器，还包括：

运算器，耦接至所述控制器以及所述存储单元阵列，用以计算各所述第二验证电流与各所述第一验证电流的所述多个第一比值。

13.根据权利要求11所述的非易失性存储器，其中所述控制器还用以：

针对在所述第二重置动作验证为重置失败的所述多个第二失败存储单元执行第三重置动作，并针对所述第三重置动作中的多个第三失败存储单元执行验证动作，并分别获得多个第三验证电流；

依据所述多个第三验证电流与分别对应的所述多个第二验证电流的多个第二比值以设定第二电压调整旗标；以及

依据所述第一电压调整旗标及所述第二电压调整旗标以调整所述重置电压。

14.根据权利要求13所述的非易失性存储器，其中所述控制器还用以：

判断各所述第二比值是否大于所述预设值；以及

当所述多个第二比值的至少其中之一大于所述预设值时，设定所述第二电压调整旗标。

15.根据权利要求13所述的非易失性存储器，还包括：

计数器，用以计算在所述第三重置动作后验证为重置失败的所述多个第三失败存储单元的第一错误比特数，

所述控制器还用以：

依据所述第一错误比特数以设定所述第二电压调整旗标。

16.根据权利要求15所述的非易失性存储器，其中所述控制器还用以：

针对在所述第三重置动作验证为重置失败的多个第三失败存储单元执行第四重置动作，并针对所述第四重置动作中的多个第四失败存储单元执行验证动作，并分别获得多个第四验证电流；

依据各所述第四验证电流与各所述第三验证电流的比值以设定第三电压调整旗标；以及

依据所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标以调整所述重置电压，其中所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标可以相同或不相同。

17.根据权利要求16所述的非易失性存储器，其中当所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标不相同时，所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标分别存储在多个存储单元中，或者所述第一电压调整旗标、所述第二电压调整旗标及所述第三电压调整旗标共同存储在多比特数据存储单元中。

18.根据权利要求16所述的非易失性存储器，其中所述计数器还用以：

计算在所述第四重置动作后验证为重置失败的所述多个第四失败存储单元的第二错误比特数，

所述控制器还用以：

比较所述第二错误比特数以及错误校正动作的最大纠错数以产生比较结果，并依据所述比较结果以执行错误校正动作或结束重置动作。

Images