TWI709138B - 非揮發式記憶體及其重置方法 - Google Patents
非揮發式記憶體及其重置方法 Download PDFInfo
- Publication number
- TWI709138B TWI709138B TW108111906A TW108111906A TWI709138B TW I709138 B TWI709138 B TW I709138B TW 108111906 A TW108111906 A TW 108111906A TW 108111906 A TW108111906 A TW 108111906A TW I709138 B TWI709138 B TW I709138B
- Authority
- TW
- Taiwan
- Prior art keywords
- reset
- voltage adjustment
- adjustment flag
- verification
- memory cells
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一種非揮發式記憶體及其重置方法。重置方法包括:針對多個記憶胞執行第一重置動作;記錄第一失敗記憶胞的分別對應的多個第一驗證電流;針對第一失敗記憶胞執行第二重置動作,並針對第二失敗記憶胞執行驗證動作,並分別獲得多個第二驗證電流;依據第一驗證電流與分別對應的第二驗證電流的多個第一比值以設定第一電壓調整旗標;以及,依據第一電壓調整旗標以調整執行第一重置動作及第二重置動作的重置電壓。
Description
本發明是有關於一種非揮發式記憶體及其重置方法,且特別是有關於一種可克服重置互補切換(Reset Complementary Switching, Reset-CS)現象的非揮發式記憶體及其重置方法。
在非揮發性記憶體中,特別是在電阻式記憶體中,當針對記憶胞執行重置動作時,會使記憶胞產生通道空隙(tunnel gap)的現象。這個通道空隙在設定/重置操作循環中會持續產生電場,使得額外的導通路徑產生,並使記憶胞的驗證電流持續增大,而產生所謂的重置互補切換的現象。
本發明提供一種非揮發式記憶體及其重置方法,可克服重置互補切換(Reset Complementary Switching, Reset-CS)現象。
本發明的非揮發式記憶體的重置方法包括:針對多個記憶胞執行第一重置動作;記錄第一失敗記憶胞的分別對應的多個第一驗證電流;針對第一失敗記憶胞執行第二重置動作,並針對第二失敗記憶胞執行驗證動作,並分別獲得多個第二驗證電流;依據第一驗證電流與分別對應的第二驗證電流的多個第一比值以設定第一電壓調整旗標;以及,依據第一電壓調整旗標以調整執行第一重置動作及第二重置動作的重置電壓。
本發明的非揮發性記憶體包括記憶胞陣列以及控制器。控制器耦接記憶胞陣列,用以執行上述重置方法的各個步驟。
基於上述,本發明的非揮發式記憶體的重置方法,透過針對記憶胞執行多重的重置動作,並依據記憶胞所產生的驗證的電流的變化,以啟動重置電壓的調整機制。藉此,本發明的重置方法可針對不同記憶胞分別具有的不同特性,透過調整重置電壓以執行重置動作,以克服所可能發生的重置互補切換的現象。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1繪示本發明一實施例的非揮發式記憶體的重置方法的流程圖。其中,步驟S110針對需進行重置動作的多個記憶胞執行第一重置動作。並且,在第一重置動作後,針對執行重置動作的記憶胞執行驗證動作。在此,驗證動作可針對記憶胞施加一驗證電壓,並量測記憶胞對應產生的多個驗證電流。透過上述的驗證電流,可以得知各記憶胞所執行的重置動作失敗(fail)或是通過(pass)。並且,步驟S110並可計算所有的記憶胞中,判定為重置通過的第一通過記憶胞的數量,以及判定為重置失敗的第一失敗記憶胞的數量。
值得一提的,若步驟S110中,在第一重置動作後,若判定第一失敗記憶胞的數量為0時,表示本實施例的記憶胞重置程序已完成,並可結束記憶胞的重置程序。相對的,在第一重置動作後,若判定第一失敗記憶胞的數量不為0時,則執行步驟S120。
接著,步驟S120記錄上述多個第一失敗記憶胞分別對應的多個第一驗證電流IR1。並且,步驟S130針對上述第一失敗記憶胞執行一第二重置動作,並透過針對上述的第一失敗記憶胞執行驗證動作,以分別獲得多個第二驗證電流IR2。
步驟S140則計算各第一失敗記憶胞的各第一驗證電流IR1以及各第二驗證電流IR2的比值,並依據各第一驗證電流IR1與各第二驗證電流IR2的比值以設定第一電壓調整旗標。步驟S150則依據第一電壓調整旗標以調整執行第一重置動作及第二重置動作的重置電壓。
在此請注意,在步驟S140中,可針對各第一驗證電流IR1與各第二驗證電流IR2的比值與一預設值進行比較,並在當其中有至少一記憶胞的第一驗證電流IR1與第二驗證電流IR2的比值大於預設值時,可進行第一電壓調整旗標的設定動作。相對的,在當各第一驗證電流IR1與各第二驗證電流IR2的比值皆不大於預設值時,則維持第一電壓調整旗標的數值。在本實施例中,第一電壓調整旗標的設定動作可用以設定第一電壓調整旗標為第一邏輯準位,第一邏輯準位可以為邏輯值1。
在另一方面,在步驟S150中,在當第一電壓調整旗標為被設定的狀態時,重置電壓的電壓值可以對應被降低。
以下請參照圖2,圖2繪示本發明另一實施例的非揮發式記憶體的重置方法的流程圖。在圖2中,步驟S210針對電壓調整旗標進行初始化動作,並使其等於邏輯值0。接著,步驟S220執行第一重置動作,以針對多個記憶胞進行重置動作,並取得重置動作失敗的第一失敗記憶胞的數量(=f1)。
步驟S230針對第一失敗記憶胞的數量(=f1)進行判斷,在當第一失敗記憶胞的數量等於0時(f1 = 0),執行步驟S240並回傳通過的資訊,以表示重置程序完成,且所有記憶胞皆通過重置動作。相對的,若第一失敗記憶胞的數量不等於0時(f1 ≠ 0),表示尚有記憶胞未完成重置動作,並執行步驟S250。
關於第一失敗記憶胞的數量的判斷方式,可在第一重置動作完成後,針對所有的重置後的記憶胞進行驗證動作,並透過各記憶胞對應產生的第一驗證電流IR1,來判斷出各記憶胞是否為失敗記憶胞,並進一步計算出第一失敗記憶胞的數量(f1)。
步驟S250可執行一回復程序,在本實施例中,回復程序用透過針對第一失敗記憶胞執行一設定動作來完成。
接著,步驟S260針對第一失敗記憶胞執行第二重置動作,並取得此次重置動作中的第二失敗記憶胞的數量f2。步驟S270中,針對第二失敗記憶胞的數量f2進行判斷,在當第二失敗記憶胞的數量f2等於0時,執行步驟S280以回傳通過的資訊。相對的,在當第二失敗記憶胞的數量f2不等於0時,執行步驟S280。
關於第二失敗記憶胞的數量的取得方法,與前述第一失敗記憶胞的取得方法相同,在此不多贅述。
在步驟S280中,則計算各個第二失敗記憶胞,在第二重置動作後所進行的驗證動作所獲得的第二驗證電流IR2,以及在第一重置動作後所進行的驗證動作所獲得的第一驗證電流IR1的比值Ratio1 (Ratio1 = IR2 / IR1)。步驟S2100並使各第二失敗記憶胞的比值Ratio1與預設值(例如等於1.45)進行比較,在當有比值Ratio1大於預設值時,執行步驟S2110,相對的,在當所有比值Ratio1皆不大於預設值時,執行步驟S2120。
步驟S2110用以設定電壓調整旗標為邏輯值1,步驟S2120則用以執行如步驟S250的回復程序。其中,在當步驟S2110的動作完成後,則執行步驟S2120。
以下並請參照圖3,圖3繪示本發明再一實施例的非揮發式記憶體的重置方法的流程圖。承續圖2的動作流程,在步驟S2120後,可進一步執行圖3繪示的步驟S310~S380。
步驟S310針對第二失敗記憶胞執行第三重置動作,並取得第三重置動作後,仍未通過驗證的第三失敗記憶胞的數量f3。步驟S320針對第三失敗記憶胞的數量f3進行判斷,並在當第三失敗記憶胞的數量f3等於0時,執行步驟S330以回傳通過的資訊。相對的,在當第三失敗記憶胞的數量f3不等於0時,執行步驟S340。
步驟S340則計算各個第三失敗記憶胞,在第三重置動作後所進行的驗證動作所獲得的第三驗證電流IR3,以及在第二重置動作後所進行的驗證動作所獲得的第二驗證電流IR2的比值Ratio2 (Ratio2 = IR3 / IR2)。步驟S350並使各第三失敗記憶胞的比值Ratio2與預設值(例如等於1.45)進行比較,在當第三失敗記憶胞的至少其中之一的比值Ratio2大於預設值時,執行步驟S370,相對的,在當所有第三失敗記憶胞的比值Ratio2皆不大於預設值時,執行步驟S360。
值得一提的,在本實施例中,步驟S350中的預設值與步驟S290中的預設值是相同的(= 1.45),在本發明其他實施例中,步驟S350中的預設值與步驟S290中的預設值也可以是不相同的,沒有一定的限制。
步驟S360判斷錯誤位元數FBC判斷的機制有被開啟,並在當錯誤位元數FBC判斷被開啟時,使錯誤位元數FBC等於第三失敗記憶胞的數量f3(步驟S361)。並且,在步驟S362中,判斷錯誤位元數FBC是否大於臨界值N3,在當錯誤位元數FBC大於臨界值N3時執行步驟S370以設定電壓調整旗標為邏輯值1,並在當錯誤位元數FBC不大於臨界值N3時,執行步驟S380以執行回復程序。在此,步驟S380中所執行的回復程序,與步驟S2120及步驟S250相類似。在另一方面,若步驟S360判斷出錯誤位元數FBC判斷的機制未被開啟時,直接執行步驟S380的回復程序。
請回到步驟S350,當步驟S350判斷出比值Ratio2大於預設值時,同樣可執行步驟S370以進行電壓調整旗標的設定動作。
以下請參照圖4,圖4繪示本發明再一實施例的非揮發式記憶體的重置方法的流程圖。承續圖3的步驟S370,接續可執行步驟S410~S490。步驟S410執行第四重置動作,其中第四重置動作針對前述的第三失敗記憶胞來進行,並在第四重置動作後取得第四失敗記憶胞的數量f4。步驟S420判斷第四失敗記憶胞f4的數量f4是否為0,並在當第四失敗記憶胞f4的數量等於0時,執行步驟S430以回報通過的資訊。相對的,在當第四失敗記憶胞f4的數量不等於0時,執行步驟S440。
步驟S440計算在第四重置動作後所進行的驗證動作所獲得的第四驗證電壓IR4,以及在第三重置動作後所進行的驗證動作所獲得的第三驗證電壓IR3的比值Ratio3(Ratio3 = IR4 / IR3)。接著,步驟S450使各第四失敗記憶胞的比值Ratio3與預設值(=1.45)比較,在當有比值Ratio3大於預設值時執行步驟S470,並在當所有比值Ratio3皆不大於預設值時執行步驟S461。
步驟S460判斷錯誤位元數FBC判斷的機制有被開啟,並在當錯誤位元數FBC判斷被開啟時,使錯誤位元數FBC等於第四失敗記憶胞的數量f4(步驟S461)。並且,在步驟S462中,判斷錯誤位元數FBC是否大於錯誤校正動作的最大糾錯數ECC,並在當錯誤位元數FBC大於最大糾錯數ECC時,透過執行步驟S490以回傳重置程序失敗的資訊。另外,若錯誤位元數FBC不大於最大糾錯數ECC時,則執行步驟S463。
步驟S463進一步比較錯誤位元數FBC與一臨界值N4。並在當錯誤位元數FBC大於臨界值N4時執行步驟S470。在另一方面,當錯誤位元數FBC不大於臨界值N4時執行步驟S480,步驟S480則對第四失敗記憶胞執行錯誤校正動作來校正無法正確被重置的位元,並於錯誤校正完成後回傳重置程序通過的資訊。
此外,步驟S470設定電壓調整旗標為邏輯值1,且完成後執行步驟S480以進行錯誤校正並回傳重置程序通過的資訊。
值得一提的,步驟S2110、步驟S370以及步驟S470所進行的電壓調整旗標的設定動作,可針對相同或不相同的電壓調整旗標進行設定,沒有固定的限制。此外,步驟S2110、步驟S370以及步驟S470中的電壓調整旗標分別被儲存在多個記憶胞中,或共同儲存在一記憶胞中,或者,步驟S2110、步驟S370以及步驟S470中的電壓調整旗標也可以以多位元的形式,被儲存在一多位元資料記憶胞(multi-level cell, MLC)中。
以下請參照圖5,圖5繪示本發明實施例的非揮發式記憶體的重置方法的流程圖。圖5的實施例中,用以依據前述圖2~圖4實施例中的電壓調整旗標來設定全區電壓調整資訊,並依據全區電壓調整資訊來進行重置電壓的調整動作。其中,步驟S510判斷全區電壓調整資訊是否等於0,在當未有任何電壓調整旗標被設定為1時(全區電壓調整資訊等於0),執行步驟S531以及S532,使用初始的重置電壓設定來進行重置程序(S531),並不採用位元調整模式來設定資料(S532)。在此,位元調整模式是透過調整資料中為1的位元為0,或調整為0的位元為1的方式,來減少需重置的資料位元數的一種做法。
相對的,當步驟S510判斷出全區電壓調整資訊是不等於0時,表示電壓調整旗標發生至少一次被設定的動作。因此,步驟S521對應選取調整的重置電壓設定來進行重置程序,並且,步驟S522可採用位元調整模式來調整資料。在一實施例中,調整的重置電壓設定的至少一電壓值(例如閘極電壓)會小於初始重置電壓設定的設定值。
特別說明的是,在此雖揭露了可根據全區電壓調整資訊同時決定是否需調整重置電壓的設定(步驟S521及S531)及是否採用位元調整模式(步驟S522及S532)以進行重置程序,但本發明亦可依照設計需求選擇性的只根據全區電壓調整資訊決定是否需調整重置電壓的設定(步驟S521及S531)或是否採用位元調整模式(步驟S522及S532)以進行重置程序。
接著,步驟S540執行重置程序,重置程序的細節如前述圖2~圖4的實施例。步驟S550判斷重置是否失敗,並當重置失敗時,執行步驟S590以產生重置失敗的資訊。另外,在當步驟S550判斷重置非失敗(即重置通過)時,步驟S560判斷電壓調整旗標是否為0,並在當電壓調整旗標被設定為1時,使全區電壓調整資訊遞增1,並執行步驟S580。而在當電壓調整旗標為0時,執行步驟S580以傳送重置程序通過的資訊。
以下請參照圖6,圖6繪示本發明一實施例的非揮發性記憶體的方塊圖。非揮發性記憶體600包括記憶胞陣列610、Y閘控電路611、控制器620、輸入輸出介面630、輸入輸出緩衝器640、位元翻轉器650、690、資料閂鎖器660、運算器671、計數器672、邏輯電路680、位址閂鎖器6110、Y解碼器6120、X解碼器6130、以及重置/設定電壓產生器6140。控制器620並包括暫存器621、623以及選擇器622。暫存器621可用以接收多個資訊IFO(例如前述實施例所提到的預設值以及臨界值),暫存器623則可用以儲存前述實施例提及的全區電壓調整資訊。資訊IFO可由外部輸入,或透過熔絲電路的熔斷與否來產生。選擇器622為一優先度選擇電路,用以設定當記憶胞執行重置、設定動作時,優先選擇電壓調整模式或是選擇位元調整模式。控制器620並接收控制信號CTRLX,並依據控制信號CTRLX以執行記憶胞陣列610的各種存取動作。
值得一提的,運算器671用以計算前述實施例的驗證電流間的比值,並將計算出的結果傳送至控制器620。計數器672則可用以計算錯誤位元數,並可將計算的結果傳送至控制器620。
在另一方面,重置/設定電壓產生器6140用以產生設定電壓或重置電壓,並傳送所產生的設定電壓或重置電壓至記憶胞陣列610,以針對其中的記憶胞執行設定或重置動作。在本實施例中,控制器620可透過執行前述實施例的步驟,依據重置調整旗標的的設定狀態,來提供命令至重置/設定電壓產生器6140,使重置/設定電壓產生器6140可對應調整重置電壓的電壓值。
位址閂鎖器6110接收位址資訊AX,並透過Y解碼器6120以及X解碼器來針對位址資訊AX進行解碼動作,並產生二維的存取位址,來針對記憶胞陣列610中的記憶胞進行存取動作。
輸入輸出介面630用以作為非揮發性記憶體600對外的的信號傳輸介面。輸入輸出緩衝器640用以暫存由記憶胞陣列610所讀出的讀出資料,或要寫入至記憶胞陣列610的寫入資料。位元翻轉器650用以在位元調整模式時執行動作,以產生正確的讀出資料,資料閂鎖器660用以閂鎖待處理資料。而位元翻轉器690同樣用以在位元調整模式時執行動作,用以翻轉待處理資料並產生真正被寫入至記憶胞陣列610的資料。在另一方面,記憶胞陣列610並儲存多個旗標DVM、DFB、PSB、BWE,並用以記錄非揮發性記憶體600的資料重置以及設定的多個操作模式。
綜上所述,本發明依據對記憶胞進行重置動作後的驗證電流的變化狀態來設定電壓調整旗標,並透過設定電壓調整旗標的方式,來調整重置電壓的電壓值。如此一來,記憶胞重置動作可以得到最佳化,提升記憶胞的重置動作的工作效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
600:非揮發性記憶體
610:記憶胞陣列
611:Y閘控電路
620:控制器
630:輸入輸出介面
640:輸入輸出緩衝器
650、690:位元翻轉器
660:資料閂鎖器
671:運算器
672:計數器
680:邏輯電路
6110:位址閂鎖器
6120:Y解碼器
6130:X解碼器
6140:重置/設定電壓產生器
AX:位址資訊
CTRLX:控制信號
DVM、DFB、PSB、BWE:旗標IFO:資訊
S110~S150、S210~S2110、S310~S380、S410~S490、S510~S580:重置方法的步驟
圖1繪示本發明一實施例的非揮發式記憶體的重置方法的流程圖。
圖2繪示本發明另一實施例的非揮發式記憶體的重置方法的流程圖。
圖3繪示本發明再一實施例的非揮發式記憶體的重置方法的流程圖。
圖4繪示本發明再一實施例的非揮發式記憶體的重置方法的流程圖。
圖5繪示本發明實施例的非揮發式記憶體的重置方法的流程圖。
圖6繪示本發明一實施例的非揮發性記憶體的方塊圖。
S110~S150:重置方法的步驟
Claims (20)
- 一種非揮發式記憶體的重置方法,包括:針對多個記憶胞執行一第一重置動作;記錄多個第一失敗記憶胞的分別對應的多個第一驗證電流;針對該些第一失敗記憶胞執行一第二重置動作,並針對多個第二失敗記憶胞執行驗證動作,並分別獲得多個第二驗證電流;依據該些第二驗證電流與分別對應的該些第一驗證電流的多個第一比值以設定一第一電壓調整旗標;以及依據該第一電壓調整旗標以調整執行該第一重置動作及該第二重置動作的一重置電壓。
- 如申請專利範圍第1項所述的重置方法,其中依據該些第二驗證電流與分別對應的該些第一驗證電流的該些第一比值以設定該第一電壓調整旗標的步驟包括:判斷各該第一比值是否大於一預設值;以及當該些第一比值的至少其中之一大於該預設值時,設定該第一電壓調整旗標。
- 如申請專利範圍第1項所述的重置方法,更包括:針對在該些第二失敗記憶胞執行一第三重置動作,並針對多個第三失敗記憶胞執行驗證動作,並分別獲得多個第三驗證電流;依據該些第三驗證電流與分別對應的該些第二驗證電流的多個第二比值以設定一第二電壓調整旗標;以及 依據該第一電壓調整旗標及該第二電壓調整旗標以調整該重置電壓。
- 如申請專利範圍第3項所述的重置方法,其中依據該些第三驗證電流與分別對應的該些第二驗證電流的該些第二比值以設定該第二電壓調整旗標的步驟包括:判斷各該第二比值是否大於一預設值;以及當該些第二比值的至少其中之一大於該預設值時,設定該第二電壓調整旗標。
- 如申請專利範圍第3項所述的重置方法,更包括:計算在該第三重置動作後驗證為重置失敗的該些第三失敗記憶胞的一第一錯誤位元數;以及依據該第一錯誤位元數以設定該第二電壓調整旗標。
- 如申請專利範圍第5項所述的重置方法,其中依據該第一錯誤位元數以設定該第二電壓調整旗標的步驟包括:當該錯誤位元數大於一臨界值時,設定該第二電壓調整旗標。
- 如申請專利範圍第5項所述的重置方法,更包括:針對在該第三重置動作驗證為重置失敗的該些第三失敗記憶胞執行一第四重置動作,並針對多個第四失敗記憶胞執行驗證動作,並分別獲得多個第四驗證電流;依據各該第四驗證電流與各該第三驗證電流的比值以設定一第三電壓調整旗標;以及 依據該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標以調整該重置電壓,其中該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標可以相同或不相同。
- 如申請專利範圍第7項所述的重置方法,當該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標不相同時,更包括:提供多個記憶胞以分別儲存該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標;或者提供一多位元資料記憶胞以儲存該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標。
- 如申請專利範圍第7項所述的重置方法,其中依據各該第四驗證電流與各該第三驗證電流的比值以設定該第三電壓調整旗標的步驟包括:當該錯誤位元數大於一臨界值時,設定該第三電壓調整旗標。
- 如申請專利範圍第7項所述的重置方法,更包括:計算在該第四重置動作後驗證為重置失敗的該些第四失敗記憶胞的一第二錯誤位元數;以及比較該第二錯誤位元數以及一錯誤校正動作的一最大糾錯數以產生一比較結果,並依據該比較結果以執行一錯誤校正動作或結束重置動作。
- 如申請專利範圍第10項所述的重置方法,其中比較該第二錯誤位元數以及該錯誤校正動作的該最大糾錯數以產生該 比較結果,並依據該比較結果以執行該錯誤校正動作或結束重置動作的步驟包括:當該第二錯誤位元數大於該最大糾錯數時,結束重置動作;以及當該第二錯誤位元數不大於該最大糾錯數時,執行該錯誤校正動作。
- 一種非揮發性記憶體,包括:一記憶胞陣列;以及一控制器,耦接該記憶胞陣列,用以:針對多個記憶胞執行一第一重置動作;記錄多個第一失敗記憶胞的分別對應的多個第一驗證電流;針對該些第一失敗記憶胞執行一第二重置動作,並針對多個第二失敗記憶胞執行驗證動作,並分別獲得多個第二驗證電流;依據該些第二驗證電流與分別對應的該些第一驗證電流的多個第一比值以設定一第一電壓調整旗標;以及依據該第一電壓調整旗標以調整執行該第一重置動作及該第二重置動作的一重置電壓。
- 如申請專利範圍第12項所述的非揮發性記憶體,更包括: 一運算器,耦接至該控制器以及該記憶胞陣列,用以計算各該第二驗證電流與各該第一驗證電流的比值。
- 如申請專利範圍第12項所述的非揮發性記憶體,其中該控制器更用以:判斷各該第一比值是否大於一預設值;以及當該些第一比值的至少其中之一大於該預設值時,設定該第一電壓調整旗標。
- 如申請專利範圍第12項所述的非揮發性記憶體,其中該控制器更用以:針對在該第二重置動作驗證為重置失敗的該些第二失敗記憶包執行一第三重置動作,並針對多個第三失敗記憶胞執行驗證動作,並分別獲得多個第三驗證電流;依據該些第三驗證電流與分別對應的該些第二驗證電流的多個第二比值以設定一第二電壓調整旗標;以及依據該第一電壓調整旗標及該第二電壓調整旗標以調整該重置電壓。
- 如申請專利範圍第15項所述的非揮發性記憶體,其中該控制器更用以:判斷各該第二比值是否大於一預設值;以及當該些第二比值的至少其中之一大於該臨界值時,設定該第二電壓調整旗標。
- 如申請專利範圍第15項所述的非揮發性記憶體,更包括:一計數器,用以計算在該第三重置動作後驗證為重置失敗的該些第三失敗記憶胞的一第一錯誤位元數,該控制器更用以:依據該第一錯誤位元數以設定該第二電壓調整旗標。
- 如申請專利範圍第17項所述的非揮發性記憶體,其中該控制器更用以:針對在該第三重置動作驗證為重置失敗的多個第三失敗記憶包執行一第四重置動作,並針對多個第四失敗記憶胞執行驗證動作,並分別獲得多個第四驗證電流;依據各該第四驗證電流與各該第三驗證電流的比值以設定一第三電壓調整旗標;以及依據該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標以調整該重置電壓,其中該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標可以相同或不相同。
- 如申請專利範圍第18項所述的非揮發性記憶體,其中當該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標不相同時,該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標分別儲存在多個記憶胞中,或者該第一電壓調整旗標、該第二電壓調整旗標及該第三電壓調整旗標共同儲存在一多位元資料記憶胞中。
- 如申請專利範圍第18項所述的非揮發性記憶體,其中該計數器更用以:計算在該第四重置動作後驗證為重置失敗的該些第四失敗記憶胞的一第二錯誤位元數,該控制器更用以:比較該第二錯誤位元數以及一錯誤校正動作的一最大糾錯數以產生一比較結果,並依據該比較結果以執行一錯誤校正動作或結束重置動作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108111906A TWI709138B (zh) | 2019-04-03 | 2019-04-03 | 非揮發式記憶體及其重置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108111906A TWI709138B (zh) | 2019-04-03 | 2019-04-03 | 非揮發式記憶體及其重置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202038242A TW202038242A (zh) | 2020-10-16 |
TWI709138B true TWI709138B (zh) | 2020-11-01 |
Family
ID=74091302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108111906A TWI709138B (zh) | 2019-04-03 | 2019-04-03 | 非揮發式記憶體及其重置方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI709138B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106618B2 (en) * | 2003-06-25 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Method of driving a non-volatile memory |
US20110149645A1 (en) * | 2008-01-16 | 2011-06-23 | Jun Liu | Multi-level programmable pcram memory |
US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US9240236B1 (en) * | 2014-12-19 | 2016-01-19 | Intermolecular, Inc. | Switching conditions for resistive random access memory cells |
US9659645B2 (en) * | 2014-06-30 | 2017-05-23 | Samsung Electronics Co., Ltd. | Resistive memory device and method of writing data |
TWI626654B (zh) * | 2017-06-19 | 2018-06-11 | 華邦電子股份有限公司 | 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法 |
-
2019
- 2019-04-03 TW TW108111906A patent/TWI709138B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106618B2 (en) * | 2003-06-25 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Method of driving a non-volatile memory |
US20110149645A1 (en) * | 2008-01-16 | 2011-06-23 | Jun Liu | Multi-level programmable pcram memory |
US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
TWI451427B (zh) * | 2009-06-25 | 2014-09-01 | Macronix Int Co Ltd | 用於減少相變化記憶體中瑕疵位元數的方法及其裝置 |
US9659645B2 (en) * | 2014-06-30 | 2017-05-23 | Samsung Electronics Co., Ltd. | Resistive memory device and method of writing data |
US9240236B1 (en) * | 2014-12-19 | 2016-01-19 | Intermolecular, Inc. | Switching conditions for resistive random access memory cells |
TWI626654B (zh) * | 2017-06-19 | 2018-06-11 | 華邦電子股份有限公司 | 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202038242A (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10699796B2 (en) | Validation of a repair to a selected row of data | |
KR102154436B1 (ko) | 반도체 기억 장치 | |
JP6194390B2 (ja) | 不揮発性メモリのエラーを検出して補正する方法およびそのシステム | |
JP5740296B2 (ja) | 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム | |
JP5148946B2 (ja) | 相変化メモリ装置における書込動作方法 | |
JP4585520B2 (ja) | 試験装置及び試験方法 | |
TWI536386B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
JP2013089082A (ja) | メモリコントローラ、半導体記憶システムおよびメモリ制御方法 | |
TWI436368B (zh) | 電子熔絲裝置及其校正方法與操作電子熔絲裝置之方法 | |
TWI585764B (zh) | 電阻式記憶體及其記憶胞的資料寫入方法 | |
TWI709138B (zh) | 非揮發式記憶體及其重置方法 | |
US7729169B2 (en) | Multiple programming of spare memory region for nonvolatile memory | |
JP2008257850A (ja) | フラッシュメモリ装置及びその駆動方法 | |
US20190080757A1 (en) | Semiconductor memory device | |
US10937495B2 (en) | Resistive memory apparatus and method for writing data thereof | |
CN111785311B (zh) | 非易失性存储器及其重置方法 | |
US20170255502A1 (en) | Storage control apparatus, storage apparatus, and storage control method | |
US10714157B1 (en) | Non-volatile memory and reset method thereof | |
JP2012203972A (ja) | 不揮発性半導体記憶装置の制御方法 | |
US7283396B2 (en) | System and method for matching resistance in a non-volatile memory | |
JP6001296B2 (ja) | 半導体メモリ | |
TWI698876B (zh) | 資料寫入方法及非揮發性記憶體 | |
TWI712037B (zh) | 電阻式記憶體及其資料寫入方法 | |
JP2019160359A (ja) | 半導体メモリ装置 | |
TWI597727B (zh) | 選擇碼提供電路及其提供方法 |